JP2002341267A - 光学多層構造体の駆動方法および表示装置の駆動方法ならびに表示装置 - Google Patents

光学多層構造体の駆動方法および表示装置の駆動方法ならびに表示装置

Info

Publication number
JP2002341267A
JP2002341267A JP2001142025A JP2001142025A JP2002341267A JP 2002341267 A JP2002341267 A JP 2002341267A JP 2001142025 A JP2001142025 A JP 2001142025A JP 2001142025 A JP2001142025 A JP 2001142025A JP 2002341267 A JP2002341267 A JP 2002341267A
Authority
JP
Japan
Prior art keywords
state
electrodes
potential difference
gap
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001142025A
Other languages
English (en)
Other versions
JP4449249B2 (ja
Inventor
Hirokazu Ishikawa
博一 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001142025A priority Critical patent/JP4449249B2/ja
Publication of JP2002341267A publication Critical patent/JP2002341267A/ja
Application granted granted Critical
Publication of JP4449249B2 publication Critical patent/JP4449249B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Optical Elements Other Than Lenses (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Optical Filters (AREA)

Abstract

(57)【要約】 【課題】 光学多層構造体を用いて、全ての画素で書き
込まれた状態を保持して良好な表示特性を実現できる、
光学多層構造体を用いた簡易な単純マトリックス構造の
表示装置およびその駆動方法を提供する。 【解決手段】 ヒステリシス特性を有する光学多層構造
体1をアレイ状に配設してなる光学多層構造体アレイ1
0と、駆動回路系20とを有する表示装置において、所
定の書き込みタイミングごとに電圧を印加して下部電極
2と上部電極3との間隙の状態を制御した後、それら2
つの電極の電位の相対的な極性を逆転させると共にその
2つの電極間の電位差をヒステリシスにおける分離状態
および接触状態を共に保持可能な範囲の大きさに保つ期
間を設けて、電極の間隙の状態を書き込みタイミングで
制御した後も保持する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、入射光を反射また
透過させる機能を有する光学多層構造体の駆動方法、お
よびその光学多層構造体を光スイッチング素子として用
いた表示装置、ならびにその表示装置の駆動方法に関す
る。
【0002】
【従来の技術】光通信、光記憶装置、光プリンタなどに
用いられる素子として、高速動作が可能な光スイッチン
グ素子(ライトバルブ)の研究・開発が行われている。
また、近年は映像情報を表示するための表示装置の重要
性が益々高まっているが、そのなかでも光スイッチング
素子を用いることが注目されている。
【0003】そのような光スイッチング素子としては、
液晶素子を用いたものや、マイクロミラーを用いたもの
(DMD;Digtal Micro Miror Device 、ディジタルマ
イクロミラーデバイス(テキサスインスツルメンツ社の
光スイッチング素子の登録商標)、回折格子を用いたも
の(GLV:Grating Light Valve,グレーティングライ
トバルブ(SLM(シリコンライトマシン)社の商品
名)などがある。
【0004】上記の光スイッチング素子のうち、GLV
は、MEMS(Micro Electro Mechanical Systems) 構
造による回折格子を備えたデバイスであり、静電力によ
って10[ns]程度の高速な動作を行うことが可能で
ある。また、DMDは、GLVと同じくMEMS構造で
ミラーを動かすことによりスイッチングを行うものであ
る。これらの光スイッチング素子を用いた表示装置は、
個々の光スイッチング素子を各画素として2次元的に、
いわゆるマトリックス状に配置して、投射型や直視型の
表示装置に適用することができる。
【0005】このMEMSのような光スイッチング素子
を各画素に用いた表示装置は、複数の走査配線(スキャ
ンライン)と複数の信号配線(データライン)とを直交
するようにそれぞれ配列形成し、その交差部分ごとに、
画素を形成する上部電極と下部電極とを、間隙を設けて
対向配置して、画面内に多数の画素が単純マトリクス状
に2次元的に配列された極めて簡易な構造とすることが
できる。しかも、例えば液晶表示素子の場合のようなL
SI集積回路にも匹敵する極めて微細な加工精度を要求
されるTFTスイッチング素子アレイや補助容量が不要
であり、液晶の劣化を防ぐための交流駆動等の必要もな
い。また、プラズマディスプレイデバイスのような高電
圧・大電流を必要とせず、低消費電力化を達成できるな
ど、多くの利点がある。
【0006】ところで、光スイッチング素子として光学
多層構造体を用いた表示装置は、電極を有する光学膜が
間隙を有して対向配置された構造を備えており、その対
向配置された両電極にそれぞれ駆動電圧を印加してそれ
ら両電極どうしの間の電位差を制御し、その電位差に対
応して両電極間に生じる静電力によって両電極どうしの
間隔を変化させ、その間隙を含む光学多層構造体に入射
した光を変調して所望の表示を行うというものである。
【0007】
【発明が解決しようとする課題】上記のような光学多層
構造体としては、例えば、特許協力条約に基づく国際公
開WO95/30924号公報およびその登録済み同属
である米国特許公報第5,835,255号公報に、電
極間に与えられる電位差に対する電極間の間隙の大きさ
の変化にヒステリシス特性を有する特性を備えた可視光
変調素子を用いた画像表示装置が開示されている(米国
特許公報第17コラム等参照)。
【0008】このような従来の光学多層構造体を画像表
示装置における各画素として単純マトリックス状に配設
して用いる場合、その個々の画素(つまり光学多層構造
体)の駆動方法については、次のようなものが提案され
ている。
【0009】すなわち、光学多層構造体を配設してなる
画面内の1本の走査配線に、走査選択電圧が走査線の本
数に対応して時分割された走査選択期間中に印加される
と、その1行の走査配線に接続されている各画素が走査
選択状態となる。このとき、各列の信号配線には、それ
ぞれ該当する電極を接触状態とするか分離状態とするか
を決める(書き込む)ための信号電圧が印加される。こ
のようにして各画素の電極に走査選択電圧と信号電圧と
が印加されると、それらの重畳電圧(つまり両電極間の
電位差)に対応して、各画素の電極がそれぞれ接触状態
か分離状態かのうちのいずれか一方の状態になる。
【0010】しかしながら、それぞれの画素には、その
画素が選択されていない非選択期間中にも、その画素が
接続されているのと同じ1本の信号配線に接続されてい
る他画素の状態を書き込むための信号電圧が印加される
ので、その非選択期間中に印加される信号電圧波形の影
響を受けて、走査選択期間に書き込まれていた所望の状
態が変化してしまう場合がある。
【0011】このような不都合を克服するためには、信
号配線に印加される信号電圧波形の如何に関わらず、選
択されている行以外の行の電極の状態がすべて接触状態
あるいは分離状態となるように、走査電圧波形に所定の
オフセットを設けておくという方法なども考えられる。
すなわち、走査選択された1行の走査配線に接続されて
いる電極の状態は所望の状態であり、それ以外の非選択
期間にあるすべての行の電極は一様に接触状態または分
離状態とすることなども可能である。これは換言すれ
ば、選択されている1行の走査線に属する画素のみを、
1フレーム中の1走査選択期間内に所望の光量に変調
し、その他の全ての画素は暗表示状態(液晶表示装置な
どに例えるとノーマリブラックモード)もしくは明表示
状態(ノーマリホワイトモード)に保つということであ
る。
【0012】しかしながら、上記のような駆動方法で
は、走査線の本数に時分割された極めて短時間の走査選
択期間中は走査電圧が印加されているので、その走査線
に属する画素のみは所望の状態に保たれるが、その走査
選択期間の経過後に走査電圧が印加されなくなると、例
えば接触状態であった電極が分離状態に戻ってしまうな
どして、走査選択期間中だけしか所望の状態を保つこと
ができない。
【0013】例えば、光学多層構造体をノーマリブラッ
クモードの反射型表示装置に用いた場合、走査選択期間
にある1行の走査線に属する画素のみが1フレーム中の
1走査選択期間という短時間に表示状態を示すだけで、
その他の多数の画素については、走査選択期間と比較し
て長い非走査選択期間に亘って暗表示のままなので、光
の利用効率が低くなり、コントラスト特性の極めて低い
表示デバイスとなってしまう。あるいはノーマリホワイ
トモードの反射型表示装置の場合には、走査選択状態に
ある1行の走査線に属する画素以外の全ての画素が非走
査選択期間に亘って明表示の状態のままなので、やはり
コントラスト特性の極めて低い表示デバイスとなってし
まう。
【0014】あるいは、一度書き込んだ状態を保持する
ために、例えばアクティブマトリックス型液晶表示装置
などで用いられるTFT(Thin Film Transistor)スイ
ッチング素子や補助容量などを各画素ごとに設けること
なども考えられるが、簡易な単純マトリックス構造の表
示デバイスを実現できるという光学多層構造体の特長を
損なうという問題がある。
【0015】また、光学多層構造体は一般に、顕著なヒ
ステリシス特性を有しているので、1つのフレーム中で
画素に一つの状態を書き込むと、その状態が他画素に書
き込むための信号電圧波形の影響を受けることなく次の
フレームまで保持される場合もある。しかし、このよう
な状態保持が全ての画素で行われるわけではなく、例え
ば1つのフレーム中で他画素の選択期間の信号電圧波形
の影響を受けて、一旦書き込まれた状態が非選択期間中
に勝手に変化してしまう場合もある。また、1つのフレ
ームで書き込まれた状態を次のフレームまで保持するこ
とはできても、その書き込まれた状態を次のフレームで
所望の状態へと変化させようとしてもできなくなること
もある。これに対処するためと推測されるが、上記の米
国特許公報第5,835,255号公報に開示された光
学多層構造体の駆動方法では、1フレームが終了した時
点で、それまで各画素に書き込まれて保持されていた状
態を一斉に明表示あるいは暗表示に戻す(ノーマリモー
ドにリセットする)ことが提案されている。
【0016】しかしながら、実際には、そのようにフレ
ームとフレームとの間ごとに一斉のリセット期間を設け
ると、その間の画面状態が、ちらつきとして観察される
こととなり、画像表示品質を低下させる要因となるの
で、リセット期間を設けることは望ましくない。なお、
上記の米国特許公報第5,835,255号公報では、
さらに詳細な駆動方法については開示されていない。
【0017】このように、従来の光学多層構造体を用い
た表示装置では、上記のように、走査選択期間中に各画
素に書き込んだ状態を走査選択期間後にも保持すること
が困難であることに起因して、良好な表示特性の表示デ
バイスを実現することが困難であるという問題があっ
た。
【0018】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、光学多層構造体を用いて、全ての画
素で書き込まれた状態を保持して良好な表示特性を実現
できる、光学多層構造体を用いた簡易な単純マトリック
ス構造の表示装置およびその駆動方法を提供することに
ある。
【0019】
【課題を解決するための手段】本発明による光学多層構
造体の駆動方法は、少なくとも一方が光学層を有してい
る2つの電極が電位差のない状態で間隙を有して画素を
形成するように対向配置されており、その2つの電極に
それぞれ電圧が印加されて、それらの電圧の重畳によっ
て2つの電極間に生じる電位差で間隙の状態が分離状態
または接触状態に制御され、その間隙の状態に対応して
光学層に入射される光の反射、透過、吸収、回折のうち
少なくともいずれか一つの状態が制御されるように設定
されており、かつその電位差の変化に対する間隙の変化
がヒステリシスを有する光学多層構造体の駆動方法であ
って、所定の書き込みタイミングごとに電圧を印加して
電極間の間隙の状態を制御した後、その2つの電極の電
位の相対的な極性を逆転させると共にその2つの電極間
の電位差をヒステリシスの1行程における分離状態およ
び接触状態を共に保持可能な範囲の大きさに保つ期間を
設けて、電極の間隙の状態を書き込みタイミングで制御
した後も保持する。
【0020】また、本発明による表示装置の駆動方法
は、少なくとも一方が光学層を有している2つの電極を
電位差のない状態で間隙を有して画素を形成するように
対向配置した構造の光学多層構造体がマトリックス状に
配設され、2つの電極の一方には走査電圧が印加され他
方には信号電圧が印加されて、その走査電圧と信号電圧
との重畳によって2つの電極間に生じる電位差でその間
隙が制御され、その間隙に対応して光学層に入射される
光の反射、透過、吸収、回折のうち少なくともいずれか
一つの状態が制御されるように設定されており、かつ光
学多層構造体における電位差の変化に対する間隙の変化
がヒステリシスを有する表示装置の駆動方法であって、
2つの電極のうち一方の電極には走査電圧を、他方の電
極には信号電圧を、それぞれ印加して、それら2つの電
極の状態を分離状態または接触状態のうちいずれか一方
の状態にした後、その2つの電極の電位の相対的な極性
を逆転させると共に、その2つの電極間の電位差をヒス
テリシスの1行程における分離状態および接触状態を共
に保持可能な範囲の大きさに保つ期間を設けて、電極の
状態を前述の一方の状態にした後にも保持する、という
ものである。
【0021】また、本発明による表示装置は、少なくと
も一方が光学層を有する2つの電極を電位差のない状態
で間隙を有して画素を形成するように対向配置された構
造の光学多層構造体がマトリックスアレイ状に配設さ
れ、各画素の2つの電極のうち一方の電極には走査電圧
が印加されるように走査配線が接続され、他方の電極に
は信号電圧が印加されるように信号配線が接続されてお
り、走査配線には走査電圧を出力し信号配線には前記信
号電圧を出力する駆動回路を備えており、走査電圧と信
号電圧との重畳によって2つの電極間に生じる電位差で
間隙が制御されて、その間隙に対応して光学層に入射さ
れる光の反射、透過、吸収、回折のうち少なくともいず
れか一つの状態が制御されるように設定されており、か
つ光学多層構造体が電位差の変化に対する間隙の変化に
ヒステリシスを有する表示装置であって、駆動回路が、
2つの電極のうちの一方の電極には走査電圧を、他方の
電極には信号電圧を、それぞれ印加して、それら2つの
電極の状態を分離状態または接触状態のうちいずれか一
方の状態にした後、その2つの電極の電位の相対的な極
性を逆転させると共にその2つの電極間の電位差を光学
多層構造体のヒステリシスの1行程における分離状態お
よび接触状態を共に保持可能な範囲の大きさに保つ期間
を設けて、電極の状態を前述の一方の状態にした後にも
保持する、というものである。
【0022】本発明による光学多層構造体の駆動方法お
よび表示装置の駆動方法ならびに表示装置では、構造の
繁雑化を招くTFTや補助容量などのような素子を付加
しなくとも、光学多層構造体の有するヒステリシス特性
をむしろ積極的に利用して、所定の書き込みタイミング
ごとに電圧を印加して電極間の間隙の状態を制御した
後、その2つの電極の電位の極性を逆転させると共に、
その2つの電極間の電位差をヒステリシスの1行程にお
ける分離状態および接触状態を共に保持可能な範囲の大
きさに保つことで、走査選択期間などに電極の間隙の状
態の書き込みが行われた後にも(非走査選択期間や次の
フレーム期間などにも)、その書き込まれたときの状態
が保たれる。そして次回の走査選択期間には、それまで
電極が保持していた状態や電極に印加された信号電圧波
形の履歴に関わらず、所望の状態の新たな書き込みが行
われる。
【0023】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【0024】図1は、本発明の一実施の形態に係る表示
装置の主要部の構成を模式的に表したものである。この
表示装置は、表示領域内に光学多層構造体1がマトリッ
クスアレイ状に配設され、その個々の光学多層構造体1
がそれぞれ画素として機能する光学多層構造体アレイ1
0と、その個々の光学多層構造体1の有する下部電極2
には走査電圧を印加し上部電極3には信号電圧を印加す
る駆動回路系20とを備えている。
【0025】個々の光学多層構造体1は、図2に示した
ように、絶縁性基板4の上に、下部電極2と、上部電極
3と、その上部電極3の上下両面のうち下部電極2と対
面する側の面に設けられた光学薄膜5とを、その主要な
構造として備えている。
【0026】絶縁性基板4としては、この光学多層構造
体1が透過型の表示装置に用いられる場合には、透明ガ
ラスや透明プラスチックなどの非金属の透明絶縁性材料
からなる基板などを好適に用いることが可能である。あ
るいは、この光学多層構造体1が反射型の表示装置に用
いられる場合には、カーボン系材料のような不透明な絶
縁性の材質からなる絶縁性基板4を用いることなどが可
能である。
【0027】下部電極2は、走査配線6に接続されて走
査電圧が印加される電極として機能するものである。こ
の下部電極2の材料としては、例えば、チタン(T
i)、タンタル(Ta)、タングステン(W)などの金
属材料や、窒化チタン、窒化タンタルなどの窒化物を用
いて、その薄膜を絶縁性基板4の上に成膜し、それをエ
ッチング法などにより加工して所定の電極状に形成する
ことなどが可能である。
【0028】上部電極3は、下部電極2と対向する側の
面に別の光学薄膜5を備えており、その光学薄膜5の表
面と下部電極2の表面との間には、所定の電位差が与え
られない状態では所定の間隙7を保つように設定されて
いる。この上部電極3は、信号配線8に接続されて信号
電圧が印加され、その信号電圧と下部電極2に印加され
る走査電圧とが重畳して得られる電位差に応じて間隙7
に生じる電界の静電的吸引力により、光学薄膜5と共に
弾性変形する。電位差の大きさが所定のしきい値以上に
なると下部電極2に対して接触した状態となり、しきい
値未満になると弾性力が静電的吸引力よりも勝って分離
した状態となるように設定されている。この上部電極3
の形成材料としては、例えばITO(Indium-Tin Oxid
e;インジウムとスズの酸化物混合膜)のような透明性
および導電性の高いものなどが好適である。
【0029】光学薄膜5は、上述のように上部電極3の
状態が変化すると、その上部電極3と共に変位して状態
が変化し、その状態に対応して光の干渉状態が変化す
る。この光学薄膜5の材料としては、例えば窒化珪素
(Si34;n1 =2.0)、酸化珪素(SiO2
n2 =1.46)、酸化ビスマス(Bi23 ;n2 =
1.91)、フッ化マグネシウム(MgF2 ;n2 =
1.38)、アルミナ(Al 23;n2 =1.6
7)、酸化チタン(TiO2;n2=2.4)などを好適
に用いることができる。なお、この光学薄膜5および上
部電極3は、それぞれ単層でもよいが、それぞれが光学
的特性の互いに異なる2つ以上の膜を積層してなるもの
としてもよい。
【0030】間隙7は、上部電極3および光学薄膜5の
積層膜が上記のように動作することができるように、そ
の寸法が設定されている。この間隙7に充填される媒体
は、透明であれば気体でも液体でもよい。気体として
は、例えば、空気(ナトリウムD線(589.3nm)
に対する屈折率nD =1.0)、窒素(N2 ;nD =
1.0)などを用いることが可能である。あるいは、液
体としては、例えば、水(nD =1.333)、シリコ
ーンオイル(nD =1.4〜1.7)、エチルアルコー
ル(nD =1.3618)、グリセリン(nD =1.4
730)、ジョードメタン(nD =1.737)などを
用いることが可能である。あるいは、この間隙7を真空
または低圧状態に保つようにしてもよい。
【0031】上記のような上部電極3および光学薄膜5
における可動部分の平面的な形状としては、例えば矩形
とすることができる。その立体的な形状は、例えば矩形
の4辺における各側壁が支持部として絶縁性基板4の表
面から図2で上方に立ち上がるような形状にしてもよ
く、あるいは、その矩形の四隅に例えば柱状に立ち上が
った形状の支持部を設けて、その4本の支持部によって
可動部分が吊り上げられて、所定の電圧が印加されてい
ない状態では下部電極2に対して所定の間隙に保たれる
ようにしてもよい。
【0032】このような構造の光学多層構造体1に駆動
電圧を印加して、上部電極3と下部電極2との状態を変
化させ、接触状態にした場合と分離状態にした場合とで
は、図3に示したように光の反射率が明確に異なったも
のとなる。この図3では、反射型の表示装置に用いられ
る光学多層構造体1の場合について、グラフ中の点線の
曲線が分離状態における反射率を、実線が接触状態にお
ける反射率を、それぞれ示している。図3の横軸に示す
ような400[nm]〜700[nm]の間のいわゆる
可視光領域では、分離状態における反射率は約70%〜
約80%と極めて高い値を示し、接触状態における反射
率は約0%〜約10%と極めて低い値を示しており、こ
のように反射率が明確に変化する特性を、適切な駆動方
法によって活用すれば、コントラスト特性の極めて良好
な表示装置を実現することが可能であると想定される。
【0033】このような光学多層構造体1は、例えば次
に述べるような製造プロセスによって作製することがで
きる。まず、例えばガラスからなる透明な絶縁性基板4
の上に、例えばスパッタリング法によりチタン(Ti)
あるいはタンタル(Ta)などの材料からなる導電膜
を形成し、これをパターニングして、下部電極2を形成
する。続いて、例えばCVD(Chemical Vapor Deposit
ion:化学的気相成長)法により犠牲層としての非晶質シ
リコン(a−Si)膜を成膜する。続いて、フォトレジ
スト膜を形成し、このフォトレジスト膜を露光・現像
し、可動部としての所定の平面形状のパターンを形成す
る。そしてこのフォトレジスト膜をマスクとして用い
て、例えばRIE(Reactive Ion Etching) により非
晶質シリコン(a−Si)膜を選択的に除去する。続い
て、前述のフォトレジスト膜を除去した後、例えばスパ
ッタリング法によりBi23 あるいはSi34 から
なる光学薄膜5を形成する。次いで、例えばCF4 ガス
を用いたドライエッチング法により、光学薄膜5を所定
の形状に加工すると共に開口部を設ける。そして、例え
ばXeF2を用いたエッチング法により、開口部を通じ
て非晶質シリコン(a−Si)膜を除去する。これによ
り、上記のような内部に所定の寸法の間隙7を有して下
部電極2と上部電極3とが対向配置された構造の光学多
層構造体1が作製される。
【0034】このような本実施の形態に係る個々の光学
多層構造体1は、下部電極2と上部電極3とに所定の電
位差を与えることによって両電極間に生じる電界によ
り、静電的な吸引力が働いて下部電極2の表面と上部電
極3の表面(より正確には光学薄膜5の表面)とを接触
した状態にすることができる。あるいは両電極間の電位
差を所定の大きさ未満にすることにより、上部電極3お
よび光学薄膜5の材料力学的な弾性による引張応力で両
電極を分離した状態にすることができる。
【0035】しかしここで、電位差の変化に対する両電
極の間隙7の変化は、顕著なヒステリシスを示すことが
知られている(Yie He, et al., General Contact and
Hysteresis Analysis of Multi-dielectric MEMS Devic
es under Thermal and Electrostatic Actuation, Inte
rnational Mechanical Engineering Conferenceand Exp
osition, Symposium on MEMS, November 15-20, 199
8)。その変位の様相は、例えば図4に示したようなも
のとなっている。なお、上部電極3と下部電極2とにそ
れぞれ印加する電圧の極性を入れ替えても、それらの電
位差(の大きさ)によって両電極間に生じる静電力(静
電的吸引力)の絶対値は同じなので、印加電圧と間隙7
の変位(状態の変化)との相関を示す特性曲線は、電位
差0を中心として対称である。そこで、図示の簡潔化を
図るために、図4では電位差を横軸の正方向のみに取っ
て示してある。
【0036】上部電極3と下部電極2との間の電位差と
上部電極3の変位との関係は、光学多層構造体1の各寸
法や、橋構造の内部応力等に依存して種々異なったもの
となるが、概ね図4のような特性となる。すなわち、両
電極間の電位差を上げて行くと、徐々に両電極間の間隙
7が狭くなり、ある点で急峻に両電極が接触状態とな
る。例えば図4の一例では、11〜11.5[V]付近
で両電極は分離状態から接触状態へと急峻に変化し、1
2[V]で電位差は頭打ちとなる。その12[V]から
電位差を小さくして行くと、前述の状態変化が生じた1
1[V]未満になっても分離状態に変化することはな
く、図4の一例に則して言えば、5[V]になるまでは
接触状態のままに保たれる。そして電位差が5〜4.5
[V]付近で、両電極は接触状態から分離状態へと急峻
に変化する。このように、光学多層構造体1では、電位
差の変化の履歴に依存して上部電極3の動き(変位)が
異なった様相を示すので、上部電極3の状態は電位差の
静的な値のみからは一義的に定まらない。
【0037】このような顕著なヒステリシス特性を有し
ているため、光学多層構造体1を単純マトリックスアレ
イ状に配設してなる表示装置では、例えば単純マトリッ
クス型の液晶表示装置に用いられるような駆動方法を適
用して所望の画素の状態を所望のタイミングで制御しよ
うとしても、一旦書き込んだ後にその状態を変化させる
ことができなくなったり、あるいは逆に、走査選択期間
中は所望の状態に保つことができるが、非選択期間にそ
の状態を保つことができないなど、表示装置として要求
される動作を実現することができない。
【0038】あるいは、一旦書き込んだ状態を保持する
ためにTFTや補助容量等を付設することも考えられる
が、そのような素子を付設することで、本来の光学多層
構造体1が有している構造が簡易であるという特長を生
かすことができなくなるという不都合があった。
【0039】そこで、本発明者は、このような光学多層
構造体1の有しているヒステリシス特性をむしろ逆手に
とって積極的に利用して、一旦書き込んだ上部電極3の
状態を、少なくとも次回の(次フレームの)書き込みの
際まで保持することができる駆動方法およびそれを行う
駆動回路を備えた表示装置を案出した。
【0040】次に、上記のような光学多層構造体1を用
いた本発明に係る表示装置の駆動方法について、下記に
説明する。なお、説明を理解し易いものとするために、
表示装置の単純マトリックスアレイ状に配置された光学
多層構造体1(画素)のうち第1行・第1列の1画素に
印加される駆動電圧波形の一例を、図5,図6,図7,
図8の各タイミングチャートに示した。また、所定のし
きい値以上の電位差が印加されて接触状態となったとき
の光学多層構造体1の様相を図9に示した。なお、ここ
では第1行・第1列の1画素を第1フレームでは接触状
態(以降、これをオン(ON)状態と呼ぶ)に制御し、
第2フレームでは分離状態(以降、これをオフ(OF
F)状態と呼ぶ)に制御する場合について説明する。
【0041】駆動回路系20は、走査回路21と、信号
回路22とから、その主要部が構成されている。走査回
路21からは図5に示したような波形の走査電圧が走査
線に出力され、信号回路22からは図6に示したような
波形の信号電圧が信号線に出力される。その走査電圧波
形と信号電圧波形とが光学多層構造体1にて図7に示し
たように重畳されて、図8に示したような波形の電位差
が生じ、これに対応して第1行・第1列の1画素の光学
多層構造体1の状態が変化する。
【0042】なお、ここでは説明を簡潔なものとするた
めに、走査電圧波形は走査選択期間の電圧(接地を基準
とした電圧レベル。以下同様)が0[V]、非選択期間
の電圧が8[V]で、これを2値的に繰り返すものとす
る。また、信号電圧波形は書き込む状態(つまり表示画
像)に対応した波形となるが、ON状態に対応する電圧
が15[V]、OFF状態に対応する電圧が2[V]に
設定されているものとする。
【0043】さらに詳細には、まず第1フレームにおけ
る第1行・第1列の1画素(光学多層構造体1)にON
状態の書き込みを行う第1の走査選択期間では、走査電
圧波形が0[V]になる一方、そのタイミングに同期し
て、信号電圧波形が15[V]になる。すると走査電圧
と信号電圧とが重畳して上部電極3と下部電極2との間
に生じる電位差(これを図中ではΔVとする)は+15
[V]となる。
【0044】なお、このとき信号電圧(上部電極3)が
15[V]で走査電圧(下部電極2)の0[V]よりも
高い電圧となっているから、両電極の相対的な極性は、
上部電極3が正、下部電極2が負となっている。そこ
で、このような極性の場合には、電位差の値(絶対値)
に正(+)の極性を付して記述することとする。逆に、
上部電極3が負、下部電極2が正の場合には、電位差の
値に負(−)の極性を付して記述することとする。この
定義(記述法)に従えば、第1フレームの走査選択期間
における電位差の場合には、ΔV=+15[V]のよう
に記述される。
【0045】このような+15[V]の電位差が両電極
間に与えられると、図10のヒステリシス曲線上で電位
差ΔV=+15[V]は点Eに位置しているので、上部
電極3の状態は、それまで履歴して来た状態の如何を問
わず、必ず図9に示したようなON状態になる。
【0046】例えば、この第1フレームの前に両電極間
の電位差が0[V]であった場合(点A)、走査選択期
間に入って電位差が+15[V]になると、上部電極3
の状態は点H→B→Cのようにヒステリシス曲線上を推
移して、OFF状態を保ちながらも間隙7が狭まって行
き、11〜11.5[V]付近に存在している上方しき
い値(点Cの付近)を超えると、OFF状態からON状
態に変化する。そしてさらに電位差が大きくなって+1
5[V]に至っても(点E)、上部電極3の変位(間隙
7)はそれ以上には変化せず、ON状態のままとなって
いる。
【0047】あるいは第1フレームの前に両電極間の電
位差が、例えば点Gの5[V]や点Fの7[V]であっ
ても、電位差が+15[V]になっても上部電極3はO
N状態のままである。このようにして、第1フレームの
走査選択期間に第1行・第1列の1画素に書き込みが行
われてON状態になる。
【0048】その走査選択期間が終了して非選択期間に
なると、走査電圧波形は0[V]から8[V]になり、
この電圧レベルは第1フレームが終了するまで継続され
る。一方、信号電圧波形は、第1フレームの非選択期間
には、第2行・第1列の画素、第3行・第1列の画素、
第4行・第1列の画素…のように同一の信号配線8に接
続されている同一列の各画素を線順次に走査選択して行
くタイミングと同期してその個々の画素に所望の状態を
書き込むための電圧波形となっている。
【0049】例えば第1フレームにおける信号電圧波形
は、走査選択期間が終了した後、それに続く第2行・第
1列の画素にはON状態を書き込み、第3行・第1列の
画素にはOFF状態を書き込むために、第2行・第1列
の画素に対する走査選択期間と同期した信号電圧が15
[V]、第3行・第1列の画素に対する走査選択期間と
同期した信号電圧が2[V]となっている。このよう
に、信号電圧は、例えば第1行・第1列の画素に対する
走査選択期間が経過した後の非選択期間には、その画素
が属する行(走査線)の他の行に属する画素に所望の書
き込みを行うために、電圧レベルが種々に変化する波形
となっていることが一般的である。
【0050】この例では、第1フレームにおける非選択
期間中には、走査電圧は一定に8[V]となっている
が、他方、第2行・第1列の画素にON状態を書き込む
タイミングでの信号電圧は15[V]となっている。従
って、このときの両電極間の電位差は15[V]−8
[V]=+7[V]となり、これは図10のヒステリシ
ス曲線における点Fで示したように、上部電極3の状態
がON状態からOFF状態に変化する下方しきい値であ
る5[V]よりも上に位置しているから、上部電極3の
状態は走査線選択期間で書き込まれたON状態のままに
保たれる。
【0051】これに続く第3行・第1列の画素にOFF
状態を書き込むタイミングでの信号電圧は2[V]とな
るので、このときの両電極間の電位差は、2[V]−8
[V]=−6[V]となり、前述の走査選択期間に書き
込まれた電位差(+15[V])の極性とは逆極性とな
る。このときの−6[V]という電位差は、上部電極3
の状態がON状態からOFF状態に変化する上方しきい
値の−5[V]未満で、ON状態が保たれる点Kに位置
しているので、上部電極3の状態は走査線選択期間中に
書き込まれたON状態のままに保たれる。
【0052】ただし、両電極間の電位差を+15[V]
から−6[V]へと時間をかけて緩やかに移行させる
と、その電位差の変化に対応した状態変化(両電極間の
間隙の変位)は、図10のヒステリシス曲線上を点F→
G→H→A→I→Mのようにトレースしながら推移する
ので、最終的には点Kには至らず、点Mに至ってしま
い、上部電極3は点FのON状態から点MのOFF状態
へと変化してしまう。しかし、光学多層構造体1の上部
電極3(および光学薄膜)には、弾性的な形状保持力お
よび慣性力が変形応力として働くので、その変形応力に
起因して状態変化に要する時間よりも短い時間で急峻に
電位差をプラスからマイナスへと切り替えれば、上部電
極3の状態変化はヒステリシス曲線上をトレースするこ
となく、点Fの状態から点Mの状態へと瞬時に移行する
ことができる。実際に駆動回路から印加される信号電圧
は、表示性能の向上の観点からも、立上がりや立下がり
が急峻な波形であることが望ましいので、信号電圧をそ
のように急峻に切り替えることは、表示性能のさらなる
向上を達成することができるという観点からも望ましい
ことである。
【0053】このように、走査選択期間中にON状態が
書き込まれた後、非選択期間中に信号電圧が15[V]
や2[V]に変化しても、その信号電圧波形による影響
を受けることなく、一つの画素に書き込まれたON状態
を、少なくとも1フレーム期間に亘って保持することが
できる。
【0054】上記の第1フレームに引き続いて、第2フ
レームでは、第1行・第1列の画素にOFF状態を書き
込み、その状態を少なくとも1フレーム周期の間は保持
する。その書き込みを行うために、第2フレームにおけ
る走査選択期間では、走査電圧を0[V]にすると共
に、信号電圧を2[V]にする。これにより、両電極間
の電位差は2[V]−0[V]=+2[V]となるか
ら、上部電極3の状態は、第1フレームで書き込まれて
保持されていた図10のヒステリシス曲線上の点KのO
N状態から、点J→I→Aを経て、点PのOFF状態へ
と変化する。このようにして、第2フレームの走査選択
期間では、第1行・第1列の画素を、それまで保たれて
いたON状態からOFF状態へと変化させることができ
る。
【0055】そして走査選択期間での書き込みが終了
し、非選択期間に入ると、走査電圧は0[V]から8
[V]になる。他方、信号電圧は、第2行・第1列の画
素にOFF状態を書き込むために2[V]となる。従っ
て、両電極の電位差は2[V]−8[V]=−6[V]
となり、走査選択期間に書き込まれた電位差とは極性が
逆転したものとなり、走査選択期間で書き込まれた点P
の状態から、ヒステリシス曲線のうちOFF状態を継続
する経路(点P→A→I→M)上を推移して、点Mに至
り、第1行・第1列の光学多層構造体1はOFF状態に
保たれる。このように、非選択期間に信号電圧が2行・
第1列の画素にOFF状態を書き込む電圧になっても、
走査選択期間にて光学多層構造体1に一旦書き込んだO
FF状態をそのままに保つことができる。なお、このと
きの電位差は、時間をかけて緩やかに変化させてもよ
く、瞬時に変化させてもよい。
【0056】続いて、第3行・第1列の画素にON状態
を書き込むタイミングでは、信号電圧15[V]にな
る。すると、このときの両電極間の電位差は15[V]
−8[V]=+7[V]となるので、上部電極3の状態
は、それまでの点Mから点A→P→Hを経て点Bへと推
移する。この推移は、ヒステリシス曲線のOFF状態を
継続する経路上をトレースするものであるため、走査選
択期間で一旦書き込まれたOFF状態をそのままに保つ
ことができる。
【0057】以上のように、本実施の形態に係る表示装
置あるいはその駆動方法によれば、走査選択期間に一旦
書き込まれた状態を、それがON状態であってもOFF
状態であっても、少なくとも次のフレームの走査選択期
間までの間は信号電圧波形の如何に関わりなく保持する
ことができ、かつ、次のフレームの走査選択期間には、
それまで保持していた状態がOFF状態でもON状態で
も、所望の状態へと変化させる(書き換える)ことがで
きる。
【0058】なお、上記では、本実施の形態に係る駆動
方法の典型的な例として、各フレームごとに走査選択期
間における両電極間の極性と非選択期間における両電極
間の極性とを逆転させるようにした場合について示した
が、走査電圧波形と信号電圧波形との逆転タイミングの
組み合わせは、これのみには限定されない。この他に
も、例えば図11に示したように、ON状態を書き込む
第1フレームでは、両電極の極性を走査選択期間と非選
択期間とで逆転させるようにし、OFF状態を書き込む
第2フレームでは、走査選択期間の電位差を0[V]と
すると共に、非選択期間の電位差を第1フレームの走査
選択期間における電位差の極性に対して逆転するように
設定することなども可能である。このような駆動方法に
よっても、上記に説明した駆動方法と同様に、一旦書き
込んだ状態を保持することができると共に、走査選択期
間ごとに所望の状態へと変化(書き換え)させることが
できる。
【0059】また、上記の実施の形態では、図4、図1
0に示したようなヒステリシスを有する光学多層構造体
1の動作特性に則して、信号電圧や走査電圧の電圧値を
上記のようなものとしたが、具体的な電圧値について
は、上記のみには限定されないことは言うまでもなく、
光学多層構造体1の動作特性や仕様等に則して種々変更
が可能である。
【0060】また、光学多層構造体1の構造について
も、上記のようなもののみには限定されないことは言う
までもなく、上部電極3と下部電極2とに印加する電圧
を制御して、両電極間の電位差を変化させることによっ
て、光学薄膜5のような光学層に入射される光の反射、
透過、吸収、回折のうち少なくともいずれか一つの状態
を制御するように設定されており、かつ電位差の変化に
対する両電極間の間隙7の状態変化がヒステリシスを有
している構造および特性のものであれば、上記の実施の
形態で説明した以外の構造の光学多層構造体1でも、光
学多層構造体アレイを構成する個々の素子(画素など)
として用いることが可能である。
【0061】また、上記の実施の形態では、複数の光学
多層構造体1を行方向および列方向にマトリックスアレ
イ状に(2次元的に)配置してなる表示装置およびその
駆動方法について説明したが、その他にも、例えば複数
の光学多層構造体1が1列に配置されたリニアアレイ状
の表示装置や、リニアアレイ状のスイッチング素子など
にも本発明は適用可能である。
【0062】次に、比較例として、上記のような実施の
形態とは異なる駆動回路および駆動方法によって、上記
と同様の光学多層構造体アレイ10を駆動する場合につ
いて以下に述べる。
【0063】[比較例1]図12は、比較例1として、
駆動回路から出力されて光学多層構造体1の第1行・第
1列の画素に印加される走査電圧波形および信号電圧波
形を表したものである。なお、上記の本実施の形態との
比較が明確にできるように、本実施の形態と同様に第1
行・第1列の光学多層構造体1を第1フレームではON
状態とし第2フレームではOFF状態とする場合を、こ
こでは想定している。
【0064】この比較例1の駆動回路(図示省略)およ
びそれを用いた駆動方法では、上記の実施の形態のよう
な電位差の極性の逆転を行うことなく、信号電圧または
走査電圧に例えば7[V]のオフセットを設けている。
ところが、このようなオフセットを設けると、走査選択
期間に書き込まれた状態を非選択期間にも保持すること
はできても、次フレームで状態を変化させることができ
なくなる場合がある。これを図12に則して述べる。
【0065】第1フレームで第1行・第1列の画素の走
査選択期間中に走査電圧が−9[V]、信号電圧が6
[V]になると、両電極間の電位差は6[V]−(−
9)[V]=+15[V]となるから、上部電極3はこ
のときON状態となる。
【0066】続いて非選択期間に入ると、まず走査電圧
が−7[V]になるが、このとき図12に示すように第
2行・第1列の画素に書き込むための信号電圧は6
[V]のままであるから、両電極間の電位差は6[V]
−(−7)[V]=+13[V]となり、上部電極3は
ON状態のままに保たれる。
【0067】これに続いて、第3行・第1列の画素に書
き込むための信号電圧が0[V]になると、両電極間の
電位差は0[V]−(−7)[V]=+7[V]に変化
するが、これは図10のヒステリシス曲線上で点Fに位
置しているので、上部電極3はこのときにもON状態の
ままに保たれる。
【0068】そして第2フレームに入ると、まず走査選
択期間に、第1行・第1列の画素にOFF状態を書き込
むために、走査電圧が−9[V]になると共に、信号電
圧が低い方の電圧レベルである0[V]となって、この
ときの両電極間の電位差は0[V]−(−9)[V]=
+9[V]となる。
【0069】ところが、走査選択期間における電位差
は、これ以上には小さくすることができないため、ON
状態からOFF状態への変化が生じる下方しきい値の+
5[V]以上にはできないので、それまでのON状態を
ここでOFF状態に変化させることは不可能である。
【0070】このような不都合を克服するためには、1
つのフレームが終了する毎に、それまでの状態を一度リ
セットすることなどが必要となるが、そのようなリセッ
トを行うと、表示画面のちらつきの原因となったり、駆
動方法や駆動回路が繁雑化するといった、別の問題が生
じるので、本発明のような簡易な概要構成で良好な表示
性能を実現することが困難となる。
【0071】[比較例2]図13は、駆動回路から出力
されて第1行・第1列の光学多層構造体1に印加され
る、比較例2の走査電圧波形および信号電圧波形を表し
たものである。
【0072】この比較例2では、上記の実施の形態のよ
うな両電極間の電位差の極性の逆転を行わず、かつ信号
電圧や走査電圧にオフセットを設けることなく、光学多
層構造体アレイを駆動する場合について述べる。
【0073】第1フレームでは、第1行・第1列の画素
の走査選択期間中に走査電圧が−2[V]、信号電圧が
13[V]になると、両電極間の電位差は13[V]−
(−2)[V]=+15[V]となるから、上部電極3
はON状態となる。
【0074】続いて、非選択期間に入ると、まず走査電
圧が0[V]になるが、このとき図13に示すように第
2行・第1列の画素に書き込むための信号電圧は13
[V]のままであるから、両電極間の電位差は13
[V]−0[V]=+13[V]となり、上部電極3は
ON状態のままに保たれる。
【0075】これに続いて、第3行・第1列の画素に書
き込むための信号電圧が0[V]になると、両電極間の
電位差は0[V]−0[V]=0[V]に変化する。こ
の電位差0[V]は図10のヒステリシス曲線上で点A
に位置しているので、上部電極3の状態は、それまでの
ON状態からOFF状態に変化してしまう。このよう
に、1フレームにおいて、走査選択期間に一つの画素に
対して書き込んだON状態が、非選択期間の途中で他の
画素への書き込みを行うための信号電圧の変化に起因し
てOFF状態に勝手に変化してしまい、ON状態を保持
することができなくなる場合がある。
【0076】続いて、第2フレームに入ると、走査選択
期間には、走査電圧が−2[V]になると共に、第1行
・第1列の画素にOFF状態を書き込むために信号電圧
が低い方の電圧レベルである0[V]となるから、この
ときの両電極間の電位差は0[V]−(−2)[V]=
+2[V]となり、上部電極3はOFF状態に保たれ
る。あるいは、図示は省略したが、第1フレームの最後
までON状態に保たれていた場合でも、第2フレームの
走査選択期間には両電極間の電位差が+2[V]となる
ので、上部電極3はON状態からOFF状態になる。
【0077】ところが、第3行・第1列の画素に書き込
むための信号電圧が13[V]になると、両電極間の電
位差は13[V]−0[V]=+13[V]になるの
で、上部電極3はON状態に勝手に変化してしまい、そ
れまで保持されていたOFF状態を保持することができ
ない。
【0078】[比較例3]図14は、駆動回路から出力
されて第1行・第1列の光学多層構造体1に印加され
る、比較例3の走査電圧波形および信号電圧波形を表し
たものである。
【0079】この比較例3では、上記実施の形態のよう
な両電極間の電位差の極性の逆転を行わず、信号電圧や
走査電圧にオフセットを設けることなく、かつ走査電圧
波形の振幅を信号電圧波形の振幅よりも大きくして光学
多層構造体アレイを駆動する場合について述べる。
【0080】第1フレームでは、第1行・第1列の画素
の走査選択期間中に走査電圧が−8[V]、信号電圧が
4[V]になると、両電極間の電位差は4[V]−(−
8)[V]=+12[V]となるから、上部電極3はこ
のときON状態となる。
【0081】続いて非選択期間に入ると、まず走査電圧
が0[V]になるが、このとき図12に示すように第2
行・第1列の画素に書き込むための信号電圧は4[V]
であるから、両電極間の電位差は4[V]−0[V]=
+4[V]となり、上部電極3はON状態からOFF状
態に変化してしまう。
【0082】これに続いて、第3行・第1列の画素に書
き込むための信号電圧が0[V]になるので、両電極間
の電位差は0[V]−0[V]=0[V]になる。この
電位差0[V]は図10のヒステリシス曲線上で点Aに
位置しているので、上部電極3はこのときOFF状態と
なる。このように、走査選択期間に一つの画素に対して
書き込んだON状態が、その画素の非選択期間に走査電
圧が0[V]になることに起因してOFF状態に勝手に
戻ってしまい、ON状態を保持することができない。
【0083】続いて、第2フレームに入ると、走査電圧
が−8[V]になると共に、走査選択期間に第1行・第
1列の画素にOFF状態を書き込むために信号電圧が低
い方の電圧レベルである0[V]となって、両電極間の
電位差は0[V]−(−8)[V]=+8[V]とな
る。すると、上部電極3の電位差は点Aから点Nへと変
化するが、このとき、それまでの状態が図10の点Aに
位置していたので、点AからOFF状態を保つヒステリ
シス曲線上(点A→H→N)を推移して点Nへと移行す
る。従って、その間、上部電極3はOFF状態に保たれ
る。
【0084】しかし、図示は省略したが、第1フレーム
の最後までON状態となっていた場合には、第2フレー
ムの走査選択期間に信号電圧を0[V]にしても、走査
電圧が−8[V]なので両電極間の電位差は+8[V]
になり、上部電極3はON状態を保持したままとなっ
て、OFF状態に変化させることができない。このよう
な不都合を克服するためには、比較例1の場合と同様
に、1つのフレームが終了する毎に、それまでの状態を
一度リセットすることなどが必要となるが、そのような
リセットを行うと、表示画面のちらつきの原因となった
り、駆動方法や駆動回路が繁雑化するといった、別の問
題が生じるので、本発明のような簡易な概要構成で良好
な表示性能を実現することが困難なものとなる。
【0085】続いて、第3行・第1列の画素にON状態
を書き込むために信号電圧が4[V]になると、両電極
間の電位差は4[V]−0[V]=+4[V]になる。
このとき、それまでに上部電極3がOFF状態であれ
ば、それを保持することができる。しかし、図示は省略
したが、それまでに上部電極3がON状態である場合に
は、+4[V]という電位差は、下方しきい値である+
5[V]未満の値なので、OFF状態に勝手に変化して
しまうこととなる。
【0086】[比較例4]図15は、駆動回路から出力
されて第1行・第1列の光学多層構造体1に印加され
る、比較例4の走査電圧波形および信号電圧波形を表し
たものである。
【0087】この比較例4では、一般的な液晶表示装置
の駆動方法のように1フレーム毎に信号電圧および走査
電圧の極性反転を行う。
【0088】このような駆動方法によれば、各フレーム
の途中で他画素に書き込むための信号電圧の変化に起因
して勝手に状態が変化することは回避することができる
が、走査選択期間に書き込んだ状態を非選択期間に保持
することができない。例えばこの図15のようにノーマ
リモードがOFF状態である場合には、走査選択期間に
ON状態を書き込んでも、非選択期間にはOFF状態に
戻ってしまう。
【0089】上記の比較例1〜4に示したように、本実
施の形態とは異なる駆動方法では、画素に一旦書き込ん
だ状態を少なくとも1フレームに亘って保持することが
できないので、本発明のような良好な表示性能を実現す
ることができない。また、強いてそのような状態保持を
可能とするためには、駆動方法や駆動回路が繁雑化する
といった別の問題が生じることとなり、本発明のような
簡易な概要構成で良好な表示性能を実現することができ
ない。
【0090】
【発明の効果】以上説明したように、請求項1記載の光
学多層構造体の駆動方法または請求項2記載の表示装置
の駆動方法または請求項3ないし5のうちのいずれかに
記載の表示装置によれば、所定の書き込みタイミングご
とに電圧を印加して電極間の間隙の状態を制御した後、
その2つの電極の電位の極性を逆転させると共に、その
2つの電極間の電位差をヒステリシスの1行程における
分離状態および接触状態のいずれでも保持可能な範囲の
大きさに保つようにしたので、光学多層構造体の有する
ヒステリシス特性を積極的に利用して、走査選択期間な
どに電極の間隙の状態の書き込みが行われた後にも、そ
の書き込まれたときの状態を保つことが可能となり、ま
た次回の書き込みの際には、それまで電極が保持してい
た状態や電極に印加された信号電圧波形の履歴に関わら
ず、所望の状態の新たな書き込みを行うことが可能とな
り、その結果、構造の繁雑化を招くTFTや補助容量な
どのような素子を付加しなくとも、全ての画素で書き込
まれた状態を保持して良好な表示特性を実現することが
できる。
【図面の簡単な説明】
【図1】本実施の形態に係る表示装置の主要部の構成を
模式的に表した図である。
【図2】本実施の形態に係る表示装置に用いられる光学
多層構造体の主要部の構造を表した図である。
【図3】図2に示した光学多層構造体の可視光領域にお
ける光学的特性を表した図である。
【図4】図2に示した光学多層構造体のヒステリシス曲
線を表した図である。
【図5】第1行・第1列の1画素の光学多層構造体に印
加される走査電圧波形の一例を表した図である。
【図6】第1行・第1列の1画素の光学多層構造体に印
加される信号電圧波形の一例を表した図である。
【図7】第1行・第1列の1画素の光学多層構造体に印
加されて重畳した走査電圧波形および信号電圧波形の一
例を表した図である。
【図8】第1行・第1列の1画素の光学多層構造体の間
隙に生じる電位差の変化の一例わ表した図である。
【図9】所定のいきい値以上の電位差が印加されて接触
状態となったときの光学多層構造体の様相を表した図で
ある。
【図10】図2に示した光学多層構造体のヒステリシス
曲線を、正および負の両極性に亘って表した図である。
【図11】本実施の形態に係る駆動方法のバリエーショ
ンを表した図である。
【図12】比較例1として、電位差の極性の逆転を行う
ことなく、かつ信号電圧または走査電圧にオフセットを
設ける場合の走査電圧波形および信号電圧波形を表した
図である。
【図13】比較例2として、両電極間の電位差の極性の
逆転を行わず、かつ信号電圧や走査電圧にオフセットを
設けない場合の走査電圧波形および信号電圧波形を表し
た図である。
【図14】比較例3として、両電極間の電位差の極性の
逆転を行わず、かつ信号電圧や走査電圧にオフセットを
設けることなく、かつ走査電圧波形の振幅を信号電圧波
形の振幅よりも大きくした場合の走査電圧波形および信
号電圧波形を表した図である。
【図15】比較例4として、一般的な液晶表示装置の駆
動方法のように1フレーム毎に信号電圧および走査電圧
の極性反転を行う場合の走査電圧波形および信号電圧波
形を表した図である。
【符号の説明】
1…光学多層構造体、2…下部電極、3…上部電極、4
…絶縁性基板、5…光学薄膜、6…走査配線、7…間
隙、8…信号配線、20…駆動回路系、21…走査回
路、22…信号回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 611 G09G 3/20 611F 621 621Z 631 631H Fターム(参考) 2H041 AA04 AA13 AB02 AB14 AB38 AC06 AZ05 AZ08 2H042 DA08 DA12 DA21 DB05 DC02 DD04 DE00 2H048 FA01 FA05 FA07 FA15 FA21 FA24 GA01 GA04 GA11 GA21 GA32 GA60 GA61 5C080 AA18 BB05 DD22 DD27 FF12 JJ04 JJ05 JJ06

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも一方が光学層を有している2
    つの電極が電位差のない状態で間隙を有して画素を形成
    するように対向配置されており、前記2つの電極にそれ
    ぞれ電圧が印加されて、それらの電圧の重畳によって前
    記2つの電極間に生じる電位差で前記間隙の状態が分離
    状態または接触状態に制御され、その間隙の状態に対応
    して前記光学層に入射される光の反射、透過、吸収、回
    折のうち少なくともいずれか一つの状態が制御されるよ
    うに設定されており、かつ前記電位差の変化に対する前
    記間隙の変化がヒステリシスを有する光学多層構造体の
    駆動方法であって、 所定の書き込みタイミングごとに電圧を印加して前記間
    隙の状態を制御した後、その2つの電極の電位の相対的
    な極性を逆転させると共にその2つの電極間の電位差を
    前記ヒステリシスの1行程における前記分離状態および
    前記接触状態のいずれも保持可能な範囲の大きさに保つ
    期間を設けて、前記電極の間隙の状態を、前記書き込み
    タイミングで制御した後にも保持することを特徴とする
    光学多層構造体の駆動方法。
  2. 【請求項2】 少なくとも一方が光学層を有している2
    つの電極を電位差のない状態で間隙を有して画素を形成
    するように対向配置した構造の光学多層構造体がマトリ
    ックス状に配設され、前記2つの電極の一方には走査電
    圧が印加され他方には信号電圧が印加されて、その走査
    電圧と信号電圧との重畳によって前記2つの電極間に生
    じる電位差で前記間隙の状態が分離状態または接触状態
    に制御され、その間隙の状態に対応して前記光学層に入
    射される光の反射、透過、吸収、回折のうち少なくとも
    いずれか一つの状態が制御されるように設定されてお
    り、かつ前記光学多層構造体における前記電位差の変化
    に対する前記間隙の変化がヒステリシスを有する表示装
    置の駆動方法であって、 前記2つの電極のうち、一方の電極には前記走査電圧
    を、他方の電極には前記信号電圧を、それぞれ印加し
    て、それら2つの電極の状態を前記分離状態または前記
    接触状態のうちいずれか一方の状態にした後、その2つ
    の電極の電位の相対的な極性を逆転させると共に、その
    2つの電極間の電位差を前記ヒステリシスの1行程にお
    ける前記分離状態および前記接触状態をいずれも保持可
    能な範囲の大きさに保つ期間を設けて、前記電極の状態
    を前記一方の状態にした後にも保持することを特徴とす
    る表示装置の駆動方法。
  3. 【請求項3】 少なくとも一方が光学層を有している2
    つの電極が電位差のない状態で間隙を有して画素を形成
    するように対向配置された構造の光学多層構造体がマト
    リックスアレイ状に配設され、前記各画素の2つの電極
    のうち一方の電極には走査電圧を印加する走査配線が接
    続され、他方の電極には信号電圧を印加する信号配線が
    接続されており、前記走査配線には前記走査電圧を出力
    し前記信号配線には前記信号電圧を出力する駆動回路を
    備えて、前記走査電圧と前記信号電圧との重畳によって
    前記2つの電極間に生じる電位差で前記間隙の状態が分
    離状態または接触状態に制御されて、その間隙の状態に
    対応して前記光学層に入射される光の反射、透過、吸
    収、回折のうち少なくともいずれか一つの状態が制御さ
    れるように設定されており、かつ前記光学多層構造体が
    前記電位差の変化に対する前記間隙の変化にヒステリシ
    スが存在する表示装置であって、 前記駆動回路が、前記2つの電極のうちの一方の電極に
    は前記走査電圧を、他方の電極には前記信号電圧を、そ
    れぞれ印加して、それら2つの電極の状態を前記分離状
    態または前記接触状態のうちいずれか一方の状態にした
    後、その2つの電極の電位の相対的な極性を逆転させる
    と共に、その2つの電極間の電位差を前記ヒステリシス
    の1行程における前記分離状態および前記接触状態のい
    ずれも保持可能な範囲の大きさに保つ期間を設けて、前
    記電極の状態を前記一方の状態にした後にも保持するこ
    とを特徴とする表示装置。
  4. 【請求項4】 複数個の前記光学多層構造体が、マトリ
    ックスアレイ状に配設されており、その個々の光学多層
    構造体が光の反射を制御し、その反射した光によって表
    示を行うように設定されていることを特徴とする請求項
    3記載の表示装置。
  5. 【請求項5】 複数個の前記光学多層構造体が、マトリ
    ックスアレイ状に配設されており、その個々の光学多層
    構造体が光の透過を制御し、その透過した光によって表
    示を行うように設定されていることを特徴とする請求項
    3記載の表示装置。
JP2001142025A 2001-05-11 2001-05-11 光学多層構造体の駆動方法および表示装置の駆動方法ならびに表示装置 Expired - Fee Related JP4449249B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001142025A JP4449249B2 (ja) 2001-05-11 2001-05-11 光学多層構造体の駆動方法および表示装置の駆動方法ならびに表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001142025A JP4449249B2 (ja) 2001-05-11 2001-05-11 光学多層構造体の駆動方法および表示装置の駆動方法ならびに表示装置

Publications (2)

Publication Number Publication Date
JP2002341267A true JP2002341267A (ja) 2002-11-27
JP4449249B2 JP4449249B2 (ja) 2010-04-14

Family

ID=18988394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001142025A Expired - Fee Related JP4449249B2 (ja) 2001-05-11 2001-05-11 光学多層構造体の駆動方法および表示装置の駆動方法ならびに表示装置

Country Status (1)

Country Link
JP (1) JP4449249B2 (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007272247A (ja) * 2007-06-04 2007-10-18 Sharp Corp 干渉性変調器および表示装置
JP2009526267A (ja) * 2006-02-09 2009-07-16 アイディーシー、エルエルシー Memsディスプレイ素子にデータを書き込むための方法およびシステム
US7652814B2 (en) 2006-01-27 2010-01-26 Qualcomm Mems Technologies, Inc. MEMS device with integrated optical element
US7660031B2 (en) 2004-09-27 2010-02-09 Qualcomm Mems Technologies, Inc. Device and method for modifying actuation voltage thresholds of a deformable membrane in an interferometric modulator
US7660058B2 (en) 2005-08-19 2010-02-09 Qualcomm Mems Technologies, Inc. Methods for etching layers within a MEMS device to achieve a tapered edge
US7688494B2 (en) 2006-05-03 2010-03-30 Qualcomm Mems Technologies, Inc. Electrode and interconnect materials for MEMS devices
US7706042B2 (en) 2006-12-20 2010-04-27 Qualcomm Mems Technologies, Inc. MEMS device and interconnects for same
US7711239B2 (en) 2006-04-19 2010-05-04 Qualcomm Mems Technologies, Inc. Microelectromechanical device and method utilizing nanoparticles
US7719752B2 (en) 2007-05-11 2010-05-18 Qualcomm Mems Technologies, Inc. MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same
US7733552B2 (en) 2007-03-21 2010-06-08 Qualcomm Mems Technologies, Inc MEMS cavity-coating layers and methods
US7781850B2 (en) 2002-09-20 2010-08-24 Qualcomm Mems Technologies, Inc. Controlling electromechanical behavior of structures within a microelectromechanical systems device
US7863079B2 (en) 2008-02-05 2011-01-04 Qualcomm Mems Technologies, Inc. Methods of reducing CD loss in a microelectromechanical device
JP2011081393A (ja) * 2004-08-27 2011-04-21 Qualcomm Mems Technologies Inc 干渉変調器のアクチュエーション電圧とリリース電圧を検出するシステムおよび方法
US8064124B2 (en) 2006-01-18 2011-11-22 Qualcomm Mems Technologies, Inc. Silicon-rich silicon nitrides as etch stops in MEMS manufacture
US8068268B2 (en) 2007-07-03 2011-11-29 Qualcomm Mems Technologies, Inc. MEMS devices having improved uniformity and methods for making them
JP2012037894A (ja) * 2005-12-07 2012-02-23 Qualcomm Mems Technologies Inc Mems表示要素にデータを書き込むための方法及び装置
US8226836B2 (en) 2004-09-27 2012-07-24 Qualcomm Mems Technologies, Inc. Mirror and mirror layer for optical modulator and method
US8659816B2 (en) 2011-04-25 2014-02-25 Qualcomm Mems Technologies, Inc. Mechanical layer and methods of making the same
US8736590B2 (en) 2009-03-27 2014-05-27 Qualcomm Mems Technologies, Inc. Low voltage driver scheme for interferometric modulators
US8791897B2 (en) 2004-09-27 2014-07-29 Qualcomm Mems Technologies, Inc. Method and system for writing data to MEMS display elements
JP2014194539A (ja) * 2004-08-27 2014-10-09 Qualcomm Mems Technologies Inc Mems表示素子駆動システムおよび方法

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781850B2 (en) 2002-09-20 2010-08-24 Qualcomm Mems Technologies, Inc. Controlling electromechanical behavior of structures within a microelectromechanical systems device
US8207920B2 (en) 2004-08-27 2012-06-26 Qualcomm Mems Technologies, Inc. System and method of sensing actuation and release voltages of an interferometric modulator
JP2014167638A (ja) * 2004-08-27 2014-09-11 Qualcomm Mems Technologies Inc 干渉変調器のアクチュエーション電圧とリリース電圧を検出するシステムおよび方法
US8487846B2 (en) 2004-08-27 2013-07-16 Qualcomm Mems Technologies, Inc. System and method of sensing actuation and release voltages of an interferometric modulator
JP2013137548A (ja) * 2004-08-27 2013-07-11 Qualcomm Mems Technologies Inc 干渉変調器のアクチュエーション電圧とリリース電圧を検出するシステムおよび方法
JP2011081393A (ja) * 2004-08-27 2011-04-21 Qualcomm Mems Technologies Inc 干渉変調器のアクチュエーション電圧とリリース電圧を検出するシステムおよび方法
JP2014194539A (ja) * 2004-08-27 2014-10-09 Qualcomm Mems Technologies Inc Mems表示素子駆動システムおよび方法
JP2012083757A (ja) * 2004-08-27 2012-04-26 Qualcomm Mems Technologies Inc 干渉変調器のアクチュエーション電圧とリリース電圧を検出するシステムおよび方法
US7660031B2 (en) 2004-09-27 2010-02-09 Qualcomm Mems Technologies, Inc. Device and method for modifying actuation voltage thresholds of a deformable membrane in an interferometric modulator
US8791897B2 (en) 2004-09-27 2014-07-29 Qualcomm Mems Technologies, Inc. Method and system for writing data to MEMS display elements
US8226836B2 (en) 2004-09-27 2012-07-24 Qualcomm Mems Technologies, Inc. Mirror and mirror layer for optical modulator and method
US7660058B2 (en) 2005-08-19 2010-02-09 Qualcomm Mems Technologies, Inc. Methods for etching layers within a MEMS device to achieve a tapered edge
JP2012037894A (ja) * 2005-12-07 2012-02-23 Qualcomm Mems Technologies Inc Mems表示要素にデータを書き込むための方法及び装置
US8064124B2 (en) 2006-01-18 2011-11-22 Qualcomm Mems Technologies, Inc. Silicon-rich silicon nitrides as etch stops in MEMS manufacture
US7652814B2 (en) 2006-01-27 2010-01-26 Qualcomm Mems Technologies, Inc. MEMS device with integrated optical element
US8194056B2 (en) 2006-02-09 2012-06-05 Qualcomm Mems Technologies Inc. Method and system for writing data to MEMS display elements
JP2009526267A (ja) * 2006-02-09 2009-07-16 アイディーシー、エルエルシー Memsディスプレイ素子にデータを書き込むための方法およびシステム
US7711239B2 (en) 2006-04-19 2010-05-04 Qualcomm Mems Technologies, Inc. Microelectromechanical device and method utilizing nanoparticles
US7688494B2 (en) 2006-05-03 2010-03-30 Qualcomm Mems Technologies, Inc. Electrode and interconnect materials for MEMS devices
US7706042B2 (en) 2006-12-20 2010-04-27 Qualcomm Mems Technologies, Inc. MEMS device and interconnects for same
US7733552B2 (en) 2007-03-21 2010-06-08 Qualcomm Mems Technologies, Inc MEMS cavity-coating layers and methods
US8164815B2 (en) 2007-03-21 2012-04-24 Qualcomm Mems Technologies, Inc. MEMS cavity-coating layers and methods
US7719752B2 (en) 2007-05-11 2010-05-18 Qualcomm Mems Technologies, Inc. MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same
US8830557B2 (en) 2007-05-11 2014-09-09 Qualcomm Mems Technologies, Inc. Methods of fabricating MEMS with spacers between plates and devices formed by same
JP2007272247A (ja) * 2007-06-04 2007-10-18 Sharp Corp 干渉性変調器および表示装置
JP4633088B2 (ja) * 2007-06-04 2011-02-16 シャープ株式会社 干渉性変調器および表示装置
US8068268B2 (en) 2007-07-03 2011-11-29 Qualcomm Mems Technologies, Inc. MEMS devices having improved uniformity and methods for making them
US7863079B2 (en) 2008-02-05 2011-01-04 Qualcomm Mems Technologies, Inc. Methods of reducing CD loss in a microelectromechanical device
US8736590B2 (en) 2009-03-27 2014-05-27 Qualcomm Mems Technologies, Inc. Low voltage driver scheme for interferometric modulators
US8659816B2 (en) 2011-04-25 2014-02-25 Qualcomm Mems Technologies, Inc. Mechanical layer and methods of making the same

Also Published As

Publication number Publication date
JP4449249B2 (ja) 2010-04-14

Similar Documents

Publication Publication Date Title
JP2002341267A (ja) 光学多層構造体の駆動方法および表示装置の駆動方法ならびに表示装置
JP5079707B2 (ja) Mems表示要素にデータを書き込むための方法及び装置
JP4602515B2 (ja) 超精密電気機械式シャッタ・アセンブリ及び同形成方法
US7158278B2 (en) Display device based on bistable electrostatic shutter
KR101222096B1 (ko) 미소 기전 시스템 디스플레이 소자의 작동을 위한 시스템및 방법
US5285196A (en) Bistable DMD addressing method
KR101173596B1 (ko) 쌍안정 디스플레이를 구동하기 위한 방법 및 시스템
CN100439967C (zh) 用于多状态干涉光调制的方法和设备
JP4392970B2 (ja) 干渉性変調素子を用いる表示素子
EP1116063B1 (en) A double substrate reflective spatial light modulator with self-limiting micro-mechanical elements
US8014058B2 (en) Method for driving optical deflecting device array, optical deflecting device array, optical deflecting device, and image projection displaying apparatus
JP2000193899A (ja) 画像デ―タのアナログ・パルス幅変調
JP2008515002A (ja) Memsディスプレイ素子をアクチュエートするシステム及び方法
JP2000121970A (ja) アレイ型光変調素子及び平面ディスプレイの駆動方法
KR20060089607A (ko) 미소 기전 시스템 디스플레이를 어드레싱하는 시스템 및방법
KR20060092929A (ko) 기계적 응답의 조작을 이용한 디스플레이 메모리를 위한기기 및 방법
KR20060092869A (ko) 미소 기전 시스템 디스플레이 소자에 데이터를 기록하는방법 및 시스템
KR20070057147A (ko) 전하 유지가 가능한 간섭 변조기
KR20080108440A (ko) 미소 기전 시스템 디스플레이 소자에 대한 데이터 기록 방법 및 시스템
Miles Interferometric modulation: MOEMS as an enabling technology for high-performance reflective displays
JP4550742B2 (ja) 2つの駆動信号を含む光変調装置
JP4743630B2 (ja) 光偏向装置、光偏向装置アレイおよび画像投影表示装置
JP2002341268A (ja) 表示装置
JP2003315693A (ja) 画像表示素子及びこれを用いたプロジェクタ装置
JP2002296520A (ja) 空間光変調器および画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees