JP2000307073A - 半導体装置の蓄積容量部及びその形成方法 - Google Patents

半導体装置の蓄積容量部及びその形成方法

Info

Publication number
JP2000307073A
JP2000307073A JP11110981A JP11098199A JP2000307073A JP 2000307073 A JP2000307073 A JP 2000307073A JP 11110981 A JP11110981 A JP 11110981A JP 11098199 A JP11098199 A JP 11098199A JP 2000307073 A JP2000307073 A JP 2000307073A
Authority
JP
Japan
Prior art keywords
insulating film
film
forming
cylindrical structure
storage capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11110981A
Other languages
English (en)
Other versions
JP3298553B2 (ja
Inventor
Haruo Iwasaki
治夫 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11098199A priority Critical patent/JP3298553B2/ja
Priority to US09/551,198 priority patent/US6274427B1/en
Priority to TW089107135A priority patent/TW448559B/zh
Priority to CNB001058940A priority patent/CN1142592C/zh
Priority to KR1020000020301A priority patent/KR20010014755A/ko
Publication of JP2000307073A publication Critical patent/JP2000307073A/ja
Application granted granted Critical
Publication of JP3298553B2 publication Critical patent/JP3298553B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 下部電極と対向電極との対向面積を大きくす
ることが容易であり、蓄積できる電荷量を十分に増加さ
せることができ、高集積化の際にも半導体装置の信頼性
を向上させることが可能な蓄積容量部の構造を提供す
る。 【解決手段】 下部電極１６は、ＣＶＤ窒化膜７上に位
置する底面部とその外周から上方へと延びる筒状壁面部
とを有する第１導電膜１０からなる外側筒構造部を有
し、更に、外側筒構造部の底面部の上方且つ筒状壁面部
の内方に位置し且つ外側筒構造部の底面部上面及び筒状
壁面部の内面とそれぞれ対向する底面及び外周側面を有
する第２導電膜１３からなる内側柱構造部を有する。内
側柱構造部の底面と外側筒構造部の底面部とが部分的に
接続されている。内側柱構造部の底面及び外周側面と外
側筒構造部の底面部及び筒状壁面部との間には、いずれ
も容量絶縁膜１４を介して対向電極１５の一部が介在し
ている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置製造の
技術分野に属するものであり、特に、半導体装置におけ
る蓄積容量部の構造及びその形成方法に関するものであ
る。
【０００２】
【従来の技術及び発明が解決しようとする課題】半導体
装置における蓄積容量部は、例えば、特開平９−２７５
１９４号公報に記載されているように、半導体記憶装置
のメモリセルの構成要素として用いられている。
【０００３】図面を参照しながら、蓄積容量部の従来例
を説明する。図１０は従来の半導体装置の蓄積容量部の
構造の一例を示す模式的断面図であり、図１１〜１８は
従来の蓄積容量部の形成方法の一例の工程を示す模式的
断面図である。以下、図１１〜１８を参照しながら、従
来例を説明する。
【０００４】先ず、図１１に示されているように、半導
体基板１に素子分離２を形成し、更に不図示のゲート絶
縁膜上にＭＯＳトランジスタのゲート電極３を形成し、
その上に第１層間膜４、第２層間膜５及び層間膜中の配
線層６を形成し、第２層間膜５上にCVD窒化膜７を形成
し、該CVD窒化膜７上に後工程で形成しようとしている
下部電極と半導体基板１とを接続する容量コンタクトホ
ールを形成するための第１レジストパターン９’を形成
する。
【０００５】次に、図１２に示されているように、第１
レジストパターン９’をマスクとして用いて、CVD窒化
膜７、層間膜４，５を選択的に除去して開口を形成し、
第１レジストパターンを除去する。
【０００６】次に、図１３に示されているように、CVD
窒化膜７及び層間膜４，５の開口に第１導電膜を選択的
に埋め込む。
【０００７】次に、図１４に示されているように、第１
絶縁膜８’を形成し、該第１絶縁膜８’上に後工程で形
成しようとしている下部電極の大きさに開口する第２レ
ジストパターン１２’を形成する。
【０００８】次に、図１５に示されているように、第２
レジストパターン１２’をマスクとして用いて、第１絶
縁膜８’を選択的にエッチング除去する。
【０００９】次に、図１６に示されているように、残っ
た第１絶縁膜８’及びCVD窒化膜７上に第２導電膜１
３’と第２絶縁膜１１’とを順次形成する。
【００１０】次に、図１７に示されているように、第２
絶縁膜１１’、第２導電膜１３’を順次エッチバックし
て、第１絶縁膜８’を露出させる。
【００１１】次に、図１８に示されているように、CVD
窒化膜７をエッチングストッパとして用いて、第１絶縁
膜８’と第２絶縁膜１１’とを選択的に除去する。
【００１２】次に、図１０に示されているように、CVD
窒化膜７及び第２導電膜１３’の露出面上に容量絶縁膜
１４’を形成した後に、対向電極１５’を形成すること
で、図１０に示されている蓄積容量部が形成される。
【００１３】図１０の蓄積容量部において、下部電極１
６’は第２導電膜１３’からなり、該下部電極１６’は
第１導電膜１０’からなる容量コンタクト１７を介して
半導体基板１の回路と接続されている。
【００１４】以上のような従来の蓄積容量部の構造で
は、下部電極１６’と対向電極１５’との対向面積を大
きくすることが困難であり、蓄積できる電荷量の増加が
困難であり、半導体装置の信頼性向上が困難であった。
【００１５】そこで、本発明は、以上のような従来技術
の問題点に鑑み、下部電極と対向電極との対向面積を大
きくすることが容易であり、蓄積できる電荷量を十分に
増加させることができ、高集積化の際にも半導体装置の
信頼性を向上させることが可能な蓄積容量部の構造を提
供することを目的とするものである。
【００１６】
【課題を解決するための手段】本発明によれば、以上の
如き目的を達成するものとして、半導体基板上に層間膜
を介して形成された下部電極と、該下部電極上に容量絶
縁膜を介して形成された対向電極とを有する半導体装置
の蓄積容量部おいて、前記下部電極は、前記層間膜上に
位置する底面部と該底面部の外周から上方へと延びてい
る筒状壁面部とを有する外側筒構造部を有しており、更
に、該外側筒構造部の底面部の上方且つ筒状壁面部の内
方に位置し且つ前記外側筒構造部の底面部上面及び筒状
壁面部の内面とそれぞれ対向する底面及び外周側面を有
する内側柱構造部を有しており、該内側柱構造部の底面
と前記外側筒構造部の底面部とが部分的に接続されてお
り、前記内側柱構造部の底面と前記外側筒構造部の底面
部との間及び前記内側柱構造部の外周側面と前記外側筒
構造部の筒状壁面部との間には、いずれも前記容量絶縁
膜を介して前記対向電極の一部が介在していることを特
徴とする、半導体装置の蓄積容量部、が提供される。
【００１７】本発明の一態様においては、前記外側筒構
造部は底面部が円形状で筒状壁面部が円筒形状をなす円
筒構造部であり、前記内側柱構造部は底面が円形状で外
周側面が円柱面形状をなす円柱構造部である。
【００１８】本発明の一態様においては、前記下部電極
は前記層間膜を介して前記半導体基板と接続されてい
る。
【００１９】本発明の一態様においては、前記層間膜は
前記下部電極と接触する上面部が窒化膜からなる。
【００２０】また、本発明によれば、以上の如き目的を
達成するものとして、半導体基板上に層間膜を介して下
部電極を形成し該下部電極上に容量絶縁膜を介して対向
電極を形成することにより蓄積容量部を形成する半導体
装置の蓄積容量部の形成方法であって、前記蓄積容量部
において、前記下部電極は、前記層間膜上に位置する底
面部と該底面部の外周から上方へと延びている筒状壁面
部とを有する外側筒構造部を有しており、更に、該外側
筒構造部の底面部の上方且つ筒状壁面部の内方に位置し
且つ前記外側筒構造部の底面部上面及び筒状壁面部の内
面とそれぞれ対向する底面及び外周側面を有する内側柱
構造部を有しており、該内側柱構造部の底面と前記外側
筒構造部の底面部とが部分的に接続されており、また、
前記内側柱構造部の底面と前記外側筒構造部の底面部と
の間及び前記内側柱構造部の外周側面と前記外側筒構造
部の筒状壁面部との間には、いずれも前記容量絶縁膜を
介して前記対向電極の一部が介在しており、上面部が窒
化膜からなる前記層間膜を形成する工程と、前記窒化膜
上に第１絶縁膜を形成する工程と、該第１絶縁膜上に前
記下部電極の大きさに開口する第１レジストパターンを
形成する工程と、該第１レジストパターンをマスクとし
て用いて前記第１絶縁膜を選択的に除去する工程と、該
第１絶縁膜の選択的に除去で残った第１絶縁膜及び前記
窒化膜上に第１導電膜と第２絶縁膜とを順に形成する工
程と、前記第２絶縁膜上に前記下部電極と前記半導体基
板とを接続する容量コンタクトのためのコンタクトホー
ルを形成するための第２レジストパターンを形成する工
程と、該第２レジストパターンをマスクとして用いて前
記第２絶縁膜、第１導電膜及び層間膜を選択的に除去す
る工程と、前記第２絶縁膜上に第２導電膜を形成する工
程と、前記第２導電膜、第２絶縁膜及び第１導電膜を順
次エッチバックして前記第１絶縁膜を露出させる工程
と、前記窒化膜をストッパとして用いて前記第１絶縁膜
及び第２絶縁膜を選択的に除去することで、前記第１導
電膜により前記外側筒構造部を形成し、前記第２導電膜
により前記内側柱構造部を形成する工程と、前記第１導
電膜及び第２導電膜の露出面に前記容量絶縁膜を形成す
る工程と、該容量絶縁膜の上に、前記内側柱構造部の底
面と前記外側筒構造部の底面部との間及び前記内側柱構
造部の外周側面と前記外側筒構造部の筒状壁面部との間
に前記容量絶縁膜を介して介在する部分を有する前記対
向電極を形成する工程とを有していることを特徴とす
る、半導体装置の蓄積容量部の形成方法、が提供され
る。
【００２１】本発明の一態様においては、前記外側筒構
造部は底面部が円形状で筒状壁面部が円筒形状をなす円
筒構造部であり、前記内側柱構造部は底面が円形状で外
周側面が円柱面形状をなす円柱構造部である。
【００２２】本発明の一態様においては、更に前記対向
電極の上面を平坦化する工程を有する。
【００２３】
【発明の実施の形態】以下、本発明の半導体装置の蓄積
容量部及びその形成方法の実施の形態について図面を参
照しながら説明する。
【００２４】図１は本発明による蓄積容量部の構造の一
実施形態を示す模式的断面図であり、図２〜９は本発明
による蓄積容量部の形成方法の一実施形態の工程を示す
模式的断面図である。以下、図１〜９を参照しながら、
本実施形態を説明する。
【００２５】先ず、図２に示されているように、半導体
基板（シリコン基板）１に素子分離２を形成し、更に不
図示のゲート絶縁膜上にＭＯＳトランジスタのゲート電
極３を形成し、その上に第１層間（絶縁）膜４、第２層
間（絶縁）膜５及び層間膜中の配線層６を形成し、第２
層間膜５上にCVD窒化膜（窒化シリコン膜）７及び第１
絶縁膜８を順次形成し、該第１絶縁膜８上に後工程で形
成しようとしている下部電極の大きさに開口する第１レ
ジストパターン９を形成する。
【００２６】次に、図３に示されているように、第１レ
ジストパターン９をマスクとして用いて、第１絶縁膜８
を選択的にエッチング除去する。
【００２７】次に、図４に示されているように、残った
第１絶縁膜８及びCVD窒化膜７上に第１導電膜１０と第
２絶縁膜１１とを順次形成する。
【００２８】次に、図５に示されているように、第２絶
縁膜１１上に後工程で形成しようとしている下部電極と
半導体基板１とを接続する容量コンタクトホールを形成
するための第２レジストパターン１２を形成する。
【００２９】次に、図６に示されているように、第２レ
ジストパターンをマスクとして用いて、第２絶縁膜１
１、第１導電膜１０、CVD窒化膜７、層間膜４，５を選
択的に除去し、第２レジストパターンを除去する。
【００３０】次に、図７に示されているように、第２絶
縁膜１１上に第２導電膜１３を形成する。
【００３１】次に、図８に示されているように、第２導
電膜１３、第２絶縁膜１１、第１導電膜１０を順次エッ
チバックして、第１絶縁膜８を露出させる。
【００３２】次に、図９に示されているように、CVD窒
化膜７をエッチングストッパとして用いて、第１絶縁膜
８と第２絶縁膜１１とを選択的に除去する。
【００３３】次に、図１に示されているように、第１導
電膜１０及び第２導電膜１３の露出面上に容量絶縁膜１
４を形成した後に、対向電極１５を形成し、必要に応じ
てその表面を平坦化することで、図１に示されている蓄
積容量部が形成される。
【００３４】図１の蓄積容量部において、下部電極１６
は第１導電膜１０と第２導電膜１３とからなり、該下部
電極１６は第２導電膜１３からなる容量コンタクト１７
を有しており、該容量コンタクト１７の下端部が半導体
基板１の回路と接続されている。
【００３５】以上のようにして得られた本実施形態の蓄
積容量部の下部電極１６は、円形状の底面部及び該底面
部の外周から上方へと延びている円筒状壁面部からなる
外側中空円筒構造部（第１導電膜１０からなる）の内側
にも、該外側円筒構造部の底面部の上方且つ円筒状壁面
部の内方に内側円柱構造部（第２導電膜１３からなる）
を有しており、しかも内側円柱構造部の底面の一部と外
側中空円筒構造部の底面部との間及び内側円柱構造部の
外周側面と外側中空円筒構造部の円筒状壁面部との間に
は、いずれも容量絶縁膜１４を介して対向電極１５の一
部が入り込んでいるので、下部電極１６と対向電極１５
との対向面積を著しく大きくすることが可能であり、蓄
積できる電荷量を増加させることができ、半導体装置の
信頼性を向上させることができる。
【００３６】以上の実施形態では外側筒構造部が円筒構
造部であり内側柱構造部が円柱構造部であるが、本発明
においては外側筒構造部及び内側柱構造部がそれぞれ円
筒構造部及び円柱構造部以外の形状のものであってもよ
い。
【００３７】
【発明の効果】以上説明したように、本発明の半導体装
置の蓄積容量部及びその形成方法によれば、下部電極
は、底面部及び該底面部の外周から上方へと延びている
筒状壁面部からなる外側筒構造部の内側にも、該外側筒
構造の底面部の上方且つ円筒状壁面部の内方に内側柱構
造部を有しており、しかも内側柱構造部の底面の一部と
外側筒構造部の底面部との間及び内側柱構造部の外周側
面と外側中空円筒構造部の内面との間には、いずれも容
量絶縁膜を介して対向電極の一部が入り込んだ形態で介
在しているので、下部電極と対向電極との対向面積を著
しく大きくすることが可能であり、蓄積できる電荷量を
増加させることができ、半導体装置の信頼性を向上させ
ることができる。
【図面の簡単な説明】
【図１】本発明による蓄積容量部の構造の一実施形態を
示す模式的断面図である。
【図２】本発明による蓄積容量部の形成方法の一実施形
態の工程を示す模式的断面図である。
【図３】本発明による蓄積容量部の形成方法の一実施形
態の工程を示す模式的断面図である。
【図４】本発明による蓄積容量部の形成方法の一実施形
態の工程を示す模式的断面図である。
【図５】本発明による蓄積容量部の形成方法の一実施形
態の工程を示す模式的断面図である。
【図６】本発明による蓄積容量部の形成方法の一実施形
態の工程を示す模式的断面図である。
【図７】本発明による蓄積容量部の形成方法の一実施形
態の工程を示す模式的断面図である。
【図８】本発明による蓄積容量部の形成方法の一実施形
態の工程を示す模式的断面図である。
【図９】本発明による蓄積容量部の形成方法の一実施形
態の工程を示す模式的断面図である。
【図１０】従来の蓄積容量部の構造の一例を示す模式的
断面図である。
【図１１】従来の蓄積容量部の形成方法の一例の工程を
示す模式的断面図である。
【図１２】従来の蓄積容量部の形成方法の一例の工程を
示す模式的断面図である。
【図１３】従来の蓄積容量部の形成方法の一例の工程を
示す模式的断面図である。
【図１４】従来の蓄積容量部の形成方法の一例の工程を
示す模式的断面図である。
【図１５】従来の蓄積容量部の形成方法の一例の工程を
示す模式的断面図である。
【図１６】従来の蓄積容量部の形成方法の一例の工程を
示す模式的断面図である。
【図１７】従来の蓄積容量部の形成方法の一例の工程を
示す模式的断面図である。
【図１８】従来の蓄積容量部の形成方法の一例の工程を
示す模式的断面図である。
【符号の説明】
１ 半導体基板 ２ 素子分離 ３ ゲート電極 ４ 第１層間膜 ５ 第２層間膜 ６ 配線層 ７ CVD窒化膜 ８ 第１絶縁膜 ８ 第１レジストパターン １０ 第１導電膜 １１ 第２絶縁膜 １２ 第２レジストパターン １３ 第２導電膜 １４ 容量絶縁膜 １５ 対向電極 １６ 下部電極 １７ 容量コンタクト

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に層間膜を介して形成され
    た下部電極と、該下部電極上に容量絶縁膜を介して形成
    された対向電極とを有する半導体装置の蓄積容量部にお
    いて、 前記下部電極は、前記層間膜上に位置する底面部と該底
    面部の外周から上方へと延びている筒状壁面部とを有す
    る外側筒構造部を有しており、更に、該外側筒構造部の
    底面部の上方且つ筒状壁面部の内方に位置し且つ前記外
    側筒構造部の底面部上面及び筒状壁面部の内面とそれぞ
    れ対向する底面及び外周側面を有する内側柱構造部を有
    しており、該内側柱構造部の底面と前記外側筒構造部の
    底面部とが部分的に接続されており、 前記内側柱構造部の底面と前記外側筒構造部の底面部と
    の間及び前記内側柱構造部の外周側面と前記外側筒構造
    部の筒状壁面部との間には、いずれも前記容量絶縁膜を
    介して前記対向電極の一部が介在していることを特徴と
    する、半導体装置の蓄積容量部。
  2. 【請求項２】 前記外側筒構造部は底面部が円形状で筒
    状壁面部が円筒形状をなす円筒構造部であり、前記内側
    柱構造部は底面が円形状で外周側面が円柱面形状をなす
    円柱構造部であることを特徴とする、請求項１に記載の
    半導体装置の蓄積容量部。
  3. 【請求項３】 前記下部電極は前記層間膜を介して前記
    半導体基板と接続されていることを特徴とする、請求項
    １〜２のいずれかに記載の半導体装置の蓄積容量部。
  4. 【請求項４】 前記層間膜は前記下部電極と接触する上
    面部が窒化膜からなることを特徴とする、請求項１〜３
    のいずれかに記載の半導体装置の蓄積容量部。
  5. 【請求項５】 半導体基板上に層間膜を介して下部電極
    を形成し該下部電極上に容量絶縁膜を介して対向電極を
    形成することにより蓄積容量部を形成する半導体装置の
    蓄積容量部の形成方法であって、 前記蓄積容量部において、前記下部電極は、前記層間膜
    上に位置する底面部と該底面部の外周から上方へと延び
    ている筒状壁面部とを有する外側筒構造部を有してお
    り、更に、該外側筒構造部の底面部の上方且つ筒状壁面
    部の内方に位置し且つ前記外側筒構造部の底面部上面及
    び筒状壁面部の内面とそれぞれ対向する底面及び外周側
    面を有する内側柱構造部を有しており、該内側柱構造部
    の底面と前記外側筒構造部の底面部とが部分的に接続さ
    れており、また、前記内側柱構造部の底面と前記外側筒
    構造部の底面部との間及び前記内側柱構造部の外周側面
    と前記外側筒構造部の筒状壁面部との間には、いずれも
    前記容量絶縁膜を介して前記対向電極の一部が介在して
    おり、 上面部が窒化膜からなる前記層間膜を形成する工程と、 前記窒化膜上に第１絶縁膜を形成する工程と、 該第１絶縁膜上に前記下部電極の大きさに開口する第１
    レジストパターンを形成する工程と、 該第１レジストパターンをマスクとして用いて前記第１
    絶縁膜を選択的に除去する工程と、 該第１絶縁膜の選択的に除去で残った第１絶縁膜及び前
    記窒化膜上に第１導電膜と第２絶縁膜とを順に形成する
    工程と、 前記第２絶縁膜上に前記下部電極と前記半導体基板とを
    接続する容量コンタクトのためのコンタクトホールを形
    成するための第２レジストパターンを形成する工程と、 該第２レジストパターンをマスクとして用いて前記第２
    絶縁膜、第１導電膜及び層間膜を選択的に除去する工程
    と、 前記第２絶縁膜上に第２導電膜を形成する工程と、 前記第２導電膜、第２絶縁膜及び第１導電膜を順次エッ
    チバックして前記第１絶縁膜を露出させる工程と、 前記窒化膜をストッパとして用いて前記第１絶縁膜及び
    第２絶縁膜を選択的に除去することで、前記第１導電膜
    により前記外側筒構造部を形成し、前記第２導電膜によ
    り前記内側柱構造部を形成する工程と、 前記第１導電膜及び第２導電膜の露出面に前記容量絶縁
    膜を形成する工程と、 該容量絶縁膜の上に、前記内側柱構造部の底面と前記外
    側筒構造部の底面部との間及び前記内側柱構造部の外周
    側面と前記外側筒構造部の筒状壁面部との間に前記容量
    絶縁膜を介して介在する部分を有する前記対向電極を形
    成する工程とを有していることを特徴とする、半導体装
    置の蓄積容量部の形成方法。
  6. 【請求項６】 前記外側筒構造部は底面部が円形状で筒
    状壁面部が円筒形状をなす円筒構造部であり、前記内側
    柱構造部は底面が円形状で外周側面が円柱面形状をなす
    円柱構造部であることを特徴とする、請求項５に記載の
    半導体装置の蓄積容量部の形成方法。
  7. 【請求項７】 更に前記対向電極の上面を平坦化する工
    程を有することを特徴とする、請求項５〜６のいずれか
    に記載の半導体装置の蓄積容量部の形成方法。
JP11098199A 1999-04-19 1999-04-19 半導体装置の蓄積容量部の形成方法 Expired - Fee Related JP3298553B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP11098199A JP3298553B2 (ja) 1999-04-19 1999-04-19 半導体装置の蓄積容量部の形成方法
US09/551,198 US6274427B1 (en) 1999-04-19 2000-04-17 Method of manufacturing a DRAM capacitor
TW089107135A TW448559B (en) 1999-04-19 2000-04-17 Semiconductor capacitor and its manufacturing method
CNB001058940A CN1142592C (zh) 1999-04-19 2000-04-18 半导体器件电容器的制备方法
KR1020000020301A KR20010014755A (ko) 1999-04-19 2000-04-18 반도체 장치 커패시터와 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11098199A JP3298553B2 (ja) 1999-04-19 1999-04-19 半導体装置の蓄積容量部の形成方法

Publications (2)

Publication Number Publication Date
JP2000307073A true JP2000307073A (ja) 2000-11-02
JP3298553B2 JP3298553B2 (ja) 2002-07-02

Family

ID=14549387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11098199A Expired - Fee Related JP3298553B2 (ja) 1999-04-19 1999-04-19 半導体装置の蓄積容量部の形成方法

Country Status (5)

Country Link
US (1) US6274427B1 (ja)
JP (1) JP3298553B2 (ja)
KR (1) KR20010014755A (ja)
CN (1) CN1142592C (ja)
TW (1) TW448559B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646930B1 (ko) * 2000-08-03 2006-11-17 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077327A (ja) * 1999-09-02 2001-03-23 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
TW460954B (en) * 2000-11-09 2001-10-21 United Microelectronics Corp Manufacturing method of bottom electrode of semiconductor device
US6750113B2 (en) * 2001-01-17 2004-06-15 International Business Machines Corporation Metal-insulator-metal capacitor in copper
CN112050385B (zh) * 2019-06-06 2022-07-19 青岛海尔空调器有限总公司 制冷工况下空调器的控制方法
CN114582809B (zh) * 2022-04-29 2022-07-29 长鑫存储技术有限公司 电容器的制作方法、电容器以及存储器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960016486B1 (ko) * 1993-08-31 1996-12-12 현대전자산업 주식회사 디램 캐패시터 및 그 제조방법
US5543346A (en) * 1993-08-31 1996-08-06 Hyundai Electronics Industries Co., Ltd. Method of fabricating a dynamic random access memory stacked capacitor
JPH09275194A (ja) 1996-04-02 1997-10-21 Sony Corp 半導体記憶装置の製造方法
TW312831B (en) * 1996-08-16 1997-08-11 United Microelectronics Corp Manufacturing method of semiconductor memory device with capacitor(3)
TW312829B (en) * 1996-08-16 1997-08-11 United Microelectronics Corp Semiconductor memory device with capacitor(6)
TW366594B (en) * 1998-01-14 1999-08-11 United Microelectronics Corp Manufacturing method for DRAM capacitor
US6100135A (en) * 1998-08-15 2000-08-08 Wu; Shye-Lin Method of forming a crown-fin shaped capacitor for a high density DRAM cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646930B1 (ko) * 2000-08-03 2006-11-17 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성 방법

Also Published As

Publication number Publication date
CN1271180A (zh) 2000-10-25
CN1142592C (zh) 2004-03-17
US6274427B1 (en) 2001-08-14
KR20010014755A (ko) 2001-02-26
JP3298553B2 (ja) 2002-07-02
TW448559B (en) 2001-08-01

Similar Documents

Publication Publication Date Title
JPH0425169A (ja) 半導体記憶装置およびその製造方法
JPH09191084A (ja) 半導体装置及びその製造方法
JP3298553B2 (ja) 半導体装置の蓄積容量部の形成方法
JP2728389B2 (ja) 半導体メモリ素子のキャパシタ製造方法
JP2917912B2 (ja) 半導体記憶装置およびその製造方法
JPH11150185A (ja) 半導体装置及びその製造方法
JPH0714931A (ja) 半導体装置の製造方法
JP2002083881A (ja) 半導体装置及びその製造方法
KR100328704B1 (ko) 디램셀제조방법
JPH08125142A (ja) 半導体装置の製造方法
JP3271612B2 (ja) 蓄積容量部の製造方法
JPH11317504A (ja) 半導体記憶装置の製造方法
JP2001102546A (ja) 半導体記憶装置及びその製造方法
JP2956234B2 (ja) 半導体メモリ装置とその製造方法
KR950004524A (ko) 캐패시터의 전하저장전극 형성방법
JP2002141472A (ja) 半導体装置及びその製造方法
US6143603A (en) Method of manufacturing bottom electrode of a capacitor
JP2000228502A (ja) Ｃｏｂ構造のｄｒａｍ及びその製造方法
JPH10256506A (ja) 半導体装置及びその製造方法
KR0120548B1 (ko) 캐패시터의 마스크 공정 마진 확보를 위한 반도체 장치 제조 방법
KR100228358B1 (ko) 반도체 장치의 캐패시터 형성방법
JPH0575058A (ja) 半導体装置の製造方法
JPH09199680A (ja) 半導体装置およびその製造方法
JPH08181291A (ja) 半導体記憶装置およびその製造方法
JPH1079484A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080419

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090419

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees