ITTO950007A1

ITTO950007A1 - Procedimento e circuito per riconoscere strutture d'immagine, ad esempio per l'ispezione automatica di superfici.

Info

Publication number: ITTO950007A1
Application number: IT95TO000007A
Authority: IT
Inventors: Dietmar Kollhof; Klaus Schimpke
Original assignee: Jenoptik Technologie Gmbh
Priority date: 1994-05-05
Filing date: 1995-01-09
Publication date: 1996-07-09
Also published as: KR100187884B1; ITTO950007A0; JPH0830791A; JP2903043B2; DE4415798C1; FR2719684A1; IT1279096B1; TW263607B; KR950033943A

Abstract

Un procedimento ed un sistema circuitale per riconoscere strutture d'immagine topologicamente coerenti, rilevate in forma di righe, hanno lo scopo di realizzare, indipendentemente dalla forma e dalle proprietà delle strutture d'immagine coerenti, una riduzione del tempo di elaborazione necessario alla risoluzione di ambiguità, e quindi di garantire una elaborazione in tempo reale video.In base all'invenzione, già nel momento del rilevamento delle ambiguità, queste vengono analizzate e riportate in un elenco sotto forma di codice intermedio. Al termine della riunione dei gruppi di punti d'immagine nelle righe, da questo codice intermedio viene ricavata direttamente una tabella di assegnazione.L'applicazione dell'invenzione riguarda prevalentemente l'ispezione automatica di superfici strutturate, in particolare di maschere, LCD (visualizzatori a cristalli liquidi), piastre e circuiti stampati e lamine a semiconduttori, durante il processo di fabbricazione di questi.

Description

DESCRIZIONE dell'invenzione industriale dal titolo:

"Procedimento e circuito per riconoscere strutture d'immagine, ad esempio per l'ispezione automatica di superfici",

DESCRIZIONE

L'invenzione riguarda il riconoscimento di strutture d'immagine topologicamente coerenti, rilevate sotto forma di righe, in tempo reale video, in cui gruppi di punti d'immagine aventi eguali proprietà nell'ambito di una riga ricevono numeri d'identificazione differenti, dei quali su gruppi contigui di una riga consecutiva viene assunto il numero d'identificazione del gruppo di punti d'immagine della riga, alla quale un gruppo di punti d'immagine della riga consecutiva, nella direzione delle righe, con almeno un punto d'immagine è contiguo per primo nella direzione delle colonne.

L'invenzione viene utilizzata nella ispezione automatica di superfici strutturate, in particolare di maschere, LCD (visualizzatori a cristalli liquidi), piastre a circuiti stampati e lamine a semi-conduttori, durante il processo di fabbricazione di questi.

Uno scopo dell'analisi dell'immagine consiste nel selezionare dei gruppi di punti, da una disposizione di punti d'immagine prevalentemente a forma di matrice, in base a prestabiliti criteri (proprietà), rendendoli disponibili per l'ulteriore analisi in una forma addensata, destinata a successive unità di analisi.

Per la compattazione dei dati, è noto l’accorgimento di riunire dapprima i punti d'immagine nell'ambito di una riga, e di eliminare in seguito i confini delle righe.

Secondo il documento EP 279157 A2, da dati d'immagine codificati in lunghezze di progressione vengono estratti degli attributi caratteristici. Come risultato, si ottiene un elenco di dati d'immagine codificati in lunghezze di progressione, i quali sono ordinati secondo campi circolari, a trapezio, convergenti e divergenti. A tale riguardo, gli spazi intermedi orizzontali e verticali vengono filtrati, e scompaiono dall'insieme di dati.

Questo procedimento non è adatto alla individuazione di difetti sui dischi di materiale semi-conduttore (wafer), in quanto la filtrazione degli spazi intermedi altera l'immagine del difetto, con la conseguenza di una erronea attribuzione di questi dischi di materiale semi-conduttore alle diverse classi di difetto.

Con una soluzione più adatta, viene effettuata la marcatura unitaria di tutti i dati d'immagine codificati in lunghezze di progressione, i quali descrivono un campo coerente con uguali proprietà, per esempio con gli stessi valori di grigio.

Per i gruppi di punti d'immagine coerenti nell’ambito di una riga vengono introdotti dei numeri di identificazione o di conteggio, per cui tutti i gruppi di punti d'immagine che iniziano nella prima riga ricevono un numero di individuazione progressivo. Nella riga consecutiva viene allora conferito un nuovo numero di conteggio solo quando il gruppo dei punti d'immagine non confina con un un gruppo di punti d'immagine avente le stesse proprietà della riga precedente. Se il contiguo gruppo di punti d'immagine della riga consecutiva presenta le stesse proprietà del gruppo di punti d'immagine nella riga precedente, viene utilizzato lo stesso numero di identificazione.

Le ambiguità, ovvero le cosiddette equivalenze, si manifestano quando i gruppi di punti d'immagine coerenti nella riga corrente presentano connessioni con una pluralità di gruppi di punti d'immagine coerenti, aventi eguali proprietà ma differenti numeri di identificazione.Queste equivalenze si presentano come coppie di numeri di identificazione differenti l'uno rispetto all’altro, e descrivono le correlazioni di determinati gruppi di punti d'immagine, i quali confluiscono iniziando separatamente.

Per la risoluzione di queste ambiguità, si può utilizzare un algoritmo di ricerca coadiuvato da calcolatore, il cui tempo di svolgimento dipende dalla forma delle strutture d'immagine suddivise in gruppi di punti d'immagine.

Le risultanti strutture d'immagine, a forma di spirale o fortemente concatenate, determinano per l'algoritmo di ricerca dei tempi di svolgimento che non possono più essere elaborati nel tempo reale video.

L'invenzione ha lo scopo di abbreviare il tempo di elaborazione per la risoluzione delle equivalenze, indipendentemente dalla forma e dalle proprietà delle strutture d'immagine, in modo che sia assicurata una elaborazione nel tempo reale video.

In base all'invenzione, tale compito viene assolto mediante un procedimento per riconoscere strutture d'immagine topologicamente coerenti, rilevate sotto forma di righe, in cui dei gruppi di punti d'immagine con eguali proprietà, costituiti da almeno un punto d'immagine, nell'ambito di una riga ricevono numeri di identificazione progressivi, ed i gruppi di punti d’immagine di una riga consecutiva assumono numeri di identificazione già conferiti dai gruppi di punti d'immagine, rispetto ai quali sussiste per prima una contiguità con almeno un punto d'immagine nella direzione della riga, in quanto:

in una prima fase del procedimento, da coppie di numeri di identificazione di gruppi di punti d'immagine contigui fra loro, con numeri di identificazione differenti l'uno dall'altro, uno dei numeri di identificazione viene utilizzato come valore d’indirizzo per una prima memoria indirizzata, con uno stato iniziale marcato per ciascun posto di memoria, mentre l'altro numero di identificazione diviene il valore di dato del posto di memoria indirizzato dal primo numero di identificazione, quando lo stesso posto di memoria presenta lo stato iniziale marcato; in caso contrario, in una seconda fase del procedimento, tanto l'altro numero di identificazione quanto il valore di dato del posto di memoria indirizzato sono utilizzati come valori di indirizzo per la determinazione di posti di memoria con uno stato iniziale marcato, sui cui valori d'indirizzo trova applicazione la prima fase del procedimento;

ed a tale riguardo un valore di dato, determinato ogni volta per un valore d'indirizzo, viene nuovamente utilizzato come indirizzo, ogniqualvolta viene trovato un posto di memoria con lo stato iniziale marcato, e rimangono non considerate le coppie di numeri di identificazione, che nella seconda fase del procedimento conducono ad eguali valori di indirizzo;

ed in una terza fase del procedimento, per la formazione di una tabella di assegnazione nella forma di una seconda memoria indirizzabile, dei posti di memoria corrispondenti ai valori di indirizzo risalenti alla prima fase del procedimento ricevono lo stesso valore di indirizzo come valore di dato, quando per il valore di indirizzo sussiste 10 stato iniziale marcato;

in caso contrario, per un valore di indirizzo senza stato iniziale marcato, viene utilizzato un valore di dato ricevuto come valore di indirizzo, ogniqualvolta viene trovato un posto di memoria con lo stato iniziale marcato, il cui valore di indirizzo diviene il valore di dato per il valore di indirizzo senza stato iniziale marcato.

L'invenzione ha inoltre per oggetto un sistema circuitale per riconoscere strutture d'immagine topologicamente coerenti, rilevate sotto forma di righe, mediante la elaborazione di una coppia di numeri di identificazione, diversi l'uno dall'altro, di gruppi di punti d'immagine contigui fra loro in righe adiacenti nell'ambito delle strutture d'immagine, costituiti da almeno un punto d'immagine, ove avviene in modo progressivo un conferimento dei numeri di identificazione per il gruppo dei punti d'immagine in una riga, ed i gruppi dei punti d'immagine di una riga consecutiva assumono numeri di identificazione già conferiti dai gruppi di punti d'immagine, rispetto ai quali con almeno un punto di immagine nella direzione della riga sussiste per prima una contiguità, ove un primo ed un secondo organo di multiplessaggio (multiplex), ciascuno dei quali ha un ingresso collegato alla uscita dei valori di conteggio di un organo contatore, mentre un ingresso del secondo organo di multiplessaggio è sottoposto ad un potenziale fisso, ed un organo comparatore presenta degli ingressi per i numeri di identificazione, che inoltre sono condotti alle uscite di un primo e di un secondo registro, i cui ingressi dei dati sono collegati alla uscita di un terzo registro, che inoltre è accoppiato ad un ingresso di indirizzo di una prima memoria, e ad un primo ingresso di indirizzo di una seconda memoria, ed il cui ingresso si trova in comunicazione con l'uscita del primo organo di multiplessaggio.

Un passaggio di ingresso e di uscita dei dati della prima memoria è accoppiato con un altro ingresso del primo organo di multiplessaggio, con l'uscita dei dati del secondo organo di multiplessaggio, con l'ingresso di un indicatore di zero e con un primo ingresso dei dati della seconda memoria, che inoltre presenta un secondo ingresso di indirizzo ed una seconda uscita, e da un apparato di governo sequenziale con ingressi KN e RESET (ripristino) ed uscite ENK e READY (pronto) si hanno sul lato di uscita delle linee di collegamento agli ingressi di comando del primo e del secondo organo di multiplessaggio, e della prima memoria, e ad ingressi di registrazione della prima e della seconda memoria.

Inoltre, partendo dall'apparato di governo sequenziale, sussistono delle linee di collegamento tra uscite di cadenzamento ed il primo, il secondo ed il terzo registro, il contatore, verso un ingresso di carica dell'organo contatore e verso ingressi di rilascio del primo e del secondo registro. Sul lato di entrata, l'apparato di governo sequenziale è inoltre collegato con una linea di segnalazione del termine dell'organo contatore, con due linee dell’organo comparatore e con una linea dell'indicatore di zero.

Poiché la tabella di assegnazione, che per ogni equivalenza indirizzata contiene l'associazione ad un numero di identificazione, viene elaborata direttamente da un codice intermedio generato, le equivalenze possono essere analizzate già all'istante del loro rilevamento. Da questo deriva un più breve tempo di elaborazione rispetto ad un algoritmo di ricerca coadiuvato da calcolatore, che può essere attivato solo dopo che si sono presentate tutte le equivalenze. Il numero dei passi per la risoluzione di una equivalenza, secondo l'invenzione, è uguale alla profondità di concatenazione della equivalenza in questione, mentre il numero dei passi con un algoritmo di ricerca coadiuvato da calcolatore, destinato allo stesso compito, per tutte le equivalenze è uguale alla profondità massima di concatenazione.

Un esempio di attuazione dell'invenzione viene illustrato in modo più particolareggiato nel seguito, con riferimento al disegno schematico. Sono mostrati:

nella Figura 1, un sistema circuitale secondo l'invenzione, e

nella Figura 2, un conferimento di numeri di identificazione a gruppi di punti d'immagine.

Nel sistema circuitale mostrato in Figura 1, un primo ed un secondo organo di multiplessaggio MI ed M2, ciascuno dei quali è provvisto di un ingresso collegato con l’uscita dei valori di conteggio di un organo contatore Z, come pure un organo comparatore C, presentano degli ingressi per numeri KN1 e KN2 di identificazione, e sono inoltre in comunicazione con una uscita di un primo registro RI e con una uscita di un secondo registro R2.

Agli ingressi dei dati del primo e del secondo registro, RI ed R2, giungono le linee di collegamento dall'uscita di un terzo registro R3, che inoltre è accoppiato ai rispettivi ingressi di indirizzo di una prima e di una seconda memoria RAMI e RAM2. L'ingresso del terzo registro R3 è collegato all'uscita del primo organo MI di multiplessaggio.

Un passaggio D di entrata e di uscita dei dati della prima memoria RAMI è accoppiato con un altro ingresso del primo organo MI di multiplessaggio, con l'uscita dei dati del secondo organo M2 di multiplessaggio, con l'ingresso di un indicatore N di zero e con un ingresso D dei dati della seconda memoria RAM2. Un altro ingresso del secondo organo di multiplessaggio è sottoposto ad un potenziale fisso.

La seconda memoria RAM2 è realizzata come RAM a doppio accesso {dual-port), e presenta un secondo ingresso Al di indirizzo per un segnale AL di entrata ed una seconda uscita D1 per un segnale DL in uscita.

Da un apparato ST di governo sequenziale, provvisto di ingressi ST e RESET (ripristino) e di uscite ENK e READY (pronto), delle linee di collegamento dal lato di uscita conducono ad ingressi di comando del primo e del secondo organo M1 ed M2 di multiplessaggio, ad ingressi EN di rilascio del secondo organo M2 di multiplessaggio e della prima memoria RAM1, e ad ingressi W di registrazione della prima e della seconda memoria RAMI e RAM2.

Altri collegamenti sussistono rispettivamente fra uscite di cadenzaraento dell'apparato di governo sequenziale ST CLK-R1 ed il primo registro R1, CLK-R2 ed il secondo registro R2, CLK-R3 ed il terzo registro R3, CLK-Z e l'organo contatore Z, con un ingresso L di carica dell'organo contatore Z e con ingressi EN di rilascio dei registri RI ed R2. Inoltre l'apparato ST di governo sequenziale è collegato sul lato di entrata con una linea 0 per la segnalazione di termine dell'organo contatore Z, con due linee dell'organo comparatore C e con una linea dell'indicatore N di zero.

Nella Figura 2 sono rappresentate nella loro costituzione a punti d'immagine, sotto forma di valori di grigio, delle strutture composite di una superficie con diverse proprietà. Le cifre qui riportate sono numeri di identificazione conferiti in maniera nota come parti di insiemi di dati su gruppi di punti d'immagine, ed a tale riguardo questi gruppi di punti d'immagine sono costituiti da almeno un punto d'immagine.

Così le due figure delle righe azzerate, costituite ciascuna da un punto d'immagine, possono essere descritte dai seguenti insiemi di dati, codificati in lunghezze di progressione:

Serie di dati 1 Serie di dati 2

Numero riga: 0 Numero riga: 0

Inizio in colonna: 4 Inizio in colonna: 10 Lunghezza di progress.: 1 Lunghezza di progress.: 1 Numero di identificaz.: 1 Numero di identificaz.: 2 Valore di grigio: 10 Valore di grigio: 10 Ai gruppi di punti d'immagine nelle righe successive sono associate delle analoghe serie di dati, cosi ad esempio per i gruppi di punti d'immagine nella riga 2:

Serie di dati 1 Serie di dati 2 Serie di dati 3 Numero riga: 2 Numero riga: 2 Numero riga: 2 Inizio in colonna: 5 Inizio in colonna: 16 Inizio in colonna: 37 Lungh. progress.: 8 Lungh. progress.: 12 Lungh. progress.: 2 Numero identif.: 1 Numero identif.: 4 Numero identif.: 4 Valore di grigio: 10 Valore di grigio: 30 Valore di grigio: 30 Le ambiguità risultanti come cosiddette equivalenze, che si manifestano quando i gruppi di punti d'immagine di una riga, presentano connessioni con una pluralità di gruppi di punti d'immagine della riga precedente, aventi eguali proprietà ma differenti numeri di identificazione, per esempio fra i gruppi di punti d'immagine con il numero di identificazione 1, il numero di identificazione 3 oppure il numero di identificazione 2.

L'intera quantità di tutte le equivalenze rilevabili dalla Figura 2, che risultano disponibili in forma memorizzata per la ulteriore elaborazione, è elencata nella Tabella 1 con l'indicazione dei numeri di identificazione. La Tabella 2 e la Tabella 3 anticipano già i risultati ottenuti con la invenzione.

Tabella 1 Tabella 2 Tabella 3

(seguito tabelle)

Tabella 1 Tabella 2 Tabella 3 Equivalenze Codice intermedio Tabella di assegnazione nella prima memoria dopo l'ordinamento RAMI nella seconda memoria RAM2

N° KN1 KN2 Indirizzo Dati Indirizzo Dati

Per effetto di un segnale RESET (ripristino) all'apparato ST di governo sequenziale, questo agisce in modo che l'organo contatore Z applichi l'indirizzo zero al primo organo MI di multiplessaggio. Nello stesso tempo, l'apparato ST di governo sequenziale comanda il primo ed il secondo organo MI ed M2 di multiplessaggio attraverso apposite linee, per cui, dall'uscita dell'organo MI di multiplessaggio, il valore di conteggio dell'organo contatore Z viene inviato al terzo registro R3, ed all'ingresso dei dati della prima memoria RAMI è presente una identificazione zero. Con un segnale CLK-Z di temporizzazione dall'apparato ST di governo sequenziale, il valore di conteggio dall'organo contatore Z viene assunto nel registro R3, ed è applicato come indirizzo alla prima memoria RAMI.

Successivamente, l'apparato ST di governo sequenziale registra l'identificazione zero sul posto indirizzato nella prima memoria RAMI, e determina un incremento all'organo contatore Z. Questo processo viene ripetuto su tutti i posti della prima memoria RAMI, fino a quando l'intera prima memoria RAMI è descritta con la identificazione zero.

Dopo l'introduzione della identificazione zero su tutti i posti della prima memoria RAMI, si produce un cambiamento di stato, che risulta necessario per la elaborazione delle equivalenze.

Un segnale KN, attivato all'ingresso del sistema da una memoria non rappresentata, indica la registrazione di equivalenze nella memoria.

Per effetto di un segnale ENK dell'apparato ST di governo sequenziale, una coppia di numeri di identificazione KN1 e KN2, che descrive una equivalenza, viene applicata agli ingressi associati.

L'organo comparatore C confronta tra loro i due numeri KN1 e KN2 di identificazione. Se questi due numeri KN1 e KN2 di identificazione sono uguali, non viene effettuata alcuna analisi. In caso diverso, un segnale di comando viene dato all'apparato ST di governo sequenziale, che dopo l'analisi di questo segnale, attraverso le sue linee di comando, trasmette il numero di identificazione con il valore più grande, come primo numero di identificazione, all'organo MI di multiplessaggio.

Il procedimento secondo l'invenzione può essere naturalmente realizzato anche quando, come primo numero di identificazione, si impiega normalmente quello più piccolo. In tal modo, questo numero di identificazione è presente come valore di ingresso al registro R3, e con un successivo segnale di cadenza dall'apparato ST di governo sequenziale viene memorizzato nel registro R3.

Poiché l'uscita del registro R3 viene costantemente lasciata libera, il numero di identificazione è presente anche agli ingressi di indirizzo della prima e della seconda memoria, RAMI e RAM2, come pure ai registri RI e R2. In seguito l'apparato ST di governo sequenziale, attraverso le sue linee di comando, porta la prima memoria RAMI nella modalità di lettura.

Il contenuto registrato nel posto della prima memoria RAMI, che nell'esempio qui considerato è indirizzato con il primo numero di identificazione, è presente all'uscita dei dati della stessa memoria RAMI, e di qui perviene all'ingresso dell'organo MI di multiplessaggio, all'uscita dell'altro organo M2 di multiplessaggio, all'ingresso dati della seconda memoria RAM2 ed all'indicatore N di zero. Questo indicatore N di zero segnala all'apparato ST di governo sequenziale se il contenuto in memoria è oppure non è una identificazione zero.

Se è presente una identificazione zero, il suddetto apparato ST di governo sequenziale agisce in modo che la prima memoria RAMI escluda questa alla sua uscita, e determina il rilascio del secondo numero di identificazione, in questo esempio il numero con il valore più piccolo, all'uscita dell'organo M2 di multiplessaggio, per cui questo risulta presente all'ingresso dati della prima memoria RAMI. Con un impulso di registrazione dell'apparato ST di governo sequenziale, sul posto della prima memoria RAMI, indirizzato con il numero di identificazione più grande, per la identificazione zero viene registrato il valore del numero di identificazione più piccolo.

Se è presente una identificazione zero, nella prima memoria RAMI viene attivato un processo di ricerca con il seguente svolgimento:

L'apparato ST di governo sequenziale determina la commutazione dell'organo MI di multiplessaggio con le sue linee di comando in una posizione nella quale il valore presente all'uscita della prima memoria RAMI viene rilasciato per il registro R3, ed introduce questo valore, con un segnale CLK-R3 di temporizzazione, nello stesso registro R3.

Nella maniera già descritta, l'organo indicatore N di zero verifica se sul posto di memoria indirizzato sia inserita una identificazione zero. Questa operazione viene ripetuta fin quando una identificazione zero viene segnalata dall'organo indicatore N di zero all'apparato ST di governo sequenziale. Di conseguenza, viene interrotto il processo di ricerca. L'apparato ST di governo sequenziale memorizza nel registro RI l'indirizzo che si trova nel registro R3, emettendo un segnale CLOCK-RI di temporizzazione.

Successivamente, e nello stesso modo, il numero di identificazione più piccolo viene applicato dall'apparato ST di governo sequenziale alla prima memoria RAMI, e nella maniera già descritta viene attivato il processo di ricerca di una identificazione zero. L'indirizzo di identificazione zero del numero di identificazione più piccolo viene memorizzato nel registro R2. In seguito la sorgente dei numeri di identificazione viene commutata allo stato inattivo con l'ausilio del segnale ENK di comando, e le uscite dei registri RI ed R2 vengono collegate agli ingressi KN1 e KN2, per cui ora i valori di registro vengono trattati come i numeri KN1 e KN2 di identificazione.

Non appena per tutte le equivalenze, riconoscibili dal segnale KN d'ingresso, è avvenuta una registrazione nella prima memoria RAMI, nel sistema circuitale avviene un cambiamento di stato necessario per la generazione di una tabella di assegnazione.

Si produce un avviamento dell'organo contatore Z e la emissione di un valore come indirizzo zero alla prima memoria RAMI. Dall'indicatore N di zero viene letto il contenuto nel posto di memoria indirizzato. Se nel posto di memoria è ancora registrata la identificazione zero, l'apparato ST di governo sequenziale, attraverso la sua linea di comando, porta allo stato inattivo la prima memoria RAMI, ed agisce in modo che l'organo M2 di multiplessaggio rilasci il valore di conteggio alla sua uscita EN.

Con un impulso W di registrazione, questo valore di conteggio viene immesso nella memoria RAFI2. Viene quindi incrementata la posizione del contatore, ed il processo si ripete per tutti i posti di memorizzazione, che nella prima memoria RAPII presentano una identificazione zero.

Se viene rilevato un posto di memorizzazione che nella memoria RAMI non presenta una identificazione zero, l'apparato ST di governo sequenziale pilota l'organo PII di multiplessaggio in una posizione nella quale alla sua uscita, e quindi all'entrata del registro R3, è presente il contenuto di registrazione della prima memoria RAMI.

Con un segnale CLK-R1 e CLK-R3, l'indirizzo finora presente alla prima memoria RAMI viene memorizzato nel registro RI, ed il contenuto della prima memoria RAMI viene introdotto nel registro R3 come nuovo indirizzo per la prima memoria RAMI. La prima memoria RAMI viene nuovamente verificata dall'indicatore N di zero, al fine di accertare se sussista una identificazione zero. Se ciò non avviene, il contenuto del posto di memorizzazione indirizzato nella prima memoria RAMI viene introdotto di nuovo come indirizzo consecutivo nel registro R3. Questa operazione si ripete fino a quando viene trovato un posto di memorizzazione avente una identificazione zero.

L'indirizzo di questo posto di memorizzazione viene introdotto con un segnale CLK-R2 di comando nel registro R2. Nello stesso tempo, dall'apparato ST di governo sequenziale viene effettuato il rilascio del registro RI all'ingresso KN1 e, mediante il comando dell'organo MI di multiplessaggio, viene rilasciato l'ingresso KN1 al registro R3.

Con un segnale CLK-R3 di comando dall'apparato ST di governo sequenziale, il contenuto del registro RI si trasferisce nel registro R3.

In seguito, mediante lo stesso apparato ST di governo sequenziale viene effettuato il rilascio dell'uscita dal registro R2 all’ingresso dell'organo M2 di multiplessaggio, e lo stesso organo M2 di multiplessaggio viene impostato al rilascio del contenuto del registro R2 alla sua uscita. Con un impulso di registrazione dall'apparato ST di governo sequenziale, questo valore viene immesso nella seconda memoria RAM2.

In seguito, viene incrementata la posizione del contatore, e comincia di nuovo nel modo descritto la verifica di una identìficazione zero del successivo posto di memorizzazione nella prima memoria RAMI, fin quando tutti i posti di memorizzazione della tabella di assegnazione sono riportati nella seconda memoria RAM2. L'apparato ST di governo sequenziale riconosce questo stato mediante un segnale t) di avviso dall'organo contatore Z, termina l'operazione e comunica questo stato con un segnale READY (pronto) attraverso l'apposita linea READY.

Claims

RIVENDICAZIONI 1. Procedimento per riconoscere strutture d'immagine topologicamente coerenti, rilevate sotto forma di righe, in cui gruppi di punti d'immagine, costituiti da almeno un punto d'immagine ed aventi eguali proprietà nell'ambito di una riga ricevono numeri d'identificazione progressivi, ed i gruppi di punti d'immagine di una riga consecutiva assumono i numeri d'identificazione già conferiti dai gruppi di punti d'immagine, rispetto ai quali sussiste per prima una contiguità con almeno un punto d'immagine nella direzione delle righe, caratterizzato dal fatto che: in una prima fase del procedimento, da coppie di numeri di identificazione di gruppi di punti d'immagine contigui fra loro, con numeri di identificazione differenti l'uno dall'altro, uno dei numeri di identificazione viene utilizzato come valore d'indirizzo per una prima memoria indirizzata, con uno stato iniziale marcato per ciascun posto di memoria, mentre l'altro numero di identificazione diviene il valore di dato del posto di memoria indirizzato mediante il primo numero di identificazione, quando lo stesso posto di memoria presenta lo stato iniziale marcato; in caso contrario, in una seconda fase del procedimento, tanto l'altro numero di identificazione quanto il valore di dato del posto di memoria indirizzato sono utilizzati come valori di indirizzo per la determinazione di posti di memoria con uno stato iniziale marcato, i cui valori d'indirizzo divengono numeri di identificazione, sui quali trova applicazione la prima fase del procedimento; ed a tale riguardo un valore di dato, determinato ogni volta per un valore d'indirizzo, viene nuovamente utilizzato come indirizzo, ogniqualvolta viene trovato un posto di memoria con lo stato iniziale marcato, e rimangono non considerate le coppie di numeri di identificazione, che nella seconda fase del procedimento conducono ad eguali valori di indirizzo; ed in una terza fase del procedimento, per la formazione di una tabella di assegnazione nella forma di una seconda memoria indirizzabile, dei posti di memoria corrispondenti ai valori di indirizzo risalenti alla prima fase del procedimento ricevono lo stesso valore di indirizzo come valore di dato, quando per il valore di indirizzo sussiste 10 stato iniziale marcato; in caso contrario, per un valore di indirizzo senza stato iniziale marcato, viene utilizzato un valore di dato ricevuto come valore di indirizzo, ogniqualvolta viene trovato un posto di memoria con lo stato iniziale marcato, 11 cui valore di indirizzo diviene il valore di dato per il valore di indirizzo senza stato iniziale marcato.
2. Sistema circuitale per riconoscere strutture d'immagine topologicamente coerenti, rilevate sotto forma di righe, mediante la elaborazione di una coppia di numeri di identificazione, diversi l'uno dall'altro, di gruppi di punti d'immagine contigui fra loro in righe adiacenti nell'ambito delle strutture d'immagine, costituiti da almeno un punto d'immagine, ove avviene in modo progressivo un conferimento dei numeri di identificazione per il gruppo dei punti di immagine in una riga, ed i gruppi dei punti d'immagine di una riga consecutiva assumono numeri di identificazione già conferiti dai gruppi di punti d'immagine, rispetto ai quali sussiste per prima una contiguità con almeno un punto di immagine nella direzione della riga, caratterizzato dal fatto che: un primo organo ( MI) ed un secondo organo (M2) di multiplessaggio (multiplex), ciascuno dei quali ha un ingresso collegato alla uscita dei valori di conteggio di un organo contatore (Z), mentre un ingresso del secondo organo (M2) di multiplessaggio è sottoposto ad un potenziale fisso, ed un organo comparatore (C) presenta degli ingressi per i numeri di identificazione (KN1) e (KN2), che inoltre sono condotti alle uscite di un primo e di un secondo registro (RI, R2), i cui ingressi dei dati sono collegati ad una uscita di un terzo registro {R3), che inoltre è accoppiato ai rispettivi ingressi di indirizzo di una prima e di una seconda memoria (RAMI) e (RAM2), ed il cui ingresso si trova in comunicazione con l'uscita del primo organo (PII) di multiplessaggio ; un passaggio (D) di ingresso e di uscita dei dati della prima memoria (RAMI) è accoppiato con un altro ingresso del primo organo (HI) di multiplessaggio, con l'uscita dei dati del secondo organo (M2) di multiplessaggio, con l'ingresso di un indicatore (N) di zero e con un ingresso (D) dei dati della seconda memoria (RAM2), che inoltre presenta un ingresso (Al) di indirizzo per un segnale (AL) di entrata ed una uscita (DI) per un segnale (DL) in uscita, e da un apparato (ST) di governo sequenziale con ingressi (KN) e (RESET) (ripristino) ed uscite (ENK) e (READY) (pronto) si hanno sul lato di uscita delle linee di collegamento che conducono agli ingressi di comando del primo e del secondo organo (PII, M2) di multiplessaggio, ad ingressi (EN) di rilascio del secondo organo (M2) di multiplessaggio e della prima memoria (RAMI), e ad ingressi (W) di registrazione della prima e della seconda memoria (RAMI, RAM2), come pure delle linee di collegamento tra una uscita (CLK-R1) di cadenzamento ed il primo registro (RI), una uscita (CLK-R2) di cadenzamento ed il secondo registro (R2), una uscita (CLK-R3) di cadenzamento ed il terzo registro (R3), una uscita (CLK-Z) di cadenzamento e l'organo contatore (Z), verso un ingresso (L) di carica dell'organo contatore (Z) e verso ingressi (EN) di rilascio del primo e del secondo registro (RI, R2), e sul lato di entrata l'apparato (ST) di governo sequenziale è collegato con una linea (U) di segnalazione del termine dell'organo contatore (Z), con due linee dell'organo comparatore (C) e con una linea dell'indicatore (N) di zero.