KR100187884B1 - 라인형태에서 위상적으로 근접한 영상구조들을 인식하기 위한 방법과 회로배열 - Google Patents

Abstract

라인형태로 검출된 위상적으로 관련한 영상구조들을 인식하기 위한 방법과 회로배열의 경우에 목적은 비디오 실시간에서 처리공정을 보장하기 위하여 관련하는 영상 구조들의 모양과 특성들에 무관한 불명료성을 해결하기 위한 처리공정 시간을 줄이는데 있다.

불명료성들은 이미 할당된 식별번호들이 라인 방향에서 적어도 하나의 영상 포인트에 의하여 영상포인트 그룹에 첫번째로 인접하는 영상포인트 그룹들로부터 후속라인의 영상 포인트 그룹들에 대하여 채택될 때 하나의 라인내에서 영상 포인트 그룹에 대하여 연속적인 식별번호들의 할당의 결과로써 발생한다.

본 발명에 따르면, 그 불명료성들은 그들이 인식되는 순간에 이미 평가되고 중간부호의 형태로 하나의 목록에 등재된다. 할당표는 라인들에서 영상 포인트 그룹들을 종합의 마지막에 임하여 이런 중간부호로 부터 직접적으로 발생된다.

본 발명은 제조과정에서 특별히 마스크들, LCD'S PC기판들 및 반도체 웨이퍼들의 구조화된 표면들의 자동적인 검사에 대하여 주로 사용된다.

Description

라인형태에서 위상적으로 근접한 영상구조들을 인식하기 위한 방법과 회로 배열

제1도는 본 발명에 의한 회로배열을 보이며,

제2도는 영상포인트들의 그룹들에 대한 식별번호들의 할당을 보인다.

본 발명은 비디오실 시간에서 라인형태로 검출된 위상적으로 근접한 영상 구조들의 인식에 관한 것이며 이 비디오 실시간에서는 하나의 라인(line)내에서 동일한 특성들을 가진 영상 도트들의 그룹들이 서로 상이한 식별번호들을 받으며, 이 식별번호들 중에서 후속라인의 인접하는 그룹들에 접해서는 상기 라인의 영상포인트 그룹의 인식번호가 인수되어지며 이 라인에 대하여는 칼럼(column)방향에서 적어도 하나의 영상포인트 위하여 라인방향에서 후속라인의 영상포인트 그룹이 인접한다.

본 발명은 특별히 마스크들(Masks), LCD'S PC(Printed circiit)기판들 및 반도체 웨이퍼들(wafers)의 구조화된 표면의 자동적인 검사의 경우에 이들의 제조과정 동안에 사용된다. 영상평가에서 하나의 과제는 주로 매트릭스(Matrix)또는 얼레이(array) 형태로된 영상 포인트들의 배열에서 (특성들인)주어진 기준들에 의한 영상 포인트 그룹들을 선택하는 것과 그리고 뒤따르는 평가장치들을 위한 압축된 형태로 된 또다른 평가를 위한 영상포인트 그룹들을 처리하는 것에 있다.

데이타(data)압축의 목적을 위하여, 한 라인 내에서 영상 포인트를 조합하고 그리고 그다음에 라인경계들을 제거하는 것은 공지되었다.

EP 279 157 A2에서 특성의 특징들은 런 랭스(run-length)부호화된 영상데이타에서 추출된다. 이것은 원형, 사다리꼴, 수렴하는 및 확산하는 범위들에 따라서 분류된 런 랭스 부호화된 영상 데이타의 목록을 가져온다.

이 경우에 수평과 수직적인 중간 스페이스들(spaces)은 여과되고 데이타 기록에서 사라진다. 이런 공정은 중간 스페이스들의 여과가 반도체 웨이퍼의 결함등급들에서 결함있는 분류를 가져오면서 결함영상을 오인하기 때문에 반도체 웨이퍼들 상에서 결함들을 증명하기에는 부적합하다.

좀더 적합한 해법은 균일한 방법으로 그러한 것과 같은 동일한 특성, 예를들면 균일한 그레이치들을 가지는 상관된 범위를 묘사하는 모든 런 랭스 부호화된 영상 데이타를 마킹하는데에 있다.

식별번호들 또는 카운팅(counting)번호들은 첫번째 라인에서 시작하는 모든 영상 포인트 그룹들이 연속적인 식별번호를 받도록 하기 위하여 하나의 라인내에서 상관하는 영상 포인트 그룹들에 대하여 삽입된다.

후속라인에서 새로운 카운팅 번호는 단지 영상포인트 그룹이 선행하는 라인상에 동일한 특성들의 영상포인트 그룹에 인접하지 않을 때 주어진다.

만약 후속라인상에서 인접하는 영상 포인트 그룹이 선행하는 라인에서의 영상 포인트 그룹과 동일한 특성들을 갖는다면, 같은 식별번호가 사용된다.

역시 등가성들로 알려진 불명료성들은 현재라인에서 상관하는 영상포인트 그룹들이 동일한 특성들을 가지나 그러나 상이한 식별번호를 가진 다수의 근접한 영상 포인트 그룹들과의 결합을 가질 때 나타난다.

따라서 그러한 등가성들은 서로 상이한 식별번호들의 쌍들로서 나타나며 그리고 분리되기 시작하며 함께 영상 포인트 그룹들의 연관성들을 묘사한다.

그러한 불명료성들은 검색 알고리즘(algorithm)의 동작시간이 영상포인트 그룹들 속으로 분할된 영상구조들의 형상에 종속하는 컴퓨터(computer)보조된 검색 알고리즘을 사용함으로서 해결된다.

발생하는 나선형 또는 깊게 얽혀진 영상구조들은 비디오 실시간에서 더이상 진행될 수 없는 검색 알고리즘 동작 시간들을 유발한다.

본 발명의 과제는 비디오 실시간에서 처리공정을 보장하기 위하여 영상구조들의 형상과 특성들에 무관하게 등가성들을 해결하기 위한 가공시간을 줄이는데 있다. 본 발명에 따르면 이 과제는 적어도 하나의 영상 포인트에 의해서 형성되고 하나의 라인 내에서 동일한 특성들을 가지는 영상 포인트 그룹들이 연속적인 식별번호들을 받으며 그리고 후속라인의 영상 포인트 그룹들이 라인방향에서 적어도 하나의 영상포인트를 가지고 영상포인트 그룹들에 첫번째로 인접되어 존재하는 그러한 영상 포인트 그룹들로 부터 이미 할당된 식별번호들을 채택하는, 라인형태로 검출된 위상적으로 관련하는 영상구조들을 인식하기 위한 방법에 의하여 충족되고 거기에서, 첫번째 처리단계에서는 상이한 식별번호들을 가진 인접하는 영상 포인트 그룹들의 식별번호쌍들 중에서 그 하나의 식별번호는 각각의 기억장소에 대하여 표시된 초기상태를 가진 첫번째 번지 지정된 기억소자를 위한 번지로써 사용되고, 다른 식별번호는 기억장소가 표시된 초기상태를 가질때에 첫번째 식별번호에 의하여 번지 지정된 기억장소로 데이타치로 되며; 그렇지 않으면 2번째 처리단계에서는 다른 식별번호와 번지지정된 기억장소의 데이타치는 초기상태의 번지치들에서 첫번째처리 단계가 적용되는 그러한 표시된 초기상태를 가지고 저장장소의 검출을 위한 번지치들로서 사용되고 여기서 하나의 번지치에 대하여 검출된 각각의 데이타치는 마킹된 초기상태를 가지는 기억장소가 발견될 때마다 번지로서 한번 더 상용되고 그리고 2번째 처리 단계에서 동일한 번지치들에로 안내되는 식별번호의 쌍들은 무시되며; 그리고 두번째 번지 지정 가능한 기억소자의 형태로 할당표를 형성하기 위한 3번째 처리단계에서, 첫번째 처리단계로부터의 번지치들에 상응하는 기억장소들은 이 번지에 대하여 마아크된 초기상태가 존재한다면 데이타치로써 이 번지치 자체를 받으며; 다른 경우에 마아크된 초기상태를 갖지 않는 번지치의 경우에는 포함된 데이타치는 기억장소의 번지치가 표시된 초기상태를 갖지않는 번지치에 대해서 데이타치로 되는 마이크된 초기상태를 가진 기억장소가 발견될때까지 그렇게 자주 번지치로서 사용된다.

또 본 발명은 하나의 라인에서 영상 포인트 그룹들을 위한 식별번호들이 연속적으로 할당되고 그리고 후속라인의 영상포인트 그룹들이 라인방향에서 적어도 하나의 영상 포인트에 의하여 영상점 그룹들에 첫번째로 인접하는 그러한 영상포인트 그룹들의 이미 할당된 식별번호들을 채택하며 이 라인 방향에서는 첫번째 멀티플랙서와 두번째 멀티플랙서 중에서 각각 하나씩의 입력부가 카운터의 계수치 출력부와 연결되어 있고 두번째 멀티플랙서의 입력부가 고정된 전압에 연결되어 있는 그러한 첫번째의 및 두번째의 멀티플랙서와 그리고 또 비교기는 식별번호들을 위한 입력부들을 가지며 이 입력부들은 그밖에도 제1 및 제2레지스터의 출력부들로 안내되어지며 이 레지스터의 데이터 입력부들이 세번째 레지스터의 출력부에 연결되어 있으며 그리고 두번째 기억소자의 첫번째 번지 입력부와 연결되어 있으며 그리고 세번째 레지스터의 입력부가 첫번째 멀티플랙서의 출력부와 연결되어 있으며 그리고 세번째 레지스터의 입력부가 첫번째 멀티플랙서의 출력부와 연결되어 있는 곳에서, 적어도 하나의 영상점으로 부터 연결되어 있으며 영상구조들 내에서 인접하는 라인들로 서로 인접하고 있는 영상 포인트 그룹들의 서로 상이한 식별번호의 하나의 쌍의 처리에 의하여, 라인형태로 검출된 위상적으로 관련하고 있는 영상구조의 인식을 위한 회로배열을 목적으로 한다.

첫번째 기억소자의 데이타 입력부 및 출력부는 첫번째 멀티플랙서의 또다른 입력부, 두번째 멀티플랙서의 데이타 출력부, 널(null)지시기의 입력부 그리고 그밖에 두번째 번지 입력부와 두번째 출력부를 가진 두번째 기억소자의 첫번째 데이타 입력부와 연결되어 있으며 그리고 입력부들 KN과 RESET와 출력부들 ENK와 READY를 가진 동작 제어장치에 의하여는 출력측상에서 연결들은 첫번째 멀티플랙서와 두번째 멀티플랙서의 제어입력부들에로, 두번째 멀티플랙서와 첫번째 기억소자외 방출 입력부들에로 그리고 첫번째 기억소자와 두번째 기억소자의 기록 입력부들 에로 안내된다.

또 클럭(clock)출력부들과 첫번째 레지스터, 두번째 레지스터와 세번째 레지스터 및 카운터 사이에서 동작제어장치로 부터 시작하여 카운터의 부하 압력부에로 그리고 첫번째 레지스터와 두번째 레지스터의 부가입력 또는 방출입력들로 진행하는 연결들이 있다. 그밖에도 동작 제어장치는 카운터의 엔드-메세지(end-massage)라인과 비교기에 2개의 라인들 및 널 지시기의 하나의 라인과 입력부측 에서 연결되어 있다.

각각의 번지 지정된 등가성에 대한 식별번호의 할당을 포함하는 할당표가 생성된 중간 부호에서 직접적으로 발생되어지기 때문에, 그 등가성들은 그들이 검출 되어지는 그 순간에 이미 평가될 수도 있다. 이것으로 부터는 모든 등가성들이 존재한 후에야 비로서 시작되어질 수 있는 컴퓨터 보조된 검색 알고리즘에 비교하여 짧은 처리 시간을 가져온다.

본 발명에 의한 등가성을 해결하기 위한 단계들의 등가성의 비월주사의 인자와 동일하며 동일한 과제를 위한 컴퓨터 보조된 검색 알고리즘을 가진 단계들의 수는 모든 등가성들에 대하여 최대의 비월주사의 인자와 동일하다.

본 발명의 실시예는 개략적인 도면을 참조하여 다음에 보다 자세히 설명된다.

제1도에 따르는 회로배열에서, 첫번째와 두번째 멀티플랙서 M1 및 M2중에서 각각 하나의 입력부는 카운터 Z의 계수치 출력부와 연결되어 있는 그러한 첫번째와 두번째의 멀티플랙서 M1 및 M2 그리고 또 비교기 C는 식별번호 KN1 및 KN2에 대한 입력부들을 가지며 또한 첫번째 레지스터 R1의 출력부에로도 두번째 레지스터 R2의 출렵우에로도 안내된다.

연결들은 세번째 저항 R3의 출력에서 첫번째 레지스터 R1과 두번째 레지스터 R2의 데이타 입력부들로 안내되며, 이 세번째 레지스터는 그밖에 첫번째 기억소자 RAM1 와 두번째 기억소자 RAM2 의 각각의 번지입력부와 결합되어 있다. 이 세번째 레지스터 R3의 입력부는 첫번째 멀티플랙서 M1의 출력부와 연결되어 있다.

첫번째 기억소자 RAM1의 데이타 입력부와 출력부 D는 첫번째 멀티플랙서 M1의 다른 입력부, 두번째 멀티플랙서 M2의 데이타 출력부, 널 지시기 N의 입력부 및 두번째 기억소자 RAM2의 데이타 입력부 D와 결합된다. 두번째 멀티플랙서의 또 다른 입력부는 고정된 전압에 연결된다.

두번째 기억소자 RAM2는 2중 단자 RAM으로서 만들어지며 입력신호 AL을 위한 두번째 번지 입력부 A1과 출력신호 DL을 위한 두번째 출력부 D1을 가진다.

연결들은 입력부들 KN과 RESET 및 출력부들 ENK 와 READY를 가진 동작 제어장치 ST로부터 출력측에서 첫번째 멀티플랙서 M1와 두번째 멀티플랙서 M2의 제어입력부에로 두번째 멀티플랙서 M2 와 첫번째 기억소자 RAM1의 방출입력들 EN에로 그리고 첫번째 기억소자 RAM1와 두번째 기억소자 RAM2의 기록입력부들 W에로 안내된다.

연결들은 동작제어 장치 ST의 클럭 출력부들 사이에서 즉 각각 CLK-R1와 첫번째 레지스터 R1, CLK-R2와 두번째 레지스터 R2, CLK-R3와 세번째 레지스터 R3, CLK-Z와 카운터 Z 사이에서, 카운터 Z의 부하 입력부 L 사이 및 레지스터 R1 과 R2의 방출입력부들 EN에로 안내한다. 그밖에 동작제어 장치 ST는 카운터 Z의 엔드-메세지 라인 및 비교기 C의 2개의 라인들 및 널 지시기 N의 하나의 라인과 입력측상에서 연결된다.

제2도는 영상 포인트들로 구성되고 그레이치들의 형태로 상이한 특성들을 가진 표면의 구조들을 보인다. 도면에 기입된 숫자들은 데이타 기록들의 부분으로써 영상 포인트 그룹들에 대하여 공지된 방법으로 할당된 식별번호들이며 여기서 이 영상 포인트 그룹들은 적어도 하나의 영상 포인트로 부터 되어 있다.

따라서, 그것들의 각각이 하나의 영상 포인트에 의하여 형성되는 제로(Zero)라인 상의 두개의 계수는 다음의 턴-랭스 부호화된 데이타 기록들에 의하여 표현될 수 있다.

아날로그적인 데이타 기록들은 다음의 라인들에 있는 영상 포인트 그룹들에 소속되며, 즉 예를들면 라인 2에서 영상포인트 그룹에 대하여는 다음과 같다.

하나의 라인의 영상포인트 그룹들이 선행하는 라인의 동일한 성질을 가지나 상이한 식별번호를 가지는 다수의 영상포인트 그룹에 대한 연결들을 가질 때 발생하는, 소위 등가성으로서 나타나는 모호성들은 예를들면 식별번호 1 및 식별번호 3 또는 식별번호 3을 가지는 영상 포인트 그룹들 사이에 존재한다.

또다른 처리를 위하여 기억된 형태로 존재하는 제2도로부터의 모든 등가성의 전체의 숫자는 식별번호에 의하여 표 1에서 표로 만들어졌다. 표 2와 표 3은 본 발명에 의해 얻어진 결과들을 미리채택했다.

동작제어장치 ST에로의 RESET신호로 인하여 이 동작제어장치는 카운터 Z에게 첫번째 멀티플랙서 M1에 대하여 널번지를 적용하게 한다.

동시에 동작제어장치 ST는 카운터 Z의 카운터 치가 멀티플랙서 M1의 출력부로 부터 세번째 레지스터 R3에 향하여지고 널 식별이 첫번째 기억소자 RAM1의 데어타 입력부에 존재하도록 제어라인들을 거쳐서 첫번째 멀티플랙서 M1와 두번째 멀티플랙서 M2를 제어한다.

동작제어장치 ST의 클럭신호 CLK-Z를 가지고는, 카운터 Z의 카운터치는 레지스터 R3에로 인도되며 번지로서 첫번째 기억소자 RAM1에서 존재한다.

이어서 동작제어장치 ST는 첫번째 기억소자 RAM1에서 번지 지정된 기억장소에서 널 식별을 기록하고 카운터 Z를 증가한다.

이런 처리공정은 첫번째 기억소자 RAM1의 전체가 널 식별로 기록될때까지 첫번째 기억소자 RAM1의 모든 기억장소들에서 반복된다.

첫번째 기억소자 RAM1의 모든 기억장소들에 널 식별을 등재한 후에는, 등가성들을 처리하기 위하여 필요한 상태변화가 이루어진다. 표시되지는 않은 기억소자로부터 배열의 입력부에서 활성화된 신호 KN은 기억소자중의 등가성들의 기억 내용을 지시한다.

동작제어장치 ST의 신호 ENK의 결과로서, 등가성들을 묘사하는 한쌍의 식별번호들 KN1 과 KN2는 소속된 입력부들에 인가된다.

비교기 C는 두개의 식별번호들 KN1 와 KN2를 서로 비교한다.

만약 2개의 식별번호들 KN1 와 KN2가 동일하면, 평가는 행하여지지 않는다. 그렇지 않으면, 제어신호는 이 신호를 평가한 후에 동작 제어장치의 제어 라인들을 거쳐서 첫번째 식별번호로써 큰값을 가진 식별번호를 통하여 멀티플랙서 M1로 전환하는 동작제어 장치 ST에 주어진다.

물론 본 발명에 의한 처리공정은 2개의 식별번호들 중에 작은 번호가 첫번째 식별번호로서 항상 사용될 때 역시 실현될 수 있다.

따라서, 이 식별번호는 레지스터 R3에서 입력값으로 나타내어지며 동작 제어 장치 ST의 뒤따르는 클럭 신호에 의하여 레지스터 R3에 내장된다.

레지스터 R3의 출력부가 항상 자유롭게 되어 있으므로, 식별번호는 역시 레지스터 R1와 R2에서도 첫번째 기억소자 RAM1와 2번째 기억소자 RAM2의 번지 입력부들에서도 나타난다. 그 다음에 동작 제어장치 ST는 이 제어장치의 제어 라인들을 거쳐서 첫번째 기억소자 RAM1를 판독 모드(Mode)에로 제어한다.

이 실시예에서 더 큰 식별번호인 첫번째 식별번호로 번지 지정된 첫번째 기억소자 RAM1의 기억장소의 기억 내용들은 기억소자 RAM1의 데이타 출력부에 나타나고 그 데이타 출력으로 부터 멀티플랙서 M1의 입력부, 멀티플랙서 M2의 출력부 및 두번째 기억소자 RAM2 와 널 지시기 N의 데이타 입력부에로 진행한다.

이 널 지시기 N은 이 기억 내용들이 널 식별을 가지는지의 여부에 관하여 동작제어 장치 ST에게 정보를 준다.

만약 널식별이 존재하면, 동작제어장치 ST는 첫번째 기억소자 RAM1가 기억소자의 출력부에서 이 널식별을 차단하게 하며, 본 실시예에서 더 작은 번호를 가진 두번째 식별번호를 식별번호가 멀티플랙서 M2의 출력부에로 방출하며 그 결과로 이 식별번호가 첫번째 기억소자 RAM1의 데이터 입력부에 나타난다.

더 작은 식별번호의 값은 동작제어장치 ST의 기록 펄스(pulse)를 가지고 널 식별을 위한 큰 식별번호로 번지 지정된 첫번째 기억소자 RAM1의 기억 장소에 내장된다.

만약 널 식별이 없다면, 검색처리 공정은 다음의 작동순서에 의하여 첫번째 기억소자 RAM1에서 시작된다 :

제어장치의 제어 라인들을 거쳐서, 동작제어장치 ST는 멀티플랙서 M1를 첫번째 기억소자 RAM1의 출력부에 나타나는 값이 레지스터 R3로 방출되는 위치에로 전환되고 그리고 클럭신호 CLK-R3에 의하여 레지스터 R3에 이 값들 등재한다.

이미 기술된 방법으로 널지시기 N은 널식별이 번지 지정된 기억장소에 등재되어 있는지의 여부를 검색한다.

이런 동작은 널식별이 널 지시기 N에 의하여 동작제어장치 ST로 통보될때 반복된다. 그 다음에 그 검색처리 공정은 중단된다. 레지스터 R3에 있는 번지는 R1에 클럭신호 CLOCK-R1을 발생하는 동안에 동작제어장치에 의하여 저항 R1에 내장된다. 작은 식별번호는 그 다음에 똑같은 방법으로 동작제어장치 ST에 의하여 첫번째 기억소자 RAM1에서 나타나며 그리고 널식별에 대한 검색처리 공정은 상기 기술된 방법으로 시작된다.

작은 식별번호의 널식별의 번지는 그다음에 레지스터 R2에 내장된다.

이어서 식별번호들의 근원은 제어신호 ENK의 도움으로 연속적으로 비활성하게 전환되고, 레지스터들 R1와 R2의 출력부들은 저항치들이 여기에서 식별번호들 NK1 과 KN2로서 취급되도록 입력부들 KN1 와 KN2에 인가된다.

입력부 신호 KN에서 인지할 수 있는 모든 등가성에 대하여 첫번째 기억소자 RAM1 에서의 등재가 이루어지자마자 하나의 할당표를 생성하기 위하여 필요한 상태변허과 이 회로 배열에서 행하여진다. 카운트 Z는 시작되고 하나의 값은 널번지로서 첫번째 기억소자 RAM1에 전달된다.

번지지정된 기억장소의 기억 내용들은 널 지시기 N 에 의하여 판독된다. 만약 널식별이 아직도 기억장소에 등재되었다면, 동작제어장치 ST는 제어장치의 제어라인을 거쳐서 비활성화된 상태로 첫번째 기억소자 RAM1을 전환하고 그리고 멀티플랙서 M2로 하여금 카운터 치를 멀티플랙서의 출력부 EN에 방출하게 한다. 이 카운터치는 기록펄스 W에 의하여 기록소자 RAM2에 등재된다.

카운터 상태는 그 다음에 증가되고 그리고 그 처리공정은 첫번째 기억소자 RAM1에서 널식별을 가지는 모든 기억장소들에 대하여 반복된다.

만약 기억소자 RAM1에서 널식별이 없는 기억장소가 검출되면, 동작제어 장치 ST는 첫번째 기억소자 RAM1의 기억내용들이 멀티플랙서 M1의 출력부에서 따라서 레지스터 R3의 입력부에서 나타나는 위치에로 멀티플랙서 M1을 제어한다. 첫번째 기억소자 RAM1에 이제까지 존재한 번지는 신호 CLK-R1와 CLK-R3에 의하여 레지스 R1에 내장되고 첫번째 기억소자 RAM1의 내용들은 첫번째 기억소자 RAM1을 위한 새로운 번지로서 레지스터 R3에 등재된다.

첫번째 기억소자 RAM1은 널식별의 존재 여부를 널지시기에 의하여 다시 점검된다. 만약 거기에 널식별이 없다면, 첫번째 기억소자 RAM1의 번지 지정된 기억장소의 내용은 저항 R3에서 후속적인 번지로써 다시 새롭게 레지스터 R3속으로 등재된다.

이 처리 공정은 널 식별을 가진 기억 장소가 발견되어질 때까지 반복한다. 이 기억 장소의 번지는 제어신호 CLK-R2에 의하여 레지스터 R3에 등재된다.

동시에 레지스터 R1은 동작제어 장치 ST에 의하여 입력부KN으로 방출되고 그리고 멀티플랙서 M1을 제어함에 의해서 입력부 KN1은 레지스터 R3으로 방출된다.

레지스터 R1의 내용들은 동작제어장치 ST의 제어신호 CLK-4R3에 의하여 레지스터 R3에 전달된다.

레지스터 R2의 출력부는 그 다음에 동작제어장치 ST에 의하여 멀티플랙서 M2의 입력부에로 방출되고 멀티플랙서 M2는 멀티플랙서외 출력부로 레지스터 R2의 내용들을 방출한다. 이 값은 동작제어장치 ST의 기록 펄스에 의하여 두번째 기억소자 RAM2에 등재된다.

이 카운터 값은 그 다음에 증가되고 첫번째 기억소자 RAM1에서 후속적인 기억장소의 널 식별을 위한 실험은 할당표의 모든 기억장소들이 두번째 기억소자 RAM2에 등재될 때까지 상기에 기술된 방법으로 다시 새로이 시작된다.

동작제어장치 ST는 카운터 Z의 통보신호에 의하여 이런 상태를 인식하며 그 동작을 끝내고 그리고 READY 라인을 거쳐서 READY 신호를 가진 이런 상태를 통보한다.

Claims (2)

1. 적어도 하나의 영상 포인트로부터 형성되고 하나의 라인내에서 동일한 특성들을 가지는 영상 포인트 그룹들이 연속적인 식별번호들을 받으며 그리고 후속라인의 영상 포인트 그룹들이 라인 방향에서 적어도 하나의 영상 포인트에 의하여 영상 포인트 그룹들에 첫번째로 인접하는 영상 포인트 그룹들로부터 이미 할당된 식별번호들을 채택하며 라인형태로 검출된 위상적으로 관련하는 영상 구조들을 인식하기 위한 방법에 있어서, 첫번째 처리단계에서 상이한 식별번호들을 가진 서로 인접하는 영상 포인트 그룹들의 식별번호 쌍들 중에서 그 하나의 식별번호는 각각의 기억장소에 대하여 마이킹된 초기 상태를 가진 첫번째 번지 지정된 기억소자를 위한 번지치로써 사용되고, 또다른 식별번호는 기억장소가 마아킹된 처음상태를 가질 때에 첫번째 식별번호에 의하여 번지 지정된 기억장소의 데이타치가 되며, 그렇지 않으면 두번째 처리단계에서, 다른 식별번호와 번지 지정된 기억장소의 데이타치도 마킹된 초기상태를 가지고 그것의 번지치들이 첫번째 처리단계에서 적용되는 식별번호들로 되는 기억장소를 검출하기 위한 번지치들로써 사용되고 거기서 번지치에 대하여 검출된 각각의 데이타치는 마킹된 초기상태를 가진 기억장소가 발견될때까지 그렇게 자주 번지로써 다시 한번 더 사용되고 그리고 두번째 처리단계에서 동일한 번지 치들로 안내하는 식별번호들의 쌍들은 무시되며, 그리고, 두번째 번지지정 가능한 기억소자의 형태로 할당표를 형성하기 위한 세번째 처리단계에서, 첫번째 처리단계로 부터 번지치들에 상응하는 기억장소들은 번지치에 대하여 마킹된 초기 상태를 가질 때 데이타 치로서 번지치 자체를 받으며, 그렇지 않으면 마킹된 초기상태를 가지지 않는 번지치의 경우에, 포함된 데이타치는 초기상태의 번지치에 대해서 데이타치로 되는 그러한 표시된 초기상태를 가진 기억장소가 발견될때까지 그렇게 자주 번지치로써 사용되는 것을 특징으로 하는 방법.
2. 하나의 라인에서 영상 포인트 그룹들을 위한 식별번호들이 연속적으로 할당되고 후속라인의 영상 포인트 그룹들이 라인방향에서 적어도 하나의 영상 포인트에 의하여 영상 포인트 그룹들에 첫번째로 인접하는 영상 포인트 그룹들의 이미 할당된 식별번호들을 채택하는 곳에서 적어도 하나의 영상 포인트로 되어 있으며 인접하는 라인들에서 영상 구조들 범위내에 인접해 있는 영상포인트 그룹들의 서로 상이한 식별번호의 한쌍을 처리하는 것에 의하여 라인 형태로 검출된 위상적으로 관련된 영상 구조들을 인식하기 위한 회로배열에 있어서, 첫번째 멀티플랙서(M1)와 두번째 멀티플랙서(M2)중에서 입력부의 각각 하나는 각각의 실시예에서 카운터(Z)의 계수치 출력부와 연결되고 두번째 멀티플랙서(M2)의 입력부는 고정된 전압에 연결되어 있는 그러한 첫번째 및 두번째 멀티플랙서(M1) 및 (M2) 와 비교기 C는 식별번호들(KN1)와 (KN2)를 위한 입력부들을 가지며 그리고 이 입력부들은 그밖에 첫번째 및 두번째 레지스터(R1,R2)의 출력부에 안내되어져 있으며 이들 첫번째 및 두번째 레지스터의 데이터 입력부들은 세번째 레지스터(R3)의 출력부에 연결되어 있고, 이 세 출력부는 그밖에도 첫번째 및 두번째 기억소자 (RAM1)및 (RAM2)의 각각의 번지 입력부에 연결되어 있으며 그리고 이것의 입력부는 첫번째 멀티플랙서(M1)의 출력부와 연결되어 있으며, 첫번째 기억소자(RAM1)의 데이타 입력부와 출력부는 첫번째 멀티플랙서(M1)의 또다른 입력부와 두번째 멀티플랙서(M2)의 데이타 출력부와 널지지시(N)의 입력부 그리고 입력신호(AL)을 위한 번지 입력부(A1)와 출력신호(DL)을 위한 출력부(D1)을 또한 가지는 두번째 기억소자 (RAM2)의 데이타 입력부(D)를 가지고 결합되어 지는 것과 그리고 입력부들(KN)및 (RESET)및 출력부들(ENK)및 (READY)를 가지는 동작제어장치(ST)의 출력측 상에서의 연결들은 첫번째 및 두번째의 멀티플랙서(M1,M2)의 제어출력부들에로 그리고 두번째 멀티플랙서(M2)와 첫번째 기억소자(RAM1)의 방출입력부들(EN)에로 그리고 첫번째의 및 두번째의 기억소자(RAM1,RAM2)의 기록 입력부들(W)에 안내되기도 하고 클럭출력부(CLK-R1)과 첫번째 레지스터(R1), 클럭출력부(CLK-R2)와 두번째 레지스터(R2), 클럭출력부(CLK-R3)와 세번째 레지스터(R3), 클럭출력부(CLK-Z)와 카운터(Z) 사이의 연결들도 카운터(Z)의 충전입력부(L)에로 그리고 첫번째 및 두번째 레지스터(R1,R2)의 방출입력부들(EN)에로 안내되며 그리고 동작제어장치(ST)는 입력부측에서 카운터(2)의 엔드메시지라인()과 비교기(C)의 2개라인과 그리고 널지시기(N)의 라인과 연결되어 있는것을 특징으로 하는 회로배열.