JPS6273382A - ラベル付け方法 - Google Patents
ラベル付け方法Info
- Publication number
- JPS6273382A JPS6273382A JP21349685A JP21349685A JPS6273382A JP S6273382 A JPS6273382 A JP S6273382A JP 21349685 A JP21349685 A JP 21349685A JP 21349685 A JP21349685 A JP 21349685A JP S6273382 A JPS6273382 A JP S6273382A
- Authority
- JP
- Japan
- Prior art keywords
- label
- ram
- labeling
- work area
- pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Analysis (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
画像処理のラベル付けの作業域におけるRAMの記憶方
式にポインタ型を導入したことにより、RAM利用の効
率化を図り、アクセス回数を低減する。
式にポインタ型を導入したことにより、RAM利用の効
率化を図り、アクセス回数を低減する。
本発明は画像処理分野における重要技術の一つである二
値画像の各領域毎に番号を与えるラベル付け方法に関す
る。
値画像の各領域毎に番号を与えるラベル付け方法に関す
る。
ラベル付けを実現するための構成例を第5図に示す。1
0は二値画像を貯えるビデオメモリ、20は各点の連結
性を調べるための3×2局所マスク(3×2局所演算部
)、30はラベル付けの条件判定を行なう条件判断部で
ある。40は同一領域でありながら異なるラベルが付い
ていた場合に、それを記憶する作業域、50はラベル画
像を貯えるビデオメモリ、60は全体のデータ制御を行
なう統轄制御部である。本発明は40の作業域に関する
ものであるので、以下従来の作業域について詳しく述べ
ることにする。
0は二値画像を貯えるビデオメモリ、20は各点の連結
性を調べるための3×2局所マスク(3×2局所演算部
)、30はラベル付けの条件判定を行なう条件判断部で
ある。40は同一領域でありながら異なるラベルが付い
ていた場合に、それを記憶する作業域、50はラベル画
像を貯えるビデオメモリ、60は全体のデータ制御を行
なう統轄制御部である。本発明は40の作業域に関する
ものであるので、以下従来の作業域について詳しく述べ
ることにする。
40の作業域はさらに分けると次の4つの仕事をはたし
ている。
ている。
■ラベル登録
新しい番号をつくり、ラベルを登録する。
■ラベル統合
二つのラベルが同一領域に有ることを記憶する。
■番号再交付
全走査終了後、同一領域に一つのラベルとなるように新
番号を与える。
番号を与える。
■ラベル画像を書き換るためデータバスを開放し外部よ
りRAMをアクセス出来るようにする。
りRAMをアクセス出来るようにする。
RAMの先頭番地をA番地とした場合、(A+に−1)
番地のデータを(k)で示すことにして従来方式ではど
のようにして■■■を実施していたかを説明する。
番地のデータを(k)で示すことにして従来方式ではど
のようにして■■■を実施していたかを説明する。
■ラベル登録
1ab+1−=Jab (tlabの初期値はO)とし
て新しい番号をつ(すlab→(11ab)としてラベ
ルを登録する。
て新しい番号をつ(すlab→(11ab)としてラベ
ルを登録する。
■ラベル統合
iとjが同一領域であることがわかったとする、 si
n ((i) 、 (J) ) =にとし、k−1
−(i)、k−”(j)とする。さらに、RAMの中を
見て値がi、jであるものを全てkにする。ただつまり
、a + bの二数の最小値を示す関数である。従って
、min ((i) 、 (j) ) =にとは(
i)、 (j)の内小さい方の値をkとするというこ
とである。
n ((i) 、 (J) ) =にとし、k−1
−(i)、k−”(j)とする。さらに、RAMの中を
見て値がi、jであるものを全てkにする。ただつまり
、a + bの二数の最小値を示す関数である。従って
、min ((i) 、 (j) ) =にとは(
i)、 (j)の内小さい方の値をkとするというこ
とである。
■番号再交付
画面の走査終了後、RAMのデータを値の小さい方から
順に、1から始まる通し番号となるように変える。
順に、1から始まる通し番号となるように変える。
従来のラベル付け方法では、上記■■のラベル統合9番
号再交付の部分でRAMをアクセスする回数が非常に多
いため、処理時間が長くなる欠点があった・ 〔問題点を解決するための手段〕 本発明はラベル付けの作業域におけるRAM0記憶方式
にポインタ型を導入することでRAMの利用の効率化を
図り、アクセス回数を低減させるものである。
号再交付の部分でRAMをアクセスする回数が非常に多
いため、処理時間が長くなる欠点があった・ 〔問題点を解決するための手段〕 本発明はラベル付けの作業域におけるRAM0記憶方式
にポインタ型を導入することでRAMの利用の効率化を
図り、アクセス回数を低減させるものである。
以下具体的に本発明における作業域の上記■〜■の仕事
の内容について第1図A−Fを用いて説明する。
の内容について第1図A−Fを用いて説明する。
先ず、第1図Aは第1図B−Fで用いるシンボルの定義
である。シンボルの左の箱はRAMのアドレス(番地)
、右の箱はそのアドレスのデータを示すものとする。ま
た、以下の説明で用いる記号で(k)は先に定義したよ
うに(A+に−1)番地のデータを示す(AはRAMの
先頭番地であり、kはAからの相対番地と考えて良い)
。また、a−(k)とは、aの値を(A + k −1
)番地のRAMに格納すること、(k)−aとは(A+
に−1)番地のRAMのデータを変数aに代入すること
を示す。
である。シンボルの左の箱はRAMのアドレス(番地)
、右の箱はそのアドレスのデータを示すものとする。ま
た、以下の説明で用いる記号で(k)は先に定義したよ
うに(A+に−1)番地のデータを示す(AはRAMの
先頭番地であり、kはAからの相対番地と考えて良い)
。また、a−(k)とは、aの値を(A + k −1
)番地のRAMに格納すること、(k)−aとは(A+
に−1)番地のRAMのデータを変数aに代入すること
を示す。
■ラベル登録
12 ab+ 1−=l ab (j! abの初期値
はO)l ab−= (12ab)とする。
はO)l ab−= (12ab)とする。
これは従来方式と同一であるが、第1図Bのようにラベ
ル登録により、データがそのアドレス自身を示す構造に
なっていることがわかる。
ル登録により、データがそのアドレス自身を示す構造に
なっていることがわかる。
■ラベル統合
第1図C,D、 Eの例で考えてみる。第1図Cに示す
ir Jが同一領域に有ることがわかったとする。
ir Jが同一領域に有ることがわかったとする。
j→(i)
1→(j)
とすると第1図りのようになる。これを書き換ると第1
図Eのようになる。第1図EよりRAMのデータは次の
データのアドレスを示すポインタとなっていること、ラ
ベル自身はアドレスとして保持されること、ポインタを
辿ることにより、元のデータに戻ることができるリンク
を形成することがわかる。このリンクは−の領域に対応
しており、ポインタを辿ることで同一領域に存在する全
てのラベルを知ることができる。つまり、2つのラベル
が同一領域にあることがわかった場合、そのラベルが存
在するリンクをつなぐだけでラベルの統合が可能である
。
図Eのようになる。第1図EよりRAMのデータは次の
データのアドレスを示すポインタとなっていること、ラ
ベル自身はアドレスとして保持されること、ポインタを
辿ることにより、元のデータに戻ることができるリンク
を形成することがわかる。このリンクは−の領域に対応
しており、ポインタを辿ることで同一領域に存在する全
てのラベルを知ることができる。つまり、2つのラベル
が同一領域にあることがわかった場合、そのラベルが存
在するリンクをつなぐだけでラベルの統合が可能である
。
リンクのつなぎかたを具体的に第1図Fを用いて説明す
る。
る。
今、lとmが同一領域に有ることがわかったとする。そ
のとき、以下の処理手順を行なう。
のとき、以下の処理手順を行なう。
(111のポインタを切る。(A)→rとし・lのポイ
ンタが何処を指していたかを一時記憶する。
ンタが何処を指していたかを一時記憶する。
(21m −1とし、lのポインタがmを指すようにす
る。
る。
(3)順次ポインタを辿る。
その結果、もし、βを指すポインタが存在したのであれ
ば、lとmはすでに同一領域にあるのでr−4(β〕と
、元に戻して終了する。
ば、lとmはすでに同一領域にあるのでr−4(β〕と
、元に戻して終了する。
(4)mを指すポインタが存在すればリンクがすべて巡
ったことになるので、そのポインタ(ここではnのポイ
ンタ)を切る。
ったことになるので、そのポインタ(ここではnのポイ
ンタ)を切る。
f5)r−+(n)とする。
以上のようにして、リンクをつなぐことが可能である。
ラベル統合はリンクをつなぐだけでよいことから、RA
Mのアクセス回数は多くない。
Mのアクセス回数は多くない。
■番号再交付
一つのリンクに一つの領域が対応しているのでつ
、上咬リンクの構成要素に同一番号を与えればよい。今
までに与えたラベルの総数をNとして、具体的に次より
示す。
までに与えたラベルの総数をNとして、具体的に次より
示す。
(1)1→NR(NRはリンク毎に、つまり各領域毎に
与えるラベルである。初期値は1)としてi= 1−・
−、Nについて以下に繰返す。
与えるラベルである。初期値は1)としてi= 1−・
−、Nについて以下に繰返す。
i>(i)ならば次のiに進む。
ポインタを辿って、リンク上の全てのデータをNRとす
る。
る。
NR+1→NRとし、次のiに進む。
(2JNR−1→NRとする。この最終的に求まったN
Rが領域の総個数である。
Rが領域の総個数である。
このように、番号再交付についてもリンクを利用するこ
とから、RAMのアクセス回数は多くない。
とから、RAMのアクセス回数は多くない。
■前記■の処理
■が終了した時点でRAMのアドレスが現在付いている
ラベルを示しまた、そのアドレスのデータが書き換える
べき、一つの領域に一つしかない、新しいラベルを示し
ていることになる。つまり、ルック・アップ・テーブル
になっているので作業域はデータバスを統轄制御部に開
放し、外部よりI?AMをアクセスできるようにしてや
ればよい。RAMの内容をもとにラベル画像を書き換る
ことになる。■は従来方式と同一である。
ラベルを示しまた、そのアドレスのデータが書き換える
べき、一つの領域に一つしかない、新しいラベルを示し
ていることになる。つまり、ルック・アップ・テーブル
になっているので作業域はデータバスを統轄制御部に開
放し、外部よりI?AMをアクセスできるようにしてや
ればよい。RAMの内容をもとにラベル画像を書き換る
ことになる。■は従来方式と同一である。
第2図は本発明の実施例のブロック図である。
7は作業域を制御するシーケンサであり、統轄制御部よ
り、リセット及びどの仕事を選択すべきかの指令を受け
る。6はシーケンサの動作を記憶しているROMである
。1−1.1−2はそれぞれランチ、及びラッチ2であ
り、2−1.2−2はそれぞれ比較器、及び比較器2で
あり、3−1゜3−2.3−3はそれぞれレジスタ0.
レジスタ2及びレジスタ3であり、4−1.4−2はそ
れぞれカウンタ、及びカウンタ2である。そして、各部
ハシーケンサ7とコントロールバスC1〜C1l結ばれ
ており、シーケンサ7はROM6をアドレスバスA1で
アクセスしその内容を読出し、またRAM5をアドレス
バス八2でアクセスしデータを言売出し或いは書込みを
行なう。又、DBUSと指示するのはデータバスである
。
り、リセット及びどの仕事を選択すべきかの指令を受け
る。6はシーケンサの動作を記憶しているROMである
。1−1.1−2はそれぞれランチ、及びラッチ2であ
り、2−1.2−2はそれぞれ比較器、及び比較器2で
あり、3−1゜3−2.3−3はそれぞれレジスタ0.
レジスタ2及びレジスタ3であり、4−1.4−2はそ
れぞれカウンタ、及びカウンタ2である。そして、各部
ハシーケンサ7とコントロールバスC1〜C1l結ばれ
ており、シーケンサ7はROM6をアドレスバスA1で
アクセスしその内容を読出し、またRAM5をアドレス
バス八2でアクセスしデータを言売出し或いは書込みを
行なう。又、DBUSと指示するのはデータバスである
。
ここで、ラッチ1.ラッチ2の値をβ1,12とする。
レジスタ5.レジスタ2.レジスタ3の値を’l+
r2+ ’3とする。カウンタ1.カウンタ2の値を
01.C2とする。以下作業域の4つの仕事の実現方法
とリセットについて述べる。
r2+ ’3とする。カウンタ1.カウンタ2の値を
01.C2とする。以下作業域の4つの仕事の実現方法
とリセットについて述べる。
〔1〕ラベル登録
画面の走査中ばカウンタ1をラベル発生用に使う。つま
り、 C1+1→C+ (’CIの初期値は0)C1→〔c
1〕 とする。
り、 C1+1→C+ (’CIの初期値は0)C1→〔c
1〕 とする。
〔2〕ラベル統合
第3図のフローチャートをもとに説明する。
■ 同一領域にり、Mという異なるラベルがついていた
ことが条件判断部により判明したのであれば、データバ
スを通して、Lを受は取り、L→14.rI とし、Lをラッチ!、レジスタiにセントする。
ことが条件判断部により判明したのであれば、データバ
スを通して、Lを受は取り、L→14.rI とし、Lをラッチ!、レジスタiにセントする。
同様に、データバスを通してMを受は取り、M= 12
、 r 2 とし、Mをラッチ2.レジスタ2にセットする。
、 r 2 とし、Mをラッチ2.レジスタ2にセットする。
■ (r 1 )−+r3とし、Lのポインタの指す番
地を一時記憶する。
地を一時記憶する。
rz−(rl)とし、LのポインタがMを指すようにす
る。
る。
■■ 比較器1を用いて〔r2〕とl、を比較する。(
rz)=j!1ならばLとMはすでに同一リンク上にあ
るのでr:+−(rl)と元通りにして終了する。
rz)=j!1ならばLとMはすでに同一リンク上にあ
るのでr:+−(rl)と元通りにして終了する。
■■■ 比較器2を用いて〔r2〕と12を比較する。
(rz)xJzならばリンクの最後にきたので、C3→
〔r2〕として、2つのリンクを1つのリンクにして終
了する。
〔r2〕として、2つのリンクを1つのリンクにして終
了する。
〔r2〕≠22ならば、まだリンクの途中であるので(
rz)=rzとし、ポインタをたどり、次のデータへと
進み、■へ戻る。
rz)=rzとし、ポインタをたどり、次のデータへと
進み、■へ戻る。
〔3〕番号再交付
画面の走査完了後、番号再交付を行なう。第4図のフロ
ーチャートをもとに説明する。
ーチャートをもとに説明する。
■ カウンタ2を再交付する番号を発生させるのに使用
するため1−02と初期化する。カウンタIには走査中
に与えたラベルの総数が入っているため、CI−C3と
し、レジスタ3に退避させる。
するため1−02と初期化する。カウンタIには走査中
に与えたラベルの総数が入っているため、CI−C3と
し、レジスタ3に退避させる。
1−c、とし、カウンタ、を初期化する。
■ (CI) −11とし、ランチにセットする。
■ 比較器、を用いてC1とIIを比較する。
c H>11ならば番号交付済なので■;(進む。
■ C+=r l+ (r +) −j! 2とする
。
。
■■■ 比較器2を用いてC8と22を比較する。cl
#j!2ならば、リンクの途中であるからrl−rzと
し、rlをレジスタ2に一時記憶した後、次のデータへ
と進むために次に〔rl)=rlとし、ポインタを辿る
。
#j!2ならば、リンクの途中であるからrl−rzと
し、rlをレジスタ2に一時記憶した後、次のデータへ
と進むために次に〔rl)=rlとし、ポインタを辿る
。
Cz=(rz)とし、番号を再交付して、■に進む。
c 1 = 12ならばリンクの最後にきたので02−
〔r1〕、C2−〔c菫〕と番号を再交付する。
〔r1〕、C2−〔c菫〕と番号を再交付する。
(2+ 1−(2とし、次に交付する番号を作成する。
■ CI+1−1−CIとして、次に調べるラベルをカ
ウンタ■が示すようにする。(+ −71+とし、ラッ
チ1にセントする。
ウンタ■が示すようにする。(+ −71+とし、ラッ
チ1にセントする。
■ 比較器、を用いて/、とC3を比較する。
β1〉C3ならば全ラベルに番号再交付が終了したこと
になる。
になる。
IlI≦r3ならば■へ戻る。
〔4〕作業域外部からRAMをアクセスできるようにデ
ータバスを開放する。統轄制御部はラベル画像のラベル
iを(i ) −” iと書き換ることにより、ラベル
付けを完了させる。
ータバスを開放する。統轄制御部はラベル画像のラベル
iを(i ) −” iと書き換ることにより、ラベル
付けを完了させる。
〔5〕 リセット
ラベル付け開始前に作業域を初期化する。
本発明によれば、以上の説明から明らかなように、記憶
方式にポインタ型を導入することでRAM利用の効率化
を図り、アクセス回数を低減させることができ、画像処
理に要する時間を短縮することが可能になる。
方式にポインタ型を導入することでRAM利用の効率化
を図り、アクセス回数を低減させることができ、画像処
理に要する時間を短縮することが可能になる。
第1図A−Fは本発明の詳細な説明図、第2図は本発明
の実施例のブロック構成図、第3図はラベル統合の実施
例のフローチャート、第4図は番号再交付の実施例のフ
ローチャート第5図はラベル付け実現のための構成例を
示す図である。 主な符号 1−1・・・ラッチ。 1−2・・・ラッチ2 2−1・・・比較器。 2−2・・・比較器2 3−1・・・レジスタ1 3−2・・・レジスタ2 3−3・・・レジスタ3 4−1・・・カウンタ1 4−2・・・カウンタ2 5 ・・・RAM 6 ・・!ROM 7 ・・・シーケンサ
の実施例のブロック構成図、第3図はラベル統合の実施
例のフローチャート、第4図は番号再交付の実施例のフ
ローチャート第5図はラベル付け実現のための構成例を
示す図である。 主な符号 1−1・・・ラッチ。 1−2・・・ラッチ2 2−1・・・比較器。 2−2・・・比較器2 3−1・・・レジスタ1 3−2・・・レジスタ2 3−3・・・レジスタ3 4−1・・・カウンタ1 4−2・・・カウンタ2 5 ・・・RAM 6 ・・!ROM 7 ・・・シーケンサ
Claims (1)
- 【特許請求の範囲】 二値画像の各領域毎に番号を与える画像処理のラベル
付け方法において、 ラベル付けの作業域におけるRAMの記憶方式にポイン
タ型を導入したことを特徴とするラベル付け方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21349685A JPS6273382A (ja) | 1985-09-26 | 1985-09-26 | ラベル付け方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21349685A JPS6273382A (ja) | 1985-09-26 | 1985-09-26 | ラベル付け方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6273382A true JPS6273382A (ja) | 1987-04-04 |
Family
ID=16640159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21349685A Pending JPS6273382A (ja) | 1985-09-26 | 1985-09-26 | ラベル付け方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6273382A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0830791A (ja) * | 1994-05-05 | 1996-02-02 | Jenoptik Technol Gmbh | 画像構造の認識方法及びその方法に使用する回路構成 |
JP2009070250A (ja) * | 2007-09-14 | 2009-04-02 | Fuji Xerox Co Ltd | 画像処理装置及びプログラム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59208667A (ja) * | 1983-05-13 | 1984-11-27 | Matsushita Electric Ind Co Ltd | ラベリング装置 |
JPS61273686A (ja) * | 1985-05-29 | 1986-12-03 | Toshiba Corp | 連結成分抽出回路 |
-
1985
- 1985-09-26 JP JP21349685A patent/JPS6273382A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59208667A (ja) * | 1983-05-13 | 1984-11-27 | Matsushita Electric Ind Co Ltd | ラベリング装置 |
JPS61273686A (ja) * | 1985-05-29 | 1986-12-03 | Toshiba Corp | 連結成分抽出回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0830791A (ja) * | 1994-05-05 | 1996-02-02 | Jenoptik Technol Gmbh | 画像構造の認識方法及びその方法に使用する回路構成 |
JP2009070250A (ja) * | 2007-09-14 | 2009-04-02 | Fuji Xerox Co Ltd | 画像処理装置及びプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2246883A (en) | Inference processor | |
JPS6273382A (ja) | ラベル付け方法 | |
JPS62140137A (ja) | Aluを用いたデータ保持方法 | |
JPH1166095A (ja) | データ管理装置 | |
JP2556148B2 (ja) | ベクトルレジスタ割付け方式 | |
JPH0478942A (ja) | メモリアクセス回路 | |
Ehrig et al. | The mathematics of record handling | |
JPS6042972B2 (ja) | アドレス変換機能を有する情報処理装置 | |
JPH033037A (ja) | マイクロプログラム制御方式 | |
JPH06222965A (ja) | 循環順編成ファイルの管理方法 | |
JP3476376B2 (ja) | 仮想記憶アドレス空間アクセス制御方法とそのための装置 | |
JPH02205937A (ja) | 情報処理システム | |
JPS6231378B2 (ja) | ||
JPH04278675A (ja) | 階層回路展開方式 | |
JPH0156411B2 (ja) | ||
JPS6358540A (ja) | フアイル・バツフアの登録・参照方式 | |
JPS63727A (ja) | 情報検索方法 | |
JPS60189539A (ja) | データフロー型計算機における待合せ回路 | |
JPH05250410A (ja) | 階層シンボル修正システム | |
JPS6122833B2 (ja) | ||
JPH02201541A (ja) | コンパイル方式 | |
JPH04162159A (ja) | ライトバッファ | |
JPS6010483A (ja) | スタツクメモリ制御方式 | |
JPH03233683A (ja) | 図形処理システムにおけるセグメント登録・管理方式 | |
JPS6051949A (ja) | 制御装置 |