JPH0618428A - 欠陥検査方法及び半導体装置の製造方法 - Google Patents
欠陥検査方法及び半導体装置の製造方法Info
- Publication number
- JPH0618428A JPH0618428A JP17412192A JP17412192A JPH0618428A JP H0618428 A JPH0618428 A JP H0618428A JP 17412192 A JP17412192 A JP 17412192A JP 17412192 A JP17412192 A JP 17412192A JP H0618428 A JPH0618428 A JP H0618428A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chips
- defect
- patterns
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【構成】パターンが規則正しく、繰り返し配置されてい
る基板において、前記基板上に配設されたパターンのう
ち、隣接した同一パターンの画像データ比較を、少なく
とも３つ以上の同一パターンで行い、少なくとも２回以
上比較することにより、欠陥が存在するパターン箇所を
自動判定することを特徴とする欠陥検査方法。また半導
体基板の構成単位であるチップが規則正しく配置されて
いる前記半導体基板における欠陥検査工程において、隣
接した２チップ間の同一パターンの画像データ比較を、
３チップ以上で行い、少なくとも２回以上比較すること
を特徴とする半導体装置製造上の欠陥検査方法及び半導
体装置の製造方法。 【効果】従来人手により欠陥の存在するチップを判定し
ていた作業を自動かつ円滑に同定することが可能にな
る。
る基板において、前記基板上に配設されたパターンのう
ち、隣接した同一パターンの画像データ比較を、少なく
とも３つ以上の同一パターンで行い、少なくとも２回以
上比較することにより、欠陥が存在するパターン箇所を
自動判定することを特徴とする欠陥検査方法。また半導
体基板の構成単位であるチップが規則正しく配置されて
いる前記半導体基板における欠陥検査工程において、隣
接した２チップ間の同一パターンの画像データ比較を、
３チップ以上で行い、少なくとも２回以上比較すること
を特徴とする半導体装置製造上の欠陥検査方法及び半導
体装置の製造方法。 【効果】従来人手により欠陥の存在するチップを判定し
ていた作業を自動かつ円滑に同定することが可能にな
る。
Description
【０００１】
【産業上の利用分野】本発明は、基板上に形成されたパ
ターンの欠陥や、前記基板上に付着した異物を検出する
欠陥検査装置に関する。
ターンの欠陥や、前記基板上に付着した異物を検出する
欠陥検査装置に関する。
【０００２】
【従来の技術】比較による欠陥検査方法として画像を用
いるものがある。図３は従来の欠陥検査装置において撮
像された画像データを比較することにより欠陥、異物を
検出する方法を示したものである。従来技術の例とし
て、半導体基板上のパターンの一領域に欠陥が存在し、
前記パターン欠陥を検査する場合について述べる。前記
半導体基板上には一つの構成単位であるチップが規則正
しく配置されており、前記チップ内のパターンは同一基
板内のチップにおいても同様である。
いるものがある。図３は従来の欠陥検査装置において撮
像された画像データを比較することにより欠陥、異物を
検出する方法を示したものである。従来技術の例とし
て、半導体基板上のパターンの一領域に欠陥が存在し、
前記パターン欠陥を検査する場合について述べる。前記
半導体基板上には一つの構成単位であるチップが規則正
しく配置されており、前記チップ内のパターンは同一基
板内のチップにおいても同様である。
【０００３】図３の（ａ）図は半導体基板上に形成され
た一チップを光学的に拡大し、前記撮像された画像を示
す図であるが前記撮像のうち一パターンの一領域にパタ
ーン欠陥３２が存在した状態を示したものである。
た一チップを光学的に拡大し、前記撮像された画像を示
す図であるが前記撮像のうち一パターンの一領域にパタ
ーン欠陥３２が存在した状態を示したものである。
【０００４】次に（ｂ）図は（ａ）図と同一領域を撮像
した画像であり前記パターン欠陥が存在する同一画像内
にはパターン欠陥が存在しない状態３１を示す。
した画像であり前記パターン欠陥が存在する同一画像内
にはパターン欠陥が存在しない状態３１を示す。
【０００５】更に図（ｃ）は、（ａ）図と（ｂ）図の画
像を同一基準点を基に比較し図（ａ）と図（ｂ）の差画
像を抽出した画像３２を示したものである。これにより
得られた差画像がパターン欠陥として検出できる。前述
した様に従来の欠陥検査装置は異なる２チップ間で同一
座標に、同一パターン欠陥が存在しないということを利
用した２チップ間のパターン比較方式に基づくものであ
った。従って得られた差画像により撮像された領域内に
パターン欠陥及び異物の存在の有無を確認することがで
きるが比較した２チップのどちらに前記パターン欠陥及
び異物が存在するかは、目視により観察し判断を行なっ
ていた。
像を同一基準点を基に比較し図（ａ）と図（ｂ）の差画
像を抽出した画像３２を示したものである。これにより
得られた差画像がパターン欠陥として検出できる。前述
した様に従来の欠陥検査装置は異なる２チップ間で同一
座標に、同一パターン欠陥が存在しないということを利
用した２チップ間のパターン比較方式に基づくものであ
った。従って得られた差画像により撮像された領域内に
パターン欠陥及び異物の存在の有無を確認することがで
きるが比較した２チップのどちらに前記パターン欠陥及
び異物が存在するかは、目視により観察し判断を行なっ
ていた。
【０００６】
【発明が解決しようとする課題】しかし、前述の従来技
術では以下なる問題点を有する。
術では以下なる問題点を有する。
【０００７】人手による目視検査のため上述したような
異物、パターン欠陥検査方法においては、パターン欠陥
若しくは異物が存在するチップを確定するという作業を
自動化できない。さらに、同一ウェハーに欠陥が多数個
存在する場合には前記チップ同定作業にかかる工数は莫
大なものである。
異物、パターン欠陥検査方法においては、パターン欠陥
若しくは異物が存在するチップを確定するという作業を
自動化できない。さらに、同一ウェハーに欠陥が多数個
存在する場合には前記チップ同定作業にかかる工数は莫
大なものである。
【０００８】そこで本発明はこのような問題を解決する
もので、その目的とするところは、パターン欠陥及び異
物が存在するチップを人手を介すことなく円滑に同定す
ることが可能な欠陥検査装置を提供するところにある。
もので、その目的とするところは、パターン欠陥及び異
物が存在するチップを人手を介すことなく円滑に同定す
ることが可能な欠陥検査装置を提供するところにある。
【０００９】
【課題を解決するための手段】本発明の欠陥検査方法
は、パターンが規則正しく、繰り返し配置されている基
板において、前記基板上に配設されたパターンのうち、
隣接した同一パターンの画像データ比較を、少なくとも
３つ以上の同一パターンで行い、少なくとも２回以上比
較することにより、欠陥が存在するパターン箇所を自動
判定することを特徴とする。
は、パターンが規則正しく、繰り返し配置されている基
板において、前記基板上に配設されたパターンのうち、
隣接した同一パターンの画像データ比較を、少なくとも
３つ以上の同一パターンで行い、少なくとも２回以上比
較することにより、欠陥が存在するパターン箇所を自動
判定することを特徴とする。
【００１０】また、半導体基板の構成単位であるチップ
が規則正しく配置されている前記半導体基板における欠
陥検査工程において、隣接した２チップ間の同一パター
ンの画像データ比較を、３チップ以上で行い、少なくと
も２回以上比較することを特徴とする。
が規則正しく配置されている前記半導体基板における欠
陥検査工程において、隣接した２チップ間の同一パター
ンの画像データ比較を、３チップ以上で行い、少なくと
も２回以上比較することを特徴とする。
【００１１】
【実施例】本発明の実施例を従来技術と同様に、半導体
基板上に規則正しく配置されたチップ上の欠陥を光学系
により撮像された画像データを用いて検出する場合を例
として以下に述べる。本発明の欠陥検査装置における欠
陥検査方法は、従来技術で述べたと同様に、画像認識に
よるパターン比較方式に基づくものである。更に本実施
例では半導体基板上に存在する３チップを比較すること
によりパターン欠陥が前記３チップ中の、どのチップに
存在するかを自動同定する本発明の１実施例を示してい
る。
基板上に規則正しく配置されたチップ上の欠陥を光学系
により撮像された画像データを用いて検出する場合を例
として以下に述べる。本発明の欠陥検査装置における欠
陥検査方法は、従来技術で述べたと同様に、画像認識に
よるパターン比較方式に基づくものである。更に本実施
例では半導体基板上に存在する３チップを比較すること
によりパターン欠陥が前記３チップ中の、どのチップに
存在するかを自動同定する本発明の１実施例を示してい
る。
【００１２】図１（ａ）は半導体基板上に配設された１
チップ（以後チップ（ａ）という）を示す。図１（ｂ）
は半導体基板上に配設された１チップ（以後チップ
（ｂ）という）を示す。図１（ｃ）は半導体基板上に配
設された１チップ（以後チップ（ｃ）という）を示す。
チップ（ａ）中の１１は半導体基板上に配設された１チ
ップのうちの１正常パターンの形状を示す。チップ
（ｂ）中の１２は半導体基板上に配設された１チップの
うちの欠陥の存在する１パターンの形状を示す。図１
（ｄ）は前記チップ（ａ）とチップ（ｂ）、チップ
（ｂ）とチップ（ｃ）の差画像、すなわち半導体基板上
に配設された１チップのうちの欠陥の存在する１パター
ンの欠陥部分のみを示す。図１（ｅ）は前記チップ
（ａ）とチップ（ｃ）の差画像を示すが、チップ（ａ）
とチップ（ｃ）はどちらも正常パターンであり、形状に
差が無いため差画像としては何も無い状態であることを
示す。更に、図１に示す半導体基板上に配設されたチッ
プ（ａ）、チップ（ｂ）、チップ（ｃ）は全て同一領域
を撮像した画像を示したものであり、本実施例はチップ
（ｂ）に、１２に示す様なパターン欠陥が存在すると仮
定した状態を示すものである。図１（ｄ）は、チップ
（ａ）とチップ（ｂ）、チップ（ｂ）とチップ（ｃ）の
それぞれ同一の一領域内のパターンを撮画した画像デー
タの差画像を求めたものであり、図１（ｅ）は同様に、
チップ（ａ）とチップ（ｃ）の差画像を示している。
チップ（以後チップ（ａ）という）を示す。図１（ｂ）
は半導体基板上に配設された１チップ（以後チップ
（ｂ）という）を示す。図１（ｃ）は半導体基板上に配
設された１チップ（以後チップ（ｃ）という）を示す。
チップ（ａ）中の１１は半導体基板上に配設された１チ
ップのうちの１正常パターンの形状を示す。チップ
（ｂ）中の１２は半導体基板上に配設された１チップの
うちの欠陥の存在する１パターンの形状を示す。図１
（ｄ）は前記チップ（ａ）とチップ（ｂ）、チップ
（ｂ）とチップ（ｃ）の差画像、すなわち半導体基板上
に配設された１チップのうちの欠陥の存在する１パター
ンの欠陥部分のみを示す。図１（ｅ）は前記チップ
（ａ）とチップ（ｃ）の差画像を示すが、チップ（ａ）
とチップ（ｃ）はどちらも正常パターンであり、形状に
差が無いため差画像としては何も無い状態であることを
示す。更に、図１に示す半導体基板上に配設されたチッ
プ（ａ）、チップ（ｂ）、チップ（ｃ）は全て同一領域
を撮像した画像を示したものであり、本実施例はチップ
（ｂ）に、１２に示す様なパターン欠陥が存在すると仮
定した状態を示すものである。図１（ｄ）は、チップ
（ａ）とチップ（ｂ）、チップ（ｂ）とチップ（ｃ）の
それぞれ同一の一領域内のパターンを撮画した画像デー
タの差画像を求めたものであり、図１（ｅ）は同様に、
チップ（ａ）とチップ（ｃ）の差画像を示している。
【００１３】従来の欠陥検査装置を用いて前記異なる３
チップ（ａ）（ｂ）（ｃ）のうちの２チップに於て一領
域中を比較する場合の組合せとして全部で３つのケース
が考えられる。ケース１としてチップ（ｂ）に欠陥が存
在する場合について述べる。最初に、チップ（ａ）とチ
ップ（ｂ）を比較した場合、差画像有りで図１（ｄ）の
様に現われる。この時、チップ（ｂ）とチップ（ｃ）を
比較すると同様に差画像有りで、図１（ｄ）の様に現わ
れる。チップ（ａ）とチップ（ｃ）の比較ではどちらの
チップも正常なパターンのため差画像は無く、図１
（ｅ）の様にあらわれる。前述の様に、チップ（ｂ）は
どのチップとの比較においても差画像有りとなるため欠
陥の存在するチップであると判断できる。ケース２とし
てチップ（ｃ）に欠陥が存在する場合について述べる。
最初に、チップ（ａ）とチップ（ｂ）を比較した場合の
差画像は、どちらも正常なパターンであるため図１
（ｅ）の様に、差画像は無い。この時、チップ（ｂ）と
チップ（ｃ）を比較すると差画像有りで、図１（ｄ）の
様に現われる。チップ（ａ）とチップ（ｃ）の比較にお
いても差画像有りで図１（ｄ）の様にあらわれる。前述
の様に、チップ（ｃ）はどのチップとの比較においても
差画像有りとなるため欠陥の存在するチップであると判
断できる。ケース３としてチップ（ａ）に欠陥が存在す
る場合について述べる。最初に、チップ（ａ）とチップ
（ｂ）を比較した場合、差画像有りで図１（ｄ）の様に
現われる。この時、チップ（ｂ）とチップ（ｃ）を比較
するとどちらのチップも正常なパターンのため差画像は
無く、図１（ｅ）の様に現われる。チップ（ａ）とチッ
プ（ｃ）の比較では差画像有りで、図１（ｄ）の様にあ
らわれる。前述の様に、チップ（ａ）はどのチップとの
比較においても差画像有りとなるため欠陥の存在するチ
ップであると判断できる。
チップ（ａ）（ｂ）（ｃ）のうちの２チップに於て一領
域中を比較する場合の組合せとして全部で３つのケース
が考えられる。ケース１としてチップ（ｂ）に欠陥が存
在する場合について述べる。最初に、チップ（ａ）とチ
ップ（ｂ）を比較した場合、差画像有りで図１（ｄ）の
様に現われる。この時、チップ（ｂ）とチップ（ｃ）を
比較すると同様に差画像有りで、図１（ｄ）の様に現わ
れる。チップ（ａ）とチップ（ｃ）の比較ではどちらの
チップも正常なパターンのため差画像は無く、図１
（ｅ）の様にあらわれる。前述の様に、チップ（ｂ）は
どのチップとの比較においても差画像有りとなるため欠
陥の存在するチップであると判断できる。ケース２とし
てチップ（ｃ）に欠陥が存在する場合について述べる。
最初に、チップ（ａ）とチップ（ｂ）を比較した場合の
差画像は、どちらも正常なパターンであるため図１
（ｅ）の様に、差画像は無い。この時、チップ（ｂ）と
チップ（ｃ）を比較すると差画像有りで、図１（ｄ）の
様に現われる。チップ（ａ）とチップ（ｃ）の比較にお
いても差画像有りで図１（ｄ）の様にあらわれる。前述
の様に、チップ（ｃ）はどのチップとの比較においても
差画像有りとなるため欠陥の存在するチップであると判
断できる。ケース３としてチップ（ａ）に欠陥が存在す
る場合について述べる。最初に、チップ（ａ）とチップ
（ｂ）を比較した場合、差画像有りで図１（ｄ）の様に
現われる。この時、チップ（ｂ）とチップ（ｃ）を比較
するとどちらのチップも正常なパターンのため差画像は
無く、図１（ｅ）の様に現われる。チップ（ａ）とチッ
プ（ｃ）の比較では差画像有りで、図１（ｄ）の様にあ
らわれる。前述の様に、チップ（ａ）はどのチップとの
比較においても差画像有りとなるため欠陥の存在するチ
ップであると判断できる。
【００１４】図２は前記異なる３チップ（ａ）（ｂ）
（ｃ）の１領域中２チップを比較する場合の組合せ図で
ある。図２のケース１では、前述の様にチップ（ｂ）に
欠陥が存在すると仮定しているためチップ（ａ）とチッ
プ（ｂ）、チップ（ｂ）とチップ（ｃ）の比較では差画
像有りで○になるが、チップ（ｃ）とチップ（ａ）の比
較では差画像がないため×となり、この様に差画像の有
るものは○で示され、差画像の無いものは×で示され
る。上記方法によって、ケース１では最終的に欠陥の存
在するチップが（ｂ）であるという結果が得られる。ケ
ース２、ケース３においても同様な方法で欠陥の存在す
るチップの同定ができる。
（ｃ）の１領域中２チップを比較する場合の組合せ図で
ある。図２のケース１では、前述の様にチップ（ｂ）に
欠陥が存在すると仮定しているためチップ（ａ）とチッ
プ（ｂ）、チップ（ｂ）とチップ（ｃ）の比較では差画
像有りで○になるが、チップ（ｃ）とチップ（ａ）の比
較では差画像がないため×となり、この様に差画像の有
るものは○で示され、差画像の無いものは×で示され
る。上記方法によって、ケース１では最終的に欠陥の存
在するチップが（ｂ）であるという結果が得られる。ケ
ース２、ケース３においても同様な方法で欠陥の存在す
るチップの同定ができる。
【００１５】以上、本発明の一実施例を述べたが、これ
以外に （１）フォトマスク上の欠陥、異物を検査する場合 （２）得られた画像データとＣＡＤデータ上の設計デー
タとパターン比較して欠陥、異物を検出する装置に適用
する場合 （３）３チップ以上を比較する場合 （４）半導体基板以外の欠陥検査を行なう場合 についても本発明と同様な効果を得ることができる。
以外に （１）フォトマスク上の欠陥、異物を検査する場合 （２）得られた画像データとＣＡＤデータ上の設計デー
タとパターン比較して欠陥、異物を検出する装置に適用
する場合 （３）３チップ以上を比較する場合 （４）半導体基板以外の欠陥検査を行なう場合 についても本発明と同様な効果を得ることができる。
【００１６】
【発明の効果】以上述べたように、本発明によれば少な
くとも３チップ以上の同一領域を拡大光学系を介して撮
像し、得られた画像データを用いて前記パターン欠陥、
異物を検出する欠陥検査装置において前記３チップ以上
の同一領域を撮像し、前記撮像されたパターンの画像デ
ータを少なくとも３回以上比較することにより、従来人
手により欠陥の存在するチップを判定していた作業を自
動かつ円滑に同定することが可能になるという効果を有
するものである。
くとも３チップ以上の同一領域を拡大光学系を介して撮
像し、得られた画像データを用いて前記パターン欠陥、
異物を検出する欠陥検査装置において前記３チップ以上
の同一領域を撮像し、前記撮像されたパターンの画像デ
ータを少なくとも３回以上比較することにより、従来人
手により欠陥の存在するチップを判定していた作業を自
動かつ円滑に同定することが可能になるという効果を有
するものである。
【図１】３チップ比較により欠陥自体の検出と、前記欠
陥の存在するチップとを検出する方法を示す図。
陥の存在するチップとを検出する方法を示す図。
【図２】従来の欠陥検査装置を用いて異なる３チップを
２チップずつ２回比較する組合せ図。
２チップずつ２回比較する組合せ図。
【図３】従来の欠陥検査装置において、２チップ比較に
よる欠陥の検出方法を示す図。
よる欠陥の検出方法を示す図。
１１ 正常のパターン形状 １２ 欠陥の存在するパターン形状 ３１ 正常のパターン形状 ３２ 欠陥の存在するパターン形状
Claims (2)
- 【請求項１】 パターンが規則正しく、繰り返し配置さ
れている基板において、前記基板上に配設されたパター
ンのうち、隣接した同一パターンの画像データ比較を、
少なくとも３つ以上の同一パターンで行い、少なくとも
２回以上比較することにより、欠陥が存在するパターン
箇所を自動判定することを特徴とする欠陥検査方法。 - 【請求項２】 半導体基板の構成単位であるチップが規
則正しく配置されている前記半導体基板における欠陥検
査工程において、隣接した２チップ間の同一パターンの
画像データ比較を、３チップ以上で行い、少なくとも２
回以上比較することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17412192A JPH0618428A (ja) | 1992-07-01 | 1992-07-01 | 欠陥検査方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17412192A JPH0618428A (ja) | 1992-07-01 | 1992-07-01 | 欠陥検査方法及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0618428A true JPH0618428A (ja) | 1994-01-25 |
Family
ID=15973017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17412192A Pending JPH0618428A (ja) | 1992-07-01 | 1992-07-01 | 欠陥検査方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618428A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11160247A (ja) * | 1997-11-28 | 1999-06-18 | Hitachi Ltd | 外観検査方法およびその装置 |
| JP2013250225A (ja) * | 2012-06-04 | 2013-12-12 | Toray Eng Co Ltd | 外観検査装置及び外観検査方法 |
-
1992
- 1992-07-01 JP JP17412192A patent/JPH0618428A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11160247A (ja) * | 1997-11-28 | 1999-06-18 | Hitachi Ltd | 外観検査方法およびその装置 |
| JP2013250225A (ja) * | 2012-06-04 | 2013-12-12 | Toray Eng Co Ltd | 外観検査装置及び外観検査方法 |
| WO2013183471A1 (ja) * | 2012-06-04 | 2013-12-12 | 東レエンジニアリング株式会社 | 外観検査装置及び外観検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2822937B2 (ja) | 半導体装置の製造システム及び欠陥検査方法 | |
| JPH0618428A (ja) | 欠陥検査方法及び半導体装置の製造方法 | |
| JPS6115343A (ja) | 集積回路の光学的検査解析方法 | |
| JP3047881B2 (ja) | 半導体装置の製造システム及び半導体装置の製造方法 | |
| JP3314217B2 (ja) | 外観検査装置 | |
| JPH03102846A (ja) | パターン欠陥検出方法 | |
| JP2976550B2 (ja) | パターン欠陥検出方法 | |
| US20070031982A1 (en) | Method of classifying defects and apparatus for performing the method | |
| JP3201396B2 (ja) | 半導体デバイスの製造方法 | |
| JP3348059B2 (ja) | 半導体装置の製造方法 | |
| JPS6385432A (ja) | 線状欠陥の検査方法 | |
| JP3271622B2 (ja) | 半導体デバイスの製造方法 | |
| JP2819905B2 (ja) | 配線パターン検査装置 | |
| JPS6135303A (ja) | パタ−ン欠陥検査装置 | |
| JPH0399250A (ja) | 実装状態認識装置 | |
| JPH10246951A (ja) | レチクルの欠陥検査方法及びその装置 | |
| JP2000294612A (ja) | チップレイアウト生成方法およびその装置 | |
| JPH04340740A (ja) | 重欠点異物自動検査装置及び検査方法 | |
| JP2004340837A (ja) | 表面欠陥検査方法および表面欠陥検査装置 | |
| JP2000294139A (ja) | 周期性パターンの欠陥検査方法及び装置 | |
| JPS6228647A (ja) | プリント基板等におけるパタ−ンの検査装置 | |
| JPH06161378A (ja) | 液晶表示装置検査装置 | |
| JPH03252546A (ja) | 配線パターン検査装置 | |
| JPH0478854A (ja) | 配線パターン検査装置 | |
| JPS58125826A (ja) | マスクパタ−ン検査装置 |