ITMI20001753A1 - Dispositivo capacitivo integrato con strato dielettrico degradabile dall'idrogeno protetto da starato getter. - Google Patents

Dispositivo capacitivo integrato con strato dielettrico degradabile dall'idrogeno protetto da starato getter. Download PDF

Info

Publication number
ITMI20001753A1
ITMI20001753A1 IT2000MI001753A ITMI20001753A ITMI20001753A1 IT MI20001753 A1 ITMI20001753 A1 IT MI20001753A1 IT 2000MI001753 A IT2000MI001753 A IT 2000MI001753A IT MI20001753 A ITMI20001753 A IT MI20001753A IT MI20001753 A1 ITMI20001753 A1 IT MI20001753A1
Authority
IT
Italy
Prior art keywords
layer
capacitor
getter
group
hydrogen
Prior art date
Application number
IT2000MI001753A
Other languages
English (en)
Inventor
Marco Amiotti
Claudio Boffito
Jac Hak Jung
Original Assignee
Getters Spa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Getters Spa filed Critical Getters Spa
Publication of ITMI20001753A0 publication Critical patent/ITMI20001753A0/it
Priority to IT2000MI001753A priority Critical patent/IT1318279B1/it
Priority to TW090117834A priority patent/TW516215B/zh
Priority to AU2001277692A priority patent/AU2001277692A1/en
Priority to EP01955534A priority patent/EP1305822A1/en
Priority to JP2002516820A priority patent/JP2004505463A/ja
Priority to CN01813251.0A priority patent/CN1193404C/zh
Priority to PCT/IT2001/000399 priority patent/WO2002011192A1/en
Publication of ITMI20001753A1 publication Critical patent/ITMI20001753A1/it
Priority to US10/353,159 priority patent/US6762446B2/en
Application granted granted Critical
Publication of IT1318279B1 publication Critical patent/IT1318279B1/it
Priority to HK04100289A priority patent/HK1057646A1/xx

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

DESCRIZIONE dell’invenzione industriale dal titolo:
“DISPOSITIVO CAPACITIVO INTEGRATO CON STRATO DIELETTRICO DEGRAD ABILE DALL’IDROGENO PROTETTO DA STRATO GETTER”
CAMPO DELL’INVENZIONE
La presente invenzione concerne in generale i circuiti integrati e in particolare dispositivi di memoria la cui struttura comprende uno strato dielettrico di accoppiamento capacitivo avente caratteristiche ferro-elettriche e/o un’alta costante dielettrica, sia ne! caso in cui il dispositivo di memoria sfrutti le caratteristiche di residua polarizzazione dell’ossido ferro-elettrico o l’accoppiamento capacitivo attraverso l’ossido dielettrico per immagazzinare un’informazione sottoforma di carica elettrica.
SFONDO TECNOLOGICO DELL’INVENZIONE
Composti ferro-elettrici e in particolare dielettrici a base di ossidi misti o composti equivalenti con caratteristiche ferro-elettriche sono materiali usati in diversi campi e in particolare nella fabbricazione di strutture integrate su un substrato semiconduttore o dielettrico. Filtri piezoelettrici, trasduttori ultrasonici che sfruttano le caratteristiche piezoelettriche, trasduttori infrarossi, sensori ottici che sfruttano caratteristiche di piroelettricità, dispositivi di modulazione ottica, diaframmi ottici basati sullo sfruttamento di caratteristiche elettro-ottiche sono alcune applicazioni di tali materiali.
La possibilità di realizzare film dielettrici estremamente sottili di materiali aventi caratteristiche ferro-elettriche ha promosso lo sviluppo di dispositivi di memoria non volatile a condensatore ferro-elettrico che sfruttano la stabilità nel tempo della polarizzazione residua del sottile strato di materiale ferro-elettrico del condensatore. Questi dispositivi (celle di memoria) sono stati sviluppati in virtù della loro potenzialità ad essere realizzati in dimensioni estremamente compatte così da aumentare la capacità di memoria e il livello di integrazione dell’intero dispositivo integrato o della loro accentuata abilità a conservare l’informazione anche in condizioni particolarmente gravose.
Dielettrici ferro-elettrici comunemente impiegati nei processi di fabbricazione di dispositivi integrati sono il zirconato titanato di piombo,
comunemente noto con l’ acronimo PZT, il tantalato di bismuto e stronzio o
comunemente noto con l’acronimo SBT o Y1 e il titanato di lantanio e
bismuto, comunemente noto con l’acronimo BLT. Questi sono tra i materiali più usati per realizzare dispositivi di memoria cosiddetti FeRAM.
Altri analoghi materiali dielettrici (anch’essi con caratteristiche ferro-elettriche) usati come strato dielettrico, in particolare come dielettrici interpoly di accoppiamento capacitivo tra una struttura di gate di controllo (wordline) con la gate flottante della cella in strutture di celle di DRAM, sono il titanato di bario e stronzio, , noto anche con l’acronimo BST.
I materiali preferibilmente usati per sfruttarne le caratteristiche ferro-elettriche in FeRAM sono il sopraindicato PZT ed anche il SBT o il BLT, mentre nelle DRAM si utilizza più spesso il BST in virtù di una accentuata possibilità di depositarne film estremamente sottili di elevata costante dielettrica, privi di difetti.
Le tecniche di deposizione di tali strati di composti dielettrici con caratteristiche ferro-elettriche possono essere diverse quali ad esempio per “sputteraggio”, per deposizione chimica da fase vapore (CVD) in cui un composto decomponibile, comunemente un composto organometallico di metalli precursori è depositato da fase vapore su un adatto substrato.
Un altro metodo di formazione di tali strati è il cosiddetto metodo “sol-gel” in cui una soluzione di composti precursori è usata per formare un film su un substrato comunemente per decomposizione termica di ripetute applicazioni di sol-gel. Esiste anche un metodo basato sulla creazione di una "nebbia" di goccioline ionizzate della soluzione di composto metallorganico precursore, che vengono deposte sul wafers. Evaporato il solvente, il composto metallorganico viene decomposto ad alte temperatura in ambiente fortemente ossidante in modo da formare un film di ossido composto. Questa tecnica e' nota in letteratura come “Liquid Source Misted Chemical Depositimi” o brevemente LSMCD.
Altri metodi di preparazione sono noti in letteratura.
A prescindere dalla particolare funzione del condensatore a film sottile di materiale dielettrico ad alta costante dielettrica eventualmente anche con marcate caratteristiche ferro-elettriche e della relativa struttura integrata di appartenenza, sia essa quella di un FeRAM, di una DRAM o altro, la formazione del condensatore a film sottile nell’ambito di un flusso di processo di fabbricazione di un comune dispositivo integrato a semiconduttore, ad esempio in tecnologia CMOS, implica una serie di problemi legati a un preciso rischio di esposizione dello strato sottile, generalmente a base di ossidi, all’idrogeno. Infatti in un comune flusso di processo di fabbricazione di dispositivi integrati, esistono numerose operazioni in cui è presente idrogeno che in parte rimane intrappolato o incorporato nel wafer in corso di lavorazione, tipicamente nel substrato semiconduttore di silicio.
Ad esempio in un processo CMOS, i dispositivi (transistori) definiti nelle aree attive possono essere esposti ad un trattamento di ricottura (annealing) in atmosfera di idrogeno per neutralizzare legami rimasti “pendenti” nel semiconduttore allo scopo di ridurre problemi di carica superficiale all’interfaccia tra il semiconduttore e l’ossido di gate. Durante questo trattamento di ricottura, idrogeno può restare intrappolato nel substrato che può risultare una fonte di diffusione di idrogeno durante la vita operativa del dispositivo integrato. Altre fonti di esposizione all’idrogeno sono identificabili nelle fasi di processo cosiddette di “back-end”, durante la formazione degli strati di metallizzazione in alluminio, le fasi di formazione dei plug di tungsteno per i contatti e degli strati 1DL, in cui le condizioni di processo sono tali da comportal e la presenza di idrogeno.
L’idrogeno può anche essere presente durante le fasi di sigillatura e incapsulamento del dispositivo integrato, nel caso di “packaging” ceramico.
Anche durante la vita operativa dei dispositivi può verificarsi una certa diffusione di idrogeno all’interno del dispositivo.
Gli effetti di degrado di un film dielettrico, eventualmente con caratteristiche ferro-elettriche, generalmente costituito da un ossido o più spesso da ossidi misti o composti equivalenti, per esposizione a idrogeno sono ben noti e discussi in letteratura. In particolare un degrado da idrogeno del film ferro-elettrico di una FeRAM provoca una contrazione della curva di isteresi, riducendo la separazione tra i valori logici 1 e 0 sull’asse delle ordinate, effetto che può mettere in crisi i criteri di discriminazione in fase di lettura dell’ informazione immagazzinata nel condensatore a film ferro-elettrico. Nel caso di una DRAM, il degrado del sottile film dielettrico di accoppiamento capacitivo interpoly determina una perdita di carica elettrica immagazzinata nella gate flottante attraverso la wordline.
Numerose sono state fino ad oggi le proposte per superare questo aspetto critico dei materiali dielettrici e ferro-elettrici ad alta costante dielettrica nei riguardi di una difficilmente eludibile esposizione a idrogeno.
Il documento EP-A-605980 descrive una tecnica PECVD di crescita di uno stato di e di SiON a basso contenuto di idrogeno come stato interdielettrico di un dispositivo FeRAM, impiegando al posto della comune miscela d
Il brevetto US-A-5.523, 595 descrive lo sputteraggio di uno strato di TiN o di TiON sopra il dispositivo FeRAM impiegante uno strato PZT depositato via sol-gel, con funzioni di strato-barriera all’idrogeno e all’umidità.
Il brevetto US-A-5, 481,490 descrive la deposizione di uno strato sottile di nitruro di alluminio, silicio o di titanio sopra il condensatore ferro-elettrico per prevenire il degrado del film ferro-elettrico del condensatore durante i trattamenti di ricottura (annealing) previsti dal processo di fabbricazione del dispositivo, durante i quali vengono usati i gas
Il brevetto US-A-5, 591,663 descrive una particolare sequenza di processo di fabbricazione di un dispositivo FeRAM usando materiali convenzionali che evita il degrado da idrogeno durante il trattamento di ricottura.
Il documento EP-A-0837505 descrive una struttura comprendente un condensatore ferro-elettrico, in cui un secondo strato di materiale ferro-elettrico PZT viene depositato sopra la struttura già definita dal condensatore ferro-elettrico affinché tale stato protettivo di PZT agisca da strato sacrificale impedendo all’idrogeno di giungere a degradare lo strato PZT del condensatore.
Il documento EP-A-0911871 descrive la formazione di uno strato sottile di nitruro di tantalio e silicio sopra la struttura del condensatore ferro-elettrico con funzioni di strato-barriera contro la possibile diffusione dell’idrogeno verso lo strato ferro-elettrico del condensatore.
Il brevetto US-A-5,760,433 descrive l’uso di uno strato sacrificale di un materiale chimicamente reattivo nei confronti dellidrogeno posto sopra la struttura del condensatore a protezione dello strato ferro-elettrico del condensatore. Il materiale di sacrificio può contenere Sr, Nb, Ta e/o Bi. ossido di bismuto, ossido di palladio.
Il brevetto US-A-5,716,875 descrive una struttura di FeRAM in cui, dopo ricottura in N2+H2, uno strato di nitruro di silicio S13N4 viene depositato sopra la struttura integrata del transistore e sul retro del wafer di substrato per incapsulare (isolare) la struttura e prevenire in futuro i possibili effetti dovuti alla ritenzione di idrogeno dopo il trattamento di ricottura. Su una struttura così “isolata” nei confronti della diffusione dell’idrogeno in essa assorbito, viene formato il condensatore ferroelettrico, che può quindi essere vantaggiosamente ricotto in atmosfera di ossigeno senza causare degrado delle caratteristiche del transistore. D’altro canto l’idrogeno eventualmente intrappolato nella struttura wafer così “isolato” sarà impossibilitato a raggi ungere e a degradare il film ferro-elettrico del condensatore in virtù della barriera offerta dallo strato di nitruro.
Il documento EP-A-0951059 descrive un particolare processo di fabbricazione in cui una ricottura finale in ossigeno risolverebbe il degrado da idrogeno che possa essere avvenuto durante i processi di metallizzazione.
Il brevetto US-A-5,990,513 descrive la formazione di uno strato dielettrico interlevel con proprietà idrofile coperto da uno strato dielettrico di ridotte proprietà idrofile per proteggere lo strato ferro-elettrico durante trattamento di ricottura in atmosfera di idrogeno nel caso di un dispositivo incapsulato in ceramica. Il tipo di incapsulamento ceramico richiede generalmente un processo di ricottura a 440°C. li documento JP- 11293089 descrive la formulazione di una resina epossidica usabile per incapsulare un dispositivo FeRAM avente caratteristiche di basso rilascio di idrogeno a 175°C per 90 minuti.
Il documento JP- 11187633 descrive Fuso in un dispositivo FeRAM di uno strato metallico costituito di un materiale in grado di immagazzinare idrogeno durante le fasi di fabbricazione. L’idrogeno assorbito viene quindi espulso mediante trattamento termico sottovuoto. Il materiale usato può essere
Il documento JP-1 140761 descrive l’uso di uno strato di Ta o di V o di Nb deposto sopra il condensatore ferro-elettrico per proteggere da degrado da idrogeno.
Il documento JP-118355 descrive l’impiego di uno strato-barriera per l’idrogeno costituito da biossido di titanio o nitruro di silicio posto sotto l’elettrodo inferiore del condensatore ferro-elettrico e di un strato-barriera posto sopra l’elettrodo superiore del condensatore ferro-elettrico degli stessi materiali o alternativamente di nitruro di titanio o di TiOSi.
Il documento JP-2000-40799 descrive come, realizzando uno strato reattivo di Pb-Pt-Ti-0 tra lo strato ferro-elettrico di PZT e l’elettrodo superiore di PT di un condensatore ferro-elettrico, sia possibile prevenire la diffusione di idrogeno verso il film dielettrico e spesso ferro-elettrico del condensatore.
L’approccio più comunemente seguito fino ad oggi è quello di interporre uno strato-barriera nei confronti della diffusione dell’idrogeno a protezione della struttura preformata del condensatore a film sottile. Naturalmente tale strato-barriera è efficace esclusivamente nei confronti di idrogeno proveniente “dal'lto” ovvero dell’ idrogeno presente nelle fasi di back-end del processo di fabbricazione del dispositivo integrato. Tale strato-barriera è peraltro inefficace contro possibile diffusione di idrogeno "dal basso”, cioè dell’idrogeno rimasto intrappolato nel wafer durante il trattamento di ricottura in idrogeno delle strutture attive, formate prima di realizzare il condensatore. Alcune soluzioni note prevedono la formazione di uno strato-barriera alla diffusione di idrogeno anche al di sotto dell’elettrodo inferiore del condensatore a film sottile.
Nella generalità delle soluzioni proposte l’approccio è comunque quello di proteggere il sottile film di materiale dielettrico e/o ferro-elettrico del condensatore mediante strati-barriera che lo isolino nei riguardi di una possibile diffusione di idrogeno.
Gli strati di barriera tendono ad arrestare la diffusione dell'idrogeno verso gli elettrodi e quindi verso il materiale dielettrico e/o ferro-elettrico o ad alta costante dielettrica in maniera passiva. Nel caso per esempio di ossidi, oltre all'effetto passivo esiste anche la reazione chimica tra idrogeno ed ossido che produce acqua. Questa reazione elimina l'idrogeno, producendo il composto di idrogeno.
Anche i materiali descritti nel documento ulteriore JP-11187633 per trattenere idrogeno che viene quindi allontanato trattando termicamente sottovuoto il dispositivo prima del suo definitivo incapsulamento sono in grado di assorbire idrogeno in modo significativo solo a pressione atmosferica.
SCOPO E SOMMARIO DELL’INVENZIONE
L’obiettivo principale della presente invenzione è di fornire una struttura di condensatore a film sottile, con dielettrico costituito da un materiale ad alta costante dielettrica ed eventualmente avente anche caratteristiche ferro-elettriche, proietta dal rischio di degrado del materiale dielettrico da diffusione di idrogeno in maniera più efficace di quanto è ottenibile con le tecniche note e senza gli inconvenienti e limitazioni sopra ricordate.
Questo importante risultato è conseguito realizzando sotto l’elettrodo inferiore e sopra l’elettrodo superiore del condensatore a film sottile uno strato di materiale getter in grado di assorbire e trattenere idrogeno anche a pressioni sub-atmosferiche senza dare luogo a legami chimici (reagire) con l’idrogeno e/o a modificazioni morfologiche del materiale.
L’azione assorbente esercitata nei confronti dell’idrogeno da parte del materiale getter, oltre a sequestrare l’idrogeno rimasto presente nel dispositivo finito, lo trattiene impedendo che arrivi a degradare il film dielettrico ferro- elettrico, senza dar luogo alla generazione di acqua e senza reagire chimicamente con l’idrogeno.
Per otenere questo risultato è però necessario che il materiale getter presenti a temperatura ambiente, pressioni di equilibrio di idrogeno inferiori a 1 mbar e che lo spessore sufficiente a trattenere l’idrogeno presente risulti compatibile con stringenti requisiti di compattezza delle struture integrate.
Fondamentalmente, il materiale getter è una lega di zirconio, vanadio e ferro, opzionalmente contenente quantità minor di manganese e di elementi appartenenti al gruppo delle “terre rare”, oppure una lega di zirconio con almeno uno tra i metalli del gruppo composto da ferro, cobalto, nichel opzionalmente, contenente fino a 15% in peso di “terre rare”.
Uno strato di materiale getter è depositato sopra lo strato di materiale costituente l’elettrodo superiore del condensatore e, più preferibilmente, anche sotto lo strato costituente l’elettrodo inferiore del condensatore a film sottile, eventualmente deposto sopra un primo strato di adesione, ad esempio di titanio, interposto tra la struttura laminata del condensatore e lo strato di supporto.
Lo strato getter presente soto l’elettrodo inferiore del condensatore a film sottile intercetta l’idrogeno che diffonde dal substrato qualora sia stato assorbito nel substrato durante una precedente fase di ricottura in idrogeno del wafer. Tipicamente tale sfiato getter inferiore può avere uno spessore minore (nell’ordine di 50-100nm) dello strato getter superiore che può avere uno spessore anche fino a circa 200nm.
Lo strato metallico getter inferiore può efficacemente contribuire ad aumentare sensibilmente anche l’aderenza tra imo strato elettrodico ad esempio di un metallo nobile o lega di metallo nobile, e il sottostante sfiato di supporto, spesso in dispositivo FeRAM e DRAM, uno strato amorfo di ossido di silicio drogato con boro e fosforo (BPSG). In molti casi, può esso stesso provvedere ad assicurare la necessaria adesione, eliminando la necessità di interporre uno specifico strato di adesione con lo strato di supporto.
Lo strato getter presente sopra l’elettrodo superiore del condensatore ferroelettrico intercetta e intrappola l’idrogeno che possa diffondere attraverso gli strati di isolamento, metallizzazione e di passivazione, comunemente sovrapposti alla struttura definita del condensatore a film sottile ferro-elettrico durante le fasi successive del processo di fabbricazione del dispositivo integrato, inclusi in certi casi anche le operazioni di incapsulamento del dispositivo (packaging).
Sia lo strato getter formato sopra l’elettrodo superiore del condensatore che lo strato getter eventualmente formato al di sotto (deposto prima) dell’elettrodo inferiore del condensatore possono essere definiti attraverso appropriati step di mascheratura ed attacco anche assieme ad altri strati della struttura. In particolare lo strato getter superiore potrà risultare autoallineato al perimetro di definizione del condensatore.
Alternativamente lo strato getter può essere definito mediante un apposito step di mascheratura, anche con un perimetro più ampio del perimetro dell’area di accoppiamento capacitivo.
L’invenzione è chiaramente definita nelle annesse rivendicazioni.
BREVE DESCRIZIONE DEI DISEGNI
La figura 1 è ima sezione schematica di ima struttura di condensatore a film sottile dell’invenzione .
La figura 2 è una sezione schematica di ima cella di memoria FeRAM, realizzata secondo la presente invenzione.
La figura 3 è una sezione schematica di ima cella di memoria DRAM, realizzata secondo la presente invenzione. La figura 4 mostra caratteristiche di assorbimento di idrogeno di due diversi materiali dell’invenzione in funzione della quantità di gas assorbita, a temperatura ambiente nonché le corrispondenti curve misurate su tre materiali barriere della tecnica nota e sui metalli puri zirconio e titanio.
DESCRIZIONE DI ALCUNE FORME PREFERITE DI REALIZZAZIONE DELL’INVENZIONE
La figura 1 mostra in modo schematico la sezione di una struttura di condensatore a film sottile con strato dielettrico 1 di un ossido ad alta costante dielettrica e caratteristiche ferro-elettriche comprendente uno strato di materiale getter superiore e uno strato di materiale getter inferiore, realizzata secondo la presente invenzione.
Lo strato dielettrico 1 con proprietà ferro-elettriche del condensatore può essere di un materiale appartenente al gruppo composto da PZT, SBT, BST, BLT come sopra descritti o equivalente.
Il materiale costitutivo degli elettrodi del condensatore ferro-elettrico, sia superiore 3 che inferiore 2 può essere un materiale appartenente al gruppo composto da platino, iridio, rodio, rutenio, argento o oro o leghe degli stessi metalli tra loro o con altri metalli non nobili, ossidi conduttori contenenti almeno un ossido di metallo nobile, ossidi misti di un metallo nobile e di un metallo quale il titanio, il tantalio, lo zirconio e equivalenti materiali elettricamente conduttori.
Gli strati getter inferiore 4 e superiore 5 sono costituiti da un materiale metallico appartenente al gruppo composto da leghe di zirconio, vanadio e ferro, opzionalmente contenenti quantità minori di manganese e/o di elementi appartenenti al gruppo delle “terre rare”, leghe di zirconio con almeno uno tra i metalli del gruppo composto da ferro, cobalto, nichel e opzionalmente, contenenti fino a 15% in peso di elementi appartenenti al gruppo delle “terre rare”.
In particolare, leghe a base di zirconio, vanadio e ferro si dimostrano eccezionalmente efficaci ad assorbire e intrappolare idrogeno anche a pressione subatmosferica, come quelle normalmente presenti durante cruciali fasi di trattamento in presenza di idrogeno dei comuni processi di fabbricazione CMOS.
Altra caratteristica delle sopra indicate leghe è una più elevata capacità di trattenere idrogeno a temperatura relativamente elevata, quando altri tipi di materiali metallici manifesterebbero un marcato rilascio dell 'idrogeno assorbito.
Una possibile sequenza di processo per la realizzazione del multistrato della figura 1 comprende:
- costituire uno strato isolante di supporto del condensatore;
- depositare il materiale getter 4 mediante sputtering o MOCVD o LSMCD partendo in entrambi casi da un composto precursore metallorganico contenente il metallo o i metalli getter o mediante ima tecnica alternativa quali ad esempio laser ablation, arco catodico, evaporazione;
- depositare il materiale del'elettrodo inferiore 2 mediante sputtering;
- depositare il materiale dielettrico eventualmente con caratteristiche ferroelettriche o ad alta costante dielettrica, mediante sputtering o sol-gel o MOCVD o LSMCD, partendo da composti precursori metallorganici contenenti il metallo o i metalli del materiale ferro-elettrico;
- depositare il materiale dell'elettrodo superiore 3 mediante sputtering; - depositare il materiale getter 5, mediante sputtering o MOCVD o LSMCD partendo in entrambi casi da un composto precursore metallorganico contenente il metallo o i metalli getter, mediante laser ablation, arco catodico o evaporazione.
Lo spessore dello strato dielettrico 1 di materiale ferro-elettrico o ad alta costante dielettrica è generalmente dell’ordine di o inferiore a 200nm, mentre lo spessore complessivo dei due strati 2-4 e 3-5 di materiale elettrodico e di materiale getter è anch’esso generalmente inferiore a 200 nm . Lo strato di materiale getter 4 e 5 può avere imo spessore di circa 150 nm. Lo strato getter 4 inferiore può avere uno spessore ridotto rispetto a quello superiore 5.
La definizione del condensatore a film sottile e dello strato o degli stati getter può essere eseguita secondo le comuni tecniche di mascheratura ed attacco. In particolare, mentre lo strato getter inferiore 4 può essere definito congiuntamente all “elettrodo inferiore, sul quale può essere necessario stabilire un contatto o una via di interconnessione, lo strato getter superiore 5 può essere definito assieme allo strato elettrodico superiore 3 e allo strato dielettrico I del condensatore mediante un unico step di mascheratura ed attacco. Alternativamente lo strato superiore di materiale getter 5, deposto, sopra una struttura predefinita di condensatore può essere a sua volta definito mediante uno step di mascheratura ed attacco anche con un perimetro più ampio del perimetro della sottostante struttura di condensatore.
La figura 2 è una classica rappresentazione della sezione di una cella di memoria FeRAM, il condensatore ferro-elettrico della quale è realizzato secondo la presente invenzione.
Lo strato di supporto 7 su cui è costituita la struttura di condensatore a film sottile ferro-elettrico è tipicamente uno strato dielettrico di isolamento 7 della struttura del transistore MOS, complessivamente indicato con 8 nella figura, realizzato nell’ area attiva definita dall’ossido di campo 9 cresciuto sul substrato semiconduttore 10.
Lo strato di supporto 7 è comunemente di ossido di silicio (ad esempio un vetro drogato con boro e fosforo deposto per deposizione chimica da fase vapore).
Sopra lo strato di supporto 7 è deposto il materiale getter di fondo 4 e successivamente uno strato di materiale elettrodico 2, i q uali sono definiti mediante un primo step di mascheratura ed attacco.
E’ quindi deposto il materiale del film dielettrico e ferro-elettrico 1 seguito dalla deposizione dello strato elettrodico superiore 3 e dello strato getter superiore 5.
Lo stack così costituito è quindi definito mediante un’ulteriore step di mascheratura ed attacco, definendo il condensatore a film sottile tra i due strati getter 4 e 5 di protezione dalla possibile protezione di idrogeno verso lo strato 1.
A definizione completata della struttura del condensatore ferro-elettrico viene comunemente deposto un secondo strato di isolamento 11, attraverso il quale sono realizzate le parti superiori dei contatti del transistore e le vie di interconnessione 12 e 13 del condensatore a film sottile ferro-elettrico associato al transistore, rispettivamente sullo strato getter superiore 12 e sullo strato elettrodico inferiore 13.
E’ quindi depositato lo strato di metallizzazione di primo livello (metal 1) che è successivamente definito mediante mascheratura ed attacco.
La sezione illustrata in figura 2 mostra anche l’avvenuta deposizione di un terzo strato di isolamento 14.
In virtù delle eccezionali caratteristiche dielettriche e della possibilità di essere formati (deposti) in forma di film di spessore anche estremamente ridotto (<10 nm) privi di difetti, analoghi materiali dielettrici sensibili a fenomeni di degrado in presenza di idrogeno sono comunemente utilizzati anche per applicazioni in cui è sfruttata la loro elevata costante dielettrica a prescindere da una loro eventuale caratteristica ferro-elettrica più o meno accentuata.
Un tipico ambito di impiego di questi materiali è per costituire il sottile film dielettrico interpoly che separa i due livelli di polisilicio (poly) costituendo il condensatore di immagazzinamento dellinformazione sotto forma di carica elettrica di una cella di memoria DRAM.
Secondo le tecniche più recenti, le celle DRAM possono mantenere una classica configurazione di tipo “stack”, cioè con il condensatore a film sottile costituito sopra il substrato semiconduttore o di tipo “trench”. in cui la struttura è parzialmente realizzata in uno scavo preventivamente prodotto nel substrato semiconduttore.
La figura 3 mostra una moderna struttura DRAM in cui il condensatore di immagazzinamento della carica elettrica, è realizzato per accoppiamento capacitivo attraverso un sottile film dielettrico 1 interposto tra gli elettrodi 2 e 3 rispettivamente definiti in poly 3 e poly 2.
A protezione della struttura cosi formata da tura possibile diffusione di idrogeno presente in numerose fasi successive del processo di fabbricazione del dispositivo di memoria sopra lo strato elettrodico superiore 2 definito di poly 3 viene deposto uno strato getter 5 dell’invenzione che incapsulando completamente la struttura del condensatore DRAM protegge da un possibile degrado delle caratteristiche dielettriche del film sottile 1 di accoppiamento capacitivo catturando e bloccando l’idrogeno e impedendogli di raggiungere ed attraversare lo strato elettrodico conduttore 2 di poly 3 e raggiungere in tal modo il sottile strato dielettrico 1 di accoppiamento capacitivo.
Lo strato getter 1 può avere uno spessore da 20a 100 nm .
In figura 4 sono poste a confronto le caratteristiche di assorbimento dinamico dellidrogeno dei due preferiti materiali getter usati per costituire gli strati di protezione da idrogeno dell’invenzione (curve 1 e 2) con quelli di metalli puri quali lo zirconio e il titanio (curve 3 e 4) e con quelle di materiali barriera (curve 5, 6 e 7) descritti nei documenti anteriori sopra citati.
Come è facilmente osservabile, gli strati getter di intercettazione e blocco dell’idrogeno dell’invenzione, a differenza dei materiali noti hanno una capacità dinamica di assorbimento e una capacità di assorbimento volumetrico compatibili con stringenti requisiti di compattezza e più in particolare di spessori massimi tollerabili dei più avanzati processi di fabbricazione dei dispositivi di memoria.

Claims (13)

  1. RIVENDICAZIONI 1. Dispositivo integrato comprendente un condensatore a film sottile composto da strati elettrodici primo e secondo separati elettricamente da uno strato dielettrico costituito da un composto degradatale dall’idrogeno, la struttura integrata comprendendo opzionalmente uno strato metallico di adesione tra un supporto e lo strato elettrodico inferiore del condensatore, uno strato protettivo sopra lo strato elettrodico superiore del condensatore ed uno strato dielettrico intermedio ricoprente la struttura del condensatore, caratterizzato dal fatto che comprende uno strato getter di un materiale appartenente al gruppo composto da leghe di zirconio, vanadio e ferro, opzionalmente contenenti quantità minori di manganese e/o di elementi appartenenti al gruppo delle “terre rare”, leghe di zirconio con almeno uno tra i metalli del gruppo composto da ferro, cobalto e nichel, opzionalmente, contenenti fino a 15% in peso di elementi appartenenti al gruppo delle “terre rare”.
  2. 2. Il dispositivo secondo la rivendicazione 1, caratterizzato dal fatto che comprende un secondo strato getter sulla faccia superiore di detto supporto.
  3. 3. Il dispositivo secondo la rivendicazione 1 o 2, in cui detti strati elettrodici del condensatore sono di un materiale appartenente al gruppo composto da platino, iridio, rodio, rutenio, argento o oro, leghe degli stessi metalli, ossidi conduttori di iridio, rodio, di rutenio e piombo, ossidi misti non stechiometrici iridio e/o di rutenio e/o di rodio e di almeno un altro metallo appartenente al gruppo composto da Ti, Ta e Zr e miscele degli stessi materiali, polisilicio e polisilicio drogato con boro, fosforo o arsenico.
  4. 4. Il dispositivo secondo la rivendicazione 2, in cui detto secondo strato getter funge anche da strato di adesione tra detto supporto e lo strato elettrodico inferiore.
  5. 5. Il dispositivo secondo la rivendicazione 1, in cui lo spessore di detto strato getter non supera 200 nm.
  6. 6. Il dispositivo secondo la rivendicazione 2, in cui lo spessore di detto secondo strato getter non supera 100 nm.
  7. 7. Dispositivo di memoria ferro-elettrico comprendente un substrato semiconduttore, un transistore MOS formato in detto substrato, ed almeno un condensatore a film sottile ferro-elettrico funzionalmente .connesso ad un terminale di corrente di detto transistore MOS, fonnato sopra almeno un primo strato di isolamento della struttura integrata di detto transistore MOS, detto condensatore essendo costituito da un primo strato elettrodico inferiore, da uno strato di ossido ferro-elettrico e da uno strato elettrodico superiore, caratterizzato dal fatto che sopra lo stato elettrodico superiore del condensatore ferro-elettrico è presente uno strato getter di un materiale appartenente al gruppo composto da leghe di zirconio, vanadio e ferro, opzionalmente contenenti quantità minori di manganese e/o di elementi appartenenti al gruppo delle “terre rare”, leghe di zirconio con almeno uno tra i metalli del gruppo composto da ferro, cobalto e nichel, opzionalmente, contenenti fino a 15% in peso di elementi appartenenti al gruppo delle “terre rare”.
  8. 8. Il dispositivo secondo la rivendicazione 7, caratterizzato dal fatto che comprende un secondo strato getter sulla faccia superiore di detto primo strato di isolamento.
  9. 9. Il dispositivo secondo la rivendicazione 7 o 8, in cui detti strati elettrodici del condensatore sono di un materiale appartenente al gruppo composto da platino, iridio, rodio, rutenio, argento o oro, leghe degli stessi metalli, ossidi conduttori di iridio, rodio, di rutenio e piombo, ossidi misti non stechiometrici iridio e/o di rutenio e/o di rodio e di almeno un altro metallo appartenente al gruppo composto da Ti, Ta e Zr e miscele degli stessi materiali.
  10. 10. Il dispositivo secondo la rivendicazione 8, in cui detto secondo strato getter funge anche da strato di adesione tra detto primo strato di isolamento e lo strato elettrodico inferiore.
  11. 11. Il dispositivo secondo la rivendicazione 7, in cui lo spessore di detto strato getter non supera 200 nm.
  12. 12. Il dispositivo secondo la rivendicazione 8, in cui lo spessore di detto secondo strato getter non supera 100 nm.
  13. 13. Dispositivo DRAM comprendente un substrato semiconduttore, un transistore MOS fonnato in detto substrato ed un condensatore a film sottile di immagazzinamento dell’ informazione sottoforma di carica elettrica associata a detto transistore e costituito da elettrodi realizzati in polisilicio di due successivi livelli ed accoppiati attraverso un film dielettrico, caratterizzato dal fatto che sopra almeno l’area di accoppiamento capacitivo tra detti elettrodi di polisilicìo è presente un strato getter di un materiale appartenente al gruppo composto da leghe di zirconio, vanadio e ferro, opzionalmente contenenti quantità minori di manganese e/o di elementi appartenenti al gruppo delle “terre rare”, leghe di zirconio con almeno uno tra i metalli del gruppo composto da ferro, cobalto e nichel, opzionalmente, contenenti fino a 15% in peso di elementi appartenenti al gruppo delle “terre rare”.
IT2000MI001753A 2000-07-28 2000-07-28 Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter. IT1318279B1 (it)

Priority Applications (9)

Application Number Priority Date Filing Date Title
IT2000MI001753A IT1318279B1 (it) 2000-07-28 2000-07-28 Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter.
TW090117834A TW516215B (en) 2000-07-28 2001-07-20 Integrated device, ferroelectric storage device and DRAM device
JP2002516820A JP2004505463A (ja) 2000-07-28 2001-07-25 ゲッター層により保護された水素劣化性誘電体層を備えた集積容量型デバイス
EP01955534A EP1305822A1 (en) 2000-07-28 2001-07-25 Integrated capacitive device with hydrogen degradable dielectric layer protected by getter layer
AU2001277692A AU2001277692A1 (en) 2000-07-28 2001-07-25 Integrated capacitive device with hydrogen degradable dielectric layer protectedby getter layer
CN01813251.0A CN1193404C (zh) 2000-07-28 2001-07-25 具有受吸气层保护的氢退化介电层的集成电容器件
PCT/IT2001/000399 WO2002011192A1 (en) 2000-07-28 2001-07-25 Integrated capacitive device with hydrogen degradable dielectric layer protected by getter layer
US10/353,159 US6762446B2 (en) 2000-07-28 2003-01-27 Integrated capacitive device with hydrogen degradable dielectric layer protected by getter layer
HK04100289A HK1057646A1 (en) 2000-07-28 2004-01-15 Integrated capacitive device with hydrogen degradable dielectric layer protected by getter layer.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT2000MI001753A IT1318279B1 (it) 2000-07-28 2000-07-28 Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter.

Publications (3)

Publication Number Publication Date
ITMI20001753A0 ITMI20001753A0 (it) 2000-07-28
ITMI20001753A1 true ITMI20001753A1 (it) 2002-01-28
IT1318279B1 IT1318279B1 (it) 2003-07-28

Family

ID=11445610

Family Applications (1)

Application Number Title Priority Date Filing Date
IT2000MI001753A IT1318279B1 (it) 2000-07-28 2000-07-28 Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter.

Country Status (9)

Country Link
US (1) US6762446B2 (it)
EP (1) EP1305822A1 (it)
JP (1) JP2004505463A (it)
CN (1) CN1193404C (it)
AU (1) AU2001277692A1 (it)
HK (1) HK1057646A1 (it)
IT (1) IT1318279B1 (it)
TW (1) TW516215B (it)
WO (1) WO2002011192A1 (it)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4308485B2 (ja) * 2002-07-08 2009-08-05 パナソニック株式会社 容量素子の製造方法
US6903394B2 (en) * 2002-11-27 2005-06-07 Micron Technology, Inc. CMOS imager with improved color response
US20040163233A1 (en) * 2003-02-26 2004-08-26 Stefan Gernhardt Methods of forming electrical connections within ferroelectric devices
US7045418B2 (en) * 2003-03-12 2006-05-16 Texas Instruments Incorporated Semiconductor device including a dielectric layer having a gettering material located therein and a method of manufacture therefor
US20050037521A1 (en) * 2003-08-15 2005-02-17 Uwe Wellhausen Methods and apparatus for processing semiconductor devices by gas annealing
FR2859202B1 (fr) * 2003-08-29 2005-10-14 Commissariat Energie Atomique Compose piegeur de l'hydrogene, procede de fabrication et utilisations
US7071506B2 (en) * 2003-09-05 2006-07-04 Infineon Technologies Ag Device for inhibiting hydrogen damage in ferroelectric capacitor devices
JP4997757B2 (ja) * 2005-12-20 2012-08-08 富士通株式会社 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
US8093698B2 (en) * 2006-12-05 2012-01-10 Spansion Llc Gettering/stop layer for prevention of reduction of insulating oxide in metal-insulator-metal device
US7592273B2 (en) * 2007-04-19 2009-09-22 Freescale Semiconductor, Inc. Semiconductor device with hydrogen barrier and method therefor
JP5772052B2 (ja) * 2011-02-23 2015-09-02 セイコーエプソン株式会社 焦電型検出器、焦電型検出装置及び電子機器
FR2984003B1 (fr) * 2011-12-12 2014-01-10 Commissariat Energie Atomique Procede et dispositif de reduction du degazage de dechets trities issus de l'industrie nucleaire
KR101380309B1 (ko) * 2012-05-23 2014-04-02 주식회사 동부하이텍 커패시터 및 그 형성 방법
CN106935506A (zh) * 2015-12-31 2017-07-07 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US10038092B1 (en) * 2017-05-24 2018-07-31 Sandisk Technologies Llc Three-level ferroelectric memory cell using band alignment engineering
US10622960B2 (en) * 2017-10-17 2020-04-14 Mitsubishi Electric Research Laboratories, Inc. Filters with virtual inductor implemented using negative capacitor
US11322580B2 (en) * 2019-08-05 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Titanium layer as getter layer for hydrogen in a MIM device
CN114271828B (zh) * 2021-12-22 2023-08-29 香港城市大学成都研究院 一种用于脑机接口的可降解高阵列柔性器件及其制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
EP0605980A3 (en) 1993-01-07 1995-08-02 Ramtron Int Corp Layering process for depositing silicon nitride and silicon oxynitride.
JPH07111318A (ja) * 1993-10-12 1995-04-25 Olympus Optical Co Ltd 強誘電体メモリ
JP2875733B2 (ja) * 1994-02-15 1999-03-31 松下電子工業株式会社 半導体装置の製造方法
US5909043A (en) * 1994-06-02 1999-06-01 Texas Instruments Incorporated Sacrificial oxygen sources to prevent reduction of oxygen containing materials
US5716875A (en) * 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
US5760433A (en) * 1996-05-31 1998-06-02 Hughes Electronics In situ reactive layers for protection of ferroelectric integrated circuits
JP2924814B2 (ja) 1996-09-26 1999-07-26 日本電気株式会社 半導体装置の製造方法
US5990513A (en) * 1996-10-08 1999-11-23 Ramtron International Corporation Yield enhancement technique for integrated circuit processing to reduce effects of undesired dielectric moisture retention and subsequent hydrogen out-diffusion
JP3120745B2 (ja) * 1997-01-07 2000-12-25 双葉電子工業株式会社 電界放出形表示装置の製造方法
JPH118355A (ja) 1997-06-16 1999-01-12 Nec Corp 強誘電体メモリ
JPH1140761A (ja) 1997-07-23 1999-02-12 Fujitsu Ltd 半導体装置及びその製造方法
JPH1187633A (ja) 1997-09-02 1999-03-30 Fujitsu Ltd 半導体装置の製造方法
JP3542704B2 (ja) 1997-10-24 2004-07-14 シャープ株式会社 半導体メモリ素子
JPH11293089A (ja) 1998-04-15 1999-10-26 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び強誘電体メモリー装置
US6130103A (en) * 1998-04-17 2000-10-10 Symetrix Corporation Method for fabricating ferroelectric integrated circuits
US6225156B1 (en) * 1998-04-17 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same
US6165802A (en) 1998-04-17 2000-12-26 Symetrix Corporation Method of fabricating ferroelectric integrated circuit using oxygen to inhibit and repair hydrogen degradation
JP3292699B2 (ja) 1998-07-24 2002-06-17 株式会社東芝 半導体装置及びその製造方法
US6512256B1 (en) * 1998-11-20 2003-01-28 Symetrix Corporation Integrated circuit having self-aligned hydrogen barrier layer and method for fabricating same
US6225656B1 (en) * 1998-12-01 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same
US6066868A (en) * 1999-03-31 2000-05-23 Radiant Technologies, Inc. Ferroelectric based memory devices utilizing hydrogen barriers and getters

Also Published As

Publication number Publication date
US6762446B2 (en) 2004-07-13
ITMI20001753A0 (it) 2000-07-28
TW516215B (en) 2003-01-01
HK1057646A1 (en) 2004-04-08
US20030136989A1 (en) 2003-07-24
CN1444773A (zh) 2003-09-24
WO2002011192A1 (en) 2002-02-07
AU2001277692A1 (en) 2002-02-13
EP1305822A1 (en) 2003-05-02
JP2004505463A (ja) 2004-02-19
CN1193404C (zh) 2005-03-16
IT1318279B1 (it) 2003-07-28

Similar Documents

Publication Publication Date Title
KR100275726B1 (ko) 강유전체 메모리 장치 및 그 제조 방법
ITMI20001753A1 (it) Dispositivo capacitivo integrato con strato dielettrico degradabile dall&#39;idrogeno protetto da starato getter.
KR100648500B1 (ko) 반도체기억장치
US6740531B2 (en) Method of fabricating integrated circuit devices having dielectric regions protected with multi-layer insulation structures
JP3759859B2 (ja) 半導体装置およびその製造方法
US6518610B2 (en) Rhodium-rich oxygen barriers
US6750492B2 (en) Semiconductor memory with hydrogen barrier
KR20030041974A (ko) 단일 트랜지스터 희토류 망가나이트 강유전성 비휘발성메모리 셀
US6888189B2 (en) Dielectric element including oxide-based dielectric film and method of fabricating the same
US7132709B2 (en) Semiconductor device including a capacitor having a capacitive insulating film of an insulating metal oxide
TW508756B (en) Method to produce a micro-electronic element and micro-electronic element
JP2003068993A (ja) 半導体装置およびその製造方法
US6762476B2 (en) Dielectric element including oxide dielectric film and method of manufacturing the same
JP2010093064A (ja) 半導体装置及びその製造方法
US7071506B2 (en) Device for inhibiting hydrogen damage in ferroelectric capacitor devices
JP2004525525A (ja) 水素防護層を備えた超小型電子構造体
EP1094507A2 (en) Barrier layers for ferroelectric memory devices
JP2003179212A (ja) キャパシタ、メモリ素子およびその製造方法
JPH1126722A (ja) 半導体装置及びその製造方法
KR100358150B1 (ko) 수소 저장 금속막을 이용하여 수소확산을 방지하는 강유전체메모리 소자 제조 방법
KR100614578B1 (ko) 반도체 소자의 고유전체 캐패시터
JP2008091693A (ja) 半導体装置および半導体装置の製造方法
KR20000048131A (ko) 반도체 장치
JPH0448649A (ja) 半導体装置の製造方法
KR20030001080A (ko) 강유전체 메모리 소자의 제조 방법