CN1444773A - 具有受吸气层保护的氢退化介电层的集成电容器件 - Google Patents

具有受吸气层保护的氢退化介电层的集成电容器件 Download PDF

Info

Publication number
CN1444773A
CN1444773A CN01813251.0A CN01813251A CN1444773A CN 1444773 A CN1444773 A CN 1444773A CN 01813251 A CN01813251 A CN 01813251A CN 1444773 A CN1444773 A CN 1444773A
Authority
CN
China
Prior art keywords
layer
electric capacity
hydrogen
gettering
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01813251.0A
Other languages
English (en)
Other versions
CN1193404C (zh
Inventor
马科·阿米奥蒂
杰·H·江
克劳迪奥·波菲托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SAES Getters SpA
Original Assignee
SAES Getters SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SAES Getters SpA filed Critical SAES Getters SpA
Publication of CN1444773A publication Critical patent/CN1444773A/zh
Application granted granted Critical
Publication of CN1193404C publication Critical patent/CN1193404C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

描述了一种集成器件，它包括一个由介电层隔开的第一和第二电极层形成的薄膜电容，介电层由可氢退化的化合物形成，其特征在于它进一步包括至少一层吸气层，吸气层由下列材料之一制成：锆、钒和铁组成的合金(可选地可含有少量锰和/或稀土元素)，或锆与铁、钴、镍至少其中之一组成的合金(可选地可含有至多15％(重量百分比)的稀土元素)。

Description

具有受吸气层保护的氢退化 介电层的集成电容器件
技术领域
本发明总体涉及集成电路，尤其涉及存储器件，其结构中包括具有铁电特征和/或高介电常数的电容耦合介电层，在两种情形中，该存储器件利用如下特征：铁电氧化物的剩余极性或贯穿介电氧化物的电容耦合，用来以电荷的形式存储信息。
背景技术
基于具有铁电特性的混合氧化物或等效化合物的铁电，尤其是介电化合物是用于不同领域，尤其是用于在半导体或介电衬底上制造集成结构中的材料。这些材料的应用有下面这些例子：压电滤波器、具有压电特性的超声换能器、红外换能器、具有热电特性的光学传感器、光调制器件、基于电光特性的光学光阑，等。
制造具有铁电特性的材料的超薄介电膜的可能性促进了具有铁电性电容的永久性存储器件的发展，铁电性电容提供了电容的铁电材料薄层剩余极性在时间上的稳定性。这些器件(存储单元)因其以下优点而已经得以发展：它们可被制造成极紧凑的尺寸，从而提高存储能力和整个集成器件的集成度；它们还可以在非常严酷的条件下保存信息。
在集成器件制造工艺中常用的铁电介质有：锆钛酸铅PbZr(1-x)Ti(x)O3(即通常所说的PZT)、钽酸铋锶Sr2Bi2Ta2O9(即通常所说的SBT或Y1)，以及钛酸镧铋(即通常所说的BLT)。这些都是制造所谓FeRAM存储器件的最常用材料中的一部分。
另一种类似的介电材料(也具有铁电特性)用作介电层，尤其是用作DRAM单元结构中单元的控制栅结构(字线)和浮动栅之间电容耦合的介电共聚(dielectric interpoly)，这种材料是钛酸钡锶Ba(x)Sr(1-x)TiO3(即通常所说的BST)。
在FeRAM中优选使用利用其铁电特性的材料为上面提到的PZT，也可以是SBT或BLT，而BST则常用于DRAM中，因为它能沉积出具有高介电常数而又没有缺陷的超薄膜。
所述具有铁电特性的介电化合物层的沉积技术多种多样，例如“溅射”，或从气相的化学沉积，在后者中，从气相向合适的衬底上沉积可分解化合物，通常是前置体金属的金属有机化合物。
所述层的另一种形成方法即为所谓的“溶胶-凝胶”法，其中使用了前置体化合物的溶液来在衬底上形成一层膜，通常通过溶胶-凝胶某些应用物的热分解来进行。还有一种方法基于金属有机前置体化合物溶液的离化液滴“喷雾”的形成，这些液滴沉积到晶片上。一旦溶剂挥发掉，金属有机化合物在高温强氧化环境下分解，从而形成混合氧化物膜。这种技术在文献中称作“液体源雾化化学沉积法”，或简称LSMCD。
文献中还有其它制备方法。
不考虑具有高介电常数，也可选地具有显著的铁电特性的介电材料制成的薄膜电容以及其所属的相关集成结构——无论是FeRAM、RAM或其它——的特定功能，在一个普通半导体集成器件的制造工艺流程中，例如在CMOS技术中，薄膜电容的形成都会导致一系列问题，这要归因于薄层——通常都以氧化物为基础——暴露在氢中的风险。实际上，在集成器件的一个普通制造工艺流程中，有许多操作中都会出现氢，这些氢在制造过程中部分被陷在或掺入到晶片中，通常是在半导体硅衬底中。
例如在一个CMOS工艺中，为了减小半导体和栅氧化物界面上的表面电荷的问题，可将在有源区中确定的器件(晶体管)暴露在氢气氛中进行退火处理来中和半导体中的“悬挂”键。在退火处理过程中，氢可陷在衬底中，从而成为集成器件工作寿命期间的氢扩散源。其它向氢暴露的来源可在金属化铝层的形成工艺的所谓的“后端”步骤、用作接触的钨栓以及IDL层的形成步骤中确定，其中工艺条件中都用到了氢。
在陶瓷“包装”情形中，氢也会在集成器件的密封和封装步骤中出现。
在器件的工作寿命期间，器件中也会发生一定程度的氢扩散。
可选地具有铁电特性、通常由氧化物或更通常地由混合氧化物或等效化合物形成的介电膜暴露在氢中造成的退化的影响是众所周知的，并且已在文献中有所讨论。特别地，FeRAM的铁电膜的氢退化会导致磁滞曲线的压缩，从而减小了纵轴上逻辑值1和0之间的差别，这个影响会使存储在该铁电膜电容中的信息的读步骤判别标准变得困难。在DRAM情形中，共聚电容耦合的薄介电膜的退化决定了存储在浮动栅中的电荷通过字线的流失。
迄今已提出了一些建议，来克服这种具有高介电常数的介电和铁电材料的这个不利方面，即不可避免的要暴露在氢中。
文献EP-A-605980公开了一种PECVD生长技术，用TEOS(Si(OC2H5)4)和N2来代替通常所用的SiH4/NH3/N2混合，生长了用作FeRAM器件内介电状态的低含氢量的Si3N4和SiON层。
专利US-A-5523595公开了使用通过溶胶-凝胶沉积的PZT在FeRAM器件上溅射一个TiN或TiON层，具有针对氢和湿度的阻挡层。
专利US-A-5481490公开了在铁电性电容上沉积一薄层铝、硅或钛的氮化物，以防止电容的铁电膜在退火处理过程中的退化，而这种退化在使用了H2和N2的器件制造工艺过程中是可以预知的。
专利US-A-5591663公开了一种使用传统材料制造FeRAM器件的特殊工序，避免了退火处理过程中的氢退化。
文献EP-A-0837508公开了一种包括铁电性电容的结构，其中在已经确定的铁电性电容结构上又沉积了第二层铁电材料PZT，以使所述第二层PZT用作防止氢到达电容的PZT层并使其退化的牺牲层。
文献EP-A-0911871公开了在铁电性电容结构上形成一薄层钽硅氮化物，可用作阻止氢向电容的铁电层扩散的阻挡层。
专利US-A-5760433公开了一种可与氢发生反应的材料制成的牺牲层的使用，它布在电容结构上用作电容铁电层的保护。牺牲材料可含有Sr、Nb、Ta和/或Bi、氧化铋、氧化钯。
专利US-A-5716875公开了一种FeRAM结构，其中，在N2+H2中退火之后，在晶体管的集成结构上以及在衬底晶片的背面沉积一层氮化硅Si3N4，以封装(隔离)该结构，并防止由于退火处理之后氢的留存而在将来可能出现的影响。在一个这样“隔离”了其所吸附的氢的扩散的结构上，形成铁电性电容，它可以方便地在氧气氛中进行退火，不会导致晶体管特性的退化。另一方面，可能陷在这样“隔离了的”晶片结构中的氢将不能到达电容的铁电膜并使其退化，这要归功于氮化物层所提供的阻挡。
文献EP-A-0951059公开了一种特殊的制造工艺，其中最终在氧中的退火将解决金属化工艺过程中所发生的氢退化。
专利US-A-5990513描述了在陶瓷封装器件情形中具有亲水特性的层间介电层的形成，该介电层被具有减弱亲水特性的介电层覆盖，以便在氢气氛中进行退火处理过程中保护铁电层。陶瓷封装通常需要在440℃下进行退火。
文献JP-11293089描述了一种环氧树脂的形成，这种树脂可用来封装FeRAM器件，其特征在于175℃下90分钟的低氢释放。
文献JP-11187633公开了在FeRAM器件中一金属层的使用，该金属层由能够在制造步骤中存储氢的材料形成。所使用的材料可以使Pd、V、Ni、Nb、Ti、Fe、Mg、TiFeLaNi2、Ti2Mn3VNb、TiCo、ZrMn2、Mg2Cu、Mg2Ni、LaCo3、Ti2V8、Ti2C、Ti2Fe、Ti2CoMn。
文献JP-1140761公开了一层Ta或V或Nb的使用，它们被沉积在铁电性电容上来保护后者不会发生氢退化。
文献JP-118355公开了一层氢阻挡层的使用，该阻挡层由二氧化钛或氮化硅形成，布在铁电性电容的下电极之下；还公开了一层布在铁电性电容的上电极之上，并以相同材料或氮化钛或TiOSi制成的阻挡层。
文献JP-2000-40779公开了，通过在PZT铁电层和铁电性电容的Pt上电极之间做上一层Pb-Pt-Ti-O制成的反应层，可以防止氢向电容的介电、且常是铁电膜的扩散。
直到今天，最常被使用的方法还是插入一层防止氢扩散的阻挡层，用作薄膜电容预制结构的保护。显然，所述阻挡层只对来自“上面”的氢——也就是在集成器件制造工艺的后端步骤中出现的氢——起作用。然而，所述阻挡层对来自“下面”的氢——也就是在对制作电容之前形成的有源结构进行氢中退火处理过程中捕获在晶片中的氢——没有影响。一些已知的解决方法甚至包含了在薄层电容的下电极之下形成阻止氢扩散的阻挡层。
在给出的绝大多数解决方法中，无论是何种方法，都是通过利用能使其免受可能的氢扩散的阻挡层来保护电容的介电和/或铁电材料薄层。
阻挡层有利于阻止氢以无源的方式向电极并因此向介电和/或铁电或具有高介电常数的材料扩散。在例如氧化物情形中，除了无源作用，还有氢和氧化物之间生成水的化学反应。这个反应消除了氢，生成氢化合物。
同样，在文献JP-11187633中公开的材料可以仅在大气压下以有意义的方式吸收氢，这些材料可以保留氢，然后在最后的封装之前，在真空下对器件进行热处理来将氢除去。
发明内容
本发明的主要目的是给出一种薄膜电容结构，其中电介质由具有高介电常数且可选地还具有铁电特性的材料形成，可以用比已知技术所能达到的更有效的方式保护它不遭受氢扩散而造成的介电材料退化的风险，这种方式没有上面提到的那些缺点和局限。
这个重要的结果可通过下面的方式获得：在薄膜电容的下电极之下和上电极之上都设置一层吸气材料，即使在低于大气压的压强下，它也能吸收并保留氢，而不引起与氢的化学结合(反应)和/或引起材料的形貌改变。
吸气材料对氢进行的吸收作用，除了能隔绝留在已完成器件中的氢之外，还能保留氢以免它使介电-铁电膜退化，而不引起水的产生和与氢的化学反应。
然而，为了得到这个结果，需要吸气材料的氢平衡压在室温下低于1毫巴，并且保留氢所需的足够的厚度要与集成结构紧密度的严格要求相兼容。
基本上，吸气材料为锆、钒和铁组成的合金，可选地可含有少量锰和稀土元素；或锆与铁、钴、镍至少其中之一组成的合金，可选地可含有至多15％(重量百分比)的稀土元素。
在形成电容的上电极的材料层之上沉积一层吸气材料；并且更优选地，在形成薄膜电容下电极的那层之下也沉积一层吸气材料；可选地，在第一粘合层之上沉积吸气材料，粘合层为插入电容层状结构和支撑层之间的，例如，钛。
在薄膜电容下电极之下的吸气层截获要从衬底扩散的氢——如果它已经在晶片的氢中退火步骤中被衬底吸收了的话。通常，所述下吸气层的厚度(约为50-100nm)可比上吸气层的厚度(约高至200nm)小。
下吸气层可对明显地增大电极层——例如由贵金属或贵金属合金制成——和下层支撑层——通常在FeRAM或DRAM器件中为掺硼和磷(BPSG)的二氧化硅的非晶层——之间的粘合起有效的作用。在许多情形中，可给出必要的粘合，从而避免了在支撑层上插入一层特殊的粘合层。
在铁电性电容上电极之上的吸气层截获氢并将其陷住，这些氢可以扩散通过绝缘、金属化和钝化层，这些层一般都在集成器件的装配工艺随后的步骤——在某些情形中还包括器件的封装步骤(包装)——期间置于铁电性薄膜电容之上。
形成在电容上电极之上的吸气层和可选地形成在电容下电极之下(在之前沉积)的吸气层都可与结构的其它层一起通过适当的掩模和腐蚀步骤来确定。特别地，上吸气层可最后自对准电容界定的周长。
作为选择，吸气层可通过合适的掩模步骤来确定，其周长大于电容耦合区域的周长。
在附图中清楚地确定了本发明。
附图说明
图1为根据本发明的薄膜电容结构的示意性截面。
图2为根据本发明制作的FeRAM存储单元的示意性截面。
图3为根据本发明制作的RAM存储器的示意性截面。
图4示出本发明两种不同材料的室温氢吸收特性作为已吸收气体量的函数，同时示出了在根据已知技术的三种阻挡材料上以及纯金属锆和钛上测得的相应的曲线。
具体实施方式
图1示意性地示出了一个薄膜电容结构的截面，介电层1为由具有高介电常数和铁电特性的氧化物构成，包括上吸气材料层和下吸气材料层，都根据本发明制作。
电容的具有铁电性质的介电层1可由下面这些材料之一制成：上述的PZT、SBT、BST、BLT，或等效物。
形成铁电性电容上电极3和下电极2的材料可以是：铂、铱、铑、钌、银或金；它们的合金或与其它非贵金属的合金；含有至少一种贵金属氧化物或铅的导电性氧化物，贵金属与像钛、钽、锆这样的金属以及这些金属的混合物的混合氧化物；多晶硅和掺硼、磷或砷的多晶硅；以及等效的导电材料。
下吸气层4和上吸气层5由下面这些材料之一制成：锆、钒和铁的合金(可选地可含有少量锰和/或稀土元素)，锆与铁、钴、镍至少其中之一组成的合金(可选地可含有至多15％(重量百分比)的稀土元素)。
特别地，基于锆、钒或铁的合金在吸收和捕陷氢方面格外有效，即使在低于大气压的压强下，像通常的CMOS制造工艺在氢中进行的关键处理步骤期间常会出现的压强。
上述合金的另一特性是能在相对较高的温度下更多地保留氢，而其它类型的金属材料在高温下都会显著地释放所吸收的氢。
制造图1的复合层的一个可能的工艺顺序包括：
-形成电容的绝缘支撑层；
-通过下面的技术之一来沉积吸气材料4：物理沉积技术，例如溅射、激光注入、阴极弧和蒸发；或者化学沉积技术，例如MOCVD或LSMCD，在后两种情形中，从含有(一种或多种)吸气金属的金属有机前置体化合物开始。
-通过溅射沉积下电极2的材料；
-通过溅射或溶胶-凝胶或MOCVD或LSMCD沉积可选地具有铁电特性或高介电常数的介电材料，在后两种情形中，从含有铁电材料金属的金属有机前置体化合物开始。
-通过溅射沉积上电极3的材料；
-通过下面的技术之一来沉积吸气材料5：物理沉积技术，例如溅射、激光注入、阴极弧和蒸发；或者化学沉积技术，例如MOCVD或LSMCD，在后两种情形中，从含有吸气金属的金属有机前置体化合物开始。
铁电性或高介电常数材料的介电层1的厚度通常为大约200nm或小于200nm的量级，而电极材料和吸气材料的两层2-4以及3-5的总厚度通常也小于200nm。吸气材料层4和5的厚度可以是大约150nm。下吸气层4的厚度可比上层5小。
薄膜电容和吸气层的确定可依照普通的掩模和腐蚀技术进行。特别地，下吸气层4可与下电极一起确定，在下电极上需要建立一个接触或互联通路；上吸气层5可与上电极层3以及电容的介电层1通过单独的掩模和腐蚀步骤一起确定。作为选择，沉积在电容的已确定结构上的吸气材料上层5可独自通过掩模和腐蚀步骤来形成，其周长也可大于下层电容结构的周长。
图2为FeRAM存储单元截面的典型表示，其铁电性电容根据本发明制作。
其上形成有铁电性薄膜电容结构的支撑层7通常为MOS晶体管结构的绝缘介电层7，在图中与8作为一个整体来显示，它们做在生长在半导体衬底10上的场氧化层9所确定的有源区内。
支撑层7一般由二氧化硅(例如通过化学沉积从气相中沉积下来的掺硼和磷的玻璃)形成。
在支撑层7之上沉积了下吸气材料4，随后沉积了电极材料层2，它们由第一掩模和腐蚀步骤确定。
然后，沉积介电和铁电膜1的材料，随后沉积上电极层3和上吸气层5。
然后，这样形成的叠层通过进一步的掩模和腐蚀步骤进行确定，从而确定了两层吸气层4和5之间的薄膜电容，吸气层保护电容不受可能的氢向层1的扩散。
当铁电性电容结构的确定完成之后，一般沉积第二绝缘层11，通过它，晶体管的接触的上半部分以及铁电性薄膜电容的互联通路12和13与晶体管分别相连在下吸气层5和下电极层2上。
然后，沉积第一金属化层(金属1)，它随后由掩模和腐蚀来确定。
图2中显示的截面还示出了已进行的第三绝缘层14的沉积。
因为优异的介电特性以及能够形成(沉积成)具有极薄厚度(≤10nm)并且缺陷极少的薄膜的可能性，类似的在氢出现的情况下对退化现象敏感的介电材料一般也用于那些用到它们高介电常数——而不是它们可选的或多或少的铁电特性——的应用中。
这些材料的一个典型应用领域就是用来形成共聚介电薄膜，它将两层多晶硅(多晶)分开从而形成DRAM存储单元的以电荷形式存储信息的电容。
根据最近的技术，DRAM单元可保持传统的“叠层”型构造——薄膜电容形成在半导体衬底上，或“沟槽”型构造——结构形成在半导体衬底预先做好的凹槽中。
图3示出一个现在的DRAM结构，其中电荷的存储电容由通过插入分别确定在多晶3和多晶2中的电极2和3的薄介电膜1的电容耦合来制作。
为了保护这样形成的结构不受可能的出现在存储器件制造工艺一系列后继步骤中的氢扩散的影响，在多晶3确定的上电极层2之上沉积根据本发明的吸气层5，通过完全封装DRAM电容的结构，它保护了不发生电容耦合的薄膜1介电特性可能的退化，俘获并阻挡氢，防止它到达并穿过多晶3的导电电极层2从而防止了氢到达电容耦合的介电层1。
吸气层1的厚度可在20至100nm之间。
在图4中，将本发明中两种用来形成保护层的具体吸气材料对氢的动态吸收特性(曲线1和2)与纯金属的吸收特性(例如锆和钛(曲线3和4))以及前面那些文献中所述的阻挡材料的吸收特性(曲线5、6和7)做了比较。
涉及曲线1的组分包括3％的MM。MM表示所谓的“混合稀土”材料，它是不同组分的稀土材料的混合。
正如易于注意到的，根据本发明截获并阻挡氢的吸气层具有——与已知材料不同的——适合紧密度(更特别地大多数存储器件先进制造工艺所能容许的最大厚度值)的严格要求的动态吸收能力和体吸收能力。

Claims (13)

1.一种集成器件，包括由第一和第二电极层形成的薄膜电容，电极层被由可氢退化的化合物组成的一个介电层分开，该集成结构可选地包括支撑层和电容下电极层之间的粘合金属层，在电容的上电极层之上的保护层和覆盖电容结构的中间介电层，其特征在于它包括一吸气层，吸气层由下列材料组成的组中的材料制成：锆、钒和铁组成的合金，可选地可含有少量锰和/或稀土元素，锆与铁、钴、镍至少其中之一组成的合金，可选地可含有至多达15％重量百分比的稀土元素。
2.根据权利要求1的器件，其特征在于它包括处在所述支撑的上表面上的第二吸气层。
3.根据权利要求1或2的器件，其中电容的所述电极层由属于下列组中的材料制成：铂，铱，铑，钌，银或金，它们的合金，铱、铑、钌和铅的导电性氧化物，铱和/或钌和/或铑的以及Ti、Ta和Zr中的至少另外一种金属的和它们的混合物的非化学计量的混合氧化物，多晶硅和掺硼、磷和砷的多晶硅。
4.根据权利要求2的器件，其中所述第二吸气层也用作所述支撑层和下电极层之间的粘合层。
5.根据权利要求1的器件，其中所述吸气层的厚度不超过200nm。
6.根据权利要求2的器件，其中所述第二吸气层的厚度不超过100nm。
7.一种铁电性存储器件，包括半导体衬底、形成在所述衬底上的MOS晶体管、以及至少一个功能上与MOS晶体管的一个电流端相连的铁电性薄膜电容，该电容形成在MOS晶体管集成结构的至少第一绝缘层之上，该电容由下面几部分形成：第一下电极层、铁电性氧化层和上电极层，其特征在于在铁电性电容的上电极层之上有一吸气材料层，吸气层由下列材料组成的组中的材料制成：锆、钒和铁组成的合金，可选地可含有少量锰和/或稀土元素，锆与铁、钴、镍至少其中之一组成的合金，可选地可含有至多达15％重量百分比的稀土元素。
8.根据权利要求7的器件，其特征在于它包括处在所述第一绝缘层上表面上的第二吸气层。
9.根据权利要求7或8的器件，其中电容的所述电极层由下列材料组成的组中的材料制成：铂，铱，铑，钌，银或金，它们的合金，铱、铑、钌和铅的导电性氧化物，铱和/或钌和/或铑的以及Ti、Ta和Zr中的至少另外一种金属的和它们的混合物的非化学计量的混合氧化物。
10.根据权利要求8的器件，其中所述第二吸气层也用作所述第一绝缘层和下电极层之间的粘合层。
11.根据权利要求7的器件，其中所述吸气层的厚度不超过200nm。
12.根据权利要求8的器件，其中所述第二吸气层的厚度不超过100nm。
13.一种DRAM器件，包括半导体衬底、形成在所述衬底中的MOS晶体管以及用来以电荷形式存储信息的薄膜电容，该电容与所述晶体管相联系，该电容包括由随后两层多晶硅制成的电极，通过一介电膜来耦合，其特征在于至少是在所述多晶硅电极的电容耦合区域之上提供一层吸气层，吸气层由下列材料组成的组中的材料制成：锆、钒和铁组成的合金，可选地可含有少量锰和/或稀土元素，锆与铁、钴、镍至少其中之一组成的合金，可选地可含有至多达15％重量百分比的稀土元素。
CN01813251.0A 2000-07-28 2001-07-25 具有受吸气层保护的氢退化介电层的集成电容器件 Expired - Fee Related CN1193404C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT2000MI001753A IT1318279B1 (it) 2000-07-28 2000-07-28 Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter.
ITMI2000A001753 2000-07-28

Publications (2)

Publication Number Publication Date
CN1444773A true CN1444773A (zh) 2003-09-24
CN1193404C CN1193404C (zh) 2005-03-16

Family

ID=11445610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01813251.0A Expired - Fee Related CN1193404C (zh) 2000-07-28 2001-07-25 具有受吸气层保护的氢退化介电层的集成电容器件

Country Status (9)

Country Link
US (1) US6762446B2 (zh)
EP (1) EP1305822A1 (zh)
JP (1) JP2004505463A (zh)
CN (1) CN1193404C (zh)
AU (1) AU2001277692A1 (zh)
HK (1) HK1057646A1 (zh)
IT (1) IT1318279B1 (zh)
TW (1) TW516215B (zh)
WO (1) WO2002011192A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935506A (zh) * 2015-12-31 2017-07-07 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN111194522A (zh) * 2017-10-17 2020-05-22 三菱电机株式会社 具有经由铁电负电容实现的虚拟电感器的滤波器

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4308485B2 (ja) * 2002-07-08 2009-08-05 パナソニック株式会社 容量素子の製造方法
US6903394B2 (en) * 2002-11-27 2005-06-07 Micron Technology, Inc. CMOS imager with improved color response
US20040163233A1 (en) * 2003-02-26 2004-08-26 Stefan Gernhardt Methods of forming electrical connections within ferroelectric devices
US7045418B2 (en) * 2003-03-12 2006-05-16 Texas Instruments Incorporated Semiconductor device including a dielectric layer having a gettering material located therein and a method of manufacture therefor
US20050037521A1 (en) * 2003-08-15 2005-02-17 Uwe Wellhausen Methods and apparatus for processing semiconductor devices by gas annealing
FR2859202B1 (fr) * 2003-08-29 2005-10-14 Commissariat Energie Atomique Compose piegeur de l'hydrogene, procede de fabrication et utilisations
US7071506B2 (en) * 2003-09-05 2006-07-04 Infineon Technologies Ag Device for inhibiting hydrogen damage in ferroelectric capacitor devices
JP4997757B2 (ja) * 2005-12-20 2012-08-08 富士通株式会社 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
US8093698B2 (en) * 2006-12-05 2012-01-10 Spansion Llc Gettering/stop layer for prevention of reduction of insulating oxide in metal-insulator-metal device
US7592273B2 (en) * 2007-04-19 2009-09-22 Freescale Semiconductor, Inc. Semiconductor device with hydrogen barrier and method therefor
JP5772052B2 (ja) * 2011-02-23 2015-09-02 セイコーエプソン株式会社 焦電型検出器、焦電型検出装置及び電子機器
FR2984003B1 (fr) * 2011-12-12 2014-01-10 Commissariat Energie Atomique Procede et dispositif de reduction du degazage de dechets trities issus de l'industrie nucleaire
KR101380309B1 (ko) * 2012-05-23 2014-04-02 주식회사 동부하이텍 커패시터 및 그 형성 방법
US10038092B1 (en) * 2017-05-24 2018-07-31 Sandisk Technologies Llc Three-level ferroelectric memory cell using band alignment engineering
US11322580B2 (en) * 2019-08-05 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Titanium layer as getter layer for hydrogen in a MIM device
CN114271828B (zh) * 2021-12-22 2023-08-29 香港城市大学成都研究院 一种用于脑机接口的可降解高阵列柔性器件及其制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
EP0605980A3 (en) 1993-01-07 1995-08-02 Ramtron Int Corp Layering process for depositing silicon nitride and silicon oxynitride.
JPH07111318A (ja) * 1993-10-12 1995-04-25 Olympus Optical Co Ltd 強誘電体メモリ
JP2875733B2 (ja) * 1994-02-15 1999-03-31 松下電子工業株式会社 半導体装置の製造方法
US5909043A (en) * 1994-06-02 1999-06-01 Texas Instruments Incorporated Sacrificial oxygen sources to prevent reduction of oxygen containing materials
US5716875A (en) * 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
US5760433A (en) * 1996-05-31 1998-06-02 Hughes Electronics In situ reactive layers for protection of ferroelectric integrated circuits
JP2924814B2 (ja) 1996-09-26 1999-07-26 日本電気株式会社 半導体装置の製造方法
US5990513A (en) * 1996-10-08 1999-11-23 Ramtron International Corporation Yield enhancement technique for integrated circuit processing to reduce effects of undesired dielectric moisture retention and subsequent hydrogen out-diffusion
JP3120745B2 (ja) * 1997-01-07 2000-12-25 双葉電子工業株式会社 電界放出形表示装置の製造方法
JPH118355A (ja) 1997-06-16 1999-01-12 Nec Corp 強誘電体メモリ
JPH1140761A (ja) 1997-07-23 1999-02-12 Fujitsu Ltd 半導体装置及びその製造方法
JPH1187633A (ja) 1997-09-02 1999-03-30 Fujitsu Ltd 半導体装置の製造方法
JP3542704B2 (ja) 1997-10-24 2004-07-14 シャープ株式会社 半導体メモリ素子
JPH11293089A (ja) 1998-04-15 1999-10-26 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び強誘電体メモリー装置
US6130103A (en) * 1998-04-17 2000-10-10 Symetrix Corporation Method for fabricating ferroelectric integrated circuits
US6225156B1 (en) * 1998-04-17 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same
US6165802A (en) 1998-04-17 2000-12-26 Symetrix Corporation Method of fabricating ferroelectric integrated circuit using oxygen to inhibit and repair hydrogen degradation
JP3292699B2 (ja) 1998-07-24 2002-06-17 株式会社東芝 半導体装置及びその製造方法
US6512256B1 (en) * 1998-11-20 2003-01-28 Symetrix Corporation Integrated circuit having self-aligned hydrogen barrier layer and method for fabricating same
US6225656B1 (en) * 1998-12-01 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same
US6066868A (en) * 1999-03-31 2000-05-23 Radiant Technologies, Inc. Ferroelectric based memory devices utilizing hydrogen barriers and getters

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935506A (zh) * 2015-12-31 2017-07-07 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN111194522A (zh) * 2017-10-17 2020-05-22 三菱电机株式会社 具有经由铁电负电容实现的虚拟电感器的滤波器
CN111194522B (zh) * 2017-10-17 2023-08-15 三菱电机株式会社 具有经由铁电负电容实现的虚拟电感器的滤波器

Also Published As

Publication number Publication date
US6762446B2 (en) 2004-07-13
ITMI20001753A0 (it) 2000-07-28
TW516215B (en) 2003-01-01
HK1057646A1 (en) 2004-04-08
US20030136989A1 (en) 2003-07-24
WO2002011192A1 (en) 2002-02-07
AU2001277692A1 (en) 2002-02-13
ITMI20001753A1 (it) 2002-01-28
EP1305822A1 (en) 2003-05-02
JP2004505463A (ja) 2004-02-19
CN1193404C (zh) 2005-03-16
IT1318279B1 (it) 2003-07-28

Similar Documents

Publication Publication Date Title
CN1193404C (zh) 具有受吸气层保护的氢退化介电层的集成电容器件
KR100275726B1 (ko) 강유전체 메모리 장치 및 그 제조 방법
EP2903025B1 (en) Semiconductor device and manufacturing method for same
CN1169193C (zh) 工序被破坏的铁电膜的电压循环恢复
JP5092461B2 (ja) 半導体装置及びその製造方法
KR100504318B1 (ko) 전자재료,그제조방법,유전체커패시터,불휘발성메모리및반도체장치
CN101351880B (zh) 半导体器件及其制造方法
US20020164850A1 (en) Single transistor rare earth manganite ferroelectric nonvolatile memory cell
CN100570861C (zh) 铁电体存储装置及其制造方法
US6326216B1 (en) Process for producing semiconductor integrated circuit device
CN1203534C (zh) 减轻由于金属氧化物陶瓷的移动物质扩散造成的金属氧化物陶瓷退化
KR20030041974A (ko) 단일 트랜지스터 희토류 망가나이트 강유전성 비휘발성메모리 셀
JP4214553B2 (ja) 誘電体キャパシタおよび不揮発性メモリ
CN1184691C (zh) 半导体存储器件
US6649468B2 (en) Method for fabricating a microelectronic component
US7419837B2 (en) Method of manufacturing semiconductor device
JP3641142B2 (ja) 強誘電体メモリ
US6531378B2 (en) Method for processing wafer by applying layer to protect the backside during a tempering step and removing contaminated portions of the layer
US7361949B2 (en) Method of making a haze free, lead rich PZT film
JPH10242408A (ja) 誘電体キャパシタ、不揮発性メモリおよび半導体装置
US7276300B2 (en) Microelectronic structure having a hydrogen barrier layer
JP2003179212A (ja) キャパシタ、メモリ素子およびその製造方法
JP4225300B2 (ja) 半導体装置
US20040152216A1 (en) Method of making a haze free PZT film
JP2002124647A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee