IT9020656A1 - Dispositivo a semiconduttore e suo metodo di fabbricazione - Google Patents

Dispositivo a semiconduttore e suo metodo di fabbricazione Download PDF

Info

Publication number
IT9020656A1
IT9020656A1 IT020656A IT2065690A IT9020656A1 IT 9020656 A1 IT9020656 A1 IT 9020656A1 IT 020656 A IT020656 A IT 020656A IT 2065690 A IT2065690 A IT 2065690A IT 9020656 A1 IT9020656 A1 IT 9020656A1
Authority
IT
Italy
Prior art keywords
layer
nitride
semiconductor device
manufacturing
nitride layer
Prior art date
Application number
IT020656A
Other languages
English (en)
Other versions
IT9020656A0 (it
IT1248860B (it
Inventor
Soohan Choi
Sungtae Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of IT9020656A0 publication Critical patent/IT9020656A0/it
Publication of IT9020656A1 publication Critical patent/IT9020656A1/it
Application granted granted Critical
Publication of IT1248860B publication Critical patent/IT1248860B/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Description

D E S C R I Z I O N E
annessa a domanda di brevetto per INVENZIONE INDUSTRIALE dal titolo;
"DISPOSITIVO A SEMICONDUTTORE E SUO METODO DI FABBRICAZIONE"
R I A S S U N T O
Viene descritto un dispositivo a semiconduttore ed un metodo per la sua fabbricazione, il dispositivo a semiconduttore comprendendo; un primo strato conduttivo, uno strato di ossido formato sul primo strato conduttivo, uno strato di riitruro sotto forma di substrati multipli formato sullo strato di ossido; un altro strato di ossido formato sullo strato di nitruro sotto forma di substrati multipli; ed un secondo strato conduttivo formato sulla struttura ottenuta mediante le fasi che precedono,
Grazie alle caratteristiche uniche dello strato di nitruro a più substrati, vengono migliorate le caratteristiche elettriche del dispositivo a semiconduttore in accordo con la presente invenzione, e lo strato di nitruro a più substrati in accordo con la presente invenzione è largamente applicabile ai dispositivi a semiconduttore,
D E S C R I Z I O N E SFONDO DELL'INVENZIONE
La presente invenzione si riferisce ad un dispositivo a semiconduttore e ad un suo metodo di fabbricazione, e particolarmente ad un dispositivo a semiconduttore e ad un suo metodo di fabbricazione in cui le caratteristiche dello strato dielettrico usato nella formazione del condensatore del dispositivo di memoria possono essere migliorate. In accordo con i recenti progressi delle tecniche di fabbricazione dei semiconduttori e con l'espansione del loro campo di appiicazione, si sono fatti progressi nelloo sviluppo di dispositivi di memoria a grande capacità. Particolarmente, è stato ottenuto un notevole progresso nel miglioramento della densità DRAM (memoria RAM dinamica) sviluppando una cella di memoria consistente in un singolo condensatore ed un singolo transiterà, In accordo con la struttura della cella di memoria che aumenta la densità della DRAM, la cella di condensatore di tipo planare convenzionale viene sviluppata in un condensatore a strati ed un condensatore a solchi ed il condensatore a solchi è stato posto in uso pratico nella DRAM ad 1 M bit, Per quanto riguarda il materiale dello strato dielettrico per il condensatore di tale cella di memoria ad alta densità, lo strato di ossido convenzionale è stato sostituito con un struttura a strato nitruro/ossido con uno strato ossido/nitruro/ossido (strato DNO) del tipo a strati, ciò essendo oggetto di ricerca da angoli diversificati,
Il procedimento per fabbricare lo strato 0N0 viene illustrato nelle figure 1A - 1D, e ciò verrà descritto brevemente qui di seguito.
Dapprima viene formato uno strato di ossido 0X1 dello spessore di 10 - 200 A su un substrato del condensatore; viene formato uno strato di nitruro N dello spessore di 50 - 200 A sullo strato di ossido 0X1, come illustrato in figura 1B, applicando un dispositivo a bassa deposizione di vapore chimico (qui di seguito indicato con "LPCVD"); e lo strato di nitruro N viene sottoposto ad ossidazione ad uno spessore di 10 - 200 A, come illustrato in figura 1C per formare un secondo strato di ossido 0X2, in tal modo formando uno strato dielettrico I per la struttura ossido/nitruro/ossido.
Sul secondo strato di ossido 0X2 summenzionato, viene formato un silicio policristallino dello spessore di 500 - 3000 A per formare un substrato superiore 11, in tal modo completando un condensatore, come illustrato in figura 1D,
In accordo con tale metodo di fabbricazione a strati dielettrici convenzionale, lo strato di nitruro ha una costante dielettrica € maggiore di 1,9 volte rispetto a quella dello strato di ossido semplice, ma presenta svantaggi come difetti di cristallizzazione e perforazioni di trascinamento prodotti nello strato stesso e diffusioni di impurità polarizzate dovute alle caratteristiche di propagazione del dispositivo LPCVD usato nella formazione dello strato.
Di conseguenza, viene aumentata la corrente di dispersione anche sotto tensione di alimentazione, in tal modo diminuendo le caratteristiche elettriche del condensatore,
SOMMARIO DELL'INVENZIONE
Pertanto, un oggetto della presente invenzione è di fornire uno strato dielettrico avente una struttura a più strati mediante il quale possono essere ovviati gli svantaggi convenzionali menzionati in precedenza ,
Un altro oggetto della presente invenzione è di fornire un metodo di fabbricazioene per lo strato dielettrico che sia efficace per la fabbricazione dello strato dielettrico,
Nel reaiizzare i summenzionati oggetti, lo strato dielettrico in accordo con la presente invenzione comprende; uno strato di ossido formato su un primo strato conduttivo; uno strato di nitruro consistente di substrati multipli e formato sullo strato di ossido; ed un secondo strato di ossido formato sullo strato di nitruro a più substrati, tutti detti strati formando una struttura di uno strato ossido/strato di nitruro a più substrati/strato di ossido ,
Il metodo di fabbricazione adatto per fabbricare lo strato dielettrico in accordo con la presente invenzione è caratterizzato dal fatto che, quando viene formato lo strato di nitruro a più substrati sullo strato di ossido formato sul primo strato conduttivo, vengono formati substrati di ossido ultrasottili tra i substrati di nitruro multipli in modo naturale o artificiale, allo scopo di contrastare i difetti dello strato di nitruro, BREVE DESCRIZIONE DEI DISEGNI
I summenzionati oggetti ed altri vantaggi della presente invenzione sarano più evidenti dalla dettagliata descrizione della presente invenzione con riferimento agli allegati disegni in cui;
- le figure 1A - 1D illustrano il procedimento per la fabbricazione dello strato dielettrico convenzionale; e
- le figure 2A - 2D illustrano il procedimento per la fabbricazione dello strato dielettrico in accordo con la presente invenzione,
DESCRIZIONE DETTAGLIATA DELL'INVENZIONE
Come illustrato in figura 2C, lo strato dielettrico I in accordo con la presente invenzione viene realizzato formando uno strato di ossido 0X1 su un primo strato conduttivo 10, un primo strato di nitruro NI, un secondo strato di nitruro N2, e così via, sono formati sullo strato di ossido 0X1 per formare uno strato di nitruro a più substrati MN, ed un secondo strato di ossido 0X2 viene formato sullo strato di nitruro a più strati MN, in tal modo completando una struttura di strato diossiido 0X1/ strato di nitruro a più substrati MN/strato di ossido 0X2,
Il procedimento per fabbricare lo strato dielettrico in accordo con la presente invenzione comprende quattro differenti fasi, ed ognuna di esse verrà descritta separatamente con riferimento alle figure 2A - 2D,
La prima fase consiste nel formare sul primo strato conduttivo 10 lo strato di ossido OX1 e, precisamente, lo strato di ossido OX1 viene formato con uno spessore di 10 - 200 A su uno strato in silicio policristallino o monocristallino, che è il primo strato conduttivo, come illustrato in figura 2A,
La seconda fase è quella in cui lo strato di nitruro a più substrati MN viene formato sulla struttura ottenuta con la prima fase e, precisamente, viene formato uno strato di nitruro dello spessore di SO -200 A sullo strato di ossido 0X1 della prima fase inviando gas con l'uso di un dispositivo LPCVD, in modo che lo strato di nitruro MN consista di substrati multipli formati mediante le sottofasi 2 - 5, come illustrato in figura 2B,
Inoltre, questo strato di nitruro a più substrati MN viene formato in modo che, allo scopo di contrastare i difetti dello strato di nitruro stesso, vengano formati strati di ossido ultrasottili DXT di uno spessore inferiore a 10 Å tra i substrati di nitruro multipli, in un tempo limitato, in modo naturale o artificiale. Vale a dire, applicando un dispositivo LFCVD, un primo substrato di nitruro NI viene formato sullo strato di ossido OX1 formato sul primo strato conduttivo 10, la superficie del primo substrato di nitruro NI viene invecchiata a temperatura ambiente per formare uno strato di ossido ultrasottile OXT avente uno spessore inferiore a 10 A, ed un secondo substrato di nitruro N2 viene formato applicando ancora un dispositivo LFCVD, tale ciclo venendo ripetuto almeno una volta, o più volte ,
La terza fase consiste nel formare il secondo strato di ossido OX2 sulla struttura ottenuta con la seconda fase e, precisamente, il secondo strato di ossido OX2 viene formato con uno spessore di 15 -200 Å sullo strato di nitruro a più substrati MN ottenuto con la fase precedente, come illustrato in figura 2C, in tal modo ottenendo lo strato dielettrico avente la struttura di strato di ossido strato di nitruro a più substrati/strato di ossido, La quarta fase è la fase finale nella quale viene formato uno strato di silicio policristallino come secondo strato conduttivo 11 con uno spessore di 500 3000 Å sullo strato dielettrico I ottenuto con le fasi precedenti, in tal modo completando un condensatore di un dispositivo di memoria a grande capacità.
Nello strato dielettrico fabbricato in accordo con il procedimento di fabbricazione della presente invenzione, lo strato di nitruro, come uno dei componenti, è costituito da substrati multipli e, quando vengono formati i substrati multipli, gli strati di ossido ultrasottili vengono formati tra i substrati multipli invecchiando ognuno dei substrati in un tempo limitato, Ciò può eliminare i difetti che si verificano quando lo strato di nitruro viene formato con un procedimento unico, cioè i difetti come diffusione polarizzata delle impurezze e perforazioni di trascinamento formate nello strato stesso e dovute alle caratteristiche di diffusione del dispositivo LFCVD, in tal modo migliorando le caratteristiche dello strato dielettrico,
Pertanto, se viene usato tale strato dielettrico comprendente lo strato di nitruro a più strati nel condensatore delle celle di memoria, vengono migliorate le caratteristiche elettriche del condensatore al confronto con il condensatore convenzionale ,
Inoltre, la corrente di dispersione viene pure ridotta ad un valore inferiore di 1 in confronto con quello dello strato dielettrico convenzionane e, nel caso in cui si verifichi un cedimento di tensione ad una corrente di dispersione di 1 lo. strato dielettrico della presente invenzione presenta un vantaggio del 10% .
Il procedimento di fabbricazione della presente invenzione può essere applicato non soltanto a condensatori di dispositivi di memoria di tipo planare, a strati e a solchi, ma anche ad un polo di commutazione tra una porta flottante ed una porta di regolazione di una EEPROM (memoria a sola lettura cancellabile elettricamente) atta a cancellare e scrivere elettricamente, Inoltre, lo strato di nitruro a più substrati può essere pure applicato ad altri dispositivi a semiconduttore che usano strati di nitruro,

Claims (1)

  1. R I V E N D I C A Z I O N I 1 , Dispositivo a semiconduttore comprendente un primo strato conduttivo, un secondo strato conduttivo, ed uno o più strati di ossido e uno strato di nitruro disposti tra detti primo e secondo strato conduttivo, caratterizzato dal fatto che detto strato di nitruro consiste di sottostrati multipli , 2, Dispositivo a semiconduttore secondo la rivendicazione 1, caratterizzato dal fatto che detti strati di ossido sono previsti in coppia, e detto strato di nitruro sotto forma di strato di nitruro a più substrati è disposto tra detta coppia di detti strati di ossido. 3, Dispositivo a semiconduttore secondo una qualsiasi delle rivendicazioni 1 e 2, caratterizzato dal fatto che strati di ossido ultrasottili sono disposti tra i substrati multipli di detto strato di nitruro, d, Dispositivo a semiconduttore secondo la rivendicazione 3, caratterizzato dal fatto che detti strati di ossido ultrasottili sono formati con uno spessore inferiore a 10 Å, 5. Dispositivo a semiconduttore secondo la rivendicazione 1, caratterizzato dal fatto che detto strato di nitruro a più substrati è previsto con uno spessore inferiore a 50 - 200Å , 6, Metodo per fabbricare un dispositivo a seniiconduttore caratterizzato dal fatto di comprendere ; una prima fase che consiste nel formare uno strato di ossido su un primo strato conduttivo; una seconda fase che consiste nel formare uno strato di nitruro in substrati multipli su detto strato di ossido ottenuto mediante la prima fase; ed una terza fase che consiste nel formare un secondo strato conduttivo su detto strato di nitruro ottenuto con la seconda fase, 7, Metodo per fabbricare un dispositivo a semiconduttore secondo la rivendicazione 6, caratter izzato dal fatto che detto strato di nitruro della seconda fase viene formato applicando un metodo LPCVD , 8, Metodo per fabbricare un dispositivo a semiconduttore secondo la rivendicazione 6, caratterizzato dal fatto che detto strato di nitruro sotto forma di substrati multipli viene formato in modo che un primo substrato di nitruro venga formato applicando un dispositivo LFCVD, la superficie di detto primo substrato di nitruro viene sottoposta ad ossidazione, ed un secondo substrato di nitruro viene formato su detto primo substrato di nitruro ossidato in superficie applicando ancora un dispositivo LPCVD, tale procedimento essendo ripetuto almeno una volta o più volte, 9. Metodo per fabbricare un dispositivo a semiconduttore secondo la rivendicazione 8, caratterizzato dal fatto che la superficie di detto primo substrato di nitruro viene ossidata invecchiandolo a temperatura ambiente per un predeterminato periodo di tempo, 10, Metodo per fabbricare un dispositivo a semiconduttore secondo la rivendicazione 9, caratterizzato dal fatto che detto tempo predeterminato di invecchiamento viene deciso in modo che si formi uno strato di ossido ultrasottile di uno spessore inferiore a 103 su detto substrato di nitruro, entro il tempo predeterminato. 11. Metodo per fabbricare un dispositivo a semiconduttore secondo la rivendicazione 6, caratterizzato dal fatto che detto strato di nitruro sotto forma di substrati multipli viene previsto di uno spessore inferiore a 50 - 200 Å, 12, Metodo per fabbricare un dispositivo a semiconduttore secondo la rivendicazione 6, caratterizzato dal fatto che detto strato di nitruro sotto forma di substrati multipli è applicabile allo strato dielettrico di un condensatore di tipo planare , 13, Metodo per fabbricare un dispositivo a semiconduttore secondo la rivendicazione 6, caratterizzato dal fatto che detto strato di nitruro sotto forma di substrati multipli è applicabile allo strato dielettrico di un condensatore del tipo a strati, 14, Metodo per fabbricare un dispositivo a semi conduttore secondo la rivendicazione 6, caratterizzato dal fatto che detto strato di nitruro sotto forma di substrati multipli è applicabile allo strato dielettrico di un condensatore del tipo a solchi . 15, Metodo per fabbricare un dispositivo a semiconduttore secondo la rivendicazione 6 , caratterizzato dal fatto che detto strato di nitruro sotto forma di substrati multipli è applicabile ad un polo di commutazione di una EEFROM. 16, Metodo per fabbricare un dispositivo a semiconduttore caratterizzato dal fatto di comprendere; la fase di formare un primo substrato di. nitruro applicando un dispositivo LPCVD ; la fase di sottoporre la superficie di detto primo substrato di nitruro ad ossidazione invecchiandolo a temperatura ambiente per un predeterminato periodo di tempo, e la fase di formare un secondo substrato di nitruro applicando un dispositivo LFCVD, tale procedimento essendo ripetuto almeno una volta o più volte, in tal modo completando uno strato di nitruro sotto forma di substrati multipli.
IT02065690A 1989-11-08 1990-06-15 Dispositivo a semiconduttore e suo metodo di fabbricazione IT1248860B (it)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890016179A KR920006736B1 (ko) 1989-11-08 1989-11-08 반도체장치 및 그 제조방법

Publications (3)

Publication Number Publication Date
IT9020656A0 IT9020656A0 (it) 1990-06-15
IT9020656A1 true IT9020656A1 (it) 1991-12-15
IT1248860B IT1248860B (it) 1995-01-30

Family

ID=19291442

Family Applications (1)

Application Number Title Priority Date Filing Date
IT02065690A IT1248860B (it) 1989-11-08 1990-06-15 Dispositivo a semiconduttore e suo metodo di fabbricazione

Country Status (8)

Country Link
US (1) US5498890A (it)
JP (1) JPH0748550B2 (it)
KR (1) KR920006736B1 (it)
CN (1) CN1039559C (it)
DE (1) DE4006701C2 (it)
FR (1) FR2654259B1 (it)
GB (1) GB2237931B (it)
IT (1) IT1248860B (it)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930007527B1 (ko) * 1990-09-22 1993-08-12 삼성전자 주식회사 스토리지 셀 어레이와 주변회로를 갖는 불휘발성 반도체 메모리 장치의 제조방법 및 그 구조
KR930012120B1 (ko) * 1991-07-03 1993-12-24 삼성전자 주식회사 반도체장치 및 그의 제조방법
JPH05190796A (ja) * 1991-07-30 1993-07-30 Internatl Business Mach Corp <Ibm> ダイナミック・ランダム・アクセス・メモリ・セル用誘電体皮膜およびその形成方法
US5640032A (en) * 1994-09-09 1997-06-17 Nippon Steel Corporation Non-volatile semiconductor memory device with improved rewrite speed
JP3683972B2 (ja) * 1995-03-22 2005-08-17 三菱電機株式会社 半導体装置
JPH098244A (ja) * 1995-06-20 1997-01-10 Yamaha Corp 半導体装置とその製造方法
US6548854B1 (en) * 1997-12-22 2003-04-15 Agere Systems Inc. Compound, high-K, gate and capacitor insulator layer
US6144546A (en) * 1996-12-26 2000-11-07 Kabushiki Kaisha Toshiba Capacitor having electrodes with two-dimensional conductivity
US5818697A (en) 1997-03-21 1998-10-06 International Business Machines Corporation Flexible thin film ball grid array containing solder mask
DE19743495C2 (de) * 1997-10-01 2001-11-22 Daimler Chrysler Ag Isolatorschicht für ein eine aktive Diamantschicht aufweisendes mikroelektronisches Bauteil mit einer durch die Isolatorschicht elektrisch isolierten Metallschicht als Elektrode
DE19743496C2 (de) * 1997-10-01 2001-11-15 Daimler Chrysler Ag Isolatorschicht für ein eine aktive Diamantschicht aufweisendes mikroelektronisches Bauteil
US6063713A (en) 1997-11-10 2000-05-16 Micron Technology, Inc. Methods for forming silicon nitride layers on silicon-comprising substrates
US6066525A (en) * 1998-04-07 2000-05-23 Lsi Logic Corporation Method of forming DRAM capacitor by forming separate dielectric layers in a CMOS process
US6512264B1 (en) * 1999-08-13 2003-01-28 Advanced Micro Devices, Inc. Flash memory having pre-interpoly dielectric treatment layer and method of forming
US6833329B1 (en) * 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
US6686298B1 (en) * 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
US6660657B1 (en) * 2000-08-07 2003-12-09 Micron Technology, Inc. Methods of incorporating nitrogen into silicon-oxide-containing layers
US6562684B1 (en) 2000-08-30 2003-05-13 Micron Technology, Inc. Methods of forming dielectric materials
TW531803B (en) * 2000-08-31 2003-05-11 Agere Syst Guardian Corp Electronic circuit structure with improved dielectric properties
US6548425B2 (en) * 2001-05-10 2003-04-15 Macronix International Co. Ltd. Method for fabricating an ONO layer of an NROM
WO2003005459A1 (fr) * 2001-07-04 2003-01-16 Nichia Corporation Dispositif a semi-conducteurs a base de nitrure
US6878585B2 (en) 2001-08-29 2005-04-12 Micron Technology, Inc. Methods of forming capacitors
US6723599B2 (en) * 2001-12-03 2004-04-20 Micron Technology, Inc. Methods of forming capacitors and methods of forming capacitor dielectric layers
US7872292B2 (en) * 2006-02-21 2011-01-18 United Microelectronics Corp. Capacitance dielectric layer and capacitor
JP2008277530A (ja) * 2007-04-27 2008-11-13 Renesas Technology Corp 不揮発性半導体記憶装置
US11373971B2 (en) * 2020-06-30 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and methods of forming the same
CN115377229A (zh) * 2022-09-16 2022-11-22 武汉敏芯半导体股份有限公司 一种二氧化硅钝化膜及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59138361A (ja) * 1983-01-28 1984-08-08 Hitachi Ltd キヤパシタ
JPS59228752A (ja) * 1983-06-10 1984-12-22 Nippon Denso Co Ltd 半導体装置
JPS61145854A (ja) * 1984-12-20 1986-07-03 Fujitsu Ltd 半導体装置
JPS62222512A (ja) * 1986-03-20 1987-09-30 キヤノン株式会社 誘電体材料
JPS63229742A (ja) * 1987-03-19 1988-09-26 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2633571B2 (ja) * 1987-07-30 1997-07-23 株式会社東芝 紫外線消去型不揮発性半導体装置
JPH088311B2 (ja) * 1988-07-05 1996-01-29 株式会社東芝 紫外線消去型不揮発性半導体記憶装置

Also Published As

Publication number Publication date
FR2654259B1 (fr) 1993-01-08
US5498890A (en) 1996-03-12
IT9020656A0 (it) 1990-06-15
DE4006701C2 (de) 1996-06-05
CN1051637A (zh) 1991-05-22
GB2237931A (en) 1991-05-15
DE4006701A1 (de) 1991-05-16
JPH0748550B2 (ja) 1995-05-24
IT1248860B (it) 1995-01-30
FR2654259A1 (fr) 1991-05-10
GB9004462D0 (en) 1990-04-25
CN1039559C (zh) 1998-08-19
KR920006736B1 (ko) 1992-08-17
KR910010697A (ko) 1991-06-29
GB2237931B (en) 1993-07-14
JPH03159166A (ja) 1991-07-09

Similar Documents

Publication Publication Date Title
IT9020656A1 (it) Dispositivo a semiconduttore e suo metodo di fabbricazione
US6163066A (en) Porous silicon dioxide insulator
US5182232A (en) Metal silicide texturizing technique
US5130885A (en) Dram cell in which a silicon-germanium alloy layer having a rough surface morphology is utilized for a capacitive surface
KR100883741B1 (ko) 게이티드 전계 효과 장치 및 이의 형성 방법
US5595931A (en) Method for fabricating capacitor of a semiconductor device
JPH02219264A (ja) Ｄｒａｍセルおよびその製造方法
CN110061008A (zh) 3d nand闪存及其制备方法
JP3180404B2 (ja) 容量素子の形成方法
CN104425503B (zh) 非易失性半导体存储器件及其制造方法和制造装置
JPH08148584A (ja) 半導体装置とその製造方法
JPH04179265A (ja) 半導体装置の製造方法
JPH02129956A (ja) 半導体メモリ素子の製造方法
JP3004280B2 (ja) 半導体メモリセル
JPS60106163A (ja) 半導体装置の製造方法
JP2004527111A (ja) 電荷蓄積のための電極配置およびその製造法
KR100463245B1 (ko) 메모리소자의 커패시터 제조방법_
KR930008875B1 (ko) 반도체 장치의 제조방법
JPS59110154A (ja) 半導体メモリセル
KR940005444B1 (ko) 반도체장치 및 그 제조방법
JPH0456160A (ja) 半導体装置
CN114242576A (zh) 侧墙的制造方法
KR0140656B1 (ko) 전하저장전극 형성방법
JPH05152539A (ja) Ｄｒａｍの電荷蓄積用キヤパシタ電極の製造方法
JPS62244165A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
0001 Granted
TA Fee payment date (situation as of event date), data collected since 19931001

Effective date: 19970627