JPH088311B2 - 紫外線消去型不揮発性半導体記憶装置 - Google Patents
紫外線消去型不揮発性半導体記憶装置Info
- Publication number
- JPH088311B2 JPH088311B2 JP63167608A JP16760888A JPH088311B2 JP H088311 B2 JPH088311 B2 JP H088311B2 JP 63167608 A JP63167608 A JP 63167608A JP 16760888 A JP16760888 A JP 16760888A JP H088311 B2 JPH088311 B2 JP H088311B2
- Authority
- JP
- Japan
- Prior art keywords
- floating gate
- gate
- film
- insulating film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 239000010408 film Substances 0.000 claims description 117
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 239000002131 composite material Substances 0.000 claims description 3
- 238000003860 storage Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 9
- 230000001590 oxidative effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7885—Hot carrier injection from the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】 [発明の目的] 産業上の利用分野) この発明はフローティングゲート及びコントロールゲ
ートからなる2層ゲート構造を有する紫外線消去型不揮
発性半導体記憶装置に関する。
ートからなる2層ゲート構造を有する紫外線消去型不揮
発性半導体記憶装置に関する。
(従来の技術) フローティングゲート及びコントロールゲートからな
る2層ゲート構造のMOSトランジスタをメモリセスとし
て備えた紫外線消去型不揮発性メモリ(以下、EPROMと
称する)では、メモリセルのフローティングゲートに選
択的に電荷、例えば電子を注入することによってデータ
のプログラムが行なわれ、紫外線の照射によってデータ
の消去が行なわれる。
る2層ゲート構造のMOSトランジスタをメモリセスとし
て備えた紫外線消去型不揮発性メモリ(以下、EPROMと
称する)では、メモリセルのフローティングゲートに選
択的に電荷、例えば電子を注入することによってデータ
のプログラムが行なわれ、紫外線の照射によってデータ
の消去が行なわれる。
このような2層ゲート構造のMOSトランジスタからな
るメモリセルにおけるデータの書き込みは、コントロー
ルゲートとドレイン領域とに高電圧を加え、ソース領域
とドレイン領域との間にチャネル領域のドレイン領域近
傍で電子、正孔対を発生させ、このうち電子をフローテ
ィングゲートに注入することにより行なわれる。データ
の読出しはコントロールゲートとドレイン領域とに読出
し電圧を加えることによって行なわれる。このデータの
読出し時では、予めフローティングゲートに電子が注入
されているメモリセルの場合には閾値電圧が上昇してお
り、コントロールゲートに読出し電圧を加えてもそのメ
モリセルはオンしない。他方、フローティングゲートに
電子が注入されていないメモリセルの場合には閾値電圧
が元の低い状態になっており、コントロールゲートに読
出し電圧を加えるとそのメモリセルはオンする。従っ
て、データ読出し時にはメモリセルに電流が流れるか否
かで記憶データが判定される。さらにデータの消去は紫
外線を照射することにより行なわれる。紫外線が照射さ
れることにより、フローティングゲートに蓄えられてい
た電子がエネルギーを得て、基板やコントロールゲート
に放出されることにより行なわれる。
るメモリセルにおけるデータの書き込みは、コントロー
ルゲートとドレイン領域とに高電圧を加え、ソース領域
とドレイン領域との間にチャネル領域のドレイン領域近
傍で電子、正孔対を発生させ、このうち電子をフローテ
ィングゲートに注入することにより行なわれる。データ
の読出しはコントロールゲートとドレイン領域とに読出
し電圧を加えることによって行なわれる。このデータの
読出し時では、予めフローティングゲートに電子が注入
されているメモリセルの場合には閾値電圧が上昇してお
り、コントロールゲートに読出し電圧を加えてもそのメ
モリセルはオンしない。他方、フローティングゲートに
電子が注入されていないメモリセルの場合には閾値電圧
が元の低い状態になっており、コントロールゲートに読
出し電圧を加えるとそのメモリセルはオンする。従っ
て、データ読出し時にはメモリセルに電流が流れるか否
かで記憶データが判定される。さらにデータの消去は紫
外線を照射することにより行なわれる。紫外線が照射さ
れることにより、フローティングゲートに蓄えられてい
た電子がエネルギーを得て、基板やコントロールゲート
に放出されることにより行なわれる。
このようなEPROMのメモリセルを微細化して高密度化
する際に、フローティングゲートと基板との間に存在す
るゲート絶縁膜は素子寸法のスケーリング・ダウンに伴
って薄膜化する必要が生じている。しかし、通常のMOS
トランジスタにおいてゲート絶縁膜を薄膜化すると、例
えば、1987年のIDEM(International Electron Device
Meeting)のTechnical Digestの第714頁にC.Chan等によ
って、同第718頁にT.Chan等によってそれぞれ報告され
ているように、ドレイン領域のエッジでリーク電流が増
大することが知られている。特にEPROMのメモリセルで
は、フローティングゲートに電子が注入されている場合
にそのポテンシャルが負になることから、上記のような
リーク電流の増大は顕著となる。さらにEPROMのメモリ
セルでは、このリーク電流により発生した正孔がフロー
ティングゲートに注入され、これにより予めフローティ
ングゲートに蓄えられていた電子が中和されたデータが
誤消去されたり、あるいは絶縁膜中に侵入した正孔が電
界を変化させることによりフローティングゲートから電
子が放出され易くなり、データが消去され易くなる等の
問題が発生する。
する際に、フローティングゲートと基板との間に存在す
るゲート絶縁膜は素子寸法のスケーリング・ダウンに伴
って薄膜化する必要が生じている。しかし、通常のMOS
トランジスタにおいてゲート絶縁膜を薄膜化すると、例
えば、1987年のIDEM(International Electron Device
Meeting)のTechnical Digestの第714頁にC.Chan等によ
って、同第718頁にT.Chan等によってそれぞれ報告され
ているように、ドレイン領域のエッジでリーク電流が増
大することが知られている。特にEPROMのメモリセルで
は、フローティングゲートに電子が注入されている場合
にそのポテンシャルが負になることから、上記のような
リーク電流の増大は顕著となる。さらにEPROMのメモリ
セルでは、このリーク電流により発生した正孔がフロー
ティングゲートに注入され、これにより予めフローティ
ングゲートに蓄えられていた電子が中和されたデータが
誤消去されたり、あるいは絶縁膜中に侵入した正孔が電
界を変化させることによりフローティングゲートから電
子が放出され易くなり、データが消去され易くなる等の
問題が発生する。
このような問題を解決するため、従来では第3図の断
面図で示すようなEPROMのメモリセルが考えられてい
る。図において、11はp型のシリコン半導体基板、12は
シリコン酸化膜、13はこのシリコン酸化膜12上に形成さ
れ例えば多結晶シリコンからなるフローティングゲー
ト、14はシリコン酸化膜、15はこのシリコン酸化膜14上
に設けられたシリコン窒化膜、16はこのシリコン窒化膜
15上に設けられたシリコン酸化膜、17はこのシリコン酸
化膜16上に形成され例えば多結晶シリコンからなるコン
トロールゲート、18及び19は上記フローティングゲート
13の両側に位置する基板11内に形成されたn+型拡散領域
からなるソース、ドレイン領域である。また、20は上記
コントロールゲート17の形成後に全体を酸化することに
よって形成される後酸化膜であり、この後酸化膜20の上
記フローティングゲート13の一方端部と上記ソース領域
18との間に存在する一部酸化膜20Aと上記フローティン
グゲート13の他方端部と上記ドレイン領域19との間に存
在する一部酸化膜20Bは、上記シリコン酸化膜12と共に
フローティングゲート13のゲート絶縁膜を構成してい
る。
面図で示すようなEPROMのメモリセルが考えられてい
る。図において、11はp型のシリコン半導体基板、12は
シリコン酸化膜、13はこのシリコン酸化膜12上に形成さ
れ例えば多結晶シリコンからなるフローティングゲー
ト、14はシリコン酸化膜、15はこのシリコン酸化膜14上
に設けられたシリコン窒化膜、16はこのシリコン窒化膜
15上に設けられたシリコン酸化膜、17はこのシリコン酸
化膜16上に形成され例えば多結晶シリコンからなるコン
トロールゲート、18及び19は上記フローティングゲート
13の両側に位置する基板11内に形成されたn+型拡散領域
からなるソース、ドレイン領域である。また、20は上記
コントロールゲート17の形成後に全体を酸化することに
よって形成される後酸化膜であり、この後酸化膜20の上
記フローティングゲート13の一方端部と上記ソース領域
18との間に存在する一部酸化膜20Aと上記フローティン
グゲート13の他方端部と上記ドレイン領域19との間に存
在する一部酸化膜20Bは、上記シリコン酸化膜12と共に
フローティングゲート13のゲート絶縁膜を構成してい
る。
すなわち、このメモリセルではフローティングゲート
13のゲート絶縁膜の端部に後酸化膜20の一部酸化膜20A
及び20Bを使用することにより、ドレイン領域のエッジ
で発生するリーク電流を低減化するようにしたものであ
る。しかも、このメモリセルではフローティングゲート
13とコントロールゲート17との間のゲート絶縁膜とし
て、シリコン酸化膜14,シリコン窒化膜15及びシリコン
酸化膜16からなるいわゆるONO膜を用いることにより、
絶縁耐圧を低下させずにゲート絶縁膜全体の膜厚を薄く
するようにしている。
13のゲート絶縁膜の端部に後酸化膜20の一部酸化膜20A
及び20Bを使用することにより、ドレイン領域のエッジ
で発生するリーク電流を低減化するようにしたものであ
る。しかも、このメモリセルではフローティングゲート
13とコントロールゲート17との間のゲート絶縁膜とし
て、シリコン酸化膜14,シリコン窒化膜15及びシリコン
酸化膜16からなるいわゆるONO膜を用いることにより、
絶縁耐圧を低下させずにゲート絶縁膜全体の膜厚を薄く
するようにしている。
ところで、紫外線の照射によってデータの消去を行な
う際にフローティングゲート13に蓄えられた電子が放出
される経路は、フローティングゲート13からコントロー
ルゲート17に至る経路と、フローティングゲート13から
基板11に至る経路との二通りがあることは前記した通り
である。しかし、この第3図のメモリセルのようにフロ
ーティングゲート13とコントロールゲート17との間のゲ
ート絶縁膜としてシリコン窒化膜を含む複合膜、例えば
ONOの3層膜等を用いると、フローティングゲート13か
らコントロールゲート17に電子が放出されにくくなる。
従って、このメモリセルではフローティングゲート13か
ら基板11に至る経路により電子を放出させなければなら
ない。しかし、紫外線が照射され、励起された電子は実
際には、フローティングゲート13の両端部に存在してい
る膜厚の厚い一部酸化膜20B,20Aを通過してソース領域1
8及びドレイン領域19に放出される。従って、第3図の
従来のメモリセルではデータ消去時にこの厚い一部酸化
膜20A,20Bを電子が通過することによって行なわれるの
で、紫外線照射によるデータの消去スピードが低下する
という欠点がある。
う際にフローティングゲート13に蓄えられた電子が放出
される経路は、フローティングゲート13からコントロー
ルゲート17に至る経路と、フローティングゲート13から
基板11に至る経路との二通りがあることは前記した通り
である。しかし、この第3図のメモリセルのようにフロ
ーティングゲート13とコントロールゲート17との間のゲ
ート絶縁膜としてシリコン窒化膜を含む複合膜、例えば
ONOの3層膜等を用いると、フローティングゲート13か
らコントロールゲート17に電子が放出されにくくなる。
従って、このメモリセルではフローティングゲート13か
ら基板11に至る経路により電子を放出させなければなら
ない。しかし、紫外線が照射され、励起された電子は実
際には、フローティングゲート13の両端部に存在してい
る膜厚の厚い一部酸化膜20B,20Aを通過してソース領域1
8及びドレイン領域19に放出される。従って、第3図の
従来のメモリセルではデータ消去時にこの厚い一部酸化
膜20A,20Bを電子が通過することによって行なわれるの
で、紫外線照射によるデータの消去スピードが低下する
という欠点がある。
(発明が解決しようとする課題) このように従来では素子の微細化のためにゲート絶縁
膜の薄膜化を図り、それに伴ってフローティングゲート
の両端部でリーク電流の発生を防止するためのソース、
ドレイン領域と接する両端部でゲート絶縁膜の一部を厚
くするようにしている。ところが、データの消去時には
電子がこの膜厚が厚くされたゲート絶縁膜の部分を主に
通過するため、データの消去スピードが低下するという
欠点がある。
膜の薄膜化を図り、それに伴ってフローティングゲート
の両端部でリーク電流の発生を防止するためのソース、
ドレイン領域と接する両端部でゲート絶縁膜の一部を厚
くするようにしている。ところが、データの消去時には
電子がこの膜厚が厚くされたゲート絶縁膜の部分を主に
通過するため、データの消去スピードが低下するという
欠点がある。
この発明は上記のような事情を考慮してなされたもの
であり、その目的は、ゲート絶縁膜の薄膜化に伴ってド
レイン近傍で発生する正孔による信頼性の低下を防止す
ることができ、しかもデータの消去スピードの低下を最
小限に抑えることができる紫外線消去型不揮発性半導体
記憶装置を提供することにある。
であり、その目的は、ゲート絶縁膜の薄膜化に伴ってド
レイン近傍で発生する正孔による信頼性の低下を防止す
ることができ、しかもデータの消去スピードの低下を最
小限に抑えることができる紫外線消去型不揮発性半導体
記憶装置を提供することにある。
[発明の構成] (課題を解決するための手段) この発明の紫外線消去型不揮発性半導体記憶装置は、
半導体基板表面のソース領域及びドレイン領域と、前記
基板上に設けられたコントロールゲートと、このコント
ロールゲートと前記半導体基板との間に設けられた電荷
蓄積用のフローティングゲートと、前記コントロールゲ
ートとフローティングゲートとを絶縁する第1絶縁膜
と、前記フローティングゲートと前記ソース,ドレイン
領域間の基板との間に薄い膜厚の領域であって、その領
域のうち前記フローティングゲートの両端部と前記基板
との間の領域が他の領域よりも厚く形成されているリー
ク電流低減用のゲート絶縁膜を有する第2絶縁膜とを具
備し、前記ドレイン領域側の前記リーク電流低減用のゲ
ート絶縁膜は厚く形成され、それに比べて前記ソース領
域側の前記リーク電流低減用のゲート絶縁膜は薄く形成
されていることを特徴とする。
半導体基板表面のソース領域及びドレイン領域と、前記
基板上に設けられたコントロールゲートと、このコント
ロールゲートと前記半導体基板との間に設けられた電荷
蓄積用のフローティングゲートと、前記コントロールゲ
ートとフローティングゲートとを絶縁する第1絶縁膜
と、前記フローティングゲートと前記ソース,ドレイン
領域間の基板との間に薄い膜厚の領域であって、その領
域のうち前記フローティングゲートの両端部と前記基板
との間の領域が他の領域よりも厚く形成されているリー
ク電流低減用のゲート絶縁膜を有する第2絶縁膜とを具
備し、前記ドレイン領域側の前記リーク電流低減用のゲ
ート絶縁膜は厚く形成され、それに比べて前記ソース領
域側の前記リーク電流低減用のゲート絶縁膜は薄く形成
されていることを特徴とする。
(作用) 半導体基板とフローティングゲートとの間に存在して
いる第1の絶縁膜において、ドレイン領域側の端部にお
ける膜厚をソース領域側の端部における膜厚よりも厚く
することによって、ゲート絶縁膜の薄膜化に伴いドレイ
ン近傍で発生する正孔がフローティングゲートに注入さ
れにくくなる。他方、第1の絶縁膜のソース領域側の端
部における膜厚は比較的薄くすることにより、データ消
去時にはソース領域に電子が放出され易くなる。
いる第1の絶縁膜において、ドレイン領域側の端部にお
ける膜厚をソース領域側の端部における膜厚よりも厚く
することによって、ゲート絶縁膜の薄膜化に伴いドレイ
ン近傍で発生する正孔がフローティングゲートに注入さ
れにくくなる。他方、第1の絶縁膜のソース領域側の端
部における膜厚は比較的薄くすることにより、データ消
去時にはソース領域に電子が放出され易くなる。
(実施例) 以下、図面を参照してこの発明の実施例により説明す
る。
る。
第1図はこの発明に係る紫外線消去型不揮発性半導体
記憶装置(EPROM)で使用されるメモリセルの端子構造
を示す断面図である。図において、11はp型シリコン半
導体基板、12はシリコン酸化膜、13はこのシリコン酸化
膜12上に形成され例えば多結晶シリコンからなるフロー
ティングゲート、14はシリコン酸化膜、15はこのシリコ
ン酸化膜14上に設けられたシリコン窒化膜、16はこのシ
リコン窒化膜15上に設けられたシリコン酸化膜、17はこ
のシリコン酸化膜16上に形成され例えば多結晶シリコン
からなるコントロールゲート、18及び19は上記フローテ
ィングゲート13の両側に位置する基板11内に形成された
n+型拡散領域からなるソース、ドレイン領域である。ま
た、20は上記コントロールゲート17の形成後に全体を酸
化することによって形成される後酸化膜であり、この後
酸化膜20の上記フローティングゲート13の一方端部と上
記ソース領域18との間に存在する一部酸化膜20Aと上記
フローティングゲート13の他方端部と上記ドレイン領域
19との間に存在する一部酸化膜20Bは、上記シリコン酸
化膜12と共にフローティングゲート13のゲート絶縁膜を
構成しており、かつフローティングゲート13の一方端部
とソース領域18との間に存在する一部酸化膜20Aの膜厚
(図中のt1)は、フローティングゲート13の他方端部と
ドレイン領域19との間に存在する一部酸化膜20Bの膜厚
(図中のt2)よりも薄くなるように設定されている。
記憶装置(EPROM)で使用されるメモリセルの端子構造
を示す断面図である。図において、11はp型シリコン半
導体基板、12はシリコン酸化膜、13はこのシリコン酸化
膜12上に形成され例えば多結晶シリコンからなるフロー
ティングゲート、14はシリコン酸化膜、15はこのシリコ
ン酸化膜14上に設けられたシリコン窒化膜、16はこのシ
リコン窒化膜15上に設けられたシリコン酸化膜、17はこ
のシリコン酸化膜16上に形成され例えば多結晶シリコン
からなるコントロールゲート、18及び19は上記フローテ
ィングゲート13の両側に位置する基板11内に形成された
n+型拡散領域からなるソース、ドレイン領域である。ま
た、20は上記コントロールゲート17の形成後に全体を酸
化することによって形成される後酸化膜であり、この後
酸化膜20の上記フローティングゲート13の一方端部と上
記ソース領域18との間に存在する一部酸化膜20Aと上記
フローティングゲート13の他方端部と上記ドレイン領域
19との間に存在する一部酸化膜20Bは、上記シリコン酸
化膜12と共にフローティングゲート13のゲート絶縁膜を
構成しており、かつフローティングゲート13の一方端部
とソース領域18との間に存在する一部酸化膜20Aの膜厚
(図中のt1)は、フローティングゲート13の他方端部と
ドレイン領域19との間に存在する一部酸化膜20Bの膜厚
(図中のt2)よりも薄くなるように設定されている。
すなわち、このメモリセルの場合にも第3図に示す従
来のメモリセルと同様に、フローティングゲート13とコ
ントロールゲート17との間のゲート絶縁膜として、シリ
コン酸化膜14,シリコン窒化膜15及びシリコン酸化膜16
からなるいわゆるONO膜を用いることにより、絶縁耐圧
を低下させずにゲート絶縁膜全体の膜厚を薄くするよう
にしている。また、このメモリセルではフローティング
ゲートゲート13のゲート絶縁膜の端部に後酸化膜20の一
部酸化膜20A及び20Bを使用することにより、フローティ
ングゲート13の両端部におけるゲート絶縁膜の膜厚をシ
リコン酸化膜12よりも厚くするものであるが、この実施
例の場合には後酸化膜20の一部酸化膜20Aと20Bと膜厚を
20B側が厚くなるように異ならせるようにしたものであ
る。
来のメモリセルと同様に、フローティングゲート13とコ
ントロールゲート17との間のゲート絶縁膜として、シリ
コン酸化膜14,シリコン窒化膜15及びシリコン酸化膜16
からなるいわゆるONO膜を用いることにより、絶縁耐圧
を低下させずにゲート絶縁膜全体の膜厚を薄くするよう
にしている。また、このメモリセルではフローティング
ゲートゲート13のゲート絶縁膜の端部に後酸化膜20の一
部酸化膜20A及び20Bを使用することにより、フローティ
ングゲート13の両端部におけるゲート絶縁膜の膜厚をシ
リコン酸化膜12よりも厚くするものであるが、この実施
例の場合には後酸化膜20の一部酸化膜20Aと20Bと膜厚を
20B側が厚くなるように異ならせるようにしたものであ
る。
このような構成とすることにより、フローティングゲ
ート13とドレイン領域19との間に存在するゲート絶縁膜
はフローティングゲート13でデータを保持するのに充分
な膜厚にすることができる。このため、ドレイン領域19
の近傍で発生した正孔がフローティングゲート13に注入
され、これによりフローティングゲート13に蓄えられて
いた電子が中和されたり、あるいはフローティングゲー
ト13に到達しなくともゲート絶縁膜中にトラップされ、
その正孔が電界を弱めてフローティングゲートから電子
が放出され易くする、等の問題は全て回避することがで
きる。これによりメモリセルとしての信頼性低下を防止
することができる。
ート13とドレイン領域19との間に存在するゲート絶縁膜
はフローティングゲート13でデータを保持するのに充分
な膜厚にすることができる。このため、ドレイン領域19
の近傍で発生した正孔がフローティングゲート13に注入
され、これによりフローティングゲート13に蓄えられて
いた電子が中和されたり、あるいはフローティングゲー
ト13に到達しなくともゲート絶縁膜中にトラップされ、
その正孔が電界を弱めてフローティングゲートから電子
が放出され易くする、等の問題は全て回避することがで
きる。これによりメモリセルとしての信頼性低下を防止
することができる。
しかも、フローティングゲート13とソース領域18との
間に存在するゲート絶縁膜は、スケーリング・ダウンに
よるシリコン酸化膜12の薄膜化を補うに充分な耐圧を持
たせた上でフローティングゲート13からソース領域18に
対して電子を放出させるのに充分な膜厚にすることがで
きる。このため、データの消去時にはフローティングゲ
ート13からソース領域18に対する電子の放出を効率的に
行なうことができ、データの消去スピードの低下を最少
限に抑えることができる。
間に存在するゲート絶縁膜は、スケーリング・ダウンに
よるシリコン酸化膜12の薄膜化を補うに充分な耐圧を持
たせた上でフローティングゲート13からソース領域18に
対して電子を放出させるのに充分な膜厚にすることがで
きる。このため、データの消去時にはフローティングゲ
ート13からソース領域18に対する電子の放出を効率的に
行なうことができ、データの消去スピードの低下を最少
限に抑えることができる。
次に上記第1図のようなメモリセルを製造する場合の
一方法を第2図の断面図を用いて簡単に説明する。ま
ず、第2図(a)に示すように、基板11上にシリコン酸
化膜12、フローティングゲート13、シリコン酸化膜14、
シリコン窒化膜15、シリコン酸化膜16及びコントロール
ゲート17からなる積層構造を、熱酸化法、化学的気相成
長法と選択エッチング技術その組合わせを用いた周知の
方法で形成する。次に、第2図(b)に示すように全体
を熱酸化することにより後酸化膜20をまず薄く形成す
る。このとき、フローティングゲート13の端部も酸化さ
れ、薄く形成された後酸化膜20による一部酸化膜20Aと2
0Bは均等な厚みをもって形成される。次に、第2図
(c)に示すようにイオン注入法によりソース及びドレ
イン領域18,19を形成した後、上記積層製造のソース領
域18側のほぼ半分を耐酸化性膜21で覆う。その後、第2
図(d)に示すように全体を熱酸化することにより、フ
ローティングゲート13のドレイン領域19側の端部が再度
酸化され、一部酸化膜20Aに比べて20Bはさらに厚く形成
される。その後、耐酸化膜21を剥離する。
一方法を第2図の断面図を用いて簡単に説明する。ま
ず、第2図(a)に示すように、基板11上にシリコン酸
化膜12、フローティングゲート13、シリコン酸化膜14、
シリコン窒化膜15、シリコン酸化膜16及びコントロール
ゲート17からなる積層構造を、熱酸化法、化学的気相成
長法と選択エッチング技術その組合わせを用いた周知の
方法で形成する。次に、第2図(b)に示すように全体
を熱酸化することにより後酸化膜20をまず薄く形成す
る。このとき、フローティングゲート13の端部も酸化さ
れ、薄く形成された後酸化膜20による一部酸化膜20Aと2
0Bは均等な厚みをもって形成される。次に、第2図
(c)に示すようにイオン注入法によりソース及びドレ
イン領域18,19を形成した後、上記積層製造のソース領
域18側のほぼ半分を耐酸化性膜21で覆う。その後、第2
図(d)に示すように全体を熱酸化することにより、フ
ローティングゲート13のドレイン領域19側の端部が再度
酸化され、一部酸化膜20Aに比べて20Bはさらに厚く形成
される。その後、耐酸化膜21を剥離する。
なお、この実施例ではフローティングゲート12とコン
トロールゲート13との間の絶縁膜として、シリコン酸化
膜、シリコン窒化膜及びシリコン酸化膜からなる3層構
造膜を用いる場合について説明したが、これに限定され
るものではなく、シリコン窒化膜とシリコン酸化膜から
なる複合膜であれば、データの消去の際にフローティン
グゲートからコントロールゲートへは電子が放出されに
くく、この発明を適用することによって問題を解決でき
る。また、後酸化膜を形成する方法も上記方法以外に種
々の方法があることは言うまでもない。
トロールゲート13との間の絶縁膜として、シリコン酸化
膜、シリコン窒化膜及びシリコン酸化膜からなる3層構
造膜を用いる場合について説明したが、これに限定され
るものではなく、シリコン窒化膜とシリコン酸化膜から
なる複合膜であれば、データの消去の際にフローティン
グゲートからコントロールゲートへは電子が放出されに
くく、この発明を適用することによって問題を解決でき
る。また、後酸化膜を形成する方法も上記方法以外に種
々の方法があることは言うまでもない。
[発明の効果] 以上説明したようにこの発明によれば、消去特性を劣
化させることなく、ゲート絶縁膜の薄膜化に伴うドレイ
ン近傍で発生する正孔による信頼性低下を防止する紫外
線消去型半導体記憶装置が提供できる。
化させることなく、ゲート絶縁膜の薄膜化に伴うドレイ
ン近傍で発生する正孔による信頼性低下を防止する紫外
線消去型半導体記憶装置が提供できる。
第1図はこの発明に係る紫外線消去型半導体記憶装置の
一部の構造を示す断面図、第2図は第1図の装置の製造
工程を順次示す断面図、第3図は従来の紫外線消去型半
導体記憶装置のメモリセル構造を示す断面図である。 11……P型シリコン半導体基板、12,14,16……シリコン
酸化膜、13……フローティングゲート、15……シリコン
窒化膜、17……コントロールゲート、18……ソース領
域、19……ドレイン領域、20……後酸化膜。
一部の構造を示す断面図、第2図は第1図の装置の製造
工程を順次示す断面図、第3図は従来の紫外線消去型半
導体記憶装置のメモリセル構造を示す断面図である。 11……P型シリコン半導体基板、12,14,16……シリコン
酸化膜、13……フローティングゲート、15……シリコン
窒化膜、17……コントロールゲート、18……ソース領
域、19……ドレイン領域、20……後酸化膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/788 29/792
Claims (2)
- 【請求項1】半導体基板表面のソース領域及びドレイン
領域と、前記基板上に設けられたコントロールゲート
と、このコントロールゲートと前記半導体基板との間に
設けられた電荷蓄積用のフローティングゲートと、前記
コントロールゲートとフローティングゲートとを絶縁す
る第1絶縁膜と、前記フローティングゲートと前記ソー
ス,ドレイン領域間の基板との間の薄い膜厚の領域であ
って、その領域のうち前記フローティングゲートの両端
部と前記基板との間の領域が他の領域よりも厚く形成さ
れているリーク電流低減用のゲート絶縁膜を有する第2
絶縁膜とを具備し、 前記ドレイン領域側の前記リーク電流低減用のゲート絶
縁膜は厚く形成され、それに比べて前記ソース領域側の
前記リーク電流低減用のゲート絶縁膜は薄く形成されて
いることを特徴とする紫外線消去型不揮発性半導体記憶
装置。 - 【請求項2】前記第1の絶縁膜が、シリコン酸化膜とシ
リコン窒化膜の複合膜で構成されている請求項1記載の
紫外線消去型不揮発性半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63167608A JPH088311B2 (ja) | 1988-07-05 | 1988-07-05 | 紫外線消去型不揮発性半導体記憶装置 |
US07/374,788 US5051794A (en) | 1988-07-05 | 1989-07-03 | Non-volatile semiconductor memory device and method for manufacturing the same |
KR1019890009524A KR930000158B1 (ko) | 1988-07-05 | 1989-07-05 | 자외선소거형 불휘발성 반도체기억장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63167608A JPH088311B2 (ja) | 1988-07-05 | 1988-07-05 | 紫外線消去型不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0216774A JPH0216774A (ja) | 1990-01-19 |
JPH088311B2 true JPH088311B2 (ja) | 1996-01-29 |
Family
ID=15852933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63167608A Expired - Lifetime JPH088311B2 (ja) | 1988-07-05 | 1988-07-05 | 紫外線消去型不揮発性半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5051794A (ja) |
JP (1) | JPH088311B2 (ja) |
KR (1) | KR930000158B1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR920006736B1 (ko) * | 1989-11-08 | 1992-08-17 | 삼성전자 주식회사 | 반도체장치 및 그 제조방법 |
JP2679389B2 (ja) * | 1990-10-12 | 1997-11-19 | 日本電気株式会社 | 不揮発性半導体記憶セルのデータ消去方法 |
US5289030A (en) | 1991-03-06 | 1994-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide layer |
US5468987A (en) * | 1991-03-06 | 1995-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
US5314834A (en) * | 1991-08-26 | 1994-05-24 | Motorola, Inc. | Field effect transistor having a gate dielectric with variable thickness |
US6624450B1 (en) | 1992-03-27 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
TW223178B (en) * | 1992-03-27 | 1994-05-01 | Semiconductor Energy Res Co Ltd | Semiconductor device and its production method |
US5262352A (en) * | 1992-08-31 | 1993-11-16 | Motorola, Inc. | Method for forming an interconnection structure for conductive layers |
US5342801A (en) * | 1993-03-08 | 1994-08-30 | National Semiconductor Corporation | Controllable isotropic plasma etching technique for the suppression of stringers in memory cells |
US5444279A (en) * | 1993-08-11 | 1995-08-22 | Micron Semiconductor, Inc. | Floating gate memory device having discontinuous gate oxide thickness over the channel region |
JP2663887B2 (ja) * | 1994-11-29 | 1997-10-15 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
US5986302A (en) * | 1997-02-04 | 1999-11-16 | Denso Corporation | Semiconductor memory device |
KR19990003490A (ko) * | 1997-06-25 | 1999-01-15 | 김영환 | 반도체 소자의 산화막 형성방법 |
US6063713A (en) * | 1997-11-10 | 2000-05-16 | Micron Technology, Inc. | Methods for forming silicon nitride layers on silicon-comprising substrates |
JPH11154711A (ja) | 1997-11-20 | 1999-06-08 | Toshiba Corp | 半導体装置の製造方法 |
US6686298B1 (en) | 2000-06-22 | 2004-02-03 | Micron Technology, Inc. | Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates |
US6833329B1 (en) | 2000-06-22 | 2004-12-21 | Micron Technology, Inc. | Methods of forming oxide regions over semiconductor substrates |
US6660657B1 (en) * | 2000-08-07 | 2003-12-09 | Micron Technology, Inc. | Methods of incorporating nitrogen into silicon-oxide-containing layers |
US6562684B1 (en) | 2000-08-30 | 2003-05-13 | Micron Technology, Inc. | Methods of forming dielectric materials |
US6878585B2 (en) | 2001-08-29 | 2005-04-12 | Micron Technology, Inc. | Methods of forming capacitors |
US6723599B2 (en) | 2001-12-03 | 2004-04-20 | Micron Technology, Inc. | Methods of forming capacitors and methods of forming capacitor dielectric layers |
JP4567396B2 (ja) * | 2004-08-10 | 2010-10-20 | セイコーインスツル株式会社 | 半導体集積回路装置 |
JP2006253311A (ja) * | 2005-03-09 | 2006-09-21 | Toshiba Corp | 半導体装置及びその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50142173A (ja) * | 1974-05-02 | 1975-11-15 | ||
JPS6273774A (ja) * | 1985-09-27 | 1987-04-04 | Toshiba Corp | 半導体記憶装置の製造方法 |
JPS62131582A (ja) * | 1985-11-26 | 1987-06-13 | モトロ−ラ・インコ−ポレ−テツド | 丸いエツジを有する分離した中間層キヤパシタ |
JPS62160770A (ja) * | 1986-01-09 | 1987-07-16 | Toshiba Corp | 絶縁ゲート型電界効果トランジスタおよびその製造方法 |
US4794565A (en) * | 1986-09-15 | 1988-12-27 | The Regents Of The University Of California | Electrically programmable memory device employing source side injection |
US4878101A (en) * | 1986-12-29 | 1989-10-31 | Ning Hsieh | Single transistor cell for electrically-erasable programmable read-only memory and array thereof |
-
1988
- 1988-07-05 JP JP63167608A patent/JPH088311B2/ja not_active Expired - Lifetime
-
1989
- 1989-07-03 US US07/374,788 patent/US5051794A/en not_active Expired - Lifetime
- 1989-07-05 KR KR1019890009524A patent/KR930000158B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5051794A (en) | 1991-09-24 |
KR930000158B1 (ko) | 1993-01-09 |
JPH0216774A (ja) | 1990-01-19 |
KR900002319A (ko) | 1990-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH088311B2 (ja) | 紫外線消去型不揮発性半導体記憶装置 | |
US6200858B1 (en) | Floating gate sidewall structure for the suppression of bird's beak | |
US5045488A (en) | Method of manufacturing a single transistor non-volatile, electrically alterable semiconductor memory device | |
US5153144A (en) | Method of making tunnel EEPROM | |
US5242848A (en) | Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device | |
JP3431367B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2855518B2 (ja) | フラッシュメモリーの構造および製造方法 | |
JPH08316347A (ja) | リセスチャンネル構造を有する半導体素子及びその製造方法 | |
USRE37959E1 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
US6597047B2 (en) | Method for fabricating a nonvolatile semiconductor device | |
JP3238556B2 (ja) | 不揮発性半導体記憶装置 | |
JPH08181233A (ja) | Eeprom及びその製造方法 | |
JP2000114404A (ja) | フラッシュメモリおよびその製造方法 | |
WO1992018980A1 (en) | A single transistor non-volatile electrically alterable semiconductor memory device | |
US5643812A (en) | Method of making EEPROM flash memory cell with erase gate | |
KR0124629B1 (ko) | 불휘발성 반도체 메모리장치의 제조방법 | |
US20020070407A1 (en) | Non-volatile semiconductor device | |
JPH0897304A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US6335549B1 (en) | EEPROM with high channel hot carrier injection efficiency | |
JPH0677492A (ja) | 不揮発性記憶回路を有する半導体装置およびその製造方法 | |
US5252846A (en) | Semiconductor memory device with an improved erroneous write characteristic and erasure characteristic | |
JPH06104451A (ja) | 不揮発性半導体記憶装置 | |
JP2643860B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP3298469B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP3185746B2 (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 13 |