FR2700429A1 - Oscillateur annulaire et circuit de codage de différence de phase d'impulsions. - Google Patents

Oscillateur annulaire et circuit de codage de différence de phase d'impulsions. Download PDF

Info

Publication number
FR2700429A1
FR2700429A1 FR9400206A FR9400206A FR2700429A1 FR 2700429 A1 FR2700429 A1 FR 2700429A1 FR 9400206 A FR9400206 A FR 9400206A FR 9400206 A FR9400206 A FR 9400206A FR 2700429 A1 FR2700429 A1 FR 2700429A1
Authority
FR
France
Prior art keywords
inversion
circuit
signal
circuits
reversing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9400206A
Other languages
English (en)
Other versions
FR2700429B1 (fr
Inventor
Yamauchi Shigenori
Watanabe Takamotooht Yoshinori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Publication of FR2700429A1 publication Critical patent/FR2700429A1/fr
Application granted granted Critical
Publication of FR2700429B1 publication Critical patent/FR2700429B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • G01R25/08—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents by counting of standard pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/03—Logic gate active element oscillator

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Un oscillateur (2) pour la circulation des fronts impulsionnels de deux types comprend un nombre pair de circuits d'inversion (NAND1, INV2-INV31, NAND32) montés dans un anneau. Chacun des circuits est opérationnel pour inverser un signal d'entrée et sortir une inversion du signal d'entrée. L'un des circuits est un premier circuit d'inversion de départ (NAND1) qui commence une opération d'inversion d'un signal d'entrée en réponse à un premier signal de commande appliqué extérieurement. L'un des circuits à l'exception du premier circuit de départ et d'un circuit suivant immédiatement ce premier circuit est un second circuit d'inversion de départ (NAND32) qui commence une opération d'inversion d'un signal d'entrée en réponse à un second signal de commande. Un agencement d'entrée d'un signal de commande sert à entrer le second signal de commande dans le second circuit de départ pendant un intervalle entre un premier moment auquel le premier signal de commande est appliqué au premier circuit d'inversion de départ, et ce premier circuit commence l'opération d'inversion et un second moment auquel un front impulsionnel produit initialement par le commencement de l'opération d'inversion du premier circuit de départ et se propageant tout en étant séquentiellement inversé par les circuits d'inversion entre dans le second circuit d'inversion de départ (NAND32).

Description

1 2700429
La présente invention concerne un oscillateur annulaire comportant une multitude de circuits d'inversion connectés dans un anneau dans lequel circule un front d'impulsion La présente invention concerne aussi un circuit de codage de la différence de phase d'impulsions qui emploie un oscillateur annulaire pour coder la différence de phase entre deux signaux impulsionnels sous forme d'un signal numérique. Le brevet des Etats-Unis d'Amérique no 5 128 624 correspondant à la demande de brevet japonais non examinée, publiée, no 3-22081 décrit un circuit de codage de la différence de phase d'impulsions qui détecte la différence de phase entre deux signaux impulsionnels et code alors la différence détectée en
signal numérique.
Le circuit de codage de ce brevet américain utilise un oscillateur annulaire ayant un nombre impair donné de circuits d'inversion qui sont connectés en un
anneau dans lequel circule un front d'impulsion.
Lorsqu'un premier signal impulsionnel PA est appliqué au circuit de codage, le front de l'impulsion commence à circuler dans l'oscillateur Le circuit comprend des première et seconde sections de détection qui répondent à un second signal impulsionnel PB appliqué au circuit de codage après l'entrée du premier signal impulsionnel PA La première section détecte le nombre de tours du front de l'impulsion, c'est-à-dire le nombre de circulations complètes du front dans l'oscillateur annulaire pendant une période égale à la différence de phase entre les deux signaux PA et PB La seconde section détecte un circuit d'inversion dans l'oscillateur que le front de l'impulsion atteint au moment de l'entrée du signal PB En d'autres termes, la seconde section détecte la position du front de l'impulsion dans l'oscillateur au moment de l'application du signal impulsionnel PB Les première et seconde sections convertissent les paramètres détectés
2 2700429
en signaux numériques correspondants qui sont combinés pour former un signal numérique composite représentatif
de la différence de phase entre les signaux PA et PB.
Un objet de la présente invention est de fournir un oscillateur annulaire perfectionné. Un second objet de la présente invention est de fournir un circuit perfectionné de codage de la différence de phase d'impulsions en utilisant un
oscillateur annulaire.
Un premier aspect de la présente invention fournit un oscillateur annulaire pour faire circuler les fronts d'impulsions de deux types qui comprend un nombre pair de circuits d'inversion connectés en un anneau, dans lequel chacun des circuits d'inversion est opérationnel pour inverser un signal d'entrée et sortir une inversion du signal d'entrée; l'un des circuits d'inversion comprend un premier circuit d'inversion de départ qui commence une opération d'inversion d'un signal d'entrée en réponse à un premier signal de commande appliqué depuis l'extérieur; l'un des circuits d'inversion à l'exception du premier circuit d'inversion de départ et d'un circuit d'inversion suivant immédiatement le premier circuit comprend un second circuit d'inversion de départ qui commence une opération d'inversion d'un signal de sortie en réponse à un second signal de commande; et un moyen d'entrée de signal de commande pour entrer le second signal de commande dans le second circuit d'inversion de départ pendant un intervalle entre un premier moment auquel le premier signal de commande est appliqué au premier circuit d'inversion de départ et le premier circuit d'inversion de départ commence l'opération d'inversion et un second moment auquel un front d'impulsion produit initialement par le commencement de l'opération d'inversion du premier circuit d'inversion de départ et se propageant tout en étant séquentiellement inversé par les circuits d'inversion entre dans le second circuit d'inversion de départ.
3 2700429
Un second aspect de la présente invention fournit un circuit de codage de la différence de phase d'impulsions comprenant un oscillateur annulaire pour faire circuler les fronts d'impulsions de deux types qui comporte un nombre pair de circuits d'inversion connectés en anneau, dans lequel chacun des circuits d'inversion est opérationnel pour inverser un signal d'entrée et sortir une inversion du signal d'entrée; l'un des circuits d'inversion comprend un premier circuit d'inversion de départ qui commence une opération d'inversion d'un signal d'entrée en réponse à un premier signal de commande appliqué depuis l'extérieur; l'un des circuits d'inversion à l'exception du premier circuit d'inversion de départ et d'un circuit d'inversion suivant le premier circuit d'inversion de départ comprend un second circuit d'inversion de départ qui commence une opération d'inversion d'un signal d'entrée en réponse à un second signal de commande; et un moyen d'entrée de signal de commande afin d'appliquer le second signal de commande au second circuit d'inversion de départ pendant un intervalle entre un premier moment auquel le premier signal de commande est appliqué au premier circuit d'inversion de départ et le premier circuit d'inversion de départ commence l'opération d'inversion et un second moment auquel un front d'impulsion produit initialement par le commencement de l'opération d'inversion du premier circuit d'inversion de départ et se propageant tout en étant inversé séquentiellement par les circuits d'inversion entre dans le second circuit d'inversion de départ; un moyen pour appliquer un premier signal d'entrée au premier circuit d'inversion de départ à partir de l'extérieur comme étant le premier signal de commande; des bornes de sortie afin de sortir des signaux de sortie des circuits d'inversion dans l'oscillateur annulaire, respectivement; un moyen de comptage recevant un signal de sortie en provenance d'une borne de sortie donnée desdites bornes de sortie afin de compter le nombre de
4 2700429
fois qu'un front d'impulsion produit initialement par le commencement de l'opération d'inversion du premier circuit d'inversion de départ circule dans l'oscillateur annulaire pendant un intervalle entre le moment du commencement de l'opération d'inversion du premier circuit d'inversion de départ en réponse au premier signal d'entrée et un moment auquel un second signal d'entrée est appliqué, et pour sortir un signal numérique représentatif dudit nombre compté; un moyen de détection de front d'impulsion recevant les signaux de sortie provenant des bornes de sortie afin de détecter celui des circuits d'inversion que le front d'impulsion produit initialement par le commencement de l'opération d'inversion du premier circuit d'inversion de départ atteint lorsque le second signal d'entrée est appliqué; et un codeur pour sortir un certain nombre de circuits d'inversion à partir du premier circuit d'inversion de départ vers le circuit d'inversion détecté par le moyen de détection de front d'impulsion comme signal numérique; un signal numérique final est sorti à titre d'indication d'une différence de phase entre le premier signal d'entrée et le second signal d'entrée, et le signal numérique final a des bits de poids fort constitués du signal numérique provenant du moyen de comptage et des bits de poids faible constitués du
signal numérique provenant du codeur.
Un troisième aspect de la présente invention concerne un oscillateur annulaire comprenant un nombre pair de circuits d'inversion connectés dans un premier anneau, o chacun des circuits d'inversion est opérationnel pour inverser un signal d'entrée et sortir une inversion du signal d'entrée; l'un des circuits d'inversion comprend un premier circuit d'inversion de départ qui commence une opération d'inversion d'un signal d'entrée en réponse à l'application d'un premier signal de commande provenant de l'extérieur; l'un des circuits d'inversion à l'exception du premier circuit d'inversion de départ comprend un second circuit
2700429
d'inversion de départ qui commence une opération d'inversion d'un signal d'entrée en réponse à un second signal de commande; et un nombre impair de circuits d'inversion comprenant le second circuit d'inversion de départ et connecté dans un second anneau, o un signal de sortie de l'un des circuits d'inversion dans le second anneau est utilisé comme le second signal de commande. Un cinquième aspect de la présente invention concerne un oscillateur annulaire comportant un nombre pair de circuits d'inversion connectés dans un anneau, o chacun des circuits d'inversion est opérationnel pour inverser un signal d'entrée et sortir une inversion du signal d'entrée; le premier des circuits d'inversion comprend un premier circuit d'inversion de départ qui commence une opération d'inversion d'un signal d'entrée en réponse à l'application d'un premier signal de commande provenant de l'extérieur; un second des circuits d'inversion comprend un second circuit d'inversion de départ qui commence une opération d'inversion d'un signal d'entrée en réponse à un signal de sortie d'un troisième des circuits d'inversion qui précède le second circuit d'inversion de départ suivant
un nombre pair de circuits d'inversion.
Un sixième aspect de la présente invention fournit un oscillateur comportant un nombre pair prédéterminé de circuits d'inversion connectés dans une boucle et chacun étant capable de sortir un signal de sortie ayant une relation d'inversion prédéterminée avec un signal d'entrée qui lui est appliqué; un moyen pour rompre sélectivement et permettre la relation d'inversion prédéterminée entre le signal d'entrée au
premier des circuits d'inversion et de sortie de celui-
ci en réponse à un signal appliqué de l'extérieur; et un moyen pour rompre sélectivement et permettre la relation d'inversion prédéterminée entre le signal d'entrée au second des circuits d'inversion et de sortie de celui-ci
6 2700429
en réponse au signal de sortie de l'un des circuits
d'inversion à l'exception du second dans la boucle.
La présente invention sera bien comprise
lors de la description suivante faite en liaison avec
les dessins ci-joints, dans lesquels: La figure 1 est un schéma d'un oscillateur annulaire selon un premier mode de réalisation
spécifique de la présente invention.
La figure 2 est un diagramme dans le domaine du temps de divers signaux dans l'oscillateur annulaire
de la figure 1.
La figure 3 est un schéma sous forme de blocs d'un circuit de codage de différence de phase d'impulsions selon un huitième mode de réalisation
spécifique de la présente invention.
La figure 4 est un schéma sous forme de blocs d'un sélecteur d'impulsions dans le circuit de
codage de la figure 3.
La figure 5 est un diagramme dans le domaine du temps de divers signaux dans le circuit de codage de
la figure 3.
La figure 6 est un schéma sous forme de blocs d'un circuit de codage selon un neuvième mode de
réalisation spécifique de la présente invention.
La figure 7 est un schéma d'un oscillateur annulaire selon un septième mode de réalisation
spécifique de la présente invention.
La figure 8 est un schéma d'un inverseur
dans l'oscillateur de la figure 1.
Selon un premier mode de réalisation de base de la présente invention, un oscillateur annulaire pour la circulation des fronts des impulsions de deux types comprend un nombre pair de circuits d'inversion connectés en formant un anneau Chacun des circuits d'inversion est opérationnel pour inverser un signal
d'entrée et sortir une inversion du signal d'entrée.
L'un des circuits d'inversion est un premier circuit d'inversion de départ qui commence une opération d'inversion d'un signal d'entrée en réponse à un premier signal de commande appliqué depuis l'extérieur L'un des circuits d'inversion à l'exception du premier circuit d'inversion de départ et du circuit d'inversion suivant immédiatement le premier circuit d'inversion de départ est un second circuit d'inversion de départ qui commence une opération d'inversion d'un signal d'entrée en réponse à un second signal de commande Un agencement pour entrer un signal de commande sert à entrer le second signal de commande dans le second circuit d'inversion de départ pendant un intervalle entre un premier moment auquel le premier signal de commande est appliqué au premier circuit d'inversion de départ et le premier circuit d'inversion de départ commence l'opération d'inversion et un second moment auquel un front d'impulsion produit initialement par le commencement de l'opération d'inversion du premier circuit d'inversion de départ et se propageant tout en étant inversé séquentiellement par le circuit d'inversion entre dans le second circuit d'inversion de départ. Dans les conditions initiales o l'opération d'inversion des premier et second circuits d'inversion de départ est amenée à être suspendue par les premier et second signaux de commande, ces premier et second circuits d'inversion sortent des signaux ayant des niveaux égaux à ceux des signaux de sortie des circuits
d'inversion immédiatement précédents, respectivement.
Par conséquent, dans les conditions initiales, un signal d'entrée appliqué à chacun des circuits d'inversion à l'exception des premier et second circuits d'inversion de départ et un signal de sortie de chacun d'eux sont différents l'un de l'autre en matière de niveau de sorte que l'oscillateur annulaire tombe dans un état stable (état non oscillant) On remarquera que le nombre total des circuits d'inversion à l'exception des premier et
second circuits d'inversion de départ est pair.
Lorsque le premier signal de commande est appliqué au premier circuit d'inversion de départ à partir de l'extérieur, ce premier circuit d'inversion de départ commence l'opération d'inversion d'un signal de sortie et simultanément les conditions initiales sont terminées Lors d'une période ultérieure, si le signal d'entrée change pour passer d'un niveau bas à un niveau haut, le signal de sortie du premier circuit d'inversion de départ change pour passer d'un niveau haut à un niveau bas De plus, le signal de sortie du circuit d'inversion suivant passe d'un niveau bas à un niveau haut, et le signal de sortie du second circuit d'inversion suivant passe d'un niveau haut à un niveau bas Les signaux de sortie des circuits d'inversion sont changés séquentiellement d'une façon telle qu'un front d'impulsion se propage et circule dans l'oscillateur annulaire tout en traversant séquentiellement les
circuits d'inversion.
L'agencement d'entrée du signal de commande applique le second signal de commande au second circuit d'inversion de départ de manière à commencer l'opération d'inversion du second circuit d'inversion de départ pendant l'intervalle s'écoulant entre le premier moment auquel le premier signal de commande est appliqué au premier circuit d'inversion de départ et le premier circuit d'inversion de départ commence l'opération d'inversion et le second moment auquel un front d'impulsion (désigné par front de l'impulsion principale) produit initialement par le commencement de l'opération d'inversion du premier circuit d'inversion de départ et se propageant tout en étant séquentiellement inversé par les circuits d'inversion
entre dans le second circuit d'inversion de départ.
Au moment du commencement de l'opération d'inversion du second circuit d'inversion de départ, le front de l'impulsion principale n'a pas encore atteint le second circuit d'inversion de départ de sorte qu'un signal d'entrée dans le second circuit d'inversion de
9 2700429
départ et un signal sortant de ce circuit restent aux
niveaux d' origine.
Lorsque le second circuit d'inversion de départ commence à fonctionner, un front d'une impulsion de remise à zéro est produit Alors, ce front et également le front de l'impulsion principale circulent
dans l'oscillateur annulaire.
Dans une combinaison simple en anneau d'un nombre pair de circuits d'inversion, il est généralement difficile pour un front d'impulsion d'y circuler car des conditions stables (conditions de non- oscillation) ont tendance à se produire o des signaux appliqués à chaque circuit d'inversion et sortis de chaque circuit
d'inversion ont des niveaux différents, respectivement.
D'autre part, l'oscillateur annulaire de ce mode de réalisation ne peut entrer dans des conditions stables (conditions de non-oscillation>) Plus spécialement, dans l'oscillateur annulaire, le front de l'impulsion principale et le front de l'impulsion de remise à zéro
circulent tout en étant espacés en matière de position.
Le signal de sortie du premier circuit d'inversion de signal de départ est changé par le front de l'impulsion de remise à zéro avant que le front de l'impulsion principale produit par le premier circuit d'inversion de départ revienne à ce circuit De plus, le signal de sortie du second circuit d'inversion de départ est changé par le front de l'impulsion principale avant que le front de l'impulsion de remise à zéro produit par le second circuit d'inversion de départ revienne à ce circuit Ces processus empêchent que l'oscillateur annulaire ne tombe dans des conditions stables (conditions de non oscillation) Par conséquent, le front de l'impulsion principale et le front de
l'impulsion de remise à zéro continuent à circuler.
Bien que l'oscillateur annulaire ait la combinaison en anneau d'un nombre pair des circuits d'inversion, il est par conséquent empêché de tomber
dans des conditions stables (conditions de non-
2700429
oscillation) et le front de l'impulsion principale et le front de l'impulsion de remise à zéro continuent à circuler dedans Ainsi, le signal de sortie d'un circuit d'inversion donné parmi les circuits d'inversion peut être utilisé comme signal d'horloge précise ayant une période égale au nombre pair des retards de
fonctionnement de chaque circuit d'inversion.
On décrira maintenant un second mode de
realisation de base.
Un oscillateur annulaire d'un second mode de réalisation de base de la présente invention est semblable à l'oscillateur du premier mode de réalisation
de base à l'exception des points suivants.
Dans l'oscillateur annulaire du second mode de réalisation de base, l'agencement pour entrer le signal de commande comporte une section pour l'entrée d' un signal de sortie d'un circuit d'inversion donné, qui précède le second circuit d'inversion de départ vu d'un coté du premier circuit d'inversion de départ suivant des étages correspondant à un nombre pair des circuits d'inversion égal ou inférieur à la moitié du nombre total des circuits d'inversion, dans le second circuit d'inversion de départ à titre du second signal
de commande.
De plus, le second circuit d'inversion de départ comporte une première section pour, dans les cas ou le niveau du second signal de commande et le niveau d' un signal d'entrée provenant d'un circuit d'inversion précédant immédiatement le second circuit d'inversion de départ sont égaux, inverser le niveau du signal et sortir une inversion du niveau du signal, et une seconde section pour, dans les cas o le niveau du second signal de commande et le niveau du signal d'entrée provenant du circuit d'inversion précédant immédiatement le second circuit d'inversion de départ sont différents, inverser l'un des deux niveaux de signal et sortir une inversion de l'un des deux niveaux de signal avec une priorité qui est égale au niveau du second signal de commande entré à il 2700429 partir du circuit d'inversion donné lorsque le premier circuit d'inversion de départ ne commence pas
l 'opération d' inversion.
Dans les conditions initiales o l'opération d'inversion du premier circuit d'inversion de départ est amené à être suspendue par le premier signal de commande, ce premier circuit d'inversion de départ sort un signal ayant un niveau égal à celui du signal de sortie du circuit d'inversion le précédant immédiatement Dans les conditions initiales, le signal d'entrée appliqué au second circuit d'inversion de départ à partir du circuit d'inversion le précédant immédiatement est différent en matière de niveau du second signal de commande ou du signal d'entrée appliqué au second circuit d'inversion de départ à partir du circuit d'inversion donné La différence de niveau est due au fait que le circuit d'inversion donné précède le second circuit d'inversion de départ vu à partir du côté du premier circuit d'inversion de départ suivant des étages correspondant au nombre pair des circuits d'inversion égal ou inférieur à la moitié du nombre total des circuits d'inversion, et ainsi un nombre impair de circuits d'inversion sont connectés entre le circuit d'inversion donné et le second circuit
d'inversion de départ.
Dans les conditions initiales, le second circuit d'inversion de départ inverse le niveau (désigné par niveau antérieur du signal) du second signal de commande appliqué à partir du circuit d'inversion donné et sort une inversion du niveau du signal Par conséquent, le second circuit d'inversion de départ sort un signal ayant un niveau égal au niveau (désigné par niveau non antérieur) du signal d'entrée provenant du circuit d'inversion immédiatement précédent, et l'oscillateur annulaire est dans un état stable ou état
non oscillant.
Lorsque le premier signal de commande est entré dans le premier circuit d'inversion de départ à
12 2700429
partir de l'extérieur, ce premier circuit d'inversion de départ commence l'opération d'inversion d'un signal de sortie et les conditions initiales sont simultanément terminées A ce moment là, le front d'une impulsion principale est produit Lors d'une période ultérieure, le front de l'impulsion principale se propage et circule dans l'oscillateur annulaire comme dans le premier mode
de réalisation de base.
Lorsque le front de l'impulsion principale atteint le circuit d'inversion donné, le niveau du second signal de commande passe au niveau non antérieur égal au niveau du signal de sortie du circuit d'inversion que précède immédiatement le second signal d'inversion de départ Par conséquent, le second circuit d'inversion de départ commence l'opération d'inversion et son signal de sortie change de niveau, de sorte qu'un front d'une impulsion de remise à zéro est produit comme dans le premier mode de réalisation de base Alors, le front de l'impulsion de remise à zéro et aussi le front de l'impulsion principale circulent dans l'oscillateur annulaire. Le front de l'impulsion principale se propage depuis le circuit d'inversion donné jusqu'au second circuit d'inversion de départ Pendant cette propagation, le front de l'impulsion principale traverse un nombre impair de circuits d'inversion suivant une route normale entre le circuit d'inversion donné et le second circuit d'inversion de départ tout en étant séquentiellement ainsi inversé Comme le second signal de commande se trouve dans le niveau non antérieur lorsque le front de l'impulsion principale atteint le second circuit d'inversion de départ, ce front traverse le second circuit d'inversion de départ et les circuits d'inversion ultérieurs tout en se trouvant ainsi séquentiellement inversé De cette façon, le front de l'impulsion principale continue à se propager et à
circuler dans l'oscillateur annulaire.
13 2700429
Comme on l'a décrit précédemment, le second signal de commande reste à un niveau non antérieur lorsque le front de l'impulsion principale atteint le second circuit d'inversion de départ, via la route normale Ce fait est dû à la raison suivante Le nombre impair des circuits d'inversion entre le circuit d'inversion donné et le second circuit d'inversion de départ est égal ou inférieur à la moitié du nombre des circuits d'inversion constituant l'oscillateur annulaire Par conséquent, le front de l'impulsion principale se propage jusqu'au second circuit d'inversion de départ à partir du circuit d'inversion donné via la route normale avant que le front de l'impulsion de remise à zéro concernée partant du second circuit d'inversion de signal atteigne le circuit
d'inversion donné.
Le signal d'entrée appliqué au second circuit d'inversion de départ à partir du circuit d'inversion immédiatement précédent est modifié pour passer du niveau non antérieur au niveau antérieur par
le front de l'impulsion principale.
Le front de l'impulsion de remise à zéro produit par le second circuit d'inversion de départ atteint le circuit d'inversion donné via des circuits d'inversion comprenant le premier circuit d'inversion de départ qui sont différents du nombre impair des circuits d'inversion entre le circuit d'inversion donné et le second circuit d'inversion de départ Le front de l'impulsion de remise à zéro qui atteint le circuit d'inversion donné modifie le second signal de commande pour le faire passer du niveau non antérieur au niveau antérieur A ce moment là, étant donné que le signal d'entrée appliqué au second circuit d'inversion de départ à partir du circuit d'inversion immédiatement précédant a déjà été changé pour passer au niveau antérieur par le front de l'impulsion principale, le signal de sortie du second circuit d'inversion de départ ne change pas en réponse au changement du second signal
14 2700429
de commande De plus, le front de l'impulsion de remise à zéro se propage à partir du circuit d'inversion donné jusqu'au second circuit d'inversion de départ via la
route normale.
Lorsque le front de l'impulsion de remise à zéro atteint le circuit d'inversion précédant immédiatement le second circuit d'inversion de départ via la route normale, le signal d'entrée qui est appliqué au second circuit d'inversion de départ à partir du circuit d'inversion le précédant immédiatement change pour passer du niveau antérieur au niveau non antérieur En même temps, le front de l'impulsion principale atteint le circuit d'inversion donné de sorte que le second signal de commande change aussi pour
passer du niveau antérieur au niveau non antérieur.
Le front de l'impulsion de remise à zéro et le front de l'impulsion principale entrent simultanément dans le second circuit d'inversion de départ pour la raison suivante Comme on l'a décrit précédemment, le front de l'impulsion principale commence à partir du premier circuit d'inversion de départ et circule une fois dans l'oscillateur annulaire via la route normale, et atteint alors le circuit d'inversion donné à partir du premier circuit d'inversion de départ D'autre part, le front de l'impulsion de remise à zéro est produit par le second circuit d'inversion de départ en réponse au front de l'impulsion principale (désigné par front de l'impulsion d'origine) qui atteint le circuit d'inversion donné pour la première fois après le commencement à partir du premier circuit d'inversion de départ Alors, le front de l'impulsion de remise à zéro circule une fois dans l'oscillateur annulaire via la route normale avant d'atteindre le second circuit d'inversion de départ Au cours de ces processus, le nombre total des circuits d'inversion que traverse le front de l'impulsion principale est égal au nombre total des circuits d'inversion traversés par le front de
2700429
l'impulsion d'origine et le front de l'impulsion de
remise à zéro.
Lorsque le signal d'entrée appliqué au second circuit d'inversion de départ à partir du circuit d'inversion immédiatement précédant ainsi que le second signal de commande prennent les niveaux non antérieurs, le signal de sortie du second circuit d'inversion de départ change de niveau Ce processus est semblable au processus mentionné précédemment dans lequelle signal de sortie du second circuit d'inversion de départ change
de niveau sous l'effet du second signal de commande.
Ainsi, un front d'une impulsion de remise à zéro est reproduit en réponse au front de l'impulsion principale, et le front de l'impulsion de remise à zéro régénéré se propage à partir du second circuit d'inversion de départ vers le premier circuit d'inversion de départ D'autre part, le front de l'impulsion principale se propage à partir du circuit d'inversion donné vers le second circuit d'inversion de départ suivant la route normale De cette façon, le front de l'impulsion principale et le front de l'impulsion de remise à zéro se propagent et circulent
dans l'oscillateur annulaire.
Au cours d'une période ultérieure, les processus mentionnés ci- dessus sont réitérés Ainsi, le front d'une impulsion de remise à zéro est produit périodiquement suivant une période correspondant à une révolution complète ou circulation du front de l'impulsion principale dans l'oscillateur annulaire via
la route normale.
Comme le second signal de commande est entré dans le second circuit d'inversion de départ au cours de l'intervalle séparant le commencement de l'opération d'inversion du premier circuit d'inversion de départ et le moment de l'entrée du front de l'impulsion principale dans le second circuit d'inversion de départ, l'oscillation de l'oscillateur annulaire peut être commencée avec fiabilité en appliquant le premier signal
16 2700429
de commande au premier circuit d'inversion de départ
sans fournir un circuit additionnel.
On décrira maintenant un troisième mode de
réalisation de base de l'invention.
L'oscillateur annulaire du troisième mode de réalisation de base de la présente invention est semblable à l'oscillateur annulaire du premier mode de
réalisation de base à l'exception des points suivants.
Le temps de réponse est maintenant défini comme égal à un intervalle entre le moment d'une inversion d'un signal d'entrée appliqué à chaque circuit d'inversion et le moment de l'inversion d'un signal de sortie provenant du circuit d'inversion Dans l'oscillateur annulaire du troisième mode de réalisation de base, le temps de réponse concernant le f ront de la première impulsion (front de l'impulsion principale) est plus long que le temps de réponse relatif au front de la seconde impulsion (front de l'impulsion de remise à zéro> inversée pour prendre un niveau opposé à celui du front de la première impulsion Par conséquent, le front de l'impulsion de remise à zéro entre dans le second circuit d'inversion de départ à partir du circuit d'inversion immédiatement précédant avant que le front de l'impulsion principale entre dans le second circuit d'inversion de départ à partir du circuit d'inversion donné comme étant le second signal de commande Ainsi, le front d'une impulsion de remise à zéro s'évanouit avant que le front d'une impulsion de remise à zéro suivante soit produit en réponse au front de l'impulsion
principale.
Dans le cas supposé o le front de l'impulsion principale atteint le second circuit d'inversion de départ immédiatement avant que le front de l'impulsion de remise à zéro atteigne le second circuit d'inversion de départ, le signal de sortie du second circuit d'inversion de départ change en réponse au front de l'impulsion de remise à zéro de sorte que ce front ne disparaît pas et traverse le second circuit
17 2700429
d'inversion de départ Dans l'hypothèse de ce cas, il y a un risque que le front de l'impulsion principale rattrape le front de l'impulsion de remise à zéro et que
finalement des conditions stables (conditions de non-
oscillation) aient lieu Ainsi, la production réitérée et l'évanouissement du front de l'impulsion de remise à zéro empêchent que l'oscillateur annulaire ne tombe dans des conditions stables (conditions de non-oscillation), et la variation des temps de réponse du circuit
d'inversion est compensée.
On décrira maintenant un quatrième mode de
réalisation de base de l'invention.
Selon ce quatrième mode de réalisation, un circuit de codage de différence de phase d'impulsions comprend l'oscillateur annulaire du premier mode de réalisation de base Ce circuit de codage comprend aussi un dispositif d'entrée pour appliquer un premier signal d'entrée au premier circuit d'inversion de départ à partir de l'extérieur comme étant le premier signal de commande, et des bornes de sortie afin de sortir des signaux de sortie des circuits d'inversion de
l' oscillateur annulaire, respectivement.
Dans le circuit de codage de la différence de phase d'impulsions, un dispositif de comptage recevant un signal de sortie provenant d'une borne de sortie donnée parmi les bornes de sortie sert à compter le nombre de fois (tours) que le front d'une impulsion produit initialement par le commencement de l'opération d'inversion du premier circuit d'inversion de départ circule dans l'oscillateur annulaire pendant un intervalle entre le moment du commencement de l'opération d'inversion du premier circuit d'inversion de départ en réponse au premier signal d'entrée et le moment auquel un second signal d'entrée est appliqué Le dispositif de comptage sort un signal numérique
représentant le nombre des comptages.
De plus, un dispositif de détection de front d'impulsion recevant les signaux sortant des bornes de
18 2700429
sortie sert à détecter celui des circuits d'inversion qu'atteint le front d'impulsion produit initialement par le commencement de l'opération d'inversion du premier circuit d'inversion de départ lorsque le second signal d'entrée est appliqué En outre, un codeur sort un nombre de circuits d'inversion entre le premier circuit d'inversion de départ et le circuit d'inversion détecté par le dispositif de détection de front d'impulsion
comme signal numérique.
Un signal numérique final est sorti comme indication d'une différence de phase entre le premier signal d'entrée et le second signal d'entrée, et le signal numérique final a des bits de poids fort constitués du signal numérique provenant du dispositif de comptage et des bits de poids faible constitué du
signal numérique provenant du codeur.
On suppose maintenant que 32 circuits d'inversion constituent l'oscillateur annulaire On suppose aussi que le front de l'impulsion principale circule trois fois dans l'oscillateur pendant l'intervalle entre l'application du premier signal d'entrée et l'application du second signal d'entrée, et que le front de l'impulsion principale atteint le 26 ème circuit d'inversion compté à partir du premier circuit
d'inversion de départ à la fin de chaque intervalle.
Dans ce cas, le signal numérique de sortie du dispositif de comptage est " 11 " alors que le signal numérique de sortie du codeur est " 11001 " Ainsi, le signal numérique final représentant la différence de phase entre le premier signal d'entrée et le second signal d'entrée est " 1111001 " résultant de la combinaison des signaux de sortie du dispositif de comptage et du codeur comme les bits de poids fort et les bits de poids faible respectivement. Dans le circuit de codage de la différence de phase des impulsions de ce mode de réalisation, le signal numérique de sortie du dispositif de comptage est utilisé directement comme les bits de poids fort du signal numérique final représentant la différence de phase entre le premier signal d'entrée et le second signal d'entrée Ainsi, il est inutile de fournir un dispositif opérationnel tel qu'un soustracteur pour traiter le signal numérique de sortie du dispositif de comptage afin de produire une partie d'un signal de différence de phase final Comme le circuit de codage de la différence de phase des impulsions a une conception simple, il peut avoir de petites dimensions Dans le circuit de codage de la différence de phase des impulsions, la sortie de la différence de phase détectée peut être obtenue dans un laps de temps court, et une vitesse de détection élevée peut être atteinte En outre, le circuit de codage de la différence de phase des impulsions présente une résolution élevée dans la
détection de la différence de phase.
On traitera maintenant du premier mode de
réalisation spécifique de l'invention.
En liaison avec la figure 1, un oscillateur annulaire 2 ayant un nombre pair donné d'étages comporte 32 circuits d'inversion connectés dans un anneau ou boucle Les circuits d'inversion sont une porte NON-ET à 2 entrées NAND 1, 30 inverseurs INV 2, INV 3,, et INV 31 et une porte NON-ET à 2 entrées NAND 32 qui sont reliés séquentiellement dans cet ordre La porte NON-ET, NAND 1, forme un premier circuit d'inversion de départ et de commande La porte NON-ET, NAND 32, forme aussi un second
circuit d'inversion de départ et de commande.
Une première borne d'entrée de la porte NON-
ET, NAND 1, reçoit un signal impulsionnel de départ PA provenant d'un circuit extérieur (non représenté) Le signal PA est un premier signal de commande Une seconde borne d'entrée de la porte NON-ET, NAND 1, est reliée à la borne de sortie de la porte NON-ET, NAND 32 La porte NON-ET, NAND 1, est suivie successivement des inverseurs INV 2, INV 3, et INV 31 La première borne d'entrée de la porte NON-ET, NAND 32 est reliée à la borne de sortie de l'inverseur INV 31 La seconde borne d'entrée de la porte NON-ET, NAND 32, est reliée à la borne de sortie de l'inverseur INV 18 pour recevoir un signal de sortie de
l'inverseur INV 18, qui est un second signal de commande.
La seconde borne d'entrée de la porte NON-ET, NAND 32, est désignée borne d'entrée de commande 32 A. Les temps de réponse des inversions des inverseurs IN V 19-INV 31 sont les suivants: en ce qui concerne les inverseurs INV 20, INV 22, et INV 30 aux étages pairs, la sortie du front de descente d'une impulsion est plus rapide que la sortie du front de montée d'une impulsion D'autre part, s'agissant des inverseurs INV 19, INV 21,, INV 31 aux étages impairs, la sortie du front de montée d'une impulsion est plus rapide que la sortie du front de descente d'une
impulsion.
L'oscillateur 2 de la figure 1 fonctionne de la façon suivante Dans les conditions initiales, le signal impulsionnel de départ PA reste à un niveau bas alors que le signal de sortie PO 1 de la porte NON-ET, NAND 1, continue à être à un niveau haut comme représenté en figure 2 Ainsi, les signaux de sortie des inverseurs INV 2, INV 4,, et INV 30 aux étages pairs comptés à partir de la porte NON-ET, NAND 1, restent aux niveaux bas alors que les signaux de sortie des inverseurs INV 3, INV 5,, et INV 31 aux étages impairs restent aux niveaux hauts Dans les conditions initiales, l'inverseur INV 18 sort un signal de niveau bas pour application à la borne d'entrée de commande 32 A de la porte NON-ET, NAND 32, et l'inverseur INV 31 sort un signal de niveau haut à l'autre borne d'entrée de la porte NON-ET, NAND 32, de sorte que la porte 32 sort un
signal de nivau haut bien qu'occupant un étage pair.
Ainsi, l'une des bornes d'entrée de la porte NON-ET, NAND 1, reçoit un signal de niveau haut provenant de la porte NON-ET, NAND 32, alors que son autre borne d'entrée reçoit le signal de niveau bas PA En conséquence, la porte NON-ET, NAND 1, est validée pour commencer l'opération de changement d'état en réponse à un
21 2700429
changement du signal impulsionnel de départ PA en
passant du niveau bas au niveau haut.
Lorsque le signal impulsionnel de départ PA passe du niveau bas au niveau haut, les conditions initiales se terminent et un premier processus commence. Plus spécialement, le changement du signal impulsionnel de départ PA pour passer du niveau bas au niveau haut a
pour effet que le signal de sortie PO 1 de la porte NON-
ET, NAND 1, change pour passer du niveau haut au niveau bas comme représenté en figure 2, de sorte que les signaux de sortie des inverseurs INV 2, INV 3,, et INV 31 sont séquentiellement changés pendant les premier et dernier processus Plus spécialement les signaux de sortie des inverseurs INV 2, INV 4, et INV 30 des étages pairs changent séquentiellement pour passer des niveaux bas à des niveaux hauts, alors que les signaux de sortie des inverseurs INV 3, INV 5,, et INV 31 aux étages impairs changent séquentiellement pour passer des niveaux hauts à des niveaux bas De cette façon, la porte NON- ET, NAND 1, les inverseurs INV 2, INV 3, et INV 31, et la porte NON- ET, NAND 32, exécutent séquentiellement des changements d'état en réponse au changement du signal impulsionnel de départ PA en passant du niveau bas au niveau haut Lors des changements séquentiels d'état, le front d'une impulsion circule dans l'oscillateur annulaire 2 comme front de descente d'une impulsion sorti de la porte NON-ET, NAND 1, et des inverseurs INV 3, INV 5, et INV 31 aux étages impairs et un front de montée d'une impulsion sorti de chacun des inverseur INV 2, INV 4,, et INV 30 et de la porte NON-ET, NAND 32, aux étages pairs Ce front impulsionnel circulant est désigné front d'impulsion principale qui est représenté par des points
en figure 2.
Lorsque le front de l'impulsion principale atteint la borne de sortie de l'inverseur INV 18 pour la première fois, le premier processus se termine et un second processus commence Le front de l'impulsion principale sortant de l'inverseur INV 18 est divisé en deux, dirigés vers la porte NON-ET, NAND 32, et l'inverseur IN V 19, respectivement Ce front circule entre l'inverseur INV 18 et la porte NON-ET, NAND 32, via la connexion entre la borne de sortie de l'inverseur INV 18 et la borne d'entrée de commande 32 A de la porte NON-ET, NAND 32, qui forme une route "courte" Au commencement du second processus, le signal de sortie P 18 de l'inverseur INV 18 passe du niveau bas au niveau haut par le front de l'impulsion principale comme représenté en figure 2 A ce moment là, étant donné que le signal de sortie P 31 de l'inverseur INV 31 se trouve à
l'état haut, les deux signaux entrés dans la porte NON-
ET, NAND 32, en provenance des inverseurs INV 18 et INV 31 prennent les états à niveau haut Il en résulte que la porte NON-ET, NAND 32, commence l'opération de changement d'état et son signal de sortie P 32 passe du niveau haut au niveau bas, comme représenté en figure 2 De cette façon, le front de l'impulsion principale appliqué à la porte NON-ET, NAND 32, à partir de l'inverseur INV 18 via
la borne d'entrée de commande 32 A traverse la porte NON-
ET, NAND 32, tout en étant ainsi inversé pendant le second processus Alors, les signaux de sortie de la porte NON-ET, NAND 1, et des inverseurs INV 2, INV 3, et INV 31 sont séquentiellement inversés, alors que le front de l'impulsion circule dans l'oscillateur 2 lors des processus ultérieurs Plus spécialement, les signaux de sortie de la porte NON-ET, NAND 1, et des inverseurs INV 3, INV 5,, et INV 31 aux étages impairs changent séquentiellement pour passer des niveaux bas aux niveaux hauts alors que les signaux de sortie des inverseurs INV 2, INV 4, et INV 30 aux étages pairs changent séquentiellement pour passer des niveaux hauts aux niveaux bas De cette façon, la porte NON- ET, NAND 32, la porte NON-ET, NAND 1, et les inverseurs INV 2, INV 3, et INV 31 exécutent séquentiellement des changements d'état en réponse au front de l'impulsion principale appliqué à la porte NON-ET, NAND 32, à partir de l'inverseur INV 18, via la borne d'entrée de commande 32 A Pendant les changements séquentiels d'état, un front d'impulsion circule dans l'oscillateur 2 comme front de montée d'impulsion sortant de la porte NON-ET, NAND 1, et des inverseurs INV 3, INV 5, et INV 31 aux étages impairs et un front de descente d'impulsion sortant de la porte NON-ET, NAND 32, et des inverseurs INV 2, INV 4, et INV 30 aux étages pairs Ce front circulant est désigné par front d'impulsion de remise à
zéro qui est représenté par des croix en figure 2.
Comme on le comprend d'après la figure 2, le front de l'impulsion principale représenté par les points et le front de l'impulsion de remise à zéro représenté par les croix circulent dans l'oscillateur
annulaire 2.
Comme on l'a décrit précédemment, le front de l'impulsion principale sortant de l'inverseur INV 18 est divisé en deux, dirigés vers la porte NON-ET, NAND 32, et l'inverseur IN V 19, respectivement Lors d'un troisième processus qui est partiellement parallèle au second processus, le front de l'impulsion principale se propage depuis l'inverseur INV 18 jusqu'à l'inverseur IN V 19 Ce front traverse séquentiellement les inverseurs
IN V 19, INV 20,, et INV 31 tout en étant ainsi inversé.
Le trajet de circulation du signal entre l'inverseur INV 18 et la porte NON-ET, NAND 32, qui comprend la combinaison en série des inverseurs IN V 19, INV 20, et INV 31 est désigné par route "normale" Lorsque le front de l'impulsion principale atteint la borne de sortie dans l'inverseur INV 31 via la route normale, le signal de sortie P 31 de l'inverseur INV 31 change pour passer du niveau haut au niveau bas comme cela est représenté en figure 2 A ce moment là, étant donné que le signal de sortie P 18 de l'inverseur INV 18 est à l'état de niveau haut, les deux signaux entrés dans la porte NON-ET, NAND 32, à partir des inverseurs INV 18 et INV 31 prennent
les états à niveau haut Il en résulte que la porte NON-
ET, NAND 32, commence l'opération de changement d'état et
24 2700429
que son signal de sortie P 32 passe du niveau bas au niveau haut comme représenté en figure 2 De cette façon, le front de l'impulsion principale appliqué à la porte NON-ET, NAND 32, à partir de l'inverseur INV 31 traverse la porte NON-ET, NAND 32, tout en étant ainsi inversé Alors, ce front circule dans l'oscillateur annulaire 2 tout en étant inversé par la porte NON-ET,
NAND 31, et les inverseurs INV 2, INV 3, INV 31.
Comme on l'a décrit précédemment, le signal de sortie P 18 de l'inverseur INV 18 reste au niveau haut lorsque le front de l'impulsion principale atteint la porte NON-ET, NAND 32, via les inverseurs IN V 19- INV 31 Ce fait est dû à la raison suivante Le trajet de circulation du signal entre l'inverseur IN V 19 et
l'inverseur INV 31 comporte 13 circuits d'inversion.
D'autre part, le trajet de circulation du signal entre la porte NON-ET, NAND 32, et l'inverseur INV 18 comporte 19 circuits d'inversion Ainsi, le front de l'impulsion principale commençant à l'inverseur IN V 19 atteint la porte NON-ET, NAND 32, avant que le front de l'impulsion de remise à zéro concernée commençant à partir de la porte NON-ET, NAND 32, y revienne, via la connexion entre la borne d'entrée de commande 32 A et l'inverseur INV 18
(via la route courte).
Lors d'un quatrième processus suivant le second processus, le front de l'impulsion de remise à zéro produit par la porte NON-ET, NAND 32, traverse la porte NON-ET, NAND 1, et les inverseurs suivants tout en étant ainsi inversé Lorsque le front de lrimpulsion de remise à zéro atteint la borne de sortie de l'inverseur INV 18, le signal de sortie P 18 de l'inverseur INV 18 passe du niveau haut au niveau bas comme représenté en figure 2 Le changement du signal P 18 par passage au niveau bas est appliqué à la porte NON-ET, NAND 32, via
la borne d'entrée de commande 32 A (via la route courte).
L'état de la porte NON-ET, NAND 32, ne change pas en réponse au changement du signal P 18 par passage au niveau bas car le signal de sortie P 31 de l'inverseur INV 31, qui est appliqué à l'autre borne d'entrée de la porte NON-ET, NAND 32, est antérieurement changé pour passer au niveau bas par le front de l'impulsion principale comme cela est représenté en figure 2 De cette façon, le front de l'impulsion de remise à zéro ne peut aller jusqu'à la porte NON-ET, NAND 32, à partir de l'inverseur INV 18 via la borne d'entrée de commande 32 A (via la route courte) Le front d'impulsion de remise à zéro entre dans l'inverseur IN V 19 à partir de l'inverseur INV 18 et alors traverse séquentiellement les inverseurs INV 19-INV 31 suivant la route normale tout en étant ainsi inversé Le front de l'impulsion de remise à zéro sortant de l'inverseur INV 31 entre dans la porte
NON-ET, NAND 32.
Lors d'un cinquième processus suivant le quatrième processus, lorsque le front de l'impulsion de remise à zéro atteint la borne de sortie de l'inverseur INV 31, le signal P 31 sorti pour application à la porte NONET, NAND 32, à partir de l'inverseur INV 31 passe du
niveau bas au niveau haut comme représenté en figure 2.
Approximativement au même moment, le front de l'impulsion principale atteint la borne de sortie de l'inverseur INV 18 de sorte que le signal P 18 sorti pour application à la porte NON-ET, NAND 32, à partir de l'inverseur INV 18 via la borne d'entrée de commande 32 A passe aussi du niveau bas au niveau haut comme
représenté en figure 2.
L'entrée approximativement simultanée, qu'on mentionne ci-dessus, du front de l'impulsion principale et du front de l'impulsion de remise à zéro dans la porte NON-ET, NAND 32, est due au fait suivant Comme on l'a décrit précédemment, le front de l'impulsion principale commence à la porte NON-ET, NAND 1, et
traverse ensuite séquentiellement les inverseurs INV 2-
INV 31 et la porte NON-ET, NAND 32, via la route normale, et revient ultérieurement à la porte NON-ET, NAND 1, et la traverse Ensuite, le front de l'impulsion principale traverse séquentiellement les inverseurs INV 2-INV 18 et
26 2700429
atteint alors la porte NON-ET, NAND 32, via la borne d'entrée de commande 32 A (via la route courte) Pendant l'intervalle entre le commencement de la seconde entrée dans la porte NON-ET, NAND 32, le front de l'impulsion principale traverse 50 circuits d'inversion au total. D'autre part, le front de l'impulsion de remise à zéro est produit par la porte NON-ET, NAND 32, en réponse au front de l'impulsion principale (qu'on désigne par front de l'impulsion d'origine) qui atteint la borne de sortie de l'inverseur INV 18 et la borne d'entrée de commande 32 A pour la première fois après le commencement à partir de la porte NON-ET, NAND 1 Alors, le front de l'impulsion de remise à zéro traverse séquentiellement la porte NON-ET, NAND 1, et les inverseurs INV 2-INV 31 via la route normale, et retourne ensuite à la porte NON-ET, NAND 32 Pendant l'intervalle entre le commencement du front de l'impulsion d'origine et l'entrée du front de l'impulsion de remise à zéro dans la porte NON-ET, NAND 32, le front de l'impulsion d'origine et le front de l'impulsion de remise à zéro traversent 50 circuits d'inversion au total De cette façon, le nombre total des circuits d'inversion que traverse le front de l'impulsion principale est égal au nombre total des circuits d'inversion que traversent le front de l'impulsion d'origine et le front de l'impulsion de
remise à zéro.
Comme on l'a décrit précédemment, s'agissant des inverseurs INV 20, INV 22,, et INV 30 aux étages pairs, la sortie d'un front de descente d'une impulsion est plus rapide que celle d'un front de montée d'une impulsion D'autre part, s'agissant des inverseurs IN V 19, INV 21,, et INV 31 aux étages impairs, la sortie d'un front de montée d'une impulsion est plus
rapide que celle d'un front de descente d'une impulsion.
Cette conception permet au front de l'impulsion de remise à zéro de parcourir la route normale à une vitesse plus élevée par conséquent, de fait, le front de l'impulsion de remise à zéro atteint la porte NON-ET, NAND 32, juste avant que le front de l'impulsion
principale atteigne cette porte NON-ET, NAND 32.
En conséquence, au moment de l'inversion du signal de sortie P 31 de l'inverseur INV 31 pour passer du niveau bas au niveau haut sous l'effet du front de l'impulsion de remise à zéro, le signal P 18 appliqué à la borne d'entrée de commande 32 A de la porte NON-ET, NAND 32, à partir de l'inverseur INV 18 reste au niveau bas et donc le signal de sortie P 32 de l'inverseur INV 32 ne change pas Cela signifie la disparition du front de l'impulsion de remise à zéro Aussitôt après, le front de l'impulsion principale atteint la borne de sortie de l'inverseur INV 18 de sorte que le signal P 18 appliqué à la borne d'entrée de commande 32 A de la porte NON-ET, NAND 32, provenant de l'inverseur INV 18 passe du niveau bas au niveau haut Le changement du signal P 18 pour passer du niveau bas au niveau bas a pour effet que le signal de sortie P 32 de la porte NON-ET, NAND 32, passe du niveau haut au niveau bas, de sorte que le front de l'impulsion de remise à zéro suivante résulte du front de l'impulsion principale comme cela est représenté en figure 2 De cette façon, le front de l'impulsion de remise à zéro disparaît dans la porte NON-ET, NAND 32, et un front d'une impulsion de remise à zéro ultérieure est produit par la porte NON- ET, NAND 32, en réponse au front de l'impulsion principale immédiatement après la disparition du front de l'impulsion de remise à zéro antérieure. La génération du front de l'impulsion de remise à zéro ultérieure par la porte NON-ET, NAND 32, en réponse au front de l'impulsion principale est semblable à la génération du front de l'impulsion de remise à zéro antérieure par la porte NON-ET, NAND 32, en réponse au front de l'impulsion principale qui se produit pendant le second processus mentionné précédemment Le front de l'impulsion de remise à zéro ultérieure passe de la porte NON-ET, NAND 32, à la porte NON-ET, NAND 1, alors que le front de l'impulsion principale va de l'inverseur INV 18 dans la direction de l'inverseur INV 31 suivant la route normale Alors, le front de l'impulsion principale et le front de l'impulsion de remise à zéro ultérieure circulent dans l'oscillateur annulaire 2 comme le font le front de l'impulsion principale et front de l'impulsion de remise à zéro antérieure dans la période précédente. Lors d'une période ultérieure, les processus trois à cinq mentionnés ci- dessus sont réitérés jusqu'à l'arrêt des conditions Ainsi, un front d'une impulsion de remise à zéro est périodiquement produit et disparaît à une période correspondant à une révolution complète ou circulation du front de l'impulsion principale dans l'oscillateur annulaire 2 via la route normale Après que le front de l'impulsion de remise à zéro ait été produite mais avant sa disparition, ce front circule dans l'oscillateur annulaire 2 comme le fait le front
de l'impulsion principale.
Lorsque le signal impulsionnel de départ PA revient du niveau haut au niveau bas comme arrêtant les conditions, les conditions initiales sont retrouvées Le retour du signal impulsionnel de départ PA au niveau bas maintient le signal de sortie P Ol de la porte NON-ET, NAN Dl, au niveau haut indépendamment de tout changement de l'état du signal de sortie P 32 de la porte NON-ET, NAND 32, de sorte que le front de l'impulsion principale et le front de l'impulsion de remise à zéro ne peuvent
traverser la porte NON-ET, NAN Dl.
Dans une combinaison annulaire simple d'un nombre pair de circuits d'inversion, il est généralement difficile pour un front d'impulsion d'y circuler car des conditions stables (conditions de non-oscillation) ont tendance à se produire dans le cas o les signaux entrés dans chaque circuit d'inversion et en sortant ont des niveaux différents, respectivement D'autre part, l'oscillateur annulaire 2 de ce mode de réalisation ne peut tomber dans des conditions stables (conditions de non-oscillation) avant que ne se produisent les
29 2700429
conditions d'arrêt Plus spécialement, dans l'oscillateur annulaire 2, le front de l'impulsion principale et le front de l'impulsion de remise à zéro circulent tout en étant espacés en matière de position.
Le signal de sortie P Ol de la porte NON-ET, NAND 1, est changé par le front de l'impulsion de remise à zéro avant que le front de l'impulsion principale produit par la porte NON-ET, NAND 1, revienne à cette porte De plus, le signal de sortie P 32 de la porte NON-ET, NAND 32, est changé par le front d'impulsion principale avant que le front de l'impulsion de remise à zéro produit par la porte NON-ET, NAND 32, revienne à cette porte Ces processus empêchent que l'oscillateur annulaire 2 ne tombe dans des conditions stables (conditions de non oscillation) Par conséquent, le front de l'impulsion principale et le front de l'impulsion de remise à zéro continuent à circuler avant que des conditions d'arrêt
aient lieu.
Comme on l'a décrit précédemment, en ce qui concerne les inverseurs INV 20, INV 22, et INV 30 aux étages pairs, la sortie du front de descente d'une impulsion est plus rapide que celle du front de montée d'une impulsion D'autre part, s'agissant des inverseurs IN V 19, INV 21, et INV 31 aux étages impairs, la sortie d'un front de montée d'une impulsion est plus rapide que celle d'un front de descente Par conséquent, de fait, le front de l'impulsion de remise à zéro atteint la porte NON-ET, NAND 32, immédiatement avant que le front de l'impulsion principale n'atteigne cette porte NON-ET, NAND 32 Par conséquent, au moment de l'inversion du signal de sortie P 31 de l'inverseur INV 31 pour passer du niveau bas au niveau haut par le front de l'impulsion de remise à zéro, le signal P 18 appliqué à la borne de commande 32 A de la porte NON-ET, NAND 32, provenant de l'inverseur INV 18 reste au niveau bas et donc le signal
de sortie P 32 de l'inverseur INV 32 n'est pas changé.
Cela signifie la disparition du front de l'impulsion de remise à zéro Immédiatement après, le front de l'impulsion principale atteint la borne de sortie de l'inverseur INV 18 de sorte que le signal P 18 appliqué à la borne d'entrée de commande 32 A de la porte NON-ET, NAND 32, provenant de l'inverseur INV 18 passe du niveau bas au niveau haut Le changement du signal P 18 pour passer du niveau bas au niveau haut a pour effet que le signal de sortie P 32 de la porte NON-ET, NAND 32, passe du niveau haut au niveau bas de sorte qu'un nouveau front d'impulsion de remise à zéro résulte du front de l'impulsion principale De cette façon, le front de l'impulsion de remise à zéro disparaît dans la porte NON-ET, NAND 32, et un front ultérieur d'impulsion de remise à zéro est produit par la porte NON-ET, NAND 32, en réponse au front de l'impulsion principale immédiatement après la disparition du front de
l'impulsion de remise à zéro antérieure.
Les inverseurs INV 2-INV 18 et aussi les inverseurs IN V 19-INV 31 ont une structure comprenant des circuits CMOS Comme représenté en figure 8, un inverseur INV qui correspond à chacun des inverseurs INV 2-INV 31 comporte une paire d'un transistor P Tr à effet de champ MOS du type p et un transistor N Tr à effet de champ MOS du type n Le trajet source- drain du transistor P Tr et le trajet source-drain du transistor N Tr sont connectés en série La combinaison des trajets source-drain des transistors P Tr et N Tr est montée entre une ligne d'alimentation PW et la masse La ligne PW est soumise à une tension d'alimentation positive donnée, Vcc Les grilles des transistors P Tr et N Tr sont connectées en commun à un étage précédant Les sources des transistors P Tr et N Tr sont connectées en commun à un étage suivant Un condensateur parasite CL est inévitablement monté entre le côté sortie de l'inverseur
INV et la masse.
On sait bien dans la technique qu'un tel condensateur parasite ralentit le changement du signal de sortie d'un inverseur en réponse à un changement du signal d'entrée qui lui est appliqué La vitesse du
31 2700429
changement du signal de sortie pour passer d'un niveau bas à un niveau haut (front de montée d'une impulsion) est généralement déterminée par le taux de chargement du condensateur parasite CL La vitesse de changement du signal de sortie pour passer du niveau haut au niveau bas (front de descente d'une impulsion) est généralement déterminée par le taux de déchargement du condensateur parasite CL Le condensateur parasite CL est chargé par un courant de drain Ic traversant le transistor P Tr Le courant Ic dépend des dimensions ou taille du transistor P Tr et plus spécialement du rapport (rapport de taille) entre la largeur et la longueur du transistor P Tr du type p Le condensateur parasite CL est déchargé par le courant de drain Id du transistor N Tr du type n Le courant Id dépend des dimensions ou taille du transistor N Tr, et plus spécialement du rapport (rapport de taille) entre la largeur et la longueur du transistor N Tr En conséquence, la vitesse du changement du signal de sortie pour passer du niveau bas au niveau haut et aussi la vitesse du changement du signal d'entrée pour passer du niveau haut au niveau bas dépendent des rapports de taille du transistor P Tr du type p et du transistor N Tr
*du type n.
Dans chacun des inverseurs INV 20, INV 2, et INV 30 aux étages pairs, les rapports de taille du transistor P Tr et du transistor N Tr sont choisis de façon que la sortie d'un front de descente d'une impulsion soit plus rapide que celle d'un front de montée d'une impulsion D'autre part, dans chacun des inverseurs INV 19, INV 21, et INV 31 aux étages impairs, les rapports de taille du transistor P Tr du type p et du transistor N Tr du type N sont choisis de façon que la sortie d'un front de montée d'une impulsion
soit plus rapide que celle d'un front de descente.
Par exemple, dans chacun des inverseurs INV 20, INV 22, et INV 30 aux étages pairs, le rapport entre largeur et longueur du transistor P Tr est égal à 8/1, alors que le rapport entre largeur et longueur du
32 2700429
transistor N Tr est égal à 4,6/1 Par exemple, dans chacun des inverseurs, INV 19, INV 21,, et INV 31 aux étages impairs, le rapport entre largeur et longueur du transistor P Tr est égal à 9,2/1, alors que le rapport entre largeur et longueur du transistor N Tr est égal à 4/1. Dans un cas supposé o le front de l'impulsion principale atteint la porte NON-ET, NAND 32, immédiatement avant que le front de l'impulsion de remise à zéro atteigne cette porte pendant le cinquième
processus, le signal de sortie P 32 de cette porte NON-
ET, NAND 32, change en réponse au front de l'impulsion de remise à zéro de sorte que ce front ne disparaît pas et traverse la porte NON-ET, NAND 32 Dans le cas supposé, il y a le risque que le front de l'impulsion principale rattrape le front de l'impulsion de remise à zéro et que finalement des conditions stables (conditions de non oscillation) aient lieu Ainsi, la production réitérative et la disparition du front de l'impulsion de remise à zéro empêchent que l'oscillateur annulaire 2 ne
tombe dans des conditions stables (conditions de non-
oscillation). Bien que l'oscillateur annulaire 2 soit une combinaison en anneau d'un nombre pair de circuits d'inversion, l'oscillateur 2 ne peut tomber dans des conditions stables (conditions de non- oscillation) et le front de l'impulsion principale et le front de l'impulsion de remise à zéro continuent à circuler avant que ne se produisent des conditions d'arrêt De plus, le front de l'impulsion principale et le front de l'impulsion de remise à zéro circulent de manière stable sans être affectés par une variation parmi les temps de réponse des circuits d'inversion Ainsi, par exemple, le signal de sortie de la porte NON-ET, NAND 1, peut être utilisé comme un signal d'horloge précise ayant une période égale à 32 fois le temps du retard de
fonctionnement de chaque circuit d'inversion.
Dans l'oscillateur annulaire 2 de ce mode de réalisation, la porte NONET, NAND 1, est un premier circuit d'inversion de départ, et la porte NON-ET, NAND 32, est un second circuit d'inversion de départ Le second circuit d'inversion NAND 32 occupe le 32 ème étage compté à partir du premier circuit d'inversion NAN Dl du premier étage Le signal de sortie de l'inverseur INV 18 est utilisé comme second signal de commande appliqué à
la porte NON-ET, NAND 32.
On discutera maintenant du second mode de
réalisation spécifique de la présente invention.
L'oscillateur annulaire de ce second mode de réalisation est semblable à l'oscillateur annulaire 2 du premier mode de réalisation, sauf en ce qui concerne les
changements de conception qu'on indique ci-après.
Dans le second mode de réalisation spécifique, une porte NON-ET formant un second circuit d'inversion de départ occupe le 20 ème étage, et le signal de sortie d'un inverseur INV 16 sert de second signal de commande qui est appliqué à la porte NON-ET au
ème étage.
On discutera maintenant d'un troisième mode
de réalisation spécifique.
L'oscillateur annulaire de ce troisième mode de réalisation spécifique est semblable à l'oscillateur annulaire 2 du premier mode de réalisation spécifique à l'exception des changements de conception qu'on indique ci-après. Dans le troisième mode de réalisation spécifique, des premier et second circuits d'inversion de départ utilisent des portes NON-OU respectivement De plus, les conditions initiales se terminent en réponse au changement d'un signal impulsionnel de départ PA par passage d'un niveau haut à un niveau bas Les conditions initiales sont retrouvées par le changement du signal impulsionnel de départ PA pour passer du niveau bas au niveau haut Les directions d'un front d'une impulsion principale et d'un front d'une impulsion de remise à zéro sont opposées à celles du front de l'impulsion principale et du front de l'impulsion de remise à zéro
du premier mode de réalisation spécifique.
On discutera maintenant du quatrième mode de réalisation spécifique de l'invention. L'oscillateur annulaire de ce quatrième mode de réalisation spécifique est semblable à l'oscillateur annulaire 2 du premier mode de réalisation spécifique, à l'exception des changements de conception qu'on indique
ci-après.
Dans ce quatrième mode de réalisation spécifique, un second circuit d'inversion de départ utilise une porte NON-OU et occupe le 3 lème étage, et le signal de sortie de l'inverseur INV 17 sert de second signal de commande qui est appliqué à la porte NON-OU au
3 lème étage.
On discutera maintenant du cinquième mode de
réalisation spécifique.
L'oscillateur annulaire de ce cinquième mode de réalisation spécifique de la présente invention est semblable à l'oscillateur annulaire 2 du premier mode de réalisation spécifique à l'exception des changements de
conception qu'on indique ci-après.
Dans ce cinquième mode de réalisation, un premier circuit d'inversion de départ utilise l'une d'une porte NON-ET et d'une porte NON-OU et aussi un second circuit d'inversion de départ utilise l'une d'une porte NON-ET et d'une porte NON-OU De plus, le signal de sortie d'un inverseur donné sert de second signal de commande qui est appliqué au second circuit d'inversion de départ Le nombre total des circuits d'inversion connectés entre le second circuit d'inversion de départ et l'inverseur donné est un nombre impair égal ou inférieur à la moitié du nombre total des circuits d'inversion présents dans l'oscillateur annulaire Le premier circuit d'inversion de départ est situé entre le second circuit d'inversion de départ et l'inverseur donné. On discutera maintenant du sixième mode de
réalisation spécifique de l'invention.
L'oscillateur annulaire de ce sixième mode de réalisation est semblable à l'oscillateur annulaire 2 du premier mode de réalisation spécifique à l'exception
du changement de conception qu'on indique ci-après.
La connexion directe entre une porte NON-ET, NAND 32, et un inverseur INV 18 est omise dans ce sixième mode de réalisation De plus, ce sixième mode de réalisation comporte un circuit à retard afin de retarder un signal impulsionnel de départ PA Le circuit à retard comporte une combinaison en série de 18 inverseurs Le signal de sortie du circuit à retard est utilisé comme second signal de commande qui est appliqué
à la porte NON-ET, NAND 32.
Dans l'oscillateur annulaire du sixième mode de réalisation, le front d'une impulsion principale produit par une porte NON-ET, NAND 1, et le front d'une impulsion de remise à zéro produit par la porte NON-ET, NAND 32, peuvent circuler avant que ne se produisent des
conditions d'arrêt.
En présence d'une variation parmi les temps de réponse d'inversion des portes NON-ET et des inverseurs, il y a le risque que le front de l'impulsion principale et le front de l'impulsion de remise à zéro disparaissent La disparition du front de l'impulsion principale et du front de l'impulsion de remise à zéro est due au fait que le front de l'impulsion principale rattrape le front de l'impulsion de remise à zéro ou que le front de l'impulsion de remise à zéro rattrape le front de l'impulsion principale pendant leur circulation. Par conséquent, la variation parmi les temps de réponse d'inversion des portes NON-ET et des inverseurs peut être évaluée en mesurant l'intervalle entre le commencement de l'oscillateur annulaire et le moment de la disparition du front de l'impulsion
principale et du front de l'impulsion de remise à zéro.
L'oscillateur annulaire du sixième mode de réalisation spécifique peut être réalisé dans une puce à intégration à grande échelle ayant un boîtier muni d'une borne d'entrée pour appliquer le signal impulsionnel de départ PA et une borne de test pour détecter un signal de sortie d'un inverseur donné Dans ce cas, la variation parmi les temps de réponse de l'inversion des portes NON-ET et des inverseurs, c'est-à- dire une variation parmi les caractéristiques des transistors constituant les portes NON-ET et les inverseurs, peut être évaluée en surveillant les signaux à la borne d'entrée et à la borne de test et donc en mesurant l'intervalle entre le moment du commencement de l'oscillateur annulaire et le moment de la disparition du front de l'impulsion principale et du front de l'impulsion de remise à zéro Cette évaluation est permise sans utilisation d'un dispositif de test coûteux, tel qu'un testeur à intégration à grande échelle. On discutera maintenant du septième mode de
réalisation spécifique de la présente invention.
La figure 7 représente un oscillateur annulaire 50 du septième mode de réalisation de la présente invention qui est similaire à l'oscillateur annulaire 2 du premier mode de réalisation spécifique à l'exception des changements de la conception qu'on
indique ci-après.
Comme représenté en figure 7, l'oscillateur annulaire 50 comprend des premier et second anneaux 51 et 52 Le premier anneau 51 comporte une combinaison d'anneaux ou boucles d'un nombre pair donné de circuits d'inversion formant des étages respectifs Le premier anneau 51 correspond à l'oscillateur annulaire 2 de la figure 1 sauf que la connexion directe entre une porte NON-ET, NAND 32, et l'inverseur INV 18 sont omis Le second anneau 52 comporte une combinaison en anneau ou boucle d'un nombre pair donné de circuits d'inversion
formant des étages respectifs.
Le trajet de circulation du signal comprenant la porte NON-ET, NAND 32, et une porte NON-ET, NAND 1, est commun aux premier et second anneaux 51 et 52 Plus spécialement, la borne de sortie de la porte NAND 1 est connectée à une première borne d'entrée de la porte NAND 32 via une combinaison séquentielle d'inverseurs INV 33, INV 34, et INV 49 Une seconde borne d'entrée de la porte NON-ET, NAND 32, suit la borne de sortie de l'inverseur INV 31 La porte NON-ET, NAND 1, les inverseurs INV 33, INV 34,, et INV 49, et la porte
NON-ET, NAND 32, constituent le second anneau 52.
Le front d'une impulsion principale produit par la porte NON-ET, NAND 1, se propage jusqu'à l'inverseur INV 33 puis traverse séquentiellement les inverseurs INV 33-INV 49 dans le second anneau 52 avant d'atteindre la porte NON-ET, NAND 32 Lorsque le front de l'impulsion principale atteint la porte NON-ET, NAND 32, via les inverseurs INV 33- INV 49, la porte NON-ET, NAND 32,
produit le front d'une impulsion de remise zéro.
Le front de l'impulsion principale et le front de l'impulsion de remise à zéro circulent dans le premier anneau 51 comme le front de l'impulsion principale et le front de l'impulsion de remise à zéro le font dans l'oscillateur annulaire 2 du premier mode
de réalisation spécifique.
On discutera maintenant du huitième mode de
réalisation spécifique de la présente invention.
En liaison avec la figure 3, un circuit 4 de codage de différence de phase et d'impulsions comprend l'oscillateur annulaire 2 du premier mode de réalisation spécifique On remarquera que l'oscillateur 2 peut être remplacé par l'un des oscillateurs annulaires des second, troisième, quatrième, cinquième, sixième et septième modes de réalisation spécifiques Comme on l'a antérieurement décrit, l'oscillateur annulaire 2 commence à fonctionner en réponse à un signal impulsionnel de départ PA, c'est-à-dire un premier
signal de commande ou un premier signal d'entrée.
38 2700429
Pendant le fonctionnement de l'oscillateur 2, le front d'une impulsion principale et le front d'une impulsion
de remise à zéro le traversent.
Le circuit de codage 4 comprend aussi un sélecteur d'impulsions 6, un codeur 8, un premier compteur 10, un premier circuit à bascule 12, un second compteur 14, un second circuit à bascule 16 et un
multiplexeur 18.
Le sélecteur d'impulsions 6 reçoit les signaux de sortie Pol, PO 2, P 03,, P 31 et P 32 de la porte NON-ET, NAND 1, de l'inverseur INV 2, de l'inverseur INV 3,, de l'inverseur INV 31, et de la porte NON-ET, NAND 32 de l'oscillateur 2, respectivement Le sélecteur 6 reçoit aussi un signal impulsionnel d'enclenchement PB qui est un second signal d'entrée Le sélecteur 6 détecte celui des circuits d'inversion de l'oscillateur annulaire 2 qu'atteint le front de l'impulsion principale, c'est-à-dire la position du front de l'impulsion principale dans l'oscillateur 2, en se référant aux signaux de sortie PO 1-P 32 de l'oscillateur
annulaire 2 à un moment déterminé par le signal PB.
Ainsi, le sélecteur 6 sert de dispositif de détection de
la position des impulsions.
Le codeur 8 reçoit des signaux de sortie EOO, EO 1,, et E 31 du sélecteur 6, et code les signaux reçus en signal numérique à 5 bits DO-D 4 représentant le numéro d'ordre de l'étage du circuit d'inversion détecté par le sélecteur 6 Le numéro d'ordre de l'étage est défini en étant compté à partir de la porte NON-ET, NAND 1, dans l'oscillateur annulaire 2 Le codeur 8 est conçu pour reconnaître un niveau bas dans chacun des signaux de sortie EOO-E 31 du sélecteur 6
comme "actif".
Le premier compteur 10 reçoit le signal de sortie P 32 de la porte NON-ET, NAND 32, de l'oscillateur 2, et compte et détecte le nombre de fois qu'il y a passage du front de l'impulsion principale dans cette porte NON-ET, NAND 32 Le second compteur 14 reçoit le
39 2700429
signal de sortie P 16 de l'inverseur INV 16 dans l'oscillateur annulaire 2, et compte et détecte le nombre de fois qu'il y a passage du front de l'impulsion
principale dans cet inverseur INV 16.
Le premier circuit à bascule 12 échantillonne et bloque un signal de sortie à 5 bits, C 10-C 14, du premier compteur 10, à un minutage déterminé par le signal impulsionnel PB Le second circuit à bascule 16 échantillonne et bloque un signal de sortie à 5 bits, C 20-C 24, du second compteur 14 à un minutage
déterminé par le signal impulsionnel PB.
Le multiplexeur 18 reçoit un signal de sortie à 5 bits, L 10-L 14, du premier circuit à bascule 12 et un signal de sortie à 5 bits, L 20-L 24, du second circuit à bascule 16 Le multiplexeur 18 reçoit aussi le bit le plus significatif, c'est-à-dire le bit de poids fort D 4 du signal de sortie à 5 bits, DO-D 4, du codeur 8 Le multiplexeur 18 sélectionne l'un du signal de sortie L 10-L 14 du premier circuit à bascule 12 et du signal de sortie L 20-L 24 du second circuit à bascule 16 en réponse à la valeur ou niveau (état logique) du bit le plus significatif du signal de sortie DO-D 4 du codeur 8 Le multiplexeur 18 sort le signal sélectionné comme
un signal numérique à 5 bits, D 5-D 9.
Comme représenté en figure 4, le sélecteur d'impulsions 6 comprend 32 bascules "D-FF", un premier groupe de 16 inverseurs "INVA", un second groupe de 16 inverseurs "INVB", un troisième groupe de 16 inverseurs "INVC", un premier groupe de 6 portes NON-ET à deux entrées "NANDA", et un second groupe de 16 portes NON-ET à deux entrées "NANDB" Les bornes d'entrée de données des bascules D,D-FF, sont soumises aux signaux de sortie
PO 1-P 32 de l'oscillateur annulaire 2, respectivement.
Les bornes d'entrée d'horloge des bascules D,D-FF, sont soumises en commun au signal impulsionnel d'enclenchement PB Les bornes d'entrée des inverseurs INVA sont reliées aux bornes de sortie des bascules D-FF recevant les signaux de sortie des étages impairs PO 1,
2700429
P 03, et P 31 de l'oscillateur annulaire 2, respectivement Les bornes d'entrée des inverseurs INVB sont reliées aux bornes de sortie des inverseurs INVA, respectivement Les bornes d'entrée des inverseurs INVC sont reliées aux bornes de sortie des bascules D- FF recevant les signaux de signaux des étages pairs P 02, P 04, et P 32 de l'oscillateur annulaire 2, respectivement Les premières bornes d'entrée des portes NON-ET, NANDA, reçoivent les signaux de sortie des inverseurs INVA concernant les étages impairs de l'oscillateur annulaire 2, respectivement, et leurs secondes bornes d'entrée reçoivent les signaux de sortie des inverseurs INVC concernant les étages pairs
ultérieurs de l'oscillateur annulaire 2, respectivement.
Les signaux de sortie des portes NON-ET, NANDA, sont appliqués au codeur 8 comme signaux de sortie EOO, E 02, , et E 30 du sélecteur d'impulsions 6 Les premières bornes d'entrée des portes NON-ET, NANDB, reçoivent des signaux de sortie des bascules D-FF concernant les étages pairs de l'oscillateur annulaire 2 respectivement, et leurs secondes bornes d'entrée reçoivent les signaux de sortie des inverseurs INVB concernant les étages impairs ultérieurs de l'oscillateur 2, respectivement Les signaux de sortie des portes NON-ET, NANDB, sont appliqués au codeur 8 comme signaux de sortie EO 1, E 03, et E 31 du
sélecteur 6.
Le circuit 4 de codage de la différence de
phase des impulsions fonctionne de la manière suivante.
Lorsque le signal impulsionnel de départ PA prend le niveau bas, l'oscillateur annulaire 2 tombe dans l'état stable (état de nonoscillation) et devient ainsi inactif Lorsque le signal PA passe du niveau bas au niveau haut, l'oscillateur 2 commence à fonctionner et simultanément un front d'oscillation principale est produit Pendant le fonctionnement de l'oscillateur 2,
ce front circule dans celui-ci.
41 2700429
Comme représenté en figure 5, lorsque le front de l'impulsion principale traverse l'inverseur INV 16 au 16 ème étage de l'oscillateur 2, le second compteur 14 exécute un processus de comptage progressif de sorte que la valeur représentée par son signal de sortie C 20-C 24 passe de "O" à " 1 " On remarquera que le front de l'impulsion principale est représenté par des points en figure 5 Lors d'une période ultérieure, lorsque le front de l'impulsion principale traverse la porte NON- ET, NAND 32, au 32 ème étage de l'oscillateur 2, le premier compteur 10 exécute un comptage progressif de sorte que la valeur représentée par son signal de sortie C 10-C 14 passe de "O" à " 1 " Ainsi, le minutage de chaque changement des signaux de sortie C 10-C 14 du premier compteur 10 et le minutage de chaque changement du signal de sortie C 20- C 24 du second compteur 14 sont séparés l'un de l'autre par un intervalle pendant lequel le front de l'impulsion principale parcourt la moitié de la boucle de circulation du signal dans l'oscillateur
annulaire 2.
Dans le cas o le front de l'impulsion principale circule dans l'oscillateur annulaire 2, lorsqu'un front de montée se produit dans le signal impulsionnel de déclenchement PB, les premier et second circuits 12 et 16 échantillonnent et bloquent les signaux de sortie C 10-C 14 et C 20-C 24 des premier et second compteurs 10 et 14, respectivement Aussitôt après, les signaux de sortie C 10-C 14 et C 20- C 24 des premier et second compteurs 10 et 14 sont remis aux états "O" par le front de montée dans le signal
impulsionnel PB.
Les bascules D du sélecteur d'impulsions 6 enclenchent les signaux de sortie PO 1-P 32 de l'oscillateur annulaire 2 en réponse au front de montée du signal impulsionnel PB, et sortent les signaux
enclenchés, respectivement.
On suppose maintenant que le minutage du front de montée dans le signal impulsionnel PB est égal
42 2700429
à un minutage ti en figure 5 auquel le front de l'impulsion principale se trouve dans la position de
l'inverseur INV 31 du 31 ème étage dans l'oscillateur 2.
Au moment tl, le signal de sortie P 31 de l'inverseur INV 31 est déjà passé au niveau bas, mais le signal de sortie P 32 de la porte NON- ET, NAND 32, reste au niveau bas, de sorte que seul le signal de sortie E 30 de la porte NON-ET concernant le 31 ème étage et le 32 ème étage de l'oscillateur 2 se trouve à l'état de niveau bas parmi les signaux de sortie EOO-E 31 des portes NON-ET du sélecteur 6 Ainsi, au moment tl, le signal de niveau bas E 30 et les signaux de niveau haut EOO-E 29, et E 31 sont sortis du sélecteur d'impulsions 6 pour être
appliqués au codeur 8.
Le front de l'impulsion principale se déplace et circule dans l'oscillateur annulaire 2 comme front de descente d'impulsion qui sort de chacun des circuits d'inversion aux étages impairs et d'un front de montée d'impulsion qui sort de chacun des circuits d'inversion aux étages pairs De plus, lorsque le front de l'impulsion principale passe de chaque circuit d'inversion d'un étage impair au circuit d'inversion suivant d'un étage pair, les deux signaux de sortie des
deux circuits d'inversion prennent les niveaux bas.
D'autre part, lorsque le front de l'impulsion principale passe de chaque circuit d'inversion d'un étage pair au circuit suivant d'inversion d'un étage impair, les deux signaux des deux circuits d'inversion prennent les niveaux hauts En se référant à ces conditions dépendant de la position du front de l'impulsion principale dans l'oscillateur annulaire 2, le sélecteur d'impulsions 6 détecte le numéro d'ordre de l'étage des circuits d'inversion qu'atteint le front de l'impulsion principale, c'est-à-dire la position du front de l'impulsion principale Pour réaliser la détection de la position du front de l'impulsion principale, le sélecteur 6 est conçu de la façon suivante Plus particulièrement, dans le sélecteur 6, les signaux de
43 2700429
sortie des bascules D, D-FF, concernant les étages impairs de l'oscillateur annulaire 2 et les signaux de sortie des bascules D, D-FF, concernant les étages pairs ultérieurs de l'oscillateur 2 sont inversés par les inverseurs INVA et INVC, et les signaux de sortie des inverseurs INVA et INVC sont appliqués aux bornes d'entrée des portes NON-ET, NANDA De plus les signaux de sortie des bascules D, D-FF, concernant les étages pairs de l'oscillateur 2 et les signaux de sortie des bascules D-FF concernant les étages impairs ultérieurs de l'oscillateur 2, sontappliqués aux bornes d'entrée des portes NON-ET, NANDB, sans être inversés On remarquera que deux inverseurs INVA et INVB connectés entre une porte NON-ET, NANDB, et une bascule D-FF concernant un étage impair de l'oscillateur 2 annulent
leurs fonctions d'inversion.
Le codeur 8 convertit les signaux de sortie EOO, EO 1, et E 31 du sélecteur 6 en le signal numérique à 5 bits, DO-D 4, représentant le numéro d'ordre de l'étage du circuit d'inversion détecté par le sélecteur 6 Par exemple, dans le cas o seul le signal E 30 se trouve à l'état de niveau bas mais que les autres signaux EOO-E 29 et E 31 se trouvent dans les états de niveau haut, le signal de sortie DO-D 4 du codeur 8 prend l'état " 11110 " (le signal de sortie le plus significatif
D 4 du codeur 8 prend l'état " 1 ").
Le bit le plus significatif dans le signal de sortie DO-D 4 du codeur 8, c'est-à-dire le signal D 4, est appliqué au multiplexeur 18 Lorsque le signal D 4 est " 1 ", le multiplexeur 18 choisit le signal de sortie L 10-L 14 du premier circuit d'enclenchement 12 et sort le signal sélectionné comme signal D 5-D 9 Lorsque le signal D 4 est "O", le multiplexeur 18 choisit le signal de sortie L 20-L 24 du second circuit de déclenchement 16 et
sort le signal sélectionné comme étant le signal D 5-D 9.
Le signal de sortie D 4 du codeur 8 dépend de la position du front de l'impulsion principale dans l'oscillateur annulaire 2 Plus spécialement, le signal de sortie D 4 du codeur 8 est " O " lorsque le front de l'impulsion principale existe dans une position entre la porte NON-ET, NAND 1, au premier étage, et l'inverseur INV 16 au 16 ème étage Le signal de sortie D 4 du codeur 8 est " 1 " lorsque le front de l'impulsion principale existe dans une position entre l'inverseur INV 17 au
17 ème étage et la porte NON-ET, NAND 32, au 32 ème étage.
Dans le cas o le front de montée se produit dans le signal PB à l'instant tl, figure 5, le front de l'impulsion principale atteint l'inverseur INV 31 au 31 ème étage de l'oscillateur annulaire 2 au moment tl de sorte que le signal de sortie L 10-L 14 du premier circuit de déclenchement 12 prend l'état " 00001 " (état décimal de 1, voir figure 5) De plus, le signal de sortie D 4 du codeur 8 est " 1 " comme on l'a décrit précédemment Par conséquent, dans ce cas, le multiplexeur 18 choisit le signal de sortie Ll O-L 14 du premier circuit
d'enclenchement 12, et sort " 00001 " comme signal D 5-D 9.
Dans le cas o le front de montée se produit dans le signal PB à un instant t 2 de la figure 5, le
front de l'impulsion principale traverse la porte NON-
ET, NAND 32, 32 ème étage et atteint un point précédant l'inverseur INV 16 au 16 ème étage de l'oscillateur 2 au moment t 2 de sorte que le signal de sortie L 20-L 24 du second circuit d'enclenchement 16 prend l'état " 00010 " (état décimal de 2, voir figure 5) De plus, le signal de sortie D 4 du codeur 8 est " O " comme on l'a décrit précédemment Par conséquent, dans ce cas, le multiplexeur 18 choisit le signal de sortie L 20-L 24 du second circuit d'enclenchement 16, et sort " 00010 " comme
signal D 5-D 9.
Le circuit 4 de codage de la différence de phase des impulsions comporte deux compteurs 10 et 14 et deux circuits d'enclenchement 12 et 16 Le multiplexeur 18 choisit le signal de sortie du second circuit 16 lorsque le front de l'impulsion principale se trouve dans une position entre la porte NON-ET et NAND 1, au premier étage, et l'inverseur INV 16 au 16 ème étage de
2700429
l'oscillateur 2 De plus, le multiplexeur 18 choisit le signal de sortie du premier circuit 12 lorsque le front de l'impulsion principale se trouve dans une position située entre l'inverseur INV 17 au 17 ème étage et la porte NON-ET, NAND 32, au 32 ème étage de l'oscillateur 2. Cette configuration à deux systèmes dans le circuit 4 a pour but de compenser le fait que les compteurs 10 et 14 sont généralement stabilisés un certain temps après la réception des signaux ainsi comptés Plus spécialement, le multiplexeur 18 choisit le signal de sortie du compteur le plus stable parmi les compteurs 10 et 14 via l'un des circuits d'enclenchement 12 et 16 D'une manière plus détaillée, le multiplexeur 18 choisit un compteur recevant le signal de sortie d'un circuit d'inversion qui précède la position du front de l'impulsion principale selon une longueur correspondant au moins à la moitié de la boucle de circulation du signal dans l'oscillateur 2, o la position du front de l'impulsion principale se produit au moment du front de
montée dans le signal PB.
Le signal de sortie D 5-D 9 du multiplexeur 18 et le signal de sortie DOD 4 du codeur 8 sont utilisés comme les 5 bits les plus significatifs et les 5 bits les moins significatifs respectivement, qui sont combinés pour donner un signal numérique DO-D 9 à 10 bits qui dépend de la différence de phase entre le signal PA de l'impulsion de départ et le signal PB de l'impulsion
d'enclenchement La valeur représentée par le signal DO-
DO est multipliée par un temps de retard opérationnel de chacun des circuits d'inversion constituant l'oscillateur annulaire 2, et le résultat de la multiplication est en concordance avec la différence de temps entre le front de montée du signal PA et le front de montée du signal PB, c'est-à-dire, la différence de
phase entre le signal PA et le signal PB.
Dans le circuit 4 de ce mode de réalisation, le signal numérique D 5-D 9 provenant du multiplexeur 18 est utilisé directement comme bits de poids fort du signal numérique DO-D 9 représentant la différence de phase entre le signal PA et le signal PB Ainsi, il est inutile de fournir un dispositif opérationnel tel qu'un soustracteur pour traiter le signal numérique D 5-D 9 afin de produire une partie du signal final de différence de phase Comme le circuit 4 a une conception simple, il peut être réalisé dans de petites dimensions Dans le circuit 4, la sortie de la différence de phase détectée peut être obtenue dans un bref laps de temps, et une vitesse de détection élevée peut être atteinte En outre, le circuit 4 de codage de la différence de phase des impulsions présente une résolution élevée dans la
détection de la différence de phase.
On traitera maintenant du neuvième mode de
réalisation spécifique de l'invention.
La figure 6 représente un circuit 20 de codage de différence de phase d'impulsions d'un neuvième mode de réalisation spécifique de la présente invention qui est semblable au circuit 4 de codage de différence de phase d'impulsions de la figure 3, à l'exception des
changements de conception qu'on indique ci-après.
Comme représenté en figure 6, le circuit de codage 20 de la différence de phase d'impulsions comprend un circuit à retard DL ayant une combinaison en série de 16 inverseurs La borne d'entrée du circuit à retard DL est soumise au signal impulsionnel d'enclenchement PB La borne de sortie du circuit DL est reliée à une borne de commande du second circuit 16 Le circuit DL retarde le signal impulsionnel d'enclenchement PB d'un temps qui correspond à la moitié de la boucle de circulation du signal dans l'oscillateur annulaire 2 Le signal de sortie C 10-C 14 du premier compteur 10 est appliqué à la borne d'entrée du second circuit 16 Le second compteur 14 (voir figure 3) est
omis dans le circuit de codage 20.
Le circuit de codage 20 de la différence de
phase des impulsions fonctionne de la façon suivante.
Dans le cas o le front de l'impulsion principale existe dans une position située entre l'inverseur INV 17 au 17 ème étage et la porte NON- ET, NAND 32, au 32 ème étage de l'oscillateur 2, lorsqu'un front de montée se produit dans le signal PB, le signal de sortie L 10-L 14 du premier circuit à bascule 12 est sélectionné par le multiplexeur 18 Ainsi, comme dans le circuit 4 de codage de différence de phase d'impulsions de la figure 3, le multiplexeur 18 choisit le signal de sortie du compteur 10 recevant le signal de sortie du circuit d'inversion, NAND 32, qui précède la position du front de l'impulsion principale d'une longueur correspondant à au moins la moitié de la boucle de circulation du signal dans l'oscillateur 2, o la position du front de l'impulsion principale se produit au moment du front de
montée du signal PB.
Dans le cas o le front de l'impulsion principale se trouve dans une position située entre la porte NON-ET, NAND 1, au 1 er étage, et l'inverseur INV 16 au 16 ème étage de l'oscillateur 2, lorsqu'un front de montée se produit dans le signal PB, le signal de sortie L 20-L 24 du second circuit à bascule 16 est choisi par le multiplexeur 18 Ainsi, le multiplexeur 18 permet l'utilisation du signal de sortie du compteur 10 qui se produit après l'attente d'un intervalle correspondant à la moitié de la boucle de circulation du signal comme
moment de l'apparition du front de montée du signal PB.
Par conséquent, il est possible d'utiliser toujours le signal de sortie du compteur 10 qui est déjà stable Ainsi, le circuit 20 de codage de la différence de phase d'impulsion peut détecter avec précision la différence de phase entre le signal de l'impulsion de départ PA et le signal de l'impulsion d'enclenchement PB. La présente invention n'est pas limitée aux exemples de réalisation qui viennent d'être décrits, elle est au contraire susceptible de modifications et de
variantes qui apparaîtront à l'homme de l'art.
48 2700429

Claims (10)

REVENDICATIONS
1 Oscillateur annulaire ( 2) pour la circulation de fronts d'impulsions de deux types, caractérisé en ce qu'il comprend: un nombre pair de circuits d'inversion (NAND, INV) montés en anneau, o chacun des circuits d'inversion est opérationnel pour inverser un signal d'entrée et sortir une inversion du signal d'entrée; o l'un des circuits d'inversion comprend un premier circuit d'inversion de départ (NAND 1) qui commence une opération d'inversion d'un signal d'entrée en réponse à un premier signal de commande (PA) appliqué depuis l'extérieur; o l'un des circuits d'inversion à l'exception du premier circuit d'inversion de départ et du circuit d'inversion suivant immédiatement le premier circuit d'inversion de départ comprend un second circuit d'inversion de départ (NAND 32) qui commence une opération d'inversion d'un signal d'entrée en réponse à un second signal de commande; et un moyen d'entrée de signal de commande pour entrer le second signal de commande dans le second circuit d'inversion de départ lors d'un intervalle s'écoulant entre un premier moment auquel le premier signal de commande est appliqué au premier circuit d'inversion de départ et le premier circuit d'inversion de départ commence l'opération d'inversion et un second moment auquel un front d'impulsion produit initialement par le commencement de l'opération d'inversion du premier circuit d'inversion de départ et se propageant tout en étant séquentiellement inversé par les circuits d'inversion entre dans le second circuit d'inversion de
départ.
2 Oscillateur annulaire selon la revendication 1, caractérisé en ce que le moyen d'entrée du signal de commande comprend un moyen pour entrer un signal de sortie d'un circuit d'inversion donné, qui précède le second circuit d'inversion de départ lorsqu'on le voit à partir d'un côté du premier circuit d'inversion de départ, suivant des étages correspondant à un nombre pair de circuits d'inversion égal ou inférieur à la moitié du nombre total des circuits d'inversion, dans le second circuit d'inversion de départ comme le second signal de commande, et le second circuit d'inversion de départ comprend un moyen pour, dans les cas o le niveau du signal du second signal de commande et le niveau d'un signal d'entrée provenant d'un circuit d'inversion précédant immédiatement le second circuit d'inversion de départ sont égaux, inverser ledit niveau du signal et sortir une inversion du niveau du signal, et un moyen pour, dans les cas o le niveau du second signal de commande et le niveau du signal d'entrée provenant du circuit d'inversion précédant immédiatement le second circuit d'inversion de départ sont différents, inverser l'un des deux niveaux de signal et sortir une inversion dudit niveau avec priorité qui est égal au niveau du second signal de commande entré à partir du circuit d'inversion donné lorsque le premier circuit d'inversion de départ ne
commence pas l'opération d'inversion.
3 Oscillateur annulaire selon la revendication 1, caractérisé en ce qu'un temps de réponse est défini comme étant égal à un intervalle entre le moment d'une inversion d'un signal d'entrée dans chaque circuit d'inversion et le moment de l'inversion d'un signal de sortie provenant dudit circuit d'inversion, et un temps de réponse par rapport à un premier front d'impulsion produit initialement par le commencement de l'opération d'inversion du premier circuit d'inversion de départ et se propageant tout en étant séquentiellement inversé par les circuits d'inversion est plus long qu'un temps de réponse par rapport à un second front d'impulsion inversé à un
niveau opposé à celui du premier front d'impulsion.
4 Circuit de codage de différence de phase ( 4) d'impulsions caractérisé en ce qu'il comprend: un oscillateur annulaire ( 2) pour faire circuler des fronts d'impulsions de deux types qui comprend un nombre pair de circuits d'inversion montés en anneau, o chacun des circuits d'inversion est opérationnel pour inverser un signal d'entrée et sortir une inversion du signal d'entrée, o l'un des circuits d'inversion comprend un premier circuit d'inversion de départ qui commence une opération d'inversion d'un signal d'entrée en réponse à un premier signal de commande appliqué depuis l'extérieur, l'un des circuits d'inversion à l'exception du premier circuit d'inversion de départ et d'un circuit d'inversion suivant le premier circuit d'inversion de départ comprend un second circuit d'inversion de départ qui commence une opération d'inversion d'un signal d'entrée en réponse à un second signal de commande, et un moyen d'entrée de signal de commande pour entrer le second signal de commande dans le second circuit d'inversion de départ lors d'un intervalle entre un premier moment auquel le premier signal de commande est appliqué au premier circuit d'inversion de départ et le premier circuit d'inversion de départ commence l'opération d'inversion et un second moment auquel un front d'impulsion produit initialement par le commencement de l'opération d'inversion du premier circuit d'inversion de départ et se propageant tout en étant séquentiellement inversé par le circuit de réaction entre dans le second circuit d'inversion de départ; un moyen pour entrer un premier signal d'entrée dans le premier circuit d'inversion de départ à partir de l'extérieur comme étant le premier signal de commande; des bornes de sortie pour sortir des signaux de sortie des circuits d'inversion de l'oscillateur annulaire, respectivement;
51 2700429
des moyens de comptage ( 10, 14) recevant un signal de sortie en provenance d'une borne de sortie donnée parmi lesdites bornes de sortie afin de compter le nombre de fois que le front d'une impulsion produit initialement par le commencement de l'opération d'inversion du premier circuit d'inversion de départ circule dans l'oscillateur au cours d'un intervalle entre le moment du commencement de l'opération d'inversion du premier circuit d'inversion de départ en réponse au premier signal d'entrée et le moment auquel un second signal d'entrée est appliqué, et pour sortir un signal numérique représentant ledit nombre de comptages; un moyen ( 6) de détection de front d'impulsion recevant les signaux de sortie provenant des bornes de sortie afin de détecter celui des circuits d'inversion que le front de l'impulsion produit initialement par le commencement de l'opération d'inversion du premier circuit d'inversion de départ atteint lorsque le second signal d'entrée est -appliqué, et un codeur( 8) pour sortir un certain nombre de circuits d'inversion à partir du premier circuit d'inversion de départ vers le circuit d'inversion détecté par le moyen de détection de front d'impulsion comme étant un signal numérique; o un signal numérique final est sorti comme indication d'une différence de phase entre le premier signal d'entrée et le second signal d'entrée, et le signal numérique final a des bits de poids fort constitués du signal numérique provenant des moyens de comptage et des bits de poids faible constitués du
signal numérique provenant du codeur.
Oscillateur annulaire ( 50), caractérisé en ce qu'il comprend: un nombre pair de circuits d'inversion montés en un premier anneau ( 51), dans lequel chacun des circuits d'inversion est opérationnel pour inverser un
52 2700429
signal d'entrée et sortir une inversion du signal d'entrée; l'un des circuits d'inversion comprend un premier circuit d'inversion de départ qui commence une opération d'inversion d'un signal d'entrée en réponse à un premier signal de commande appliqué depuis l'extérieur; l'un des circuits d'inversion à l'exception du premier circuit d'inversion de départ comprend un second circuit d'inversion de départ qui commence une opération d'inversion d'un signal d'entrée en réponse à un second signal de commande; et un nombre impair de circuits d'inversion comprenant le second circuit d'inversion de départ et monté dans un second anneau ( 52), o le signal de sortie de l'un des circuits d'inversion du second anneau est
utilisé comme second signal de commande.
6 Oscillateur annulaire selon la revendication 5, dans lequel le premier circuit d'inversion de départ se trouve tant dans le premier
anneau que dans le second anneau.
7 Oscillateur annulaire selon la revendication 5, dans lequel chacun du premier circuit d'inversion de départ et du second circuit d'inversion
de départ comprend une porte NON-ET (NAND).
8 Oscillateur annulaire, caractérisé en ce qu'il comprend un nombre pair de circuits d'inversion montés en anneau, o chacun des circuits d'inversion est opérationnel pour inverser un signal d'entrée et sortir une inversion du signal d'entrée; un premier des circuits d'inversion comprend un premier circuit d'inversion de départ qui commence une opération d'inversion d'un signal d'entrée en réponse à un premier signal de commande appliqué depuis l'extérieur; un second des circuits d'inversion comprend un second circuit d'inversion de départ qui commence une opération d'inversion d'un signal d'entrée en réponse à un second signal de sortie d'un troisième circuit d'inversion qui précède le second circuit d'inversion de départ suivant un nombre pair de circuits d'inversion. 9 Oscillateur annulaire selon la revendication 8, dans lequel chacun du premier circuit d'inversion de départ et du second circuit d'inversion
de départ comprend une porte NON-ET (NAND).
10 Oscillateur caractérisé en ce qu'il comprend: un nombre pair prédéterminé de circuits d'inversion connectés dans une boucle, chacun étant capable de sortir un signal de sortie ayant une relation d'inversion prédéterminée avec un signal d'entrée qui lui est appliqué; un moyen pour rompre sélectivement et permettre la relation d'inversion prédéterminée entre le signal d'entrée appliqué au premier des circuits d'inversion et le signal de sortie en provenant en réponse à un signal appliqué de l'extérieur; et un moyen pour sélectivement rompre et permettre la relation d'inversion prédéterminée entre le signal d'entrée appliqué au second des circuits d'inversion et le signal de sortie de ce second circuit en réponse au signal de sortie d'un des circuits
d'inversion à l'exception du second de la boucle.
FR9400206A 1993-01-14 1994-01-11 Oscillateur annulaire et circuit de codage de différence de phase d'impulsions. Expired - Lifetime FR2700429B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00520993A JP3455982B2 (ja) 1993-01-14 1993-01-14 偶数段リングオシレータ及びパルス位相差符号化回路

Publications (2)

Publication Number Publication Date
FR2700429A1 true FR2700429A1 (fr) 1994-07-13
FR2700429B1 FR2700429B1 (fr) 1995-12-01

Family

ID=11604808

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9400206A Expired - Lifetime FR2700429B1 (fr) 1993-01-14 1994-01-11 Oscillateur annulaire et circuit de codage de différence de phase d'impulsions.

Country Status (3)

Country Link
US (2) US5416444A (fr)
JP (1) JP3455982B2 (fr)
FR (1) FR2700429B1 (fr)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3443896B2 (ja) * 1993-10-08 2003-09-08 株式会社デンソー デジタル制御発振装置
FR2711287B1 (fr) * 1993-10-11 1996-01-05 Sgs Thomson Microelectronics Circuit d'indication de relation de phase entre plusieurs signaux de même fréquence et son application à un circuit d'ajustage des déphasages entre ces signaux.
JP2900772B2 (ja) * 1993-12-24 1999-06-02 株式会社デンソー パルス位相差符号化回路とパルス発生回路との複合装置及びデジタル制御ｐｌｌ装置
JP3299631B2 (ja) * 1994-06-07 2002-07-08 三菱電機株式会社 電圧制御型発振器およびそれを用いた位相同期ループ回路
JP2734380B2 (ja) * 1994-09-06 1998-03-30 日本電気株式会社 電圧制御発振器およびフェーズロックドループ回路
DE19503035C2 (de) * 1995-01-31 1998-09-17 Siemens Ag Verfahren und Anordnung zum Ermitteln der Phasendifferenz zwischen Taktsignalen in einer Kommunikationseinrichtung
JP3986572B2 (ja) * 1995-03-23 2007-10-03 株式会社デンソー 周波数逓倍装置
JP3322067B2 (ja) * 1995-04-24 2002-09-09 株式会社デンソー 物理量検出装置
JP3639000B2 (ja) * 1995-06-13 2005-04-13 富士通株式会社 位相合わせ装置及び遅延制御回路
KR0168916B1 (ko) * 1995-11-02 1999-03-20 정선종 링 전압 제어 발진기 및 그를 이용한 전압 제어 방법
JP3435979B2 (ja) * 1996-04-26 2003-08-11 株式会社デンソー 物理量検出装置
JP3572809B2 (ja) * 1996-06-17 2004-10-06 株式会社デンソー Ａ／ｄ変換器
JP3175600B2 (ja) * 1996-08-09 2001-06-11 株式会社デンソー 時間測定装置
TW340262B (en) 1996-08-13 1998-09-11 Fujitsu Ltd Semiconductor device, system consisting of semiconductor devices and digital delay circuit
US6396312B1 (en) * 2000-08-11 2002-05-28 Agilent Technologies, Inc. Gate transition counter
ATE416511T1 (de) * 2001-09-12 2008-12-15 Thine Electronics Inc Integrierte halbleiterschaltung
DE10208617A1 (de) * 2002-02-27 2003-09-04 Bosch Gmbh Robert Digitaler Oszillator und Verfahren zur Erzeugung eines oszillierenden Signals
JP3956847B2 (ja) 2002-04-24 2007-08-08 株式会社デンソー Ａ／ｄ変換方法及び装置
JP3849614B2 (ja) * 2002-08-27 2006-11-22 ソニー株式会社 発振器
US7403074B2 (en) 2004-02-26 2008-07-22 Sony Corporation Oscillator
US7064620B1 (en) * 2003-05-09 2006-06-20 Altera Corporation Sequential VCO phase output enabling circuit
US7339347B2 (en) * 2003-08-11 2008-03-04 Reserve Power Cell, Llc Apparatus and method for reliably supplying electrical energy to an electrical system
JP3991969B2 (ja) 2003-09-17 2007-10-17 株式会社デンソー Ａ／ｄ変換回路
JP4140534B2 (ja) * 2004-02-27 2008-08-27 株式会社デンソー Ａ／ｄ変換装置
DE102004046519B4 (de) * 2004-09-23 2006-07-06 Micronas Gmbh Verfahren und Schaltungsanordnung zur Unterdrückung von Schwingungsmoden in Ringoszillatoren
JP2006217162A (ja) * 2005-02-02 2006-08-17 Kawasaki Microelectronics Kk リングオシレータ回路
JP2006217455A (ja) * 2005-02-07 2006-08-17 Kawasaki Microelectronics Kk リングオシレータ回路
DE102005024648B4 (de) * 2005-05-25 2020-08-06 Infineon Technologies Ag Elektrische Schaltung zum Messen von Zeiten und Verfahren zum Messen von Zeiten
JP4626581B2 (ja) * 2006-05-15 2011-02-09 株式会社デンソー 数値化装置
JP4702179B2 (ja) * 2006-05-22 2011-06-15 株式会社デンソー Ａ／ｄ変換回路
US7710208B2 (en) * 2007-04-18 2010-05-04 Vns Portfolio Llc Multi-speed ring oscillator
KR100944497B1 (ko) * 2007-06-25 2010-03-03 삼성전자주식회사 디지털 주파수 검출기 및 이를 이용한 디지털 ｐｌｌ
JP4345854B2 (ja) 2007-07-17 2009-10-14 株式会社デンソー Ａ／ｄ変換回路
JP4921329B2 (ja) * 2007-11-28 2012-04-25 株式会社デンソー Ａ／ｄ変換回路
JP4434277B2 (ja) 2007-12-20 2010-03-17 株式会社デンソー クロック生成回路およびその使用方法
JP4569641B2 (ja) * 2008-02-06 2010-10-27 株式会社デンソー アナログデジタル変換装置
JP2009272858A (ja) * 2008-05-07 2009-11-19 Olympus Corp Ａ／ｄ変換回路
KR100983771B1 (ko) * 2008-05-19 2010-09-27 덴소풍성전자(주) 저 전압용 링 발진기
JP4645734B2 (ja) 2008-12-12 2011-03-09 株式会社デンソー パルス遅延回路およびａ／ｄ変換回路
JP4807407B2 (ja) * 2008-12-22 2011-11-02 株式会社デンソー 偶数段パルス遅延装置
JP2011071816A (ja) * 2009-09-28 2011-04-07 Fujitsu Semiconductor Ltd 周波数測定回路及びそれを有するｐｌｌシンセサイザ
JP5478304B2 (ja) * 2010-03-15 2014-04-23 オリンパス株式会社 Ａ／ｄ変換回路
JP5459089B2 (ja) * 2010-06-10 2014-04-02 富士通株式会社 Ｔｄｃ回路
JP5234095B2 (ja) * 2010-12-07 2013-07-10 株式会社デンソー パルス位相差符号化回路
JP2012147242A (ja) 2011-01-12 2012-08-02 Olympus Corp 固体撮像装置
JP5753013B2 (ja) * 2011-07-06 2015-07-22 オリンパス株式会社 リングオシュレータ回路、ａ／ｄ変換回路、および固体撮像装置
JP5769601B2 (ja) * 2011-11-24 2015-08-26 オリンパス株式会社 Ａｄ変換回路および撮像装置
US8610511B1 (en) * 2012-07-31 2013-12-17 King Fahd University Of Petroleum And Minerals High-frequency digitally controlled oscillator
US8963646B1 (en) * 2013-08-19 2015-02-24 Nanya Technology Corporation Delay line ring oscillation apparatus
JP6237310B2 (ja) * 2014-02-14 2017-11-29 株式会社ソシオネクスト 半導体集積回路
JP6778524B2 (ja) * 2016-07-05 2020-11-04 雅人 有冨 リングディレイライン、及びａ／ｄ変換回路
JP6812781B2 (ja) * 2016-12-19 2021-01-13 セイコーエプソン株式会社 遅延回路、カウント値生成回路および物理量センサー
JP6787237B2 (ja) 2017-04-14 2020-11-18 株式会社デンソー 数値化装置
JP6772998B2 (ja) 2017-10-04 2020-10-21 株式会社デンソー Ａ／ｄ変換回路
US10790832B2 (en) 2018-03-22 2020-09-29 Intel Corporation Apparatus to improve lock time of a frequency locked loop
US10819355B1 (en) * 2019-09-24 2020-10-27 Nxp Usa, Inc. Phase to digital converter

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0054111A1 (fr) * 1980-12-17 1982-06-23 International Business Machines Corporation Circuit pour mesurer le temps de montée et le temps de retombée dans un élément intégré à grande échelle
FR2548486A1 (fr) * 1983-06-29 1985-01-04 Labo Cent Telecommunicat Horloge a deux phases, sans recouvrements, realisable en circuit integre mos et de periode ajustable au fonctionnement du circuit a commander
US4517532A (en) * 1983-07-01 1985-05-14 Motorola, Inc. Programmable ring oscillator
EP0427442A2 (fr) * 1989-11-08 1991-05-15 International Business Machines Corporation Oscillateur en anneau programmable commandé en tension
DE4104329A1 (de) * 1990-02-13 1991-08-22 Matsushita Electric Ind Co Ltd Impulssignalverzoegerungsvorrichtung, impulssignalphasendetektor und die vorrichtung verwendender taktgenerator

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3350659A (en) * 1966-05-18 1967-10-31 Rca Corp Logic gate oscillator
US4105950A (en) * 1976-09-13 1978-08-08 Rca Corporation Voltage controlled oscillator (VCO) employing nested oscillating loops
JP2659594B2 (ja) * 1989-10-11 1997-09-30 株式会社日本自動車部品総合研究所 物理量検出装置
DE69029153T2 (de) * 1989-01-18 1997-06-19 Nippon Denso Co Vorrichtung zur magnetischen Detektion und Vorrichtung zur Detektion einer physikalischen Grösse, die sie verwendet
JP2868266B2 (ja) * 1990-01-25 1999-03-10 株式会社日本自動車部品総合研究所 信号位相差検出回路及び信号位相差検出方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0054111A1 (fr) * 1980-12-17 1982-06-23 International Business Machines Corporation Circuit pour mesurer le temps de montée et le temps de retombée dans un élément intégré à grande échelle
FR2548486A1 (fr) * 1983-06-29 1985-01-04 Labo Cent Telecommunicat Horloge a deux phases, sans recouvrements, realisable en circuit integre mos et de periode ajustable au fonctionnement du circuit a commander
US4517532A (en) * 1983-07-01 1985-05-14 Motorola, Inc. Programmable ring oscillator
EP0427442A2 (fr) * 1989-11-08 1991-05-15 International Business Machines Corporation Oscillateur en anneau programmable commandé en tension
DE4104329A1 (de) * 1990-02-13 1991-08-22 Matsushita Electric Ind Co Ltd Impulssignalverzoegerungsvorrichtung, impulssignalphasendetektor und die vorrichtung verwendender taktgenerator

Also Published As

Publication number Publication date
JP3455982B2 (ja) 2003-10-14
JPH06216721A (ja) 1994-08-05
FR2700429B1 (fr) 1995-12-01
US5528200A (en) 1996-06-18
US5416444A (en) 1995-05-16

Similar Documents

Publication Publication Date Title
FR2700429A1 (fr) Oscillateur annulaire et circuit de codage de différence de phase d'impulsions.
EP0427638B1 (fr) Interface de ligne pour un réseau de transmission d'informations
FR2498396A1 (fr) Circuit d'arbitrage
CH628479A5 (fr) Dispositif de brouillage de message et dispositif de restitution d'un message brouille par le premier dispositif.
EP0165108B1 (fr) Convertisseur temps-numérique ultra-rapide
FR2544932A1 (fr) Amplificateur vertical d'oscilloscope comportant un circuit declencheur logique booleen a declenchement hierarchise
FR2473817A1 (fr) Circuit de detection du decrochage d'une boucle numerique a accrochage de phase
EP0306392B1 (fr) Circuit de détection de transitions d'adresses
FR2466906A1 (fr) Circuit detecteur de transitions d'un niveau de signal a un autre
EP3376670B1 (fr) Ligne à retard configurable
EP0599746B1 (fr) Compteur rapide permettant alternativement de compter et de décompter des trains d'impulsions
FR2677515A1 (fr) Circuit diviseur de frequence.
CA2017802C (fr) Dispositif de detection de perte de signal de reception pour recepteur de signaux numeriques
FR2861848A1 (fr) Systmeme et procede d'evaluation de la vitesse d'un circuit
EP1303043B1 (fr) Filtre digital pour reduire des pics de tension
EP2327160A1 (fr) Compteur analogique et imageur incorporant un tel compteur
EP0058108B1 (fr) Générateur de signaux logiques combinés
FR2604577A1 (fr) Circuit generateur de code a bruit pseudo-aleatoire
EP0433147A1 (fr) Procédé et dispositif de compensation de la dérive en courant dans un circuit intégré MOS, et circuit intégré en résultant
EP1873918A1 (fr) Procédé de contrôle du temps d'évaluation d'une machine d'état
EP0658838B1 (fr) Dispositif de synthèse de fréquences
FR2461958A1 (fr) Circuit de comparaison de phase
FR2608335A1 (fr) Circuit logique cmos
FR2649265A1 (fr) Circuit amplificateur-separateur pour la conversion ttl-cmos
FR2695273A1 (fr) Ligne à retard programmable, circuit à retard programmable et oscillateur programmable.