FR2498396A1 - Circuit d'arbitrage - Google Patents

Circuit d'arbitrage Download PDF

Info

Publication number
FR2498396A1
FR2498396A1 FR8200685A FR8200685A FR2498396A1 FR 2498396 A1 FR2498396 A1 FR 2498396A1 FR 8200685 A FR8200685 A FR 8200685A FR 8200685 A FR8200685 A FR 8200685A FR 2498396 A1 FR2498396 A1 FR 2498396A1
Authority
FR
France
Prior art keywords
output
gate
low
doors
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8200685A
Other languages
English (en)
Other versions
FR2498396B1 (fr
Inventor
Philip John Keller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of FR2498396A1 publication Critical patent/FR2498396A1/fr
Application granted granted Critical
Publication of FR2498396B1 publication Critical patent/FR2498396B1/fr
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037Bistable circuits
    • H03K3/0375Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Lock And Its Accessories (AREA)
  • Bus Control (AREA)

Abstract

CE CIRCUIT EST MUNI D'UN VERROUILLAGE CONSTITUE DE DEUX PORTES NON-ET COUPLEES EN CROIX, DONT L'UNE EST UNE PORTE NON-ET DE SCHMITT, D'UN DETECTEUR DE DIFFERENCE ET DE DEUX PORTES DE SORTIE NI. LA SORTIE DU VERROUILLAGE EST COUPLEE AU DETECTEUR DE DIFFERENCE ET A UNE ENTREE DES PORTES NI. LES PORTES NI RECOIVENT UNE AUTRE ENTREE DE LA PART DU DETECTEUR DE DIFFERENCE. LE DETECTEUR DE DIFFERENCE REPOND A UNE DIFFERENCE DE TENSION DEPASSANT 1V, TOUT EN BLOQUANT DES SIGNAUX SE PRODUISANT DANS LE VERROUILLAGE DURANT DES ETATS D'OSCILLATION OU DES ETATS METASTABLES DU VERROUILLAGE, SIGNAUX QUI PEUVENT COMPORTER DES IMPULSIONS EN CANIVEAU.

Description

-1-
"Circuit d'arbitrage".
Arrière-plan de l'invention.
L'invention concerne des circuits logiques numériques et notamment un circuit d'arbitrage du genre dans lequel sont utilisées des portes NON-ET couplées en croix, circuit d'arbitrage qui permet de venir
à bout de la tendance des portes NON-ET à devenir métastables, et de blo-
quer effectivement la transmission de cette condition Jusqu'à l'instant
o les sorties se trouvent dans l'un quelconque des deux états stables.
Un circuit d'arbitrage est utilisé dans la logique numéri-
que pour a) répondre à l'un de deux signaux qui peuvent arriver à un faible écart
l'un de l'autre, de façon à donner la priorité à des signaux asynchro-
nes de ce genre suivant le principe que les premiers venus sont les premiers servis, et
b) dans le cas de signaux arrivant au même instant, décider arbitraire-
ment auquel des deux signaux il répondra en premier lieu.
Les circuits d'arbitrage utilisent généralement un ver-
rouillage constitué par deux portes NON-ET couplées en croix. L'un des problémes auxquels on est fréquemmuent confronté dans l'utilisation de
ces circuits d'arbitrage est causé par une condition métastable des por-
tes NON-ET couplées en croix, dans laquelle la sortie du verrouillage
n'est ni ELEVEE ni BASSE, mais se trouve dans un état intermédiaire (é-
tat métastable). Normalement, cette condition est précédée de la produc-
tion d'une impulsion dite "en caniveau" dans la sortie du verrouillage.
Une impulsion en caniveau est une impulsion étroite descendante ou mon-
tante qui est trop étroite pour être effective mais assez large pour
être détectée dans l'omnibus de sortie. Bien qu'il soit possible de ré-
duire la probabilité de l'apparition d'un état métastable ou de réduire
la durée de' l'état métastable, il est très peu probable que cette condi-
tion puisse être éliminée complètement. De ce fait, il est nécessaire
de fournir certains moyens qui, lors de l'apparition d'impulsions en ca-
niveau et/ou de niveaux métastables, permettent d'empêcher que ceux-ci
puissent atteindre les dispositifs logiques suivants.
Résumé de l'invention.
Un circuit d'arbitrage comporte un verrouillage constitué -2-
par une première et une seconde portes NON-ET couplées en croix, la pre-
mière porte NON-ET étant couplée à une première borne d'entrée alors que la seconde porte NON-ET est couplée à une seconde borne d'entrée. L'une
des portes NON-ET est de préférence une porte NON-RT de Schmitt. Les sor-
ties des portes NON-ET sont couplées à un détecteur de différence qui ré-
pond à une différence de tension déterminée, de préférence d'une valeur
de 1 VBE. La sortie du détecteur de différence est dirigée vers une pre-
mière entrée de chacune de deux portes NI de sortie qui, en outre, reçoi-
vent chacune une seconde entrée à partir des deux portes NON-ET.
Comea le détecteur de différence ne répond qu'à des signaux d'entrée dont la différence de tension dépasse une valeur déterminée, les signaux produits au cours d'une oscillation ou d'un état métastable du
verrouillage et pouvant comporter des impulsions en caniveau, sont blo-
qués par le détecteur de différence de façon qu'ils ne puissent pas at-
teindre les portes de sortie NI.
Description succincte du dessin.
La figure 1 est un schéma synoptique d'un circuit d'arbi-
trage conforme à l'invention.
Les figures 2 à 4 représentent schématiquement des formes
d'onde dans le but d'illustrer le fonctionnement du circuit d'arbitrage.
Les figures 5a à 5o représentent un schéma détail é du cir-
cuit d'arbitrage.
Description du mode de réalisation préférentiel.
La figure 1 représente un mode de réalisation du circuit d'arbitrage conforme à l'invention, muni d'une paire de bornes d'entrée
A et B et d'une paire de bornes de sortie J et K. La première borne d'en-
trée A est couplée à une première entrée d'une première porte NON-ET 10,
qui est de préférence une porte NON-ET de Schmitt. La seconde borne d'en-
trée B est couplée à une première entrée d'une seconde porte NON-ET 12.
Les deux portes NON-ET 10 et 12 sont couplées en croix de façon à former un verrouillage, les entrées couplées en croix étant désignées sous le
nom de secondes entrées du verrouillage.
La sortie C de la première porte NON-ET 10 est couplée à une entrée d'une porte détectrice de différence 14 ainsi qu'à une entrée d'une première porte NI 16. La sortie D de la seconde porte NON-ET 12
2 4983 96
-3- est couplée à l'autre entrée de la porte détectrice de différence 14 de meme qu'à une entrée d'une seconde porte NI 18. La sortie E de la porte détectrice de différence 14 est couplée aux secondes entrées des deux
portes NI 16 et 18.
La sortie F de la première porte NI 16 est couplée à la -
première borne de sortie J, et la sortie G de la seconde porte NI 18 est
couplée à la seconde borne de sortie K. De plus, la sortie F de la pre-
mière porte NI 16 est couplée à travers un premier inverseur 20 à une troisième entrée de la seconde porte NON-ET 12. De façon similaire, la
sortie G de la seconde porte NI 18 est couplée à travers un second inver-
seur 22 à une troisième entrée de la première porte NON-ET, ou porte NON-
ET de Schmitt 10. Les sorties inversées, ou troisième entrée des portes NON-ET 12 et 10 sont indiquées respectivement par les références H et I. La porte détectrice de différence 14 a été conçue de façon que sa sortie soit toujours ELEVEE à moins que la différence entre ces
entrées ne soit supérieure à une valeur déterminée, en l'espèce supérieu-
re à 1 VBE. Comme une porte NI exclusif conventionnelle, la sortir est ELEVEE si les deux entrées sont ELEVEES, ou si les deux entrées sont BASSES. Toutefois, la sortie ne sera BASSE que si la différence entre
les deux entrées est supérieure à 1 VBE-
Ci-après, on va décrire le fonctionnement du circuit d'ar-
bitrage. Dans la condition de démarrage, les entrées A et B sont toutes les deux BASSES. La sortie d'une porte NON-ET n'est BASSE que si toutes
les entrées sont ELEVEES. Ainsi, étant donné qu'une entrée de chaque por-
te NON-ET 10 et 12 est BASSE et, par conséquent, les secondes entrées à
couplage en croix des portes 10 et 12 sont élevées. Comme les deux en-
trées de la porte détectrice de différence 14 sont élevées, la sortie E de la porte 14 est élevée. Comme les deux entrées de la porte NI 16 sont ELEVEES, la sortie F est basse. De façon similaire, étant donné que les deux entrées de la porte NI 18 sont ELEVEES, la sortie G est basse. Cela
est vrai parce que la sortie d'une porte NI est BASSE si toutes les en-
trées sont ELEVEES.
Comme les sorties F et G sont BASSES, les entrées inver-
sées appliquées respectivement aux troisièmes entrées des portes NON-ET 12 et 10 sont élevées, mais n'affectent pas la condition de ces portes
du fait que l'une de leurs entrées est BASSE.
La condition initiale du circuit et les formes d'onde a1p-
-4- plicables sont représentées dans l'extrême partie de droite du schéma
des formes d'onde de la figure 2. -
On suppose maintenant que l'entrée A devient ELEVEE avant
l'entrée B, comme montré sur la figure 2. Si A devient ELEVEE, et B res-
te BASSE, C devient BASSE du fait que A et D et I, constituant toutes des entrées de la porte NON-ET 10, sont ELEVEES; La sortie F de la porte 16 reste BASSE du fait que C est BASSE, mais E est ELEVEE. Toutefois, étant donné que C est BASSE et D est ELEVEE, la sortie E de la porte 14 devient maintenant BASSE. Etant donné que les deux entrées C et E de la porte 16 sont BASSES, F devient élevée et le signal de réaction inversé
H devient BAS mais n'affecte pas la condition de la porte d'entrée 12.
L'entrée E de la porte 18 est BASSE, mais l'entrée D est ELEVEE, de sor-
te que la sortie G de la porte 18 reste BASSE, que la sortie I de l'in-
verseur 22 reste ELEVEE et que la porte d'entrée 10 n'est pas affectée.
Maintenant, aux bornes de sortie, J est ELEVEE et K est BASSE.
Si B devient ELEVEE, alors que A reste ELEVEE, le verrouil-
lage comportant les portes 10 et 12 n'est pas affecté du fait que, main-
tenant, la sortie C de la porte 10 qui forme l'entrée de la porte 12,
reste BASSE.
Une opération similaire aura lieu si l'entrée B devient ELEVEE et l'entrée A devient BASSE à cause de la symétrie du circuit, mais dans ces conditions, la borne de sortie J sera BASSE et la borne de sortie K sera ELEVEE, ce qui est précisément l'inverse de la condition de signal d'entrée précédemment décrite, condition o A est ELEVEE et B
est BASSE.
En référence aux formes d'onde représentées sur la figure
3, on va décrire maintenant la condition o A et B deviennent simulta-
nément ELEVEES, et c'est la condition o le circuit d'arbitrage doit. dé-
cider arbitrairement laquelle des deux entrées A et B aura la priorité, c'est-à-dire que le circuit doit accomplir une fonction d'arbitrage. En' référence à l'état initial o les entrées A et B sont toutes les deux BASSES, soit à l'instant T0, on rappelle que C et D sont ELEVEES, E est ELEVEE et F et G sont BASSES. Lorsque A et B deviennent ELEVEES, l'une
des deux successions suivantes d'évenements peut se présenter.
La première succession d'évenéments qui peut se présenter est la suivante. Quelque temps après que A et B deviennent ELEVEES, C et -D devienwent BASSES. Lorsque C et D deviennent BASSES, D et C, dans cet -5- ordre, redeviennent ELEVEES à cause des entrées BASSES à couplage en croix des portes 12 et 10. Lorsque D et C deviennent ELEVEES, C et D, dans cet ordre, redeviennent BASSES sous l'effet des entrées ELEVEES
des portes 10 et 12, entrées qui sont couplées en croix. Cette condi-
tion d'oscillation continuera jusqu'à ce que la sortie de l'une des
portes 10 et 12 reste BASSE et que l'autre porte reste ELEVEE.
La seconde succession d'évenements qui peut se présen-
ter la suivante. Quelque temps après que A et B deviennent ELEVEES,
soit à l'instant T1, C et D deviennent BASSES. Lorsque C et D devien-
nent BASSES, les entrées BASSES des portes 12 et 10, entrées qui sont
couplées en croix provoquent respectivement que les sorties D et C re-
deviennent ELEVEES, tout en produisant une impulsion en caniveau sur
chacune des sorties C et D à l'instant T1. Sous l'effet de l'impul-
sion en caniveau produite sur chaque entrée des portes 10 et 12, les
sorties C et D passent, à l'instant T2, au troisième état, soit l'é-
tat métastable. C'est un état instable, et après un certain interval-
le de temps, l'une des deux sorties C et D devient BASSE, tandis que
l'autre sortie devient ELEVEE.
Durant chacune des successions précitées d'événements, tant que C et D ne différent pas de plus de 1 VBE, le point E reste ELEVE et les points F et G restent BAS. Les portes de sortie NI 16 et
18 ne peuvent pas répondre aux sorties C et D, tant que le point E res-
te ELEVE. On verra que durant la production de l'impulsion en caniveau à l'instant T1, les sorties C et D sont en phase et à peu près égales en amplitude. De ce fait, la sortie E de detecteur de différence reste ELEVEE, et les impulsions en caniveau ne parviennent pas aux portes NI 16 et 18. Toutefois, après que le verrouillage comportant les portes 10
et 12 a quitté l'état métastable et dès que la différence de tension en-
tre C et D devient supérieure à 1 VBE, c'est-à-dire à l'instant T3, la porte 14 répond à cette différence, de sorte que E devient BASSE et que,
dans ce cas, les portes de sortie NI 16 et 18 peuvent répondre aux sor-
ties C et D des portes NON-ET 10 et 12.
Si l'entrée A devient ELEVEE avant B, l'écart entre les deux événements étant de beaucoup inférieur à un retard de porte, il est probable qu'une impulsion en caniveau sera produite sur la sortie D de la porte 12. Celleci ne se propage pas jusqu'à la sortie de la porte 18. Il est existe deux raisons pour cela: 1) Le retard du détecteur de -6- différence 14 est à peu près 1,5 à 2 fois plus grand que pour les portes NON-ET 10 et 12, de sorte que le détecteur maintient sa sortie, point E,
ELEVEE, durant cet intervalle de temps; 2) de par sa conception, le dé-
tecteur de différence 14 est insensible aux impulsions en caniveau et
tend à les réduire par intégration à un niveau auquel ne peuvent pas ré-
pondre les portes suivantes. Cette suite d'évènements est illustrée sur
la figure 4.
Le but des inverseurs 20 et 22 est d'éviter que la sortie du verrouillage R-S, constitué par les portes 10 et 12, passe d'un état ELEVE à un état BAS avant que la porte détectrice de différence 14 ne revienne à son niveau initial ELEVE. Ainsi, si l'entrée A devient ELEVEE
avant l'entrée B, la sortie F est ELEVEE, et la sortie G est BASSE. En-
suite, si A devient BASSE, C devient ELEVEE. Si C devient ELEVEE, D peut devenir BASSE, en l'absence de l'inverseur. En même temps, E devient ELEVEE du fait que ses deux entrées sont ELEVEES. D devient BASSE à peu près au même instant o E devient ELEVEE, après quoi la sortie G peut devenir ELEVEE par suite de l'entrée D et, ensuite, elle peut devenir BASSE par suite de l'entrée E qui est ELEVEE, pour redevenir ELEVEE du
fait que l'entrée E devient BASSE. Dans ce cas, l'inverseur 20 ne permet-
trait pas que cette suite d'évènements se produise du fait que le signal BAS dirigé par l'inverseur 20 vers la porte d'entrée 12, maintiendrait élevée la sortie D de la porte 12 jusqu'au moment o la sortie de la porte 16 deviendrait BASSE, de sorte qu'à cet instant, la sortie de la
porte 14 pourrait revenir à son niveau initial ELEVE.
Le fonctionnement de la porte détectrice de différence 14 sera décrit en détail en référence à la figure 5, qui est un schéma plus
détaillé du circuit d'arbitrage conforme à l'invention. Il est à remar-
quer qu'un tampon 24 (fig. 5b) est couplé entre la sortie E de la porte
détectrice de différence 14 et les portes NI de sortie 16 et 18 (fig.5c).
La sortie du tampon 24 est constituée par le noeud L. Toutefois, il faut faire observer d'abord que la chaîne de quatre diodes 26 (fig.5b) montée entre la masse et le point de connexion VREF sont des diodes de calage VBE- Elles servent à limiter le niveau ELEVE sur les sorties C et D de
la porte NON-ET de Schmitt 10 et de la porte NON-ET 12 à une valeur éga-
le à 3VBE au maximum. Il en résulte qu'un niveau de tension prédétermi-
nable est forcé dans la porte détectrice de différence 14. Les diodes de
calage 26 limitent également le niveau ELEVE à partir de la porte détec-
-7-
trice de différence 14 jusque dans le tampon 24. Cela aboutit à une ra-
pidité plus élevée de même quià une meilleure commande du niveau de cou-
rant, du fait que cela permet de donner une valeur plus faible à la ré-
sistance R2 qui, par conséquent, peut être du même matériau que les résistances Rl intercalées dans les circuits d'émetteur des transistors
Qil et de Q12.
Or, si le circuit fonctionne dans l'état initial ou état
normal, les entrées A et B étant (fig.5a) toutes les deux BASSES, les en-
trées C et D de la porte détectrice de différence 14 sont toutes les deux ELEVEES. Le point C présente 3VBE environ et l'émetteur du transistor Q11
(fig.5b) présente 2VBE environ. Le point D présente 3VBE environ et l'é-
metteur du transistor Q12 présente 2VBE environ. Conme l'émetteur du tran-
sistor Qll est relié à la base de Q13 et à l'émetteur du transistor Q14
et que l'émetteur de Q12 est relié à la base du transistor Q14 et à l'é-
metteur du transistor Q13, la tension base-émetteur de chacun des tran-
sistors Q13 et Q14 est égale à zéro et les transistors Q13 et Q14 sont donc mis HORS CIRCUIT. La tension au point E augmente à 2VBE de façon que Q15 du tampon 24 soit mis en circuit. Q16 est mis HORS CIRCUIT et Q18 est
mis EN CIRCUIT, de sorte que le point C devient ELEVE.
On suppose maintenant que l'entrée de signal A devienne
ELEVEE et que l'entrée B reste BASSE. La sortie C sera BASSE et la sor-
tie D sera ELEVEE, et la succession d'évènements suivante se présentera.
Qll est mis HORS CIRCUIT, Q13 est mis HORS CIRCUIT et Q12 est mis EN CIRCUIT. L'émetteur de Q14 a une valeur égale à celle du point D-2 (VBE) ou à VBE environ. Le point E a une valeur égale à 2VBEÉ-VSO environ ou
à 1 volt environ, ce qui est BAS, VSCH étant la chute de tension en di-
rect aux bornes de la diode de calage Schottky du transistor.
Maintenant, on suppose que l'entrée A soit BASSE et que l'entrée B soit ELEVEE, cas dans lequel la sortie C est ELEVEE et la sortie D est BASSE. Qll et Q13 sont mis EN CIRCUIT et Q12 et Q14 sont mis HORS CIRCUIT. L'émetteur de Q13 a une valeur égale à celle du point C-(2VBE) ou à 1VBE environ. Le point E a une valeur égale à 2VBE-VSCH
environ ou à 1V environ, ce qui est BAS.
Dans chacun des deux cas précités, o la sortie E de la porte détectrice de différence 14 est BASSE, celle-ci dirige un signal
BAS vers le tampon 24. De ce fait, Q15 est HORS CIRCUIT, Q16 est EN CIR-
CUIT et Q17 est EN CIRCUIT. Le point L est alors BAS et a une valeur de 8-
l'ordre de.25 volts.
Maintenant, on suppose que le point C soit ELEVE, tout en
ayant une valeur de l'ordre de 3VBE et que le point D présente une va-
leur qui est de plus de 1V inférieure à celle du point C, ou inférieur BE à 2VBs. L'émetteur de Q11 a une valeur égale à 2VBE alors que l'émetteur
de Q12 a une valeur égale à 1VBE. Q13 est EN-circuit du fait que sa ba-
se présente une valeur qui est de lVBE supérieure à celle de l'émetteur, mais Q14 est HORS CIRCUIT du fait que sa base a une valeur qui est de
lVBE inférieure à celle de l'émetteur. Le point E est alors BAS.
Le verrouillage d'entrée constitué par les portes 10 et 12 peut être soit une combinaison de deux portes NON-ET standard soit une
combinaison d'une porte NON-ET standard et d'une porte NON-ET de Schmitt.
Des expériences ont montré que la probabilité d'entrer dans l'état métas-
table est plus basse pour la combinaison d'une porte NON-ET standard et
d'une porte NON-ET de Schmitt que pour la combinaison de deux portes NON-
ET standard. Des expériences ont montré aussi que la combinaison de deux portes NON-ET de Schmitt tend facilement à osciller. Pour ces raisons, on préfère utiliser un verrouillage formé d'une porte NON-ET standard et
d'une porte NON-ET de Schmitt standard, tel que décrit dans cet exposé.
Il va sans dire que, au lieu des porte NON-ET 16 et 18 (fig. 1), on peut
utiliser aussi des portes OU, cas dans lequel, de toute évidence, les si-
gnaux de sortie F et G sont inversés. Les inverseurs 20 et 22 peuvent a-
lors être supprimes.

Claims (4)

REVENDICATIONS:
1. Circuit d'arbitrage comportant:
a) une première et une seconde bornes d'entrée et une pre-
mière et une seconde bornes de sortie; b) une première et une seconde portes NON-ET couplées en
croix et reliées respectivement auxdites première et seconde bornes d'en-
trée; c) une porte détectrice de différence couplée aux sorties desdites portes NON-ET couplées en croix, porte détectice de différence répondant à une différence de tension dépassant une valeur déterminée; d) une première et une seconde portes de sortie dont les sorties sont couplées respectivement auxdites première et seconde bornes de sortie;
e) des moyens servant à coupler une première entrée de cha-
cune desdites portes de sortie à la sortie de ladite porte détectrice de différence, et
f) des moyens servant à coupler la sortie de ladite premim-
re porte NON-ET à une seconde entrée de ladite première porte de sortie
et à coupler la sortie de ladite seconde porte NON-ET à une seconde en-
trée de ladite seconde porte de sortie.
2. Circuit d'arbitrage selon la revendication 1, caractérisé
en ce que l'une desdites portes NON-ET comporte une porte de déclenche-
ment NON-ET Schmitt.
3. Circuit d'arbitrage selon la revendication 1, caractérisé en ce qu'il comporte g) un premier inverseur servant à coupler en réaction un signal provenant de la sortie de ladite première porte de sortie à une troisième entrée de ladite seconde porte NON-ET, et h) un second inverseur servant à coupler en réaction un signal provenant de la sortie de ladite seconde porte de sortie à une
troisième entrée de ladite première porte NON-ET, et en ce que les por-
tes de sortie sont des portes NI.
4. Circuit d'arbitrage selon la revendication 1, caractérisé en ce que ladite porte détectrice de différence répond à une différence
de tension de l'ordre de 1VBE.
FR8200685A 1981-01-22 1982-01-18 Circuit d'arbitrage Expired FR2498396B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/227,514 US4398105A (en) 1981-01-22 1981-01-22 Arbiter circuit

Publications (2)

Publication Number Publication Date
FR2498396A1 true FR2498396A1 (fr) 1982-07-23
FR2498396B1 FR2498396B1 (fr) 1988-10-14

Family

ID=22853402

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8200685A Expired FR2498396B1 (fr) 1981-01-22 1982-01-18 Circuit d'arbitrage

Country Status (8)

Country Link
US (1) US4398105A (fr)
JP (1) JPS57140028A (fr)
KR (1) KR900005229B1 (fr)
CA (1) CA1176715A (fr)
DE (1) DE3200894A1 (fr)
FR (1) FR2498396B1 (fr)
GB (1) GB2091965B (fr)
IE (1) IE52515B1 (fr)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4620118A (en) * 1982-10-01 1986-10-28 At&T Bell Laboratories Dual port access circuit with automatic asynchronous contention resolving capability
US4502014A (en) * 1982-11-24 1985-02-26 Rca Corporation Coincident pulse cancelling circuit
US5144158A (en) * 1984-11-19 1992-09-01 Fujitsu Limited ECL latch circuit having a noise resistance circuit in only one feedback path
JP2647881B2 (ja) * 1986-09-03 1997-08-27 レニショウ パブリック リミテッド カンパニー 信号処理回路
US4800296A (en) * 1987-05-05 1989-01-24 Texas Instruments Incorporated Metastable defeating fli-flop
EP0308294A3 (fr) * 1987-09-18 1991-04-03 STMicroelectronics, Inc. Circuit d'arbitrage résistant au bruit
US4820939A (en) * 1987-11-24 1989-04-11 National Semiconductor Corporation Finite metastable time synchronizer
US4841178A (en) * 1988-02-23 1989-06-20 Northern Telecom Limited Asynchronous processor arbitration circuit
US4894565A (en) * 1988-08-11 1990-01-16 American Microsystems, Inc. Asynchronous digital arbiter
US4963772A (en) * 1989-02-07 1990-10-16 North American Philips Corp., Signetics Div. Metastable-immune flip-flop arrangement
US5038059A (en) * 1990-02-20 1991-08-06 Vlsi Technology, Inc. Status register with asynchronous set and reset signals
EP0464237A1 (fr) * 1990-07-03 1992-01-08 International Business Machines Corporation Schéma d'arbitrage de bus
US5081377A (en) * 1990-09-21 1992-01-14 At&T Bell Laboratories Latch circuit with reduced metastability
US5138189A (en) * 1990-09-27 1992-08-11 National Semiconductor Asynchronous state machine synchronization circuit and method
US5266844A (en) * 1991-07-15 1993-11-30 Hewlett-Packard Company Timing discriminator circuit and method for determining the arrival order of input signals
US5289060A (en) * 1992-09-16 1994-02-22 Texas Instruments Incorporated Programmable glitch filter
US5789945A (en) * 1996-02-27 1998-08-04 Philips Electronics North America Corporation Method and circuit for improving metastable resolving time in low-power multi-state devices
US6188249B1 (en) * 1998-06-30 2001-02-13 Sun Microsystems, Inc. Asymmetric arbiter with fast signal path
US6512397B1 (en) * 2001-08-20 2003-01-28 International Business Machines Corporation Circuit structures and methods for high-speed low-power select arbitration
US6781418B1 (en) 2001-09-21 2004-08-24 Cypress Semiconductor Corp. Arbiter/pulse discriminator circuits with improved metastable failure rate by delayed balance point adjustment
US6744151B2 (en) * 2002-09-13 2004-06-01 Analog Devices, Inc. Multi-channel power supply selector
US7225283B1 (en) * 2003-12-23 2007-05-29 Cypress Semiconductor Corporation Asynchronous arbiter with bounded resolution time and predictable output state
US7383370B1 (en) 2005-03-31 2008-06-03 Cypress Semiconductor Corporation Arbiter circuit and signal arbitration method
FR2888017B1 (fr) * 2005-07-01 2007-08-31 Atmel Nantes Sa Sa Dispositif d'arbitrage asynchrone et microcontroleur comprenant un tel dispositif d'arbitrage
US7839179B2 (en) * 2007-06-13 2010-11-23 Micron Technology, Inc. Balanced phase detector

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2268397A1 (fr) * 1974-04-16 1975-11-14 Ferranti Ltd
US4093878A (en) * 1976-11-29 1978-06-06 Ncr Corporation De-glitchablenon-metastable flip-flop circuit
DD142113A1 (de) * 1978-02-02 1980-06-04 Vyzk Ustav Matemat Stroju Kippschaltung,die durch eine impulskante getriggert wird und gegen metastabile zustaende geschuetzt ist

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3219845A (en) * 1964-12-07 1965-11-23 Rca Corp Bistable electrical circuit utilizing nor circuits without a.c. coupling
US3646455A (en) * 1970-10-08 1972-02-29 Mohawk Data Sciences Corp Phase-detecting circuit
US3764902A (en) * 1972-04-24 1973-10-09 Hewlett Packard Co Phasemeter employing means for preventing errors in the phase reading produced by noise
US3824409A (en) * 1972-06-12 1974-07-16 Massachusetts Inst Technology Arbiter circuits
US3761739A (en) * 1972-06-23 1973-09-25 Ibm Non-metastable asynchronous latch
US4339731A (en) * 1980-06-05 1982-07-13 Rockwell International Corporation Stable, fast slew, phase locked loop
DE3036170A1 (de) * 1980-09-25 1982-04-29 Siemens AG, 1000 Berlin und 8000 München Digital gesteuerte halbleiterschaltung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2268397A1 (fr) * 1974-04-16 1975-11-14 Ferranti Ltd
US4093878A (en) * 1976-11-29 1978-06-06 Ncr Corporation De-glitchablenon-metastable flip-flop circuit
DD142113A1 (de) * 1978-02-02 1980-06-04 Vyzk Ustav Matemat Stroju Kippschaltung,die durch eine impulskante getriggert wird und gegen metastabile zustaende geschuetzt ist

Also Published As

Publication number Publication date
IE52515B1 (en) 1987-11-25
US4398105A (en) 1983-08-09
IE820103L (en) 1982-07-22
GB2091965B (en) 1984-08-01
GB2091965A (en) 1982-08-04
DE3200894A1 (de) 1982-09-02
CA1176715A (fr) 1984-10-23
FR2498396B1 (fr) 1988-10-14
JPH033964B2 (fr) 1991-01-21
KR900005229B1 (ko) 1990-07-21
JPS57140028A (en) 1982-08-30
KR830009695A (ko) 1983-12-22
DE3200894C2 (fr) 1987-05-21

Similar Documents

Publication Publication Date Title
FR2498396A1 (fr) Circuit d'arbitrage
FR2544932A1 (fr) Amplificateur vertical d'oscilloscope comportant un circuit declencheur logique booleen a declenchement hierarchise
FR2700429A1 (fr) Oscillateur annulaire et circuit de codage de différence de phase d'impulsions.
FR2679368A1 (fr) Memoire tampon de sortie de donnees d'un dispositif de memoire a semiconducteurs.
FR2635239A1 (fr) Element a retard pour circuit numerique
EP0306392B1 (fr) Circuit de détection de transitions d'adresses
FR2676606A1 (fr) Circuit de compensation de retard.
FR2472308A1 (fr) Generateur d'impulsions pour systeme de deviation horizontale
FR2550671A1 (fr) Circuit convertisseur analogique-numerique et demodulateur de signaux video modules en argument
EP2327160B1 (fr) Compteur analogique et imageur incorporant un tel compteur
FR2505584A1 (fr) Circuit pour reporter des donnees entre deux systemes
EP3667915A1 (fr) Circuit retardateur
EP0302562A1 (fr) Synthétiseur de fréquences présentant un dispositif indicateur d'accord
FR2461958A1 (fr) Circuit de comparaison de phase
EP0249929A1 (fr) Dispositif de stabilisation du rythme d'apparition d'impulsions
FR2488760A1 (fr) Systeme d'annulation d'image fantome de television
EP0115994A1 (fr) Interface pour relier un système informatique à un dispositif actionneur
EP0193453A1 (fr) Dispositif pour contrôler la période séparant des impulsions
FR2489628A1 (fr) Dispositif de commande de puissance en technique etat solide
CA1278097C (fr) Echantillonneur-bloqueur a haute frequence d'echantillonnage
EP0275779B1 (fr) Dispositif à relais directionnels de plusieurs types
FR2649265A1 (fr) Circuit amplificateur-separateur pour la conversion ttl-cmos
EP0835550B1 (fr) Comparateur de phase sans zone morte
FR2545304A1 (fr) Dispositif d'extraction des impulsions de synchronisation d'un signal video et de generation de signaux d'alignement
FR2531790A1 (fr) Tampon de sortie a trois etats, a etages multiples

Legal Events

Date Code Title Description
CD Change of name or company name
CD Change of name or company name
ST Notification of lapse