FR2473817A1 - Circuit de detection du decrochage d'une boucle numerique a accrochage de phase - Google Patents

Circuit de detection du decrochage d'une boucle numerique a accrochage de phase Download PDF

Info

Publication number
FR2473817A1
FR2473817A1 FR8100343A FR8100343A FR2473817A1 FR 2473817 A1 FR2473817 A1 FR 2473817A1 FR 8100343 A FR8100343 A FR 8100343A FR 8100343 A FR8100343 A FR 8100343A FR 2473817 A1 FR2473817 A1 FR 2473817A1
Authority
FR
France
Prior art keywords
signal
output
input
window
detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR8100343A
Other languages
English (en)
Inventor
Billy Kenneth Swift
Anthony Francis Zizzo
Willard Ahart Blevins
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sperry Corp
Original Assignee
Sperry Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sperry Corp filed Critical Sperry Corp
Publication of FR2473817A1 publication Critical patent/FR2473817A1/fr
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00Oscillators
    • Y10S331/02Phase locked loop having lock indicating or detecting means

Abstract

L'invention concerne la détection du décrochage d'une boucle numérique à accrochage de phase. Le décrochage d'une boucle est détecté par un circuit détecteur 11 pendant plusieurs états de manière que les écarts d'un seul bit soient ignorés si bien que la plage tolérable d'erreurs de détection est élargie. Le détecteur comporte un circuit tampon 18, une ligne à retard 19 et une porte réunion 24. Application aux boucles numériques à accrochage de phase. (CF DESSIN DANS BOPI)

Description

24738 17
La présente invention concerne les circuits de
détection d'un décrochage des boucles numériques à accro-
chage de phase.
On connaît déjà des boucles à accrochage de phase, et une boucle numérique à accrochage de phase comprend es-
sentiellement un détecteur de déphasage, un oscillateur com-
mandé en tension, et un circuit diviseur de fréquence. Le détecteur de déphasage reçoit un signal à une fréquence stable de référence, provenant d'une source externe, et
un signal de sortie de l'oscillateur commandé en tension.
Le détecteur de déphasage compare de façon continue la phase du signal de référence à celle du signal de sortie
de l'oscillateur, si bien que le signal de sortie du dé-
tecteur de déphasage est une mesure des déphasages entre
les deux signaux reçus. S'il existe un déphasage, le détec-
teur provoque la transmission d'une tension d'erreur à l'oscillateur commandé en tension. Le signal de sortie de cet oscillateur varie avec les tensions d'erreur jusqu'à ce que la fréquence du signal de sortie de l'oscillateur soit exactement égale à la fréquence moyenne du signal de référence à fréquence stable. Chaque fois que le détecteur
de déphasage compare de façon continue deux signaux d'en-
trée en phase, c'est-à-dire le signal de référence et le signal de sortie de l'oscillateur, la boucle est dite accrochée. Si les déphasages entre le signal de sortie de l'oscillateur et le signal de référence apparaissent à
nouveau dans le détecteur de déphasage, la boucle est con-
sidérée comme décrochée, et le détecteur de déphasage in-
troduit de nouvelles tensions d'erreur jusqu'à ce que la
boucle soit à nouveau accrochée.
Il apparaît donc que la détermination du moment o la boucle numérique à accrochage de phase est décrochée est nécessaire. Les détecteurs connus de décrochage mettent en oeuvre des capteurs du niveau d'une tension, mesurant l'amplitude de l'erreur entre le signal de référence à
fréquence stable et le signal de sortie de l'oscillateur.
Lorsque l'erreur entre ces deux signaux tombe au-dessous
2 24738 17
d'une valeur prédéterminée, ils indiquent un accrochage.
Ces dispositifs analogiques ne sont pas efficaces étant
donné qu'ils sont lents car ils doivent attendre la stabi-
lisation des tensions analogiques mesurées. Il existe des détecteurs numériques d'accrochage qui ne comportent pas
de capteur analogique d'un niveau de tension. Ces détec-
teurs sont destinés spécifiquement à un synthétiseur numé-
rique de fréquence, et il n'apparaît pas que ces détecteurs numériques d'accrochage puissentêtre facilement adaptés à
d'autres dessins de boucle à accrochage de phase. Le détec-
teur d'accrochage d'un synthétiseurnumérique de fréquence élargit la plage des erreurs tolérables de déphasage par
rapport aux dispositifs analogiques connus, mais ces détec-
teurs numériques transmettent encore des signaux de dé-
crochage lorsqu'il y a des écarts insignifiants d'un seul bit, par exemple une impulsion de bruit dans les signaux
traités par la boucle à accrochage de phase.
Ainsi, un détecteur rapide de décrochage d'une boucle numérique à accrochage de phase pouvrant être utilisé dans toutes les applications normales des boucles numériques à accrochage de phase, est très souhaitable. En outre, un détecteur de décrochage pour une telle boucle numérique, ignorant les écarts d'un seul bit entre les signaux traités
par la boucle numérique et ainsi élargissant encore la pla-
ge des erreurs tolérables de déphasage, est très souhaitable.
L'invention concerne un circuit de détection d'un décrochage d'une boucle numérique à accrochage de phase,
comprenant un détecteur de déphasage, un oscillateur comman-
dé en tension et un circuit diviseur de tension; le circuit de détection comporte un dispositif conformateur ayant un dispositif d'entrée destiné à recevoir le signal d'entrée et un dispositif de sortie destiné à transmettre à la boucle numérique à accrochage de phase un signal de fenêtre ayant des impulsions périodiques de largeur fixe dans le temps et
un signal stable de référence, et un dispositif logique sé-
quentiel couplé au dispositif de sortie du dispositif con-
formateur et au dispositif de sortie de la boucle numérique à accrochage de phase, et destiné à recevoir le signal de fenêtre du dispositif conformateur et le signal de sortie
de l'oscillateur commandé en tension, provenant de la bou-
cle numérique à accrochage de phase, afin qu'il détecte l'apparition d'un flanc du signal de sortie de l'oscillateur commandé en tension, dans une impulsion du signal de fenêtre, suivant plusieurs états, et qu'il signale l'existence des états choisis dans lesquels le flanc du signal de sortie de l'oscillateur n'apparaît pas pendant la durée d'une
impulsion du signal de fenêtre.
L'invention remédie dans une grande mesure aux inconvénients précités de la détection du décrochage de la
boucle numérique à accrochage de phase.
D'autres caractéristiques et avantages d'un cir-
cuit détecteur de décrochage selon l'invention ressortiront
mieux de la description qui va suivre, faite en référence
aux dessins annexés sur lesquels: - la figure 1 est un schéma du circuit détecteur selon l'invention;
- la figure 2 est un diagramme des temps repré-
sentant des formes d'onde utiles pour la description du
fonctionnement du circuit de la figure 1; - la figure 3 est un organigramme représentant quatre états possibles du dispositif logique séquentiel associé au circuit détecteur selon l'invention; et
- la figure 4 est un diagramme synoptique du cir-
cuit détecteur de décrochage, couplé à un exemple de bou-
cle numérique à accrochage de phase.
Le détecteur 11 de décrochage représenté sur la
figure 1 comporte un dispositif conformateur 16 et un dis-
positif logique séquentiel 17. Le dispositif conformateur 16 comporte un circuit tampon 18, une ligne 19 à retard et une porte réunion 24. Les bornes d'entrée du circuit tampon 18 reçoivent un signal d'entrée et les bornes de sortie du circuit tampon 18 sont reliées à la ligne 19 à retard et à la porte réunion 24. Les bornes de sortie de la ligne 19 à retard sont reliées à un détecteur de déphasage (non
2473817-
représenté) d'une boucle numérique à accrochage de phase
et à la porte réunion 24. La borne de sortie de cette der-
nière transmet un signal de fenêtre d'accrochage, et cette borne de sortie est reliée au dispositif logique séquentiel 17. Celui-ci comporte une mémoire ayant deux basculeurs D et 26 et un dispositif logique de combinaison qui peut comporter des portes intersection 20, 21, 22 et la porte réunion câblée 23. La borne d'horloge du basculeur 25 et
celle du basculeur 26 reçoivent le signal de sortie d'un oscil-
lateur commandé en tension, après division. Le signal de sortie de l'oscillateur est représenté par la référence 31 sur la figure 2 et ce même signal divisé est représenté par la référence 35 sur cette même figure. Le signal de fenêtre d'accrochage, représenté par la référence 34 sur la figure 2, provenant de la porte réunion 24, est transmis à l'entrée D du basculeur 25, à une entrée de la porte intersection 20 et à une entrée de la porte intersection 22. Le signal de la sortie Q du basculeur 25 parvient à une borne d'entrée des portes intersection 21 et 22. Les bornes de sortie des
portes 20, 21 et 22 peuventêtre câblées sous forme d!une por-
te réunion 23. La borne de sortie de celle-ci est reliée à l'entrée D du basculeur 26. La sortie Q de ce dernier est reliée à une borne d'entrée des portes intersection 20 et 21 et
constitue aussi un dispositif transmettant un signal d'indi-
cation de décrochage.
La figure 2 est un diagramme des temps représen-
tant des formes d'onde utiles pour la description du
fonctionnement du circuit, certaines ayant déjà été indi-
quées. Le signal de sortie de l'oscillateur est représenté
par la forme d'onde 31. La forme d'onde 32 désigne le si-
gnal d'entrée transmis au détecteur de décrochage par une
source externe, et il faut noter que ce signal a deux im-
pulsions manquantes, représentées en traits interrompus.
La forme d'onde 33 désigne un signal de sortie retardé d'une période T à la sortie de la ligne 19 à retard, et il s'agit d'un signal de référence à fréquence stable appliqué à un détecteur de déphasage d'une boucle numérique
24738 17
à accrochage de phase. La forme d'onde 34, comme indiqué précédemment, représente le signal de fenêtre qui est en
fait le signal de sortie du dispositif conformateur du dé-
tecteur de décrochage. La forme d'onde 35 représente le signal d'horloge transmis aux entrées D des basculeurs 25,
26, et il est sous forme du signal divisé de l'oscillateur.
La forme d'onde 36 constitue le signal d'indication de dé-
crochage transmis par le détecteur de décrochage.
La figure 3 indique les états du dispositif logi-
que séquentiel associé au détecteur Il de décrochage. Ce détecteur 11 compare un flanc ascendant du signal d'horloge divisé 35 (figure 2) à une impulsion allant vers les valeurs
positives du signal de fenêtre 34 et, lorsque le flanc as-
cendant apparaît constamment dans le signal de fenêtre, la
boucle est accrochée. A l'état 1, qui est la condition nor-
male de régime permanent du détecteur 11, la boucle numé-
rique est accrochée. Si le flanc ascendant suivant du signal d'horloge 35 apparaît à l'intérieur du signal de fenêtre (dedans), le détecteur il reste à l'état 1. Si ce flanc ascendant apparaît en dehors du signal de fenêtre, le détecteur 11 passe à l'état 2. Dans cet état, une seule apparition d'un flanc ascendant du signal d'horloge en dehors du signal de fenêtre ne provoque pas l'indication du décrochage. Si le flanc ascendant suivant du signal d'horloge apparaît dans le signal de fenêtre, le détecteur 11 revient à l'état 1; si le flanc ascendant du signal
d'horloge apparaît en dehors du signal de fenêtre, le dé-
tecteur 11 passe à l'état 3. Dans cet état, le détecteur de décrochage indique ce décrochage et il s'agit de l'état normal du détecteur lorsque la boucle à accrochage de phase est mise en route. Si le flanc ascendant suivant du signal d'horloge se trouve en dehors de la fenêtre, le détecteur 11 reste à l'état 3 et continue à indiquer le décrochage. Si le flanc ascendant se trouve à l'intérieur du signal de
fenêtre, le détecteur il passe à l'état 4. Celui-ci indi-
que une seule apparition d'un flanc ascendant du signal d'horloge dans le signal de fenêtre. Si le flanc ascendant
24738 1 7
suivant du signal d'horloge se trouve en dehors du signal de fenêtre, le détecteur 11 revient à l'état 3; si le flanc ascendant du signal d'horloge se trouve à l'intérieur du signal de fenêtre (dedans), le détecteur 11 revient à l'état 1, c'est-à-dire à la condition de régime permanent.
La figure 4 est un diagramme synoptique repré-
sentant le détecteur il de décrochage relié à un exemple de boucle numérique 10 à accrochage de phase. Cette boucle
comporte un détecteur de déphasage, un oscillateur 14 com-
mandé en tension, et un circuit 15 diviseur de fréquence,
reliés les uns aux autres afin qu'ils forment la boucle.
Le détecteur 12 de déphasage comporte deux basculeurs D, c'est-à-dire un basculeur de référence et un basculeur variable, et un dispositif logique (non représenté). Un tel détecteur de déphasage est bien connu des hommes du métier. Ce détecteur 12 est représenté avec deux paires de bornes d'entrée couplées aux deux basculeurs contenus à l'intérieur. Une unité 13 de commande de mode reçoit des signaux d'entrée au moins du détecteur il de décrochage et du circuit 15 diviseur de fréquence, et il est relié au détecteur 12 de déphasage afin qu'il commute les signaux
d'entrée transmis au basculeur variable. Le circuit divi-
seur 15 qui peut assurer une division par l'entier N, est
relié au dispositif logique séquentiel 17 afin qu'il trans-
mette le signal d'horloge 35. Le dispositif 17 est relié au dispositif conformateur 16 afin qu'il reçoive le signal d'horloge d'accrochage. Le dispositif conformateur 16 est relié au détecteur 12 de déphasage afin qu'il transmette
un signal de référence à fréquence stable.
Comme indiqué à nouveau en référence à la figure 1, le dispositif conformateur 16 reçoit le signal d'entrée de données 32 d'une source externe. Ce signal passe dans
le circuit tampon et il est inversé dans l'amplificateur 18.
Le signal inversé de sortie de-cet amplificateur parvient à une ligne 19 à retard et le signal non inversé du même amplificateur parvient à la porte réunion 24. Le signal inversé du circuit tampon, transmis à la ligne 19 à retard, 247381v
subit un retard d'une certaine période T exprimée en nano-
secondes, afin qu'il forme un premier signal de sortie de la ligne à retard, constituant le signal de référence de fréquence stable. Un second signal retardé de sortie de la ligne 19 est retardé d'une période 2T (exprimée aussi en nanosecondes) et il parvient à la porte 24. Celle-ci
reçoit donc ce second signal retardé et le signal non in-
versé de sortie de l'amplificateur 18. Le signal de sortie
de la porte 24 constitue le signal de fenêtre d'accrochage.
Il s'agit de la forme d'onde 34 (figure 2) comprenant des impulsions périodiques allant vers les valeurs positives, délimitant des fenêtre de largeur temporelle fixe égale à 2T. Cette largeur fixe peut cependant être modifiée afin
que l'erreur tolérable de déphasage détectée par le détec-
teur de décrochage puisse être élargie ou rétrécie. Ce signal
de fenêtre parvient au dispositif logique séquentiel 17.
Le dispositif logique séquentiel 17 représenté sous
forme synoptique sur la figure 1, reçoit le signal de fenê-
tre et le signal divisé 35 de l'oscillateur. Le basculeur 25 compare une impulsion allant vers les valeurs positives du signal de fenêtre parvenant à l'entrée B, à un flanc
ascendant du signal d'horloge 35, reçu à l'entrée d'impul-
sions d'horloge afin que la sortie Q soit établie. Par exemple, si à un moment quelconque, l'entrée D reçoit une
impulsion de niveau élevé, après la transition de déclen-
chement du signal suivant d'horloge, c'est-à-dire après le flanc ascendant suivant du signal 35, la sortie Q transmet un signal si bien qu'elle se trouve à un niveau élevé. De manière analogue, lorsque le signal D est à un faible niveau, le signal suivant de transition de déclenchement rétablit le basculeur 25 si bien que le signal de sortie Q est à un
faible niveau. Le basculeur 26 fonctionne de la même maniè-
re que le basculeur 25 mais il compare le signal de sortie
de la porte 23 au flanc ascendant du signal d'horloge 35.
Le signal de transition de déclenchement destiné aux deux basculeurs 25 et 26 estle signal divisé de l'oscillateur qui est transmis aux entrées correspondantes d'horloge. La sortie Q du basculeur 26 transmet le signal d'indication
de décrochage.
Lorsque la boucle est accrochée, le détecteur 11
de décrochage prend son état de fonctionnement permanent.
Cet état correspond au fait que le flanc antérieur du si- gnal d'horloge apparaît constamment pendant les impulsions
allant vers les valeurs positives du signal de fenêtre.
Lorsque le flanc croissant du signal d'horloge n'apparaît
pas pendant les impulsions allant vers les valeurs posi-
tives de ce signal, la boucle est à l'état décroché. Comme
indiqué sur la figure 2, on note qu'il manque deux impul-
sions dans le signal d'entrée 32, comme indiqué en traits
interrompus. Puisque le dispositif conformateur 16 du détec-
teur 11 met le signal d'entrée sous forme du signal de fe-
nêtre, ce dernier est aussi dépourvu de deux impulsions al-
lant vers les valeurs positives. Les impulsions manquantes
ou fenêtres dans le signal de fenêtre provoquent une indi-
cation de décrochage puisqu'il n'y a pas de fenêtre à com-
parer au signal d'horloge. L'indication de décrochage appa-
raît aussi lorsque des impulsions de bruit apparaissent dans le signal d'horloge puisqu'un flanc croissant du signal
d'horloge apparaît en dehors d'une fenêtre. Ainsi, une im-
pulsion unique de bruit ou une fenêtre manquante provoque l'indication du décrochage par le détecteur si le circuit ne
peut pas ignorer les écarts d'un seul bit. Dans de nombreu-
ses applications de la boucle numérique à accrochage de
phase, l'introduction d'une tension d'erreur dans la bou-
cle lorsqu'une seule impulsion de bruit ou une seule fe-
nêtre manquante se manifeste, rend peu efficace le fonc-
tionnement de la boucle, et l'invention permet la résolu-
tion de ce problème.
Comme indiqué sur la figure 4, une unité 13 de commande de mode reçoit le signal de décrochage transmis par le dispositif logique séquentiel 17 et elle peut être * 35 utilisée comme dispositif destiné à ignorer ou à négliger les écarts d'un seul bit. L'unité 13 de commande de mode
qui peut être un simple commutateur formé de portes logi-
2473 1'
ques, peut commuter les signaux d'entrée transmis par le dé-
tecteur 12 de déphasage. Par exemple, l'unité 13 de commande de mode peut commuter le signal variable d'entrée vers le détecteur 12 de déphasage. La commutation du signal variable d'entrée 32 ou du signal de fenêtre 34 afin qu'il soit rem-
placé par le signal d'horloge constitue un procédé de com-
mande des tensions d'erreur introduites dans la boucle.
Ainsi, l'unité 13 de commande de mode n'est pas commutée après un écart d'un seul bit et il n'y a pas de tension
d'erreur transmise à la boucle puisqu'il n'y a pas d'indi-
cation de décrochage. La plage tolérable d'erreurs de dé-
phasages pour la boucle 10 est donc élargie de façon encore
plus importante.
Comme indiqué sur la figure 2, chaque période du diagramme des temps représenté peut être corrélée à un état du dispositif logique séquentiel représenté sur la figure 4, pour déterminer le fait qu'une indication de décrochage est indiquée par le détecteur il et que l'unité de commande de mode assure une commutation, le cas échéant. Par exemple, auxtemps T = O et T = 1, le détecteur Il de décrochage est dans son état de régime permanent, c'est-à-dire à l'état
logique séquentiel 1, et il n'y a pas d'indication de dé-
crochage. Au temps T = 2, le détecteur l1 est à l'état 2 dans lequel il n'y a pas d'indication de décrochage. Ce comportement peut être facilement confirmé par l'examen du signal d'indication de décrochage, repéré par la référence 36. Au temps T = 3, le détecteur il de décrochage est à l'état 3 dans lequel un signal d'indication de décrochage est transmis. Ce dernier signal est représenté par le flanc allant vers les valeurs positives du signal d'indication de décrochage 36, au point T = 3. Au temps T = 4, le détecteur il de décrochage est à l'état 4 dans lequel une indication de décrochage est transmise. Au temps T = 5, le détecteur il est revenu à l'état logique séquentiel dans lequel il n'y a pas d'indication de décrochage. L'absence d'une telle indication est représentée par un flanc allant vers les
valeurs négatives du signal d'indication 36, au point T = 5.
-24:738'17
Le détecteur 11 peut donc détecter et indiquer les quatre états du dispositif logique séquentiel comme indiqué par
l'organigramme de la figure 3.
En conséquence, dans un mode de réalisation avan-
tageux, l'invention concerne un détecteur de décrochage d'une boucle à accrochage de phase, ayant un dispositif
conformateur et un dispositif logique séquentiel. Le dis-
positif conformateur transforme le signal d'entrée en un signal de fenêtre d'accrochage et en un signal de référence
à fréquence stable destiné à être transmis à la boucle numé-
rique à accrochage de phase. Le dispositif logique séquen-
tiel qui comprend une mémoire et un dispositif logique com-
binatoire, compare le signal de fenêtre d'accrochage avec un signal de sortie de la boucle numérique à accrochage de
phase. Ainsi, le détecteur de décrochage de la boucle trans-
met un signal d'indication de-décrochage uniquement dans des conditions choisies, et il peut négliger les écarts d'un
seul bit tels qu'une impulsion de bruit.
247301?

Claims (5)

REVENDICATIONS
1. Circuit de détection du décrochage d'une boucle
numérique à accrochage de phase, ayant un détecteur de dé-
phasage, un oscillateur commandé en tension et un circuit
-5 diviseur de fréquence, ledit circuit de détection étant ca-
ractérisé en ce qu'il comprend un dispositif conformateur (16) ayant un dispositif d'entrée destiné à recevoir un
signal d'entrée, et un dispositif de sortie destiné à trans-
mettre à la boucle numérique à accrochage de phase un si-
gnal de fenêtre ayant des impulsions périodiques de lar-
geur temporelle fixe et un signal stable de référence, et un dispositif logique séquentiel (17) couplé au dispositif de sortie du dispositif conformateur (16) et au dispositif
de sortie de la boucle numérique (10), et destiné à rece-
voir le signal de fenêtre du dispositif conformateur (16) et le signal de sortie de l'oscillateur commandé en tension,
en provenance de la boucle numérique, à détecter l'appa-
rition d'un flanc du signal de sortie de l'oscillateur commandé en tension à l'intérieur d'une impulsion du signal de fenêtre, dans plusieurs états, et à signaler l'existence d'états choisis dans lesquels le flanc du signal de sortie
de l'oscillateur ne se trouve pas à l'intérieur d'une im-
pulsion du signal de fenêtre.
2. Circuit selon la revendication 1, caractérisé en ce que le dispositif logique séquentiel (17) comporte un
dispositif logique combinatoire (20, 21, 22) et une mémoi-
re(25, 26) reliée au dispositif logique combinatoire.
3. Circuit selon la revendication 2, caractérisé en ce que le dispositif conformateur (16) comprend un circuit tampon (18) ayant un dispositif d'entrée et un dispositif de sortie, une ligne à retard (19) ayant un dispositif d'entrée relié au dispositif de sortie du circuit tampon et un dispositif de sortie destiné à transmettre le signal stable de référence, et une porte réunion (24) ayant des
bornes d'entrée reliées au dispositif de sortie de la li-
gne à retard et au dispositif de sortie du circuit tampon, et un dispositif de sortie destiné à transmettre le signal
247381?
de fenêtre d'accrochage.
4. Circuit selon la revendication 3, caractérisé en
ce que le dispositif logique combinatoire comporte une pre-
mière porte intersection (20) ayant des bornes d'entrée et une borne de sortie, une seconde porte intersection (21) ayant des bornes d'entrée dont l'une est reliée à une borne d'entrée de la première porte intersection et une borne de sortie, une troisième porte intersection (22) ayant des bornes d'entrée qui sont reliées à des bornes d'entrée de la première et de la seconde porte intersection et une
borne de sortie, et une porte réunion (23) ayant des bor-
nes d'entrée reliées aux bornes de sortie des trois por-
tes intersection et une borne de sortie. C
5. Circuit selon l'une quelconque des revendications
2 à 4, caractérisé en ce que la mémoire comprend un premier
basculeur D (25) ayant des bornes d'entrée recevant un si-
gnal du dispositif conformateur (16) et le signal de sortie de l'oscillateur commandé en tension, ce dernier signal étant transmis par la boucle numérique à accrochage de phase,
et une borne de sortie reliée au dispositif logique combi-
natoire (20, 21, 22),et un second basculeur D (26) ayant des bornes d'entrée qui reçoivent un signal du dispositif logique combinatoire (20, 21, 22) et-le signal de sortie
de l'oscillateur commandé en tension et une borne de sor-
tie destinée à transmettre des signaux indiquant l'exis-
tence des états choisis.
FR8100343A 1980-01-10 1981-01-09 Circuit de detection du decrochage d'une boucle numerique a accrochage de phase Pending FR2473817A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/111,134 US4287480A (en) 1980-01-10 1980-01-10 Phase locked loop out-of-lock detector

Publications (1)

Publication Number Publication Date
FR2473817A1 true FR2473817A1 (fr) 1981-07-17

Family

ID=22336800

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8100343A Pending FR2473817A1 (fr) 1980-01-10 1981-01-09 Circuit de detection du decrochage d'une boucle numerique a accrochage de phase

Country Status (6)

Country Link
US (1) US4287480A (fr)
JP (1) JPS56104542A (fr)
DE (1) DE3100390A1 (fr)
FR (1) FR2473817A1 (fr)
GB (1) GB2067372B (fr)
IT (1) IT1170607B (fr)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2951134A1 (de) * 1979-12-19 1981-07-23 Robert Bosch Gmbh, 7000 Stuttgart Schaltungsanordnung zur gewinnung eines abtasttaktes
JPH0693628B2 (ja) * 1981-05-27 1994-11-16 株式会社日立製作所 Pllロツク検出回路
JPS5850827A (ja) * 1981-09-08 1983-03-25 Fujitsu Ltd フェーズ・ロック・ループ回路
US4465977A (en) * 1982-06-04 1984-08-14 Discovision Associates Erroneous pulse sequence detector
JPS59182632A (ja) * 1983-03-31 1984-10-17 Fujitsu Ltd 位相検出回路
JPH0793573B2 (ja) * 1984-08-27 1995-10-09 ソニー株式会社 Pll回路
JPS6266793A (ja) * 1985-09-18 1987-03-26 Toshiba Corp 自動位相制御回路
US4675558A (en) * 1985-10-21 1987-06-23 Ford Aerospace & Communications Corporation Lock detector for bit synchronizer
JPS62241433A (ja) * 1986-03-13 1987-10-22 Fujitsu Ltd 同期クロツク発生回路の入力エラ−検出回路
JPH02127818A (ja) * 1988-11-07 1990-05-16 Nec Corp 位相同期発振器
JPH0793572B2 (ja) * 1988-11-07 1995-10-09 日本電気株式会社 位相同期発振器
JPH0284441U (fr) * 1988-12-19 1990-06-29
US5126690A (en) * 1991-08-08 1992-06-30 International Business Machines Corporation Phase locked loop lock detector including loss of lock and gain of lock detectors
FR2706229B1 (fr) * 1993-06-08 1996-08-02 Thomson Consumer Electronics Procédé d'amélioration de l'immunité au bruit d'une boucle à verrouillage de phase et dispositif mettant en Óoeuvre ce procédé.
JPH08293790A (ja) * 1995-04-25 1996-11-05 Nec Corp 同期はずれ検出方式
SE9503648D0 (sv) * 1995-10-18 1995-10-18 Ericsson Telefon Ab L M Förfarande och anordning för snabbt återställande av faslåsning i ett transmissionssystem
US5724007A (en) * 1996-03-25 1998-03-03 Cypress Semiconductor Corporation Adjustable lock detector for a phase-locked loop circuit
US6011412A (en) * 1998-05-01 2000-01-04 International Business Machines Corporation Frequency shift detection circuit with selectable granularity
FR2846165A1 (fr) * 2002-10-17 2004-04-23 St Microelectronics Sa Procede d'estimation de la phase dans un systeme de communication numerique et boucle a verrouillage de phase
US8073042B1 (en) 2005-04-13 2011-12-06 Cypress Semiconductor Corporation Recursive range controller
WO2006109244A1 (fr) * 2005-04-13 2006-10-19 Nxp B.V. Circuit detecteur de verrouillage et procede de detection de verrouillage
US7777541B1 (en) 2006-02-01 2010-08-17 Cypress Semiconductor Corporation Charge pump circuit and method for phase locked loop
FR3021472B1 (fr) * 2014-05-20 2016-07-01 Commissariat Energie Atomique Dispositif et procede d'emission et/ou de reception de signaux dans au moins deux bandes de frequences de transmission symetriques
FR3067888B1 (fr) * 2017-06-14 2019-06-28 Safran Aircraft Engines Procede de traitement d'un signal de vitesse de rotation d'un arbre de moteur d'aeronef affecte par du bruit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3956710A (en) * 1974-11-20 1976-05-11 Motorola, Inc. Phase locked loop lock detector and method
US3982190A (en) * 1975-07-31 1976-09-21 Rockwell International Corporation Phaselock circuitry with lock indication
US3988696A (en) * 1975-11-28 1976-10-26 The Bendix Corporation Phase lock detector for digital frequency synthesizer
US4011520A (en) * 1975-08-11 1977-03-08 Rockwell International Corporation Method and apparatus for reducing phaselock loop FM'ing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3956710A (en) * 1974-11-20 1976-05-11 Motorola, Inc. Phase locked loop lock detector and method
US3982190A (en) * 1975-07-31 1976-09-21 Rockwell International Corporation Phaselock circuitry with lock indication
US4011520A (en) * 1975-08-11 1977-03-08 Rockwell International Corporation Method and apparatus for reducing phaselock loop FM'ing
US3988696A (en) * 1975-11-28 1976-10-26 The Bendix Corporation Phase lock detector for digital frequency synthesizer

Also Published As

Publication number Publication date
GB2067372A (en) 1981-07-22
DE3100390A1 (de) 1981-12-24
GB2067372B (en) 1984-01-25
IT1170607B (it) 1987-06-03
IT8147528A0 (it) 1981-01-07
JPS56104542A (en) 1981-08-20
US4287480A (en) 1981-09-01

Similar Documents

Publication Publication Date Title
FR2473817A1 (fr) Circuit de detection du decrochage d'une boucle numerique a accrochage de phase
EP0337287B1 (fr) Suiveur d'écho pour appareil de mesure par ultrasons de la position d'une paroi mobile
FR2498032A1 (fr) Synchroniseur de bits pour signaux numeriques
EP0002415B1 (fr) Procédé et dispositif de comptage des erreurs de transmission dans une liaison hertzienne numérique
FR2526190A1 (fr) Procede de protection d'un systeme de telesurveillance contre un sabotage et systeme mettant en oeuvre ce procede
CA2017802C (fr) Dispositif de detection de perte de signal de reception pour recepteur de signaux numeriques
FR2674659A1 (fr) Dispositif de transmission de signaux pour sonde a declenchement.
FR2615677A1 (fr) Circuit de boucle de verrouillage de phase numerique
EP0249929B1 (fr) Dispositif de stabilisation du rythme d'apparition d'impulsions
FR2556906A1 (fr) Disposition de circuit capable de relever le taux d'erreur dans les systemes de transmission de type numerique
EP0336336B1 (fr) Circuit de mesure de taux d'erreurs pour équipement de transmission numérique synchrone
EP0883261B1 (fr) Circuit de détection d'erreur de réception dans une transmission asynchrone
FR2598869A1 (fr) Detecteur de phase et de frequence, et son utilisation dans une boucle a verrouillage de phase
EP0244316B1 (fr) Dispositif de décodage pour code CMI
EP0417681B1 (fr) Dispositif de synchronisation à deux modes, notamment pour la récupération de la phase de l'horloge trame dans un système de transmission à l'alternat
FR2587498A1 (fr) Detecteur de phase et, ou bien, frequence numerique sur un large intervalle
FR2532772A1 (fr) Appareil permettant de detecter des erreurs dans un flot de donnees numeriques code en un code a double densite
EP0881768A1 (fr) Procédé et dispositif de filtrage d'un signal impulsionnel
FR2495861A1 (fr) Circuit diviseur electronique a facteur reglable
CH675655A5 (fr)
FR2617353A1 (fr) Convertisseur parallele-serie
CA2019774C (fr) Dispositif de detection dans un signal binaire d'une signalisation formee nominalement d'une serie continue d'elements binaires de meme valeur
FR2700899A1 (fr) Procédé et dispositif de compression/décompression d'informations transmises sur une ligne série multiplexée.
EP0338881B1 (fr) Procédé et dispositif de reconfiguration d'un signal dans un réseau de transmission d'informations en différentiel, notamment d'un véhicule automobile
EP0343083A1 (fr) Dispositif de détection de perte de synchronisation et son utilisation dans un réseau de transmisson numérique