CH675655A5 - - Google Patents
Download PDFInfo
- Publication number
- CH675655A5 CH675655A5 CH101/88A CH10188A CH675655A5 CH 675655 A5 CH675655 A5 CH 675655A5 CH 101/88 A CH101/88 A CH 101/88A CH 10188 A CH10188 A CH 10188A CH 675655 A5 CH675655 A5 CH 675655A5
- Authority
- CH
- Switzerland
- Prior art keywords
- signal
- analog
- output signal
- digital converter
- filter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Analogue/Digital Conversion (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
1
CH 675 655 A5
2
Description
La présente invention concerne un circuit d'entrée pour un circuit numérique à blocage de phase, et se rapporte plus particulièrement à un perfectionnement fonctionnel d'un circuit d'entrée pour une boucle numérique à verrouillage de phase, utilisée pour la détection du déplacement d'un objet mobile au moyen d'une conversion analogique-numérique.
On connaît une grande variété de circuits de détection qui sont couramment utilisés pour détecter le déplacement d'un objet mobile, à travers les modulations des signes de sortie d'un codeur de détection.
Un exemple d'un tel dispositif est proposé par la demande de brevet japonais Sho. 6154 288, dans laquelle le circuit de détection comporte une boucle numérique à verrouillage de phase. Plus précisément, un codeur fournit des signaux analogiques sin e et cos 0 correspondant aux déplacements angulaires de l'objet mobile. Ces signaux analogiques sin o et cos 0 sont ensuite numérisés. Un générateur de fonction en ROM est utilisé séparément pour fournir des signaux sin <p et cos <p dont les valeurs sont extraites de ses données d'adresse. Ces signaux sin q> et cos <p sont respectivement multipliés par les signaux numérisés sin 0 et cos 0. Les produits de ces multiplications sont ensuite comparés entre eux pour calculer la valeur de sin (0 - (p). Lorsque la valeur sin (6—q>) est positive, un signal U/D à niveau
«0» est délivré. Un signal U/D à niveau «1 » est délivré lorsque la valeur sin (0 - q>) est négative. Le signal U/D est ensuite transmis à un compteur qui reçoit simultanément une série d'impulsions d'horloge. Lorsque le signal U/D correspond au niveau «0», le compteur opère en mode additif. En revanche, le compteur opère en mode soustractif lorsque le signal U/D correspond au niveau «1». Les signaux de sortie du compteur sont verrouillés de manière à éviter les fluctuations au niveau de la sortie.
Dans le cas d'un tel circuit de détection, la boucle numérique à verrouillage de phase opère de façon telle que la valeur de sin (0 - <p) soit constamment égale à 0, c'est-à-dire que e soit constamment égal à (p. En d'autres termes, le signal de sortie du compteur correspond à un déplacement angulaire 0 de l'objet mobile.
On sait pertinemment que les signaux analogiques sin e et cos 0 comportent occasionnellement des bruits engendrés par la présence de turbulences, et que ces bruits ne peuvent pas être supprimés pendant la phase de conversion analogique-numérique. Comme conséquence, les signaux numérisés sin 0 et cos 0 ont une stabilité très faible qui est due à la présence de tels bruits. En particulier, même si l'objet mobile effectue un déplacement faible, la stabilité est fortement dégradée sous l'influence de bruits de grande amplitude dus aux bandes de fréquence relativement larges des convertisseurs utilisés pour effectuer la conversion analogique-numérique.
La présente invention se propose de réduire l'influence néfaste des bruits apparaissant à la sortie des codeurs numériques des détecteurs de déplacements, pour assurer une grande stabilité du système de sortie indicateur du déplacement d'un objet mobile.
En accord avec cet aspect fondamental de la présente invention, un premier filtre pour effectuer le premier calcul prévu est raccordé à un convertisseur analogique-numérique, un second filtre pour effectuer le second calcul prévu est connecté à ce convertisseur analogique-numérique et en parallèle au premier filtre, et les premier et second calculs sont sélectivement utilisés, indépendamment ou en combinaison, dans le but de réduire les bruits présents dans le signal de sortie transféré du convertisseur analogique-numérique au circuit numérique à verrouillage de phase.
La présente invention sera mieux comprise en référence à la description d'un exemple de réalisation et du dessin annexé, dans lequel la figure unique représente une vue schématique du circuit selon l'invention.
En référence à la figure, le circuit de sortie comporte une comparateur 11 connecté à un codeur (non représenté) d'un détecteur de déplacement. Ce comparateur 11 convertit un signal analogique sin e ou cos 0, transmis par le codeur, en une onde rectangulaire appropriée. Ce comparateur 11 est connecté à un détecteur de vitesse 12 pour détecter la vitesse de déplacement de l'objet mobile. Ce détecteur de vitesse 12 reçoit également une série d'impulsions d'horloge CK dans le but de mesurer la durée des périodes de niveau «1 » et de niveau «0» du signal de sortie du comparateur 11. Les données correspondantes à la vitesse transmises par le détecteur de vitesse 12 sont évacuées vers le décodeur 13. Le décodeur 13 décode les données relatives à la vitesse pour émettre une donnée de préréglage qui décroît en valeur lorsque la vitesse de déplacement du mobile augmente. Un compteur 14 est connecté au décodeur 13 dans le but de recevoir la donnée de préréglage. A réception de chaque impulsion d'horloge, le compteur 14 décompte la donnée de préréglage du décodeur 13 et émet un signal de départ de conversion SC lorsque la valeur comptée devient nulle. Le signal de départ de conversion SC est transmis à un convertisseur analogique-numérique 16. Les éléments 11 à 14 décrits ci-dessus constituent un circuit de commutation 15 de période d'échantillonnage qui opère de manière telle que la période d'échantillonnage du convertisseur analogique-numérique 16 est écourtée chaque fois que la vitesse de déplacement du mobile augmente.
Le signal de sortie du convertisseur analogique-numérique 16 est transmis à une bascule du type à retard 20 à chiffres binaires multiples qui reçoit également un signal de commande S1 de sorte que le signal de sortie du convertisseur analogique-numé-rique 16 puisse être reçu lors de la croissance du signal de commande. La bascule du type à retard 20 est connectée d'une part à un comparateur 21 et d'autre part à un circuit bus de commande 24. Le comparateur 21 reçoit un signal de sortie Da de la bascule du type à retard 20 et un signal de sortie Db d'une bascule du type à retard 22 qui est également
5
10
15
20
25
30
35
40
45
50
55
60
65
2
3
CH 675 655 A5
4
connectée à la bascule du type à retard 20. Le comparateur 21 est connecté à un additionneur-sous-tracteur ou calculateur 23 qui est connecté à la seconde bascule du type à retard 22. Lorsque le signal de sortie Da de la première bascule à 20 est plus grand que le signal de sortie Db de la seconde bascule 22, le comparateur 21 ordonne au calculateur 23 d'effectuer le calcul de la grandeur (Db + 1). En revanche, quand le signal de sortie Da est inférieur au signal de sortie Db, le calculateur effectue le calcul de la grandeur (Db -1). Lorsque les deux signaux de sortie Da et Db sont identiques, le calculateur calcule la grandeur Db.
La seconde bascule du type à retard 22 reçoit un signal de commande S2. Au stade initial, la bascule du type à retard 22 reçoit le signal de sortie Da pendant la croissance du second signal de commande
52 et par la suite, reçoit le signal de sortie du calculateur 23 à chaque croissance successive du second signal de commande S2. Le comparateur 21 est conçu de telle manière qu'il puisse entrer en fonction après que le premier signal de sortie Da ait été délivré par la première bascule 20 du type à retard.
Les éléments 20 à 23 décrits ci-dessus constituent un filtre Fi dans lequel le signal de sortie Da de la première bascule à retard 20 est donné sous forme d'une valeur courante Dk, tandis que le signal de sortie Db de la seconde bascule du type à retard 22 est donné sous forme d'une valeur immédiatement précédente Dk-1. Par conséquent, le premier filtre R opère de la manière suivante. Lorsque le signal de sortie Da de la première bascule du type à retard 20 augmente, le chiffre 1 est attribué à la valeur précédente Dk-1 qui est délivrée comme étant la valeur courante Dk- Lorsque le signal de sortie Db décroit, 1 est déduit de la valeur précédente Dk-1 à délivrer comme valeur courante Dk. D'autre part, lorsque le signal de sortie Da ne change pas, la valeur Dk précédente est délivrée comme valeur courante Dk.
Le signal de sortie du premier filtre Fi est transmis à un circuit bus de commande 25 qui reçoit également le signal A. Les premier et second circuits bus de commande 24 et 25 sont conçus de telle manière qu'ils sont réglés pour ouvrir des états lorsque le signal A est égal à 1 et de fermer des états lorsque le signal A est égal à 0. Les signaux de sortie des deux circuits bus de commande 24 et 25 sont transmis à une bascule du type à retard 26 commune. La troisième bascule à retard 26 est connectée à une bascule du type à retard 28 par l'intermédiaire d'une bascule du type à retard 27. Lorsque le contenu de la troisième bascule du type à retard 26 est donnée sous forme d'une valeur courante Dt, le contenu de la quatrième bascule du type à retard 27 est donné sous forme de la valeur immédiatement précédente Dt-i et le contenu de la cinquième bascule du type à retard 28 est donné sous forme de la valeur deux fois précédente Dt-2. Lesdites troisième à cinquième bascules du type à retard 26 à 28 reçoivent ces valeurs à réception des signaux de commande
53 à S5.
Le signal de sortie Dt de la troisième bascule du type à retard 26 est transmis à un multiplicateur 32 pour être doublé. Les signaux de sortie Dt-1 et Dt-2 des quatrième et cinquième bascules du type à retard 27 respectivement 28 sont transmis à un additionneur commun 29 pour être additionnés. Le signal de sortie 2.Dt issu du multiplicateur 32 et le signal de sortie (Dt—1 + Dt-2) du premier additionneur 29 sont transmis à un additionneur 30 dont le signal de sortie (2.Dt + Dm + Dt-2) est transmis à un diviseur 33 pour être divisé par quatre. Une bascule du type à retard 31 est connectée à la troisième bascule du type à retard 26 pour recevoir le signal de sortie Dt. La sixième bascule du type à retard 31 reçoit également un signal C. C'est ainsi qu'un signal de sortie (2.Dt + Dt-1 + Dt-2)/4 du diviseur 33 est transmis à l'extérieur du système par l'intermédiaire d'une bascule du type à retard 34 qui reçoit également un signal D, et le signal de sortie Dt issu de la troisième bascule du type à retard 26 est également transmis à l'extérieur du système par l'intermédiaire de la sixième bascule du type à retard 31. Les sixième et septième bascules du type à retard, respectivement 31 et 34, reçoivent les signaux d'entrée pendant la croissance des signaux C et D.
Les éléments 26 à 33 décrits ci-dessus forment un filtre F2 qui effectue le calcul (2.Dt + Dt-1 + Dt-2)/4. A cet endroit, la valeur courante Dt est doublée de sorte que le calcul reflète bien la condition présente.
Les signaux décrits ci-dessus A à D sont délivrés par une unité de contrôle 40 associée à une paire de commutateurs SW1 et SW2. L'unité de contrôle 40 opère selon l'un des trois modes suivants, en fonction de la position des commutateurs Si et Sa.
(1) Le signal A du second circuit bus de commande 25 est réglé au niveau «1 » et le signal B du premier circuit bus de commande 24 est réglé au niveau «0». Le signal C de fa sixième bascule du type à retard 31 est augmenté à un minutage prescrit de sorte que le signal de sortie du premier filtre Fi puisse être transmis à l'extérieur du système.
(il) Le signal B est réglé au niveau «1 » et le signal A au niveau «0». Le signal D pour la septième bascule du type à retard 34 est augmenté à un minutage prescrit de sorte que le signal extérieur du second filtre F2 puisse être transmis hors du système.
(Ili) Le signal A est réglé au niveau «1» et le signal B est réglé au niveau «0». Le signal D est augmenté à un minutage prescrit commun, de sorte que le calcul du second filtre F2 puisse être effectué à la suite de celui effectué par le premier filtre Fi et que le signal de sortie du filtre F2 puisse être transmis à l'extérieur du système.
Le circuit d'entrée de la présente invention opère de la manière suivante avec la construction décrite ci-dessus.
Comme mentionné précédemment, le premier filtre Fi effectue l'un des calculs suivants Dk = (Dk-1 + 1), Dk = (Dk-1—1 ) et Dk = Dk-1, en fonction des varia-
5
10
15
20
25
30
35
40
45
50
55
60
65
3
5
CH 675 655 A5
6
lions de la valeur du signal de sortie Da après la conversion du signal analogique en signal numérique. Le second filtre Fz effectue le calcul (2.Dt + Dt-2)/4.
Lorsque l'unité de contrôle 40 travaille selon le mode (I), le signal de sortie SO du système se présente sous forme d'un signal de sortie émis lorsque seul le calcul du filtre Fi est effectué. Le signal de sortie prend alors une valeur égale à la valeur précédente ou une valeur supérieure ou inférieure d'un chiffre binaire à la valeur précédente. De cette façon, même si le signal comporte des bruits après la conversion du signal analogique en signal numérique, le signal de sortie correspondant fluctue uniquement d'un chiffre binaire, de sorte que l'influence néfaste de ces bruits peut être fortement réduite ou éliminée. On opère selon ce mode lorsqu'un bruit du type puisé est superposé de façon intermittente à un signal d'entrée se présentant sous la forme d'une onde sinusoïdale ayant un dv/dt faible, tel que par exemple une tension variable dans le temps.
Lorsque l'unité de contrôle 40 travaille selon le mode (II), le signal de sortie SO du système se présente sous forme d'un signal de sortie émis lorsque seul le calcul du second filtre F2 est effectué. Le signal de sortie a alors une valeur sensiblement égale à la moyenne de trois valeurs successives. De cette façon, même si des bruits sont superposés au signal après la phase de conversion du signal analogique en signal numérique, l'influence néfaste de ces bruits peut être fortement réduite grâce aux calculs de moyennes.
Lorsque l'unité de contrôle 40 travaille selon le mode (III), le signal de sortie SO du système est donné sous forme d'un signal de sortie correspondant aux calculs séquentiels effectués par le premier et le second filtre Fi et respectivement F2. Les conséquences de ce double calcul sont une réduction significative de l'influence des bruits.
En outre, grâce au recours d'un circuit de commutation 15 de période d'échantillonnage, une période d'échantillonnage plus importante est attribuée au signal d'entrée de faible fréquence. En conséquence, il n'est pas nécessaire d'élargir inutilement la bande de fréquences du convertisseur analogi-que-numérique, ce qui a également pour effet de réduire les bruits.
Claims (2)
1. Circuit d'entrée pour un circuit numérique à verrouillage de phase comportant:
- un convertisseur analogique-numérique (16),
- un premier filtre connecté au convertisseur analogique-numérique et effectuant le calcul de l'expression (Dk-i+1) pour Dk supérieur à Dk-1, l'expression (Dk-1-1) pour Dk inférieur à Dk-1 et l'expression Dk-1 pour Dk égal à Dk-1, où Dk et Dk-1 représentent la valeur courante immédiatement précédente d'un signal de sortie dudit convertisseur analogi-que-numérique, à un instant donné k,
- un second filtre connecté audit convertisseur analogique-numérique (16) et qui effectue le calcul de l'expression (2.Dt+Dt-i+Dt-2)/4, où Dt, Dt-1 et Dt-2 désignent les valeurs courante, respectivement immédiatement précédente et deux fois précédente dudit signal de sortie du convertisseur analogique-numérique à un instant donné t et, - des moyens pour transférer de façon sélective un signal vers un circuit numérique à verrouillage de phase, après le calcul effectué par ledit premier filtre, après le calcul effectué par ledit second filtre ou après le calcul effectué par lesdit premier et second filtres.
2. Circuit selon la revendication 1, caractérisé en ce que ledit convertisseur analogique-numérique (16) est associé à un circuit commutateur de période d'échantillonnage qui ajuste la période d'échantillonnage en fonction de la fréquence du signal d'entrée.
5
10
15
20
25
30
35
40
45
50
55
60
65
4
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62007904A JPH0630443B2 (ja) | 1987-01-16 | 1987-01-16 | デジタル・フエイズ・ロツクド・ル−プ用入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CH675655A5 true CH675655A5 (fr) | 1990-10-15 |
Family
ID=11678550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CH101/88A CH675655A5 (fr) | 1987-01-16 | 1988-01-13 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4879674A (fr) |
| JP (1) | JPH0630443B2 (fr) |
| KR (1) | KR930000976B1 (fr) |
| CH (1) | CH675655A5 (fr) |
| DE (1) | DE3801069A1 (fr) |
| GB (1) | GB2201056B (fr) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5278976A (en) * | 1990-04-16 | 1994-01-11 | Rolm Company | Method for detecting infinite loops by setting a flag indicating execution of an idle task having lower priority than executing application tasks |
| US5060180A (en) * | 1990-07-26 | 1991-10-22 | Unisys Corporation | Programmable digital loop filter |
| US5341497A (en) * | 1991-10-16 | 1994-08-23 | Ohmeda Inc. | Method and apparatus for a computer system to detect program faults and permit recovery from such faults |
| US5737372A (en) * | 1995-07-19 | 1998-04-07 | Unisys Corporation | Apparatus for synchronizing multipoint-to-point communications systems |
| GB0015148D0 (en) | 2000-06-21 | 2000-08-09 | Secr Defence | Method and apparatus for producing a digital depiction of a signal |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3071324A (en) * | 1961-02-10 | 1963-01-01 | Gen Precision Inc | Synchro to digital converter |
| US3878535A (en) * | 1972-06-08 | 1975-04-15 | Sundstrand Data Control | Phase locked loop method of synchro-to-digital conversion |
| US3877024A (en) * | 1973-08-27 | 1975-04-08 | King Radio Corp | Synchro to pulse width converter for an avionics system |
| US4010463A (en) * | 1975-04-21 | 1977-03-01 | The United States Of America As Represented By The Secretary Of The Air Force | Phase locked loop resolver to digital converter |
| US3979701A (en) * | 1975-06-17 | 1976-09-07 | Communications Satellite Corporation (Comsat) | Non-recursive digital filter employing simple coefficients |
| US4134106A (en) * | 1976-12-16 | 1979-01-09 | The Bendix Corporation | Absolute resolver angle to digital converter circuit |
| US4356558A (en) * | 1979-12-20 | 1982-10-26 | Martin Marietta Corporation | Optimum second order digital filter |
| JPS5733355A (en) * | 1980-08-06 | 1982-02-23 | Toshiba Corp | Digital speed detector |
| JPS58115379A (ja) * | 1981-12-29 | 1983-07-09 | Fujitsu Ltd | 双曲線航法用位相同期形受信装置 |
| FR2530897B1 (fr) * | 1982-03-16 | 1991-10-31 | Victor Company Of Japan | Procede et systeme pour une compression de donnees par un echantillonnage a frequence variable |
| NL8201533A (nl) * | 1982-04-13 | 1983-11-01 | Philips Nv | Een zender ingericht voor het zenden van fm gemoduleerde signalen. |
| US4933674A (en) * | 1984-06-11 | 1990-06-12 | Allen-Bradley Company, Inc. | Method and apparatus for correcting resolver errors |
| JPS60263217A (ja) * | 1984-06-12 | 1985-12-26 | Toshiba Mach Co Ltd | パルス列発生回路 |
| JPS6110329A (ja) * | 1984-06-25 | 1986-01-17 | Nec Corp | 無線機のバッテリセ−ビング装置 |
| US4654811A (en) * | 1985-02-12 | 1987-03-31 | Allied Corporation | Adaptive filter for aircraft navigation receiver |
| DE3686439T2 (de) * | 1985-04-12 | 1993-03-04 | Tektronix Inc | Digitale phasenregelschleifen. |
| US4715000A (en) * | 1985-08-06 | 1987-12-22 | General Electric Company | Digital phase-locked loop and frequency measuring device |
| JPS62211505A (ja) * | 1986-03-12 | 1987-09-17 | Nippon Gakki Seizo Kk | エンコ−ダ用変位検出回路 |
| JPS636909A (ja) * | 1986-06-26 | 1988-01-12 | Pioneer Electronic Corp | デイジタルフイルタ装置 |
-
1987
- 1987-01-16 JP JP62007904A patent/JPH0630443B2/ja not_active Expired - Lifetime
-
1988
- 1988-01-13 CH CH101/88A patent/CH675655A5/fr not_active IP Right Cessation
- 1988-01-14 US US07/143,964 patent/US4879674A/en not_active Expired - Lifetime
- 1988-01-14 KR KR1019880000219A patent/KR930000976B1/ko not_active IP Right Cessation
- 1988-01-14 GB GB8800803A patent/GB2201056B/en not_active Expired - Lifetime
- 1988-01-15 DE DE3801069A patent/DE3801069A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0630443B2 (ja) | 1994-04-20 |
| GB8800803D0 (en) | 1988-02-17 |
| KR930000976B1 (ko) | 1993-02-11 |
| JPS63176018A (ja) | 1988-07-20 |
| GB2201056A (en) | 1988-08-17 |
| DE3801069A1 (de) | 1988-07-28 |
| US4879674A (en) | 1989-11-07 |
| DE3801069C2 (fr) | 1992-07-16 |
| GB2201056B (en) | 1990-08-29 |
| KR880009483A (ko) | 1988-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2487142A1 (fr) | Circuit et procede de conversion a/n ou n/a de signaux bipolaires utilisant une unique tension de reference | |
| EP0178720A1 (fr) | Dispositif de réception de données numériques comportant un dispositif de récupération adaptative de rythme | |
| FR2553893A1 (fr) | Procede et dispositif de detection d'une transition de la composante continue d'un signal periodique, notamment pour joncteur telephonique | |
| EP0106029B1 (fr) | Méthode et appareil pour mesurer l'amplitude d'un signal périodique parasité sans référence de phase | |
| FR2490427A1 (fr) | Demodulateur d'un signal module en frequence et systeme de television comportant un tel demodulateur | |
| JP2575642B2 (ja) | アナログ−デジタル コンバ−タ | |
| EP0147307B1 (fr) | Synthétiseur de fréquences à division fractionnaire, à faible gigue de phase et utilisation de ce synthétiseur | |
| FR2505580A1 (fr) | Filtre pour eliminer des excursions et aberrations indesirables et momentanees de la sortie de pompes de charge | |
| EP0762628B1 (fr) | Démodulateur de fréquence numérique | |
| FR2510329A1 (fr) | Procede et dispositif numerique de correction d'erreur de phase lors de l'echantillonnage d'un signal sinusoidal par un signal d'horloge ainsi que l'application a la correction de signaux de television | |
| EP0018242B1 (fr) | Procédé et dispositif de démodulation stochastique pour signaux modulés en sauts de phase, fonctionnant en temps partagé sur plusieurs canaux | |
| CH675655A5 (fr) | ||
| FR2615677A1 (fr) | Circuit de boucle de verrouillage de phase numerique | |
| FR2497958A1 (fr) | Dispositif de determination de l'instant d'arrivee d'impulsions, utilisation dans un equipement de mesure de distances et equipement de mesure comportant un tel dispositif | |
| EP0128797A1 (fr) | Récepteur pour système radar Doppler à impulsions | |
| EP0589749B1 (fr) | Circuit de codage analogique-numérique à compensation automatique du décalage du zéro | |
| FR2461957A1 (fr) | Circuit de comparaison de phase | |
| CH675937A5 (fr) | ||
| EP0246135B1 (fr) | Détécteur de phase et de fréquence, et son utilisation dans une boucle à verrouillage de phase | |
| FR2807236A1 (fr) | Dispositif et procede d'elimination d'impulsions parasites dans une conversion analogique-numerique | |
| FR2510330A1 (fr) | Procede et dispositif pour l'echantillonnage d'un signal sinusoidal de frequence determinee par un signal de frequence multiple de cette frequence determinee | |
| FR2617608A1 (fr) | Dispositif pour mesurer la frequence d'un signal sinusoidal produit par un generateur de signaux | |
| FR2542529A1 (fr) | Circuit de reduction des bruits d'impulsions par interpolation lineaire avec insensibilite aux bruits blancs | |
| FR2485304A1 (fr) | Dispositif de traitement audiofrequence de ligne d'abonne | |
| JPS63257331A (ja) | Ｄ／ａ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PL | Patent ceased |