JPS60263217A - パルス列発生回路 - Google Patents
パルス列発生回路Info
- Publication number
- JPS60263217A JPS60263217A JP59120289A JP12028984A JPS60263217A JP S60263217 A JPS60263217 A JP S60263217A JP 59120289 A JP59120289 A JP 59120289A JP 12028984 A JP12028984 A JP 12028984A JP S60263217 A JPS60263217 A JP S60263217A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- counter
- circuit
- clock pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005284 excitation Effects 0.000 claims description 12
- 238000007493 shaping process Methods 0.000 claims description 6
- 239000013256 coordination polymer Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 2
- 210000001217 buttock Anatomy 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000004941 influx Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/19—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path
- G05B19/33—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path using an analogue measuring device
- G05B19/35—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path using an analogue measuring device for point-to-point control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/64—Analogue/digital converters with intermediate conversion to phase of sinusoidal or similar periodical signals
- H03M1/645—Analogue/digital converters with intermediate conversion to phase of sinusoidal or similar periodical signals for position encoding, e.g. using resolvers or synchros
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Control Of Position Or Direction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はレゾルバを用いて回転角に応じたパルス列を発
生させるパルス列発生回路に関するものである。
生させるパルス列発生回路に関するものである。
従来、レゾルバを用いてパルス列を発生させるにはクロ
ックパルスから分周カウンタを用いて正弦波、または矩
形波の励磁電圧信号を発生させ、この励磁電圧信号をレ
ゾルバの一次側に供給する一方、この基準信号とレゾル
バの二次側に発生する出力との位相差をカウンタでカウ
ントし、その出力をあるタイミングで出力してや いた。
ックパルスから分周カウンタを用いて正弦波、または矩
形波の励磁電圧信号を発生させ、この励磁電圧信号をレ
ゾルバの一次側に供給する一方、この基準信号とレゾル
バの二次側に発生する出力との位相差をカウンタでカウ
ントし、その出力をあるタイミングで出力してや いた。
第１図および第２図は、この様子を示す従来のブロック
回路およびその波形を示している。
回路およびその波形を示している。
同第１図において、レゾルバの一次側入力信号Ｓｉｒ＋
ωｔとレゾルバの二次側出力、すなわち、位相変調され
た信号ｓｉｎ （ωを十〇）はコンパレータ２１に入力
され、その位相差信号ＰＨが基準クロックパルスＣＰと
アンドゲート２２へ入力されている。同アンドゲート２
２の出力ＣＰＨはカウンタ２３へ入力され計数される。
ωｔとレゾルバの二次側出力、すなわち、位相変調され
た信号ｓｉｎ （ωを十〇）はコンパレータ２１に入力
され、その位相差信号ＰＨが基準クロックパルスＣＰと
アンドゲート２２へ入力されている。同アンドゲート２
２の出力ＣＰＨはカウンタ２３へ入力され計数される。
同カウンタ２３の値はランチ回路２４でランチされ、さ
らに、同ランチ回路２４からはパラレル信号としてパラ
レル−シリアル演算回路２５に入力されている。そして
、同パラレル−シリアル演算回路２５からはシリアルな
パルス列が出力されるようになっている。
らに、同ランチ回路２４からはパラレル信号としてパラ
レル−シリアル演算回路２５に入力されている。そして
、同パラレル−シリアル演算回路２５からはシリアルな
パルス列が出力されるようになっている。
第２図は、第１図におけるレゾルバの一次側および二次
側の波形と基準クロックパルスとの関係を示す波形図で
ある。
側の波形と基準クロックパルスとの関係を示す波形図で
ある。
同図Ａにおいては、−次側への励磁信号ｓｉｎωｔと位
相変調信号ｓｉｎ （ωを十〇）との間の位相差θが示
されている。同図Ｂは信号ＰＨ１すなわち、位相差に対
応する矩形波信号を示す。
相変調信号ｓｉｎ （ωを十〇）との間の位相差θが示
されている。同図Ｂは信号ＰＨ１すなわち、位相差に対
応する矩形波信号を示す。
同図Ｃは、矩形波信号ＰＨがハイレベルの間に存在する
基準クロックパルスの数を示している。
基準クロックパルスの数を示している。
同第１図および第２図に示す従来の方式の場合には角度
θを全体角度として出力するため、分割数を多くすると
ランチ回路からの配線の本数が多くなり、パラレル出力
をシリアル出力に変換するには特別の演算回路を必要と
し、その演算時間の制約もあって高速化するためには高
価とならざるを得ない。
θを全体角度として出力するため、分割数を多くすると
ランチ回路からの配線の本数が多くなり、パラレル出力
をシリアル出力に変換するには特別の演算回路を必要と
し、その演算時間の制約もあって高速化するためには高
価とならざるを得ない。
本発明の目的は、特別な演算回路を必要とすることなく
レゾルバの出力信号を直接パルス列に変換することにあ
り、従来、パルスジェネレータ用に設計された装置、例
えば、数値制御装置にも直接接続することができる新規
なパルス列発生回路を提供することにある。
レゾルバの出力信号を直接パルス列に変換することにあ
り、従来、パルスジェネレータ用に設計された装置、例
えば、数値制御装置にも直接接続することができる新規
なパルス列発生回路を提供することにある。
次に、発明の詳細な説明に入る前に、レゾルバによる回
転角度の測定の原理について説明する。
転角度の測定の原理について説明する。
今、基準クロックパルスの周期をΔＴ、同タロツクパル
スを係数する分周カウンタの分周波をｎ、各速度をω。
スを係数する分周カウンタの分周波をｎ、各速度をω。
で回転中のレゾルバの１周期内の回転速度が停止中のレ
ゾルバの周期Ｔと回転中のレゾルバの周期ＴＴとの差に
等しいことを述べる。
ゾルバの周期Ｔと回転中のレゾルバの周期ＴＴとの差に
等しいことを述べる。
レゾルバの出力電圧は
ＥＲ＝ ｓｉｎ （ωｔ＋θ）
と表すことができる。ここで
ω＝２π／ｎΔＴ、θ＝ω。ｔであるからＥＲ＝ ｓｉ
ｎ （ａ＋＋ω。）ｔ ω。で回転中の周期は２π／ω十の。であるから１周期
内の回転角度θは θ＝ω。を−ω。・２π／（ω十の。）・・＋１１（１
）式より ２π／（ω十の。）・ （２π−θ）／ω・・（２）停
止時の周期と、ω。で回転中の周期の差はΔＴＴ＝２π
／ω−２π／（ω＋の。）・・（３）（２）式を（３）
式に代入すると ΔＴＴ＝θ／ω ・・（４） ω−２π／ｎΔＴであるから ΔＴＴ＝ｎΔＴ／２π・θ ・・（５）出力パルス数は
、ΔＴＴをΔＴでカウントすることによって得られ、 ｏｐ＝ΔＴＴ／ΔＴ＝ｎ・θ／２π・−（６１（６）式
は停止中と回転中の周波数の差をΔＴでカウントするこ
とにより回転角θに比例することを示し、角速度ω。に
は無関係であることを示している。
ｎ （ａ＋＋ω。）ｔ ω。で回転中の周期は２π／ω十の。であるから１周期
内の回転角度θは θ＝ω。を−ω。・２π／（ω十の。）・・＋１１（１
）式より ２π／（ω十の。）・ （２π−θ）／ω・・（２）停
止時の周期と、ω。で回転中の周期の差はΔＴＴ＝２π
／ω−２π／（ω＋の。）・・（３）（２）式を（３）
式に代入すると ΔＴＴ＝θ／ω ・・（４） ω−２π／ｎΔＴであるから ΔＴＴ＝ｎΔＴ／２π・θ ・・（５）出力パルス数は
、ΔＴＴをΔＴでカウントすることによって得られ、 ｏｐ＝ΔＴＴ／ΔＴ＝ｎ・θ／２π・−（６１（６）式
は停止中と回転中の周波数の差をΔＴでカウントするこ
とにより回転角θに比例することを示し、角速度ω。に
は無関係であることを示している。
以下、本発明の１実施例を図面を用いて説明する。
第３図は、本発明によるパルス列発生回路の制御ブロッ
ク線図を表している。同図において、クロックパルス発
生器３１からは基準クロックパルスＣＰＩが発生され、
同基準クロックパルスＣＰＩは第１の分周カウンタ３２
で分周される。同第１の分周カウンタ３２からはレゾル
バ３５の一次側巻線４５ａ、３５ｂを励磁するための励
磁回路３３にその出力が与えられる。
ク線図を表している。同図において、クロックパルス発
生器３１からは基準クロックパルスＣＰＩが発生され、
同基準クロックパルスＣＰＩは第１の分周カウンタ３２
で分周される。同第１の分周カウンタ３２からはレゾル
バ３５の一次側巻線４５ａ、３５ｂを励磁するための励
磁回路３３にその出力が与えられる。
−同励磁回路３３からは励磁信号ｓｉｎωｔおよびｃｏ
ｓωｔなる正弦波信号が前記−次巻線３５ａ、３５ｂに
夫々供給されるようになっている。
ｓωｔなる正弦波信号が前記−次巻線３５ａ、３５ｂに
夫々供給されるようになっている。
レゾルバ３５の二次巻線３５Ｃからはモータの回転角θ
を含む位相変調信号ｓｉｎ （ωｔ＋θ）なる信号が波
形整形回路３６に与えられる。同波形整形回路３６では
位相変調信号ｓｉｎ （ωｔ＋θ）を波形整形して、矩
形波上の信号ＲＥを発生する。
を含む位相変調信号ｓｉｎ （ωｔ＋θ）なる信号が波
形整形回路３６に与えられる。同波形整形回路３６では
位相変調信号ｓｉｎ （ωｔ＋θ）を波形整形して、矩
形波上の信号ＲＥを発生する。
同信号ＲＥはトグルタイプのフリップフロップ３８のＴ
端子に入力されており、同フリップフロップ３８の出力
端子Ｑおよび０からは信号ＲＥＡおよびＲＥＡが出力さ
れるようになっている。
端子に入力されており、同フリップフロップ３８の出力
端子Ｑおよび０からは信号ＲＥＡおよびＲＥＡが出力さ
れるようになっている。
３７は第２の分周カウンタであって、基準クロックパル
ス信号ＣＰ１を分周して信号ＣＰ２を発生するようにな
っている。この信号ＣＰ２は、第１の分周カウンタ３２
の出力よりも周波数が高いようになっている。４０はゲ
ート回路であって、アンプダウンカウンタ４１への計数
入力パルスの供給を制御するゲート回路である。同ゲー
ト回路４２は前記基準クロックパルス信号ＣＰＩと前記
第２の分周カウンタ出力ＣＰ２および前記フリップフロ
ップ３８からの出力ＲＥＡが入力されており、さらに、
前記アップダウンカウンタ４１のキャリー信号ＣＡＬお
よびボロー信号ＢＯＩが入力されている。さらに、ゲー
ト回路４０へはプリセット回路３９からのクリア信号Ｃ
ＬＩが入力されている。
ス信号ＣＰ１を分周して信号ＣＰ２を発生するようにな
っている。この信号ＣＰ２は、第１の分周カウンタ３２
の出力よりも周波数が高いようになっている。４０はゲ
ート回路であって、アンプダウンカウンタ４１への計数
入力パルスの供給を制御するゲート回路である。同ゲー
ト回路４２は前記基準クロックパルス信号ＣＰＩと前記
第２の分周カウンタ出力ＣＰ２および前記フリップフロ
ップ３８からの出力ＲＥＡが入力されており、さらに、
前記アップダウンカウンタ４１のキャリー信号ＣＡＬお
よびボロー信号ＢＯＩが入力されている。さらに、ゲー
ト回路４０へはプリセット回路３９からのクリア信号Ｃ
ＬＩが入力されている。
一方、前記フリップフロップ３８のＱ側出力ＲＥＡは、
前記プリセント回路３９にも入力されている。同ブリセ
ント回路３９からは前記アンプダウンカウンタ４１に対
し前記信号ＲＥＡを通して一定数値をロードするための
ロード信号ＬＤＩが入力されている。ゲート回路４４に
は前記ゲート回路４０と同様にフリップフロップ３８の
Ｑ側から信号ＲＥＡ、基準クロックパルス信号ＣＰＩお
よび第２の分周カウンタ出力ＣＰ２が夫々入力されてお
り、さらに、前記プリセット回路３９からはクリア信号
ＣＬ２が入力されており、さらに、アップダウンカウン
タ４５のキャリー信号ＣＡ２およびボロー信号ＢＯ２が
入力されている。
前記プリセント回路３９にも入力されている。同ブリセ
ント回路３９からは前記アンプダウンカウンタ４１に対
し前記信号ＲＥＡを通して一定数値をロードするための
ロード信号ＬＤＩが入力されている。ゲート回路４４に
は前記ゲート回路４０と同様にフリップフロップ３８の
Ｑ側から信号ＲＥＡ、基準クロックパルス信号ＣＰＩお
よび第２の分周カウンタ出力ＣＰ２が夫々入力されてお
り、さらに、前記プリセット回路３９からはクリア信号
ＣＬ２が入力されており、さらに、アップダウンカウン
タ４５のキャリー信号ＣＡ２およびボロー信号ＢＯ２が
入力されている。
プリセント回路３９からは前記アップダウンカウンタ４
５に対し、信号ＲＥＡを通して同アンプダウンカウンタ
４５へのロード信号ＬＤ２が入力されている。
５に対し、信号ＲＥＡを通して同アンプダウンカウンタ
４５へのロード信号ＬＤ２が入力されている。
ゲート回路４０からアップダウンカウンタ４１へ与えら
れている信号ＣＰ３およびＣＦ２は夫々アップ側端子お
よびダウン側端子へのパルスの供給信号を示す。前記の
関係はゲート回路４４からアンプダウンカウンタ４５へ
の信号ＣＰ５およびＣＦ２に対応している。ゲート回路
４０およびゲート回路４４からは信号ＡおよびＡ’ が
オアゲート４２に夫々入力されており、同オアゲート４
２の出力信号Ｑ１＾はレゾルバ３５が、例えば、右回転
方向に回転している場合のθに対応したパルス列信号で
ある。同様に、ゲート回路４０および４４からの出力信
号ＢおよびＢ′はオアゲート４３に入力されており、同
オアゲート４３からの出力口ＩＢは前記レゾルバの左回
転方向に回転している時のθに対応したパルス列信号を
示す。
れている信号ＣＰ３およびＣＦ２は夫々アップ側端子お
よびダウン側端子へのパルスの供給信号を示す。前記の
関係はゲート回路４４からアンプダウンカウンタ４５へ
の信号ＣＰ５およびＣＦ２に対応している。ゲート回路
４０およびゲート回路４４からは信号ＡおよびＡ’ が
オアゲート４２に夫々入力されており、同オアゲート４
２の出力信号Ｑ１＾はレゾルバ３５が、例えば、右回転
方向に回転している場合のθに対応したパルス列信号で
ある。同様に、ゲート回路４０および４４からの出力信
号ＢおよびＢ′はオアゲート４３に入力されており、同
オアゲート４３からの出力口ＩＢは前記レゾルバの左回
転方向に回転している時のθに対応したパルス列信号を
示す。
１００ ！よ波形整形回路を示しており、励磁回路３３
からの励磁信号ｓｉｎωｔを波形整形するものであって
、その出力Ｒｅｆは後述される第５および第６の波形図
の中で示される。
からの励磁信号ｓｉｎωｔを波形整形するものであって
、その出力Ｒｅｆは後述される第５および第６の波形図
の中で示される。
以上の構成になる第３図において、好ましくは基準クロ
ックパルス信号ＣＰＩはＩＭＨｚ、第２の分周カウンタ
の出力ＣＰは１２５ＫＨｚに設定され、さらに、アンプ
ダウンカウンタにはプリセット回路３９からのロード信
号ＬＤＩに応答して数値１０００がプリセットされる。
ックパルス信号ＣＰＩはＩＭＨｚ、第２の分周カウンタ
の出力ＣＰは１２５ＫＨｚに設定され、さらに、アンプ
ダウンカウンタにはプリセット回路３９からのロード信
号ＬＤＩに応答して数値１０００がプリセットされる。
この数値１０００は、第１の分周カウンタの１周期の間
に存在する基準クロックパルスＣＰＩの数に対応してい
る。
に存在する基準クロックパルスＣＰＩの数に対応してい
る。
第３図において、フリップフロン１３８からの信号１？
Ｅ八がローからハイに変わると、プリセント回路３９か
らはロード信号ＬＤＩがアンプダウンカウンタ４１に与
えられ、同カウンタ４１は数値１０００にセットされる
。
Ｅ八がローからハイに変わると、プリセント回路３９か
らはロード信号ＬＤＩがアンプダウンカウンタ４１に与
えられ、同カウンタ４１は数値１０００にセットされる
。
さらに、プリセット回路３９からクリア信号ＣＬＩがゲ
ート回路４０に与えられ、ゲート回路４０は基準クロッ
クパルスＣＰＩをアンプダウンカウンタ４１のダウン側
に信号ＣＰ４として入力する。この臀 減算は、信号Ｒ
ＥＡが２、イ。間続けられる。そして、信号ＲＥＡがハ
イレベルからローレベルに変わると、ゲート回路４０は
基準クロックパルスＣＰＩの供給を停止する。そして、
信号ＲＥＡがハイからローに変わった時点でのアップダ
ウンカウンタ４１の値が０でない場合には、その値をＯ
にするために第２の分周カウンタ出力ＣＰ２をアップダ
ウンカウンタ４１のダウン側乃至はアンプ側に供給する
ように作用する。アップダウンカウンタ４１が０になっ
たか否かはボロー信号ＢＯＩあるいはキャリー信号ＣＡ
Ｌの発生によってゲート回路４０が判断し、これらのキ
ャリー信号ＣＡＬあるいはボロー信号Ｂ（１１０発住発
生ってゲート回路４０は前記第２の分周カウンタ出力Ｃ
Ｐ２の受け入れを停止する。ゲート回路４０からの出力
信号Ａは前記第２の分周カウンタ出力ＣＰ２と同期して
発生するものであって、信号Ａは信号ＣＰ２がアンプダ
ウンカウンタ４１のダウン側端子に与えられる数に対応
している。また、出力信号Ｂは信号ＣＰ２がカウンタ４
１のアップ側端子に与えられる数に対応している。同様
な関係はゲート回路４４とアンプダウンカウンタ４５お
よび信号ＲＥＡとの関係においても遂行されており、こ
れらゲート回路４０および４４は信号ＲＥＡおよび信号
ＲＥＡが交互に反転するのに対応して動作するようにな
っている。
ート回路４０に与えられ、ゲート回路４０は基準クロッ
クパルスＣＰＩをアンプダウンカウンタ４１のダウン側
に信号ＣＰ４として入力する。この臀 減算は、信号Ｒ
ＥＡが２、イ。間続けられる。そして、信号ＲＥＡがハ
イレベルからローレベルに変わると、ゲート回路４０は
基準クロックパルスＣＰＩの供給を停止する。そして、
信号ＲＥＡがハイからローに変わった時点でのアップダ
ウンカウンタ４１の値が０でない場合には、その値をＯ
にするために第２の分周カウンタ出力ＣＰ２をアップダ
ウンカウンタ４１のダウン側乃至はアンプ側に供給する
ように作用する。アップダウンカウンタ４１が０になっ
たか否かはボロー信号ＢＯＩあるいはキャリー信号ＣＡ
Ｌの発生によってゲート回路４０が判断し、これらのキ
ャリー信号ＣＡＬあるいはボロー信号Ｂ（１１０発住発
生ってゲート回路４０は前記第２の分周カウンタ出力Ｃ
Ｐ２の受け入れを停止する。ゲート回路４０からの出力
信号Ａは前記第２の分周カウンタ出力ＣＰ２と同期して
発生するものであって、信号Ａは信号ＣＰ２がアンプダ
ウンカウンタ４１のダウン側端子に与えられる数に対応
している。また、出力信号Ｂは信号ＣＰ２がカウンタ４
１のアップ側端子に与えられる数に対応している。同様
な関係はゲート回路４４とアンプダウンカウンタ４５お
よび信号ＲＥＡとの関係においても遂行されており、こ
れらゲート回路４０および４４は信号ＲＥＡおよび信号
ＲＥＡが交互に反転するのに対応して動作するようにな
っている。
従って、ゲート回路４４からの信号Ａ′ とゲート回路
４０からの信号Ａとは互いに異なる半周期毎に出力信号
が加えられ、信号ＱＩＡとなるのである。
４０からの信号Ａとは互いに異なる半周期毎に出力信号
が加えられ、信号ＱＩＡとなるのである。
同様に、信号Ｂと信号Ｂ゛ も夫々Ｉ？ＥＡおよびＲＥ
Ａに対応して発生し、信号ＱＩＢとなるのである。
Ａに対応して発生し、信号ＱＩＢとなるのである。
第４図はゲート回路４０の詳細なブロック回路図であっ
て、基準クロックパルス信号ＣＰ１および信号ＲＥＡは
アンドゲート５１を介してさらにノアゲート５２の一方
側の入力となっている。一方、信号ＲＥＡはインバータ
５３を介してアンドゲート５４に入力されている。アン
ドゲート５４の出力は信号Ａとなり、さらに、同出力は
前記ノアゲート５２の他の入力信号として与えられ、同
ノアゲート５２の出力として信号ＣＰＩが与えられる。
て、基準クロックパルス信号ＣＰ１および信号ＲＥＡは
アンドゲート５１を介してさらにノアゲート５２の一方
側の入力となっている。一方、信号ＲＥＡはインバータ
５３を介してアンドゲート５４に入力されている。アン
ドゲート５４の出力は信号Ａとなり、さらに、同出力は
前記ノアゲート５２の他の入力信号として与えられ、同
ノアゲート５２の出力として信号ＣＰＩが与えられる。
信号Ａはアンドゲート５４の出力であって、すなわち、
ＲＥＡがハイの時で且つボロー信号がない状態で第２の
分周カウンタ出力ＣＰ２と同じものである。ボロー信号
ＢＯＩは、トグルフリップフロップ５５のＴ端子に入力
されており、出力はｄ出力が前記のごとくアンドゲート
５４に入力されている。
ＲＥＡがハイの時で且つボロー信号がない状態で第２の
分周カウンタ出力ＣＰ２と同じものである。ボロー信号
ＢＯＩは、トグルフリップフロップ５５のＴ端子に入力
されており、出力はｄ出力が前記のごとくアンドゲート
５４に入力されている。
出力信号ＣＰ３はアンドゲート５７の出力として与えら
れており、同信号ＣＰ３はボロー信号ＢＯＩが与えられ
た状態で且つＲＥＡが与えられた状態で、しかもキャリ
ーＣ＾１がない状態で第２の分周カウンタ出力ＣＰ２と
同期した信号となる。信号Ｂは前記信号ＣＰ３と信号Ｃ
＾１との排他的論理和によって形成されており、５８は
その排他的論理和ゲートである。
れており、同信号ＣＰ３はボロー信号ＢＯＩが与えられ
た状態で且つＲＥＡが与えられた状態で、しかもキャリ
ーＣ＾１がない状態で第２の分周カウンタ出力ＣＰ２と
同期した信号となる。信号Ｂは前記信号ＣＰ３と信号Ｃ
＾１との排他的論理和によって形成されており、５８は
その排他的論理和ゲートである。
信号ＣＰ４はノアゲート５２の作用により信号Ａは存在
しない時に基準クロックパルス信号ＣＰＩに対応してい
る。第４図の下方に信号Ａ、信号Ｂ、信号ＣＰ３および
信号ＣＰ４の論理式を示す。
しない時に基準クロックパルス信号ＣＰＩに対応してい
る。第４図の下方に信号Ａ、信号Ｂ、信号ＣＰ３および
信号ＣＰ４の論理式を示す。
第５図は、第３図のブロック図の中の各信号のタイムチ
ャートを示している。同図においては、説明を分かり易
くするために、基準クロックパルスＣＰ１はレゾルバの
励磁周波数の１サイクルの間に１０パルス分が対応して
いる。また、第２の分周カウンタの出力ＣＰ２はＣＰＩ
を１／２に分周した例として示しである。同図において
、レゾルバは時刻ｔｏからｔｌまでは停止しており、そ
の後、時刻ｔ１からｔ２、ｔ３では左回転している状態
について説明する。
ャートを示している。同図においては、説明を分かり易
くするために、基準クロックパルスＣＰ１はレゾルバの
励磁周波数の１サイクルの間に１０パルス分が対応して
いる。また、第２の分周カウンタの出力ＣＰ２はＣＰＩ
を１／２に分周した例として示しである。同図において
、レゾルバは時刻ｔｏからｔｌまでは停止しており、そ
の後、時刻ｔ１からｔ２、ｔ３では左回転している状態
について説明する。
最初の時刻ｔ１まではゲート回路４０に対し信号ＲＥＡ
はハイの時、クロックパルスＣＰＩがアップダウンカウ
ンタ４１を減算する。アンプダウンカウンタ４１は、最
初、ロード信号ＬＤＩにより９にセントされており、従
って、図示のごとくアップダウンカウンタ４１へのダウ
ン側信号ＣＰ４は８．７．６．５．４．３．２．１．０
．９までその計数状態が変化する。最後のクロックパル
スが入ると、ボロー信号ＢＯＩが出力され、これによｆ
っでゲート回路４０はＣＰＩの受け入れを阻止する。
はハイの時、クロックパルスＣＰＩがアップダウンカウ
ンタ４１を減算する。アンプダウンカウンタ４１は、最
初、ロード信号ＬＤＩにより９にセントされており、従
って、図示のごとくアップダウンカウンタ４１へのダウ
ン側信号ＣＰ４は８．７．６．５．４．３．２．１．０
．９までその計数状態が変化する。最後のクロックパル
スが入ると、ボロー信号ＢＯＩが出力され、これによｆ
っでゲート回路４０はＣＰＩの受け入れを阻止する。
次の時刻ｔ１からｔ２の間では、信号ＲＥＡはローレベ
ルにあり、従って、ＲＥＡがハイレベルにある。
ルにあり、従って、ＲＥＡがハイレベルにある。
すなわち、ゲート回路４４はクロックパルスＣＰＩをア
ンプダウンカウンタ４５のダウン側に入力せしめる。こ
の場合には、レゾルバは左側に回転を始めているため、
ＲＥＡがハイの状態の間にはクロック信号は１４個入力
される。従って、アンプダウンカウンタの計数状態は図
示のごとく５となる。途中、ボロー信号ＢＯ２が値９の
所で発生するが、信号ＲＥＡがその時点ではハイ状態で
あるため減算が続けられるのである。さらに、時刻ｔ２
からｔ３においてはレゾルバの回転スピードが遅くなっ
ている。この状態では信号ＲＥ＾はハイレベルにあり、
従って、ゲート４０はアンプダウンカウンタ４１のダウ
ン側に１３個のクロックパルスＣＰＩを供給する。途中
、カウンタの値が９の所でボロー信号ＢＯＩが発生する
が、ゲート回路４０は信号ＲＥ＾がハイレベルにあるの
でさらに６までカウントして停止する。時刻ｔ２の時点
でアンプダウンカウンタ４５は計数値５となっており、
次の信号ＲＥＡがローの状態において、このア・７プダ
ウンカウンタの計数状態をＯにするべく分周カウンタ出
力ＣＰ２がアンプダウンカウンタのアンプ側、すなわち
、ＣＦ２が５個アンプダウンカウンタのアンプ側に入力
される。そして、最後のＣＰ５パルスが与えられると、
キャリー信号ＣＡ２がアップダウンカウンタ４５からゲ
ート回路４４に与えられ信号パルスＣＰ２の供給が阻止
される。同様にして、時刻ｔ３の時点でのアップダウン
カウンタ４１の値が６となっているので、ゲート回路４
０は同アンプダウンカウンタのアソ゛ ブ側に信号パル
スＣＰ３を４個与え、最後のＣＰ３パルスによってキャ
リー信号ＣＡＩがアップダウンカウンタ４１からゲート
回路４０に与えられて、同ゲート回路４０はＣＰ２パル
スの流入を阻止する。
ンプダウンカウンタ４５のダウン側に入力せしめる。こ
の場合には、レゾルバは左側に回転を始めているため、
ＲＥＡがハイの状態の間にはクロック信号は１４個入力
される。従って、アンプダウンカウンタの計数状態は図
示のごとく５となる。途中、ボロー信号ＢＯ２が値９の
所で発生するが、信号ＲＥＡがその時点ではハイ状態で
あるため減算が続けられるのである。さらに、時刻ｔ２
からｔ３においてはレゾルバの回転スピードが遅くなっ
ている。この状態では信号ＲＥ＾はハイレベルにあり、
従って、ゲート４０はアンプダウンカウンタ４１のダウ
ン側に１３個のクロックパルスＣＰＩを供給する。途中
、カウンタの値が９の所でボロー信号ＢＯＩが発生する
が、ゲート回路４０は信号ＲＥ＾がハイレベルにあるの
でさらに６までカウントして停止する。時刻ｔ２の時点
でアンプダウンカウンタ４５は計数値５となっており、
次の信号ＲＥＡがローの状態において、このア・７プダ
ウンカウンタの計数状態をＯにするべく分周カウンタ出
力ＣＰ２がアンプダウンカウンタのアンプ側、すなわち
、ＣＦ２が５個アンプダウンカウンタのアンプ側に入力
される。そして、最後のＣＰ５パルスが与えられると、
キャリー信号ＣＡ２がアップダウンカウンタ４５からゲ
ート回路４４に与えられ信号パルスＣＰ２の供給が阻止
される。同様にして、時刻ｔ３の時点でのアップダウン
カウンタ４１の値が６となっているので、ゲート回路４
０は同アンプダウンカウンタのアソ゛ ブ側に信号パル
スＣＰ３を４個与え、最後のＣＰ３パルスによってキャ
リー信号ＣＡＩがアップダウンカウンタ４１からゲート
回路４０に与えられて、同ゲート回路４０はＣＰ２パル
スの流入を阻止する。
信号ＱＩＢはオアゲート４３によって信号Ｂと信号Ｂ’
を加えたものである。この場合、信号ＣＰ３と信号ＣＰ
５の夫々最後のパルスは、ＱＩＢには与えられないよう
になっているが、これは第４図の排他的論理和５８の作
用によるものである。
を加えたものである。この場合、信号ＣＰ３と信号ＣＰ
５の夫々最後のパルスは、ＱＩＢには与えられないよう
になっているが、これは第４図の排他的論理和５８の作
用によるものである。
第６図では、レゾルバ３５が右回転される場合の例であ
る。時刻ｔｏからｔｌまではレゾルバ３５は停止してい
るが、ｔｌから右回転方向に回転する。
る。時刻ｔｏからｔｌまではレゾルバ３５は停止してい
るが、ｔｌから右回転方向に回転する。
同図の場合には、アップダウンカウンタ４１、あるいは
、４５は５の計数値は夫々信号ＲＥＡおよびＲＥＡがハ
イレベルにある間にその計数値が８から急に０に達しな
いためにボロー信号が出ない。
、４５は５の計数値は夫々信号ＲＥＡおよびＲＥＡがハ
イレベルにある間にその計数値が８から急に０に達しな
いためにボロー信号が出ない。
従って、次の半周期が始まると、各アンプダウンカウン
タ４１．４５はボロー信号が出るまで各カウンタのダウ
ン側に引き続いてクロックパルスＣＰ２を信号ＣＰ４あ
るいはＣＦ２として受け入れるようになっている。例え
ば、時刻ｔ１とｔ２の間ではＲＥＡがハイレベルにある
が、この状態ではアップダウンカウンタ４５はＣＰ６パ
ルスは８個入力されて、その計数値は１の状態にあるが
、この１の状態でＲＥＡは反転してローレベルとなる。
タ４１．４５はボロー信号が出るまで各カウンタのダウ
ン側に引き続いてクロックパルスＣＰ２を信号ＣＰ４あ
るいはＣＦ２として受け入れるようになっている。例え
ば、時刻ｔ１とｔ２の間ではＲＥＡがハイレベルにある
が、この状態ではアップダウンカウンタ４５はＣＰ６パ
ルスは８個入力されて、その計数値は１の状態にあるが
、この１の状態でＲＥＡは反転してローレベルとなる。
従って、次の半周期の時刻ｔ２からｔ３の間でクロック
信号ＣＰ２がゲート回路４４を介してアップダウンカウ
ンタのダウン側に入力され、それによってカウンタの計
数値はＯ１９となる。９の状態でボロー信号ＢＯ２が出
力されるので、ゲート回路４４はパルスＣＰ２の流入を
阻止することになる。同様な関係は、例えば、時刻ｔ２
とｔ３の間では信号ＲＥＡはハイレヘルにあるが、この
間ではア・７プダウンカウンタ４１はその計数値が８か
ら２まで減算される。そして、次の半周期の時刻ｔ３か
らｔ４の間で引き続いてクロック信号ＣＰ２がアンプダ
ウンカウンタのダウン側にＣＦ２として入力され、同カ
ウンタの内容は１．０．９となり、ここでボロー信号Ｂ
ＯＩが発生する。従って、ゲート回路４０は信号ＣＰ２
の流入を阻止するのである。前記アンプダウンカウンタ
のダウン側４５あるいは４１へ入力された信号ＣＰ２の
数はそのまま夫々ＡおよびＡ″ として夫々側の時刻に
出力され、これがオアゲート４２を介して信号口ＩＡと
なるのである。
信号ＣＰ２がゲート回路４４を介してアップダウンカウ
ンタのダウン側に入力され、それによってカウンタの計
数値はＯ１９となる。９の状態でボロー信号ＢＯ２が出
力されるので、ゲート回路４４はパルスＣＰ２の流入を
阻止することになる。同様な関係は、例えば、時刻ｔ２
とｔ３の間では信号ＲＥＡはハイレヘルにあるが、この
間ではア・７プダウンカウンタ４１はその計数値が８か
ら２まで減算される。そして、次の半周期の時刻ｔ３か
らｔ４の間で引き続いてクロック信号ＣＰ２がアンプダ
ウンカウンタのダウン側にＣＦ２として入力され、同カ
ウンタの内容は１．０．９となり、ここでボロー信号Ｂ
ＯＩが発生する。従って、ゲート回路４０は信号ＣＰ２
の流入を阻止するのである。前記アンプダウンカウンタ
のダウン側４５あるいは４１へ入力された信号ＣＰ２の
数はそのまま夫々ＡおよびＡ″ として夫々側の時刻に
出力され、これがオアゲート４２を介して信号口ＩＡと
なるのである。
以上説明したように、本発明においては第３図に示すア
ップダウンカウンタと同アップダウンカウンタへの減算
パルスおよび加算用のパル、−″を″″−１回路４介ｌ
供給ｔａ＆に＝１″９・簡単な回路構成により位相変調
信号をシリアルなパルス列に変換することができる。
ップダウンカウンタと同アップダウンカウンタへの減算
パルスおよび加算用のパル、−″を″″−１回路４介ｌ
供給ｔａ＆に＝１″９・簡単な回路構成により位相変調
信号をシリアルなパルス列に変換することができる。
なお、以上の説明では、検出器、あるいは位相変調出力
を発生するトランスデユーサとしてレゾルバを挙げて説
明したが、位相変調信号を発生する他の検出器（例えば
、インダクトシン）を用いても同様な結果が得られるこ
とは以上の説明から明らかである。
を発生するトランスデユーサとしてレゾルバを挙げて説
明したが、位相変調信号を発生する他の検出器（例えば
、インダクトシン）を用いても同様な結果が得られるこ
とは以上の説明から明らかである。
第１図は従来の位相変調信号をシリアルパルス列に変換
する制御ブロック図、第２図は同第１図における主な信
号波形を示す波形図、第３図は本発明によるパルス列発
生回路の制御ブロック回路図、第４図は第３図のゲート
回路の詳細回路図、第５図はレゾルバが停止状態から左
回転方向に回転している際の第３図中の主な信号の間の
関係を示すタイムチャート、第６図はレゾルバが停止状
態から右回転している状態における第３図の主な信号の
タイムチャートを示す。 ３１・・クロックパルス発生器 ３２・・第１分周カウンタ ３３・・励磁回路 ３５・・レゾルバ ３６・・波形整形回路 ３７・・第２分周カウンタ３８
・・フリップフロップ ３９・・プリセント回路 ４０・・ゲート回路４１・・
アンプダウンカウンタ ４２．４３・・オアゲート ４４・・ゲート回路 ４５・・アンプダウンカウンタ ５１・・アンドゲート ５２・・ノアゲート５３・・イ
ンバータ ５４・・アンドゲート５５．５６・・フリッ
プフロップ ５７・・アンドゲート ５８・・排他的論理和ゲート 特許出願人 東芝機械株式会社 ９４ 手続補正書（白銅 昭和５９年 ７月 ９日 也 ４Ｉ′Ｉｌ！Ｉｆ舵志賀学殿 １、 ＃餘 昭和５９年特許願第１２０２８９号 ２、発明の名称 パルス列発生回路 ３、補正をする者 事件との置県 特許出願人 住所 東京都中死偵濾４丁目２番１１号名称 軒擁鞠絵
社 ４、代理人 手続補正書印釦 昭和６０年 ２月２１日 特許庁長官 志 賀 学 殿 昭和５９年 特許願 第１２０２８９号２、 発明の名
称 パルス列発ＨＥ回路 ３、補正をする者 事件との関係 特許出願人 住 所 東京都中央区銀座４丁目２番１１号名 称 東
芝機械株式会社 （他１名）４、代理人 ７、補正の内容 （１）別紙添付 補 正 書 １． 明細書第６頁第１行乃至第１５行の［係数する−
−−−−−−（２１Ｊを次のように補正します。 「計数する分周カウンタの分周比をｎとしたとき、角速
度ω。で回転中のレゾルバの１周期内の回転速度が停止
中のレゾルバの周期Ｔと回転中のレゾルバの周期ＴＴと
の差ΔＴＴに等しいことを述べろ。 レゾルバの出力電圧は ＥＲ−ｓｉｎ （ωｊ＋θ） と表すことができる。ここで ω−２π／ｎΔＴ、θ＝ω。ｔであるからＥＲ−ｓｉｎ
（ω＋ ω。）ｔ ω。で回転中の周期は２π／（ω＋ω。）であるから１
周期内の回転角度θは θ；ω。ＴＴ−ω。・２π／（ω十ω。）・・・（１） （１１式より ２π／（ω＋ω。）−（２π−θ）／ω・・・（２）」 ２゜同第８頁第７行の 「矩形波上」を 「矩形波状」と補正します。 ３、 同第８頁第１９行の 「４２」を 「４０」と補正します。 ４、 同第１１頁第３行の ｒｌＭＨｚＪを ｒ５ＭＨｚｊと補正します。 ５、 同第１４頁第９行の 「アンドゲート」を 「ナントゲート」と補正します。 特許出願人 東芝機械株式会社 ＝９８
する制御ブロック図、第２図は同第１図における主な信
号波形を示す波形図、第３図は本発明によるパルス列発
生回路の制御ブロック回路図、第４図は第３図のゲート
回路の詳細回路図、第５図はレゾルバが停止状態から左
回転方向に回転している際の第３図中の主な信号の間の
関係を示すタイムチャート、第６図はレゾルバが停止状
態から右回転している状態における第３図の主な信号の
タイムチャートを示す。 ３１・・クロックパルス発生器 ３２・・第１分周カウンタ ３３・・励磁回路 ３５・・レゾルバ ３６・・波形整形回路 ３７・・第２分周カウンタ３８
・・フリップフロップ ３９・・プリセント回路 ４０・・ゲート回路４１・・
アンプダウンカウンタ ４２．４３・・オアゲート ４４・・ゲート回路 ４５・・アンプダウンカウンタ ５１・・アンドゲート ５２・・ノアゲート５３・・イ
ンバータ ５４・・アンドゲート５５．５６・・フリッ
プフロップ ５７・・アンドゲート ５８・・排他的論理和ゲート 特許出願人 東芝機械株式会社 ９４ 手続補正書（白銅 昭和５９年 ７月 ９日 也 ４Ｉ′Ｉｌ！Ｉｆ舵志賀学殿 １、 ＃餘 昭和５９年特許願第１２０２８９号 ２、発明の名称 パルス列発生回路 ３、補正をする者 事件との置県 特許出願人 住所 東京都中死偵濾４丁目２番１１号名称 軒擁鞠絵
社 ４、代理人 手続補正書印釦 昭和６０年 ２月２１日 特許庁長官 志 賀 学 殿 昭和５９年 特許願 第１２０２８９号２、 発明の名
称 パルス列発ＨＥ回路 ３、補正をする者 事件との関係 特許出願人 住 所 東京都中央区銀座４丁目２番１１号名 称 東
芝機械株式会社 （他１名）４、代理人 ７、補正の内容 （１）別紙添付 補 正 書 １． 明細書第６頁第１行乃至第１５行の［係数する−
−−−−−−（２１Ｊを次のように補正します。 「計数する分周カウンタの分周比をｎとしたとき、角速
度ω。で回転中のレゾルバの１周期内の回転速度が停止
中のレゾルバの周期Ｔと回転中のレゾルバの周期ＴＴと
の差ΔＴＴに等しいことを述べろ。 レゾルバの出力電圧は ＥＲ−ｓｉｎ （ωｊ＋θ） と表すことができる。ここで ω−２π／ｎΔＴ、θ＝ω。ｔであるからＥＲ−ｓｉｎ
（ω＋ ω。）ｔ ω。で回転中の周期は２π／（ω＋ω。）であるから１
周期内の回転角度θは θ；ω。ＴＴ−ω。・２π／（ω十ω。）・・・（１） （１１式より ２π／（ω＋ω。）−（２π−θ）／ω・・・（２）」 ２゜同第８頁第７行の 「矩形波上」を 「矩形波状」と補正します。 ３、 同第８頁第１９行の 「４２」を 「４０」と補正します。 ４、 同第１１頁第３行の ｒｌＭＨｚＪを ｒ５ＭＨｚｊと補正します。 ５、 同第１４頁第９行の 「アンドゲート」を 「ナントゲート」と補正します。 特許出願人 東芝機械株式会社 ＝９８
Claims (1)
- （１）被駆動体の位置に対応した位相変調信号を出力す
るトランスデユーサと基準クロックパルス信号を発生す
るクロックパルス発生器と、前記基準クロックパルス信
号を前記トランスデユーサの励磁を発するに等しい周波
数に分周する第１の分周カウンタと、同第１０分周カウ
ンタ出力から前記トランスデユーサに与えるべき励磁信
号を形成する励磁信号発生手段と、前記基準クロックパ
ルスを前記励磁周波数より高い他の周波数に分周する第
２の分周カウンタと、前記トランスデユーサの出力を矩
形波出力に整形する波形整形回路と、同波形整形回路の
出力の立ち上がる毎にその出力を反転せしめるフリップ
フロップと、同フリップフロップの各出力側に夫々対応
して設けられており、その各出力位置がハイになった時
、予め一定値がセットされ且つ同出力がハイの間前記基
準クロックパルスによりその値を減算されるアップダウ
ンカウンタと、前記アップダウンカウンタに対応して設
けられ且つ人力信号として基準クロックパルス信号、第
２の分周カウンタ出力（ＣＰ２）、前記フリップフロッ
プの出力および前記アップダウンカウンタのボローおよ
びキャリー出力を人力信号として受け入れ前記フリップ
フロップの対応する出力がハイの時のみ基準クロックパ
ルス信号を前記カウンタのダウン側に供給すると共に前
記対応する出力がハイからローとなった時の前記カウン
タの内容を０にするべく前記第２の分周カウンタ出力（
ＣＰ ２ ）を前記アンプダウンカウンタのダウン側乃
至はアップ側へ通過せしめると共にハイからローへ切り
換わる時点での前記カウンタの値がＯとなるのに必要な
第２分周カウンタからの出力の数を第２分周カウンタの
出力（ＣＰ ２ ）と同期して出力するゲート手段と、
同ゲート手段からの前記出力を夫々ダウン側、アンプ側
毎に加えて出力するオアゲートとからなるパルス列発生
回路。 （２、特許請求の範囲第１項記載のパルス列発生回路に
おいて、前記トランスデユーサとしてレゾルバを用いる
ことを特徴とするパルス列発生回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59120289A JPS60263217A (ja) | 1984-06-12 | 1984-06-12 | パルス列発生回路 |
| US06/743,493 US4631523A (en) | 1984-06-12 | 1985-06-11 | Pulse generator |
| DE8585304137T DE3587025T2 (de) | 1984-06-12 | 1985-06-11 | Pulsgenerator zur erzeugung einer impulsfolge zur darstellung des abstandsaenderung eines koerpers. |
| EP85304137A EP0165046B1 (en) | 1984-06-12 | 1985-06-11 | Pulse generator for generating a train of pulses representing the displacement of a body |
| KR1019850004132A KR900005790B1 (ko) | 1984-06-12 | 1985-06-12 | 펄스 발생기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59120289A JPS60263217A (ja) | 1984-06-12 | 1984-06-12 | パルス列発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60263217A true JPS60263217A (ja) | 1985-12-26 |
| JPH0228161B2 JPH0228161B2 (ja) | 1990-06-21 |
Family
ID=14782553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59120289A Granted JPS60263217A (ja) | 1984-06-12 | 1984-06-12 | パルス列発生回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4631523A (ja) |
| EP (1) | EP0165046B1 (ja) |
| JP (1) | JPS60263217A (ja) |
| KR (1) | KR900005790B1 (ja) |
| DE (1) | DE3587025T2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0630443B2 (ja) * | 1987-01-16 | 1994-04-20 | ヤマハ株式会社 | デジタル・フエイズ・ロツクド・ル−プ用入力回路 |
| JPS63214618A (ja) * | 1987-03-03 | 1988-09-07 | Yamaha Corp | デジタル・フェイズ・ロックド・ル−プ |
| US4831510A (en) * | 1987-09-17 | 1989-05-16 | Allen-Bradley Company, Inc. | Encoder and resolver signal processing circuit |
| US4978900A (en) * | 1989-02-27 | 1990-12-18 | Louis Skawinski | DC sine cosine servo system |
| JPH0466838U (ja) * | 1990-10-19 | 1992-06-12 | ||
| EP0502534B1 (en) * | 1991-03-06 | 1997-12-17 | Hitachi, Ltd. | Encoder |
| US5323309A (en) * | 1992-01-30 | 1994-06-21 | Siemens Industrial Automation, Inc. | Algorithm for optimizing data sampling in a discrete periodic system with a bounded rate of change for the discrete system periods |
| US5198739A (en) * | 1992-01-30 | 1993-03-30 | Siemens Industrial Automation, Inc. | Software controllable circuit for resolver excitation switching in a motion control system |
| US5204603A (en) * | 1992-01-30 | 1993-04-20 | Siemens Industrial Automation, Inc. | Open circuit detection for a pulsed resolver position sensing system |
| US5229697A (en) * | 1992-01-30 | 1993-07-20 | Siemens Industrial Automation, Inc. | Sampling bipolar peak detector for sensing a non-symmetrical decay of an AC voltage signal |
| US5198735A (en) * | 1992-01-30 | 1993-03-30 | Siemens Industrial Automation, Inc. | Method for eliminating position tracking errors in the presence of resolver excitation errors for motion control systems |
| US5200683A (en) * | 1992-01-30 | 1993-04-06 | Siemens Industrial Automation, Inc. | Method for optimizing sampling rates for position tracking for motion control systems |
| US8963562B2 (en) | 2011-08-31 | 2015-02-24 | General Electric Company | Transducer configurations and methods for transducer positioning in electrical impedance tomography |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US26451A (en) * | 1859-12-13 | Island | ||
| GB916259A (en) * | 1960-09-02 | 1963-01-23 | Beckman Instruments Inc | Deviation counter |
| US3319243A (en) * | 1964-07-06 | 1967-05-09 | Gen Time Corp | Analog-digital converter employing an asymmetrical multivibrator |
| US3508246A (en) * | 1965-06-11 | 1970-04-21 | North American Rockwell | Fine-resolution digital position encoder |
| US3460130A (en) * | 1965-06-14 | 1969-08-05 | Bendix Corp | Resolver shaft angular velocity to pulse width converter |
| FR1448950A (fr) * | 1965-06-29 | 1966-08-12 | Csf | Dispositif de codage du déphasage entre deux tensions |
| FR1481212A (fr) * | 1966-04-06 | 1967-05-19 | Sagem | Perfectionnements apportés aux moyens électriques pour déterminer la position angulaire d'un arbre |
| US3602994A (en) * | 1970-03-12 | 1971-09-07 | Gen Electric | Pulse generator system responsive to spindle motor rotational phase signal for providing digital pulses at rate dependent upon motor speed |
| US3990062A (en) * | 1975-02-03 | 1976-11-02 | Fmc Corporation | Resolver to digital converter |
-
1984
- 1984-06-12 JP JP59120289A patent/JPS60263217A/ja active Granted
-
1985
- 1985-06-11 US US06/743,493 patent/US4631523A/en not_active Expired - Fee Related
- 1985-06-11 EP EP85304137A patent/EP0165046B1/en not_active Expired - Lifetime
- 1985-06-11 DE DE8585304137T patent/DE3587025T2/de not_active Expired - Fee Related
- 1985-06-12 KR KR1019850004132A patent/KR900005790B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0165046B1 (en) | 1993-01-27 |
| DE3587025D1 (de) | 1993-03-11 |
| EP0165046A2 (en) | 1985-12-18 |
| KR900005790B1 (ko) | 1990-08-11 |
| JPH0228161B2 (ja) | 1990-06-21 |
| EP0165046A3 (en) | 1988-01-20 |
| DE3587025T2 (de) | 1993-08-26 |
| US4631523A (en) | 1986-12-23 |
| KR860000752A (ko) | 1986-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60263217A (ja) | パルス列発生回路 | |
| US5872435A (en) | Electrical drive arrangement | |
| JPH0410027B2 (ja) | ||
| JPS59144396A (ja) | Ｐｗｍパルス発生装置 | |
| US3928798A (en) | Means for frequency/digital conversion | |
| JPS6013488A (ja) | デジタル位相サ−ボ回路 | |
| JPH0758892B2 (ja) | ディジタルパルス幅変調回路 | |
| JPH02159993A (ja) | 同期型交流サーボモータ駆動装置の基準電流波形発生回路 | |
| JP3070928B2 (ja) | 可変リラクタンスモーターの励磁制御装置 | |
| SU1525852A1 (ru) | Устройство дл управлени двухфазным асинхронным электродвигателем | |
| SU1585880A1 (ru) | Вентильный электропривод с непосредственным питанием от сети переменного тока | |
| JPH022398B2 (ja) | ||
| JP2679307B2 (ja) | Ｐｗｍパルス発生方法 | |
| SU1670752A2 (ru) | Вентильный электропривод | |
| JPH01159711A (ja) | 位置制御装置 | |
| JPH05236656A (ja) | 周波数追従方法 | |
| JPH01150864A (ja) | ゲージ駆動装置 | |
| JPS62260584A (ja) | 同期電動機の速度制御装置 | |
| JPS62193594A (ja) | リラクタンスモ−タの制御方法 | |
| JPS605785A (ja) | 同期電動機の定位置停止制御方式 | |
| JP2017207440A (ja) | ジャイロセンサ装置 | |
| JPS60187864A (ja) | レゾルバを用いた回転速度及び回転位置検出装置 | |
| JPS6199412A (ja) | Ｐｗｍ信号発生回路 | |
| JPS603565A (ja) | 試験装置 | |
| JPS6098885A (ja) | 誘導電動機の制御装置 |