FR2668310A1 - Dispositif d'interconnexion ayant des bosses de contact coplanaires et procede pour les fabriquer. - Google Patents

Dispositif d'interconnexion ayant des bosses de contact coplanaires et procede pour les fabriquer. Download PDF

Info

Publication number
FR2668310A1
FR2668310A1 FR9112878A FR9112878A FR2668310A1 FR 2668310 A1 FR2668310 A1 FR 2668310A1 FR 9112878 A FR9112878 A FR 9112878A FR 9112878 A FR9112878 A FR 9112878A FR 2668310 A1 FR2668310 A1 FR 2668310A1
Authority
FR
France
Prior art keywords
layer
bumps
contact
circuit lines
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR9112878A
Other languages
English (en)
Inventor
Gregory H Nelson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rogers Corp
Original Assignee
Rogers Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rogers Corp filed Critical Rogers Corp
Publication of FR2668310A1 publication Critical patent/FR2668310A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01K—ELECTRIC INCANDESCENT LAMPS
    • H01K3/00—Apparatus or processes adapted to the manufacture, installing, removal, or maintenance of incandescent lamps or parts thereof
    • H01K3/08—Manufacture of mounts or stems
    • H01K3/10—Machines therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/57—Fixed connections for rigid printed circuits or like structures characterised by the terminals surface mounting terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921—Contact or terminal manufacturing by assembling plural parts with bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Abstract

Le dispositif d'interconnexion électrique pour interconnecter des composants à des circuits électroniques comprend une pluralité de lignes de circuit portées par un support 118 constitué d'un matériau isolant et des bosses de contact 116, qui sont formées contre une surface de référence plane de façon que les bosses résultantes se distinguent par des mésas 120 planes et coplanaires. La dureté de chacune des bosses 116 est déterminée par la nature et la quantité d'un premier matériau métallique 110, d'un second matériau métallique et d'un troisième matériau métallique 112 dans chacune desdites bosses.

Description

DISPOSITIF D'INTERCONNEXION AYANT DES BOSSES DE CONTACT
COPLANAIRES ET PROCEDE POUR LE FABRIOUER
L'invention concerne un dispositif d'interconnexion électrique ayant des bosses de contact pour l'établissement d'un contact électrique avec une composante ou un circuit électronique ainsi que le procédé pour fabriquer ledit dispositif. Il est bien connu d'utiliser des éléments de contact surélevés (parfois désignés comme bosses) pour réaliser un contact dans des interconnexions électriques Des contacts à bosses de ce genre sont fréquemment utilisés dans des dispositifs d'interconnexion ou dans des techniques de câblage qui sont utilisés pour connecter un circuit à une composante électrique ou à un autre circuit Il est par exemple connu d'utiliser des contacts à bosses pour connecter une composante d'un circuit à une autre composante, souvent en utilisant des systèmes de connexion à pression, comme ils sont montrés par exemple dans les brevets US 4,468,074; 4,610,495 et 4,768,971 Il est aussi connu d'utiliser des contacts à bosses sur des systèmes de câblage flexibles pour les connecter à des plaques de circuits intégrées par l'intermédiaire de connecteurs à pression Dans beaucoup d'applications l'uniformité de la hauteur des bosses n'est pas cruciale En effet la flexibilité du circuit et la distance entre les emplacements des bosses donnent au dispositif un certain degré de liberté pour réaliser les contacts Ceci n'est cependant pas vrai si la densité des bosses de contact est élevée et si les bosses de contact sont alors de plus en plus rapprochées Dans ces cas, la flexibilité du matériel d'interconnexion peut ne plus assurer la compensation nécessaire pour compenser la différence en hauteur des bosses Il en résultera des dysfonctionnements parce que les contacts ne pourront plus être réalisés à l'endroit
prévu.
Si des contacts à bosses sont utilisés dans des applications à haute densité de contacts, comme par exemple des connexions d'un multi-chip module (MCM) à une carte de circuit imprimée (distance des centres de deux contacts5 adjacents par exemple en-dessous de 1,27 mm), il est extrêmement important que le caractère coplanaire des surfaces de contact des bosses soit assuré Ceci signifie que la hauteur des bosses doit être soigneusement contrôlée, afin que les surfaces de contact de toutes les10 bosses se trouvent dans le même plan pour réaliser le contact avec les points de contact du MCM ou de tout autre dispositif qui y sera raccordé Si la hauteur des bosses variait d'une bosse à l'autre, le contact ne pourrait pas être réalisé pour toutes les surfaces de contact Si par exemple une bosse plus petite est localisée entre deux bosses plus hautes, la bosse plus petite pourrait ne pas faire contact avec sa surface de contact prévue sur le MCM ou tout autre dispositif, et il en résulterait un disfonctionnement La nécessité d'avoir des bosses coplanaires, spécialement dans des applications d'interconnexion à haute densité, est connue de tous les hommes de métier, mais jusqu'à maintenant il a été difficile de réaliser cet objectif La présente invention présente une solution efficace et fiable pour réaliser des
contacts à bosses coplanaires.
La présente invention résout les problèmes soulevés par un nouveau dispositif d'interconnexion obtenu par le procédé selon la revendication 1 ou 2 de la présente invention. Même si la présente invention est particulièrement adaptée pour des dispositifs d'interconnexion avec une haute densité de raccordements (comme par exemple pour les MCM), l'invention sera d'ailleurs décrite dans ce contexte, il est cependant évident que les caractéristiques et avantages du procédé et du produit final de la présente invention peuvent aussi être utilisés dans des dispositifs d'interconnexion similaires qui ne se distinguent pas par des exigences en rapport avec une haute densité de raccordement, et en général dans tous les dispositifs d'interconnexion. Dans la présente invention les bosses de contact sont formées par un procédé additif contre une surface de référence plane Les bosses sont d'abord formées en tant que corpq isolés, logés dans une couche de moulage provisoire, qui est dimensionnellement stable et constituée par un matériau déposé sur la surface de référence Les bosses sont en conséquence formées séparément des lignes de circuit, pour être ensuite seulement incorporées dans les lignes de circuit, qui sont préférablement formées par un procédé additif Après la formation des éléments du15 circuit, la surface plane de référence et la couche de moulage provisoire sont enlevées pour donner un dispositif d' interconnexion avec des bosses d'une hauteur égale et disposant de surfaces de contact constituées de plateaux ou mesas planes et coplanaires.20 Les bosses de la présente invention ne se distinguent pas seulement par une hauteur uniforme et par des surfaces de contact constituées de mesas coplanaires planes, mais la dureté des bosses peut être sélectionnée et contrôlée en choisissant les matériaux utilisés dans le procédé additif de fabrication Les avantages et caractéristiques décrits ci-dessus et d'autres propres à la présente invention
apparaîtront à l'examen de la description détaillée ci-
après et des figures correspondantes en annexe.
Dans les figures des éléments identiques seront
désignés par des signes de référence identiques.
La figure 1 est une vue en plan d'un dispositif d'interconnexion flexible selon la présente invention
(montré d'en bas dans le procédé de fabrication).
Les figures 2 à 11 sont des coupes partielles selon la ligne de coupe A- A de la figure 1, qui montrent l'état d'avancement de l'invention lors des différentes étapes de fabrication. La figure 12 montre une vue en perspective d'un dispositif d'interconnexion à une seule couche avec les bosses coplanaires de la figure 1. La figure 13 est un détail selon la ligne 13-13 de la
figure 12.
La figure 14 est une vue similaire à la figure 1 montrant un deuxième mode de réalisation de la présente invention avec des bosses coplanaires dans un dispositif d'interconnexion multicouches (c'est-à- dire des couches
conductrices multiples).
Les figures 15 à 24 sont des coupes partielles suivant la ligne de coupe B-B de la figure 14, qui montrent l'état d'avancement du dispositif multicouches lors de
différentes étapes de la fabrication.
La figure 25 est un diagramme fonctionnel du procédé
de fabrication de la présente invention.
Le dispositif de la présente invention et sa méthode de fabrication sont illustrés dans les figures Pour faciliter la compréhension de l'invention, on va décrire parallèlement le dispositif et sa méthode de fabrication, en considérant à la fois les figures 1 à 13 et le diagramme
fonctionnel de la figure 25.
En se référant d'abord aux figures 2 et 3 on voit une plaque porteur ou de base 10 qui constitue la structure de support sur laquelle on forme une pluralité de dispositifs d'interconnexion à bosses coplanaires lors du procédé de fabrication La plaque de base 10 peut être constituée en d'autres matériaux Les seules exigences en rapport avec le matériau de ces plaques sont que ces plaques soient plates, dimensionnellement stables, et qu'elles aient une surface conductrice hautement polie Même si une pluralité de circuits ou dispositifs d'interconnexion à bosses coplanaires sont formés sur la plaque de support 10, on montre et on décrit ici seulement un exemplaire d'un tel dispositif (comme indiqué par la ligne irrégulière entourant le dispositif dans la figure 1) On comprendra cependant qu'une pluralité de tels circuits ou dispositifs d'interconnexion sont tous formés au même moment sur la5 surface de la plaque 10 Même si uniquement deux emplacements de bosses sont montrés sur les figures 2 à 11, on comprendra qu'on pourra former simultanément, par le procédé qui sera décrit, autant de emplacements de bosses qu'on désire (p ex quelques centaines ou même quelques10 milliers, pour un dispositif d'interconnexion à raccords
très nombreux).
Une couche de démoulage/moulage 12 est formée par galvanisation sur la couche de base 10 La couche de démoulage/moulage 12 consiste en une couche mince 12 (A) de nickel qui est galvanisée sur la plaque 10 et d'une couche épaisse 12 (B) de cuivre qui est galvanisée au-dessus de la couche de nickel Comme ni le nickel, ni le cuivre n'adhèrent fortement à la plaque d'acier inoxydable (et constituent ainsi une couche de démoulage par rapport à la plaque d'acier inoxydable), lesdites couches sont formées de façon à s'étendre sur toute la surface de la plaque 10 (uniquement une partie de la plaque est montrée sur les figures), à envelopper les côtés de la plaque 10 et à s'étendre sur une courte distance le long du dos de la
plaque (c'est-à-dire le long de la surface inférieure).
Cette façon de procéder sert à fixer les couches 12 (A) et 12 (B) à la plaque en acier inoxydable pour donner une stabilité dimensionnelle à la structure formée par la plaque d'acier inoxydable et la couche de démoule/moulage pendant le procédé de fabrication, et de permettre en même temps un enlèvement facile de la plaque d'acier inoxydable de la couche de démoulage/moulage 12 lorsque tel est désiré vers la fin du procédé de fabrication La couche de démoulage en nickel 12 (A) a de préférence une épaisseur de 0,0127 mm L'épaisseur de la couche de moulage en cuivre 12 (B) sera égale à l'épaisseur désirée pour les bosses coplanaires à former Des épaisseurs typiques pour la couche de moulage en cuivre 12 (B) s'étendront de 0,025 mm à 0,25 mm L'étape concernant la formation des couches 12 (A) et 12 (B) sur la plaque en acier inoxydable 10 est indiquée dans l'étape A de la figure 25 Le concept d'une couche de démoulage nickel/cuivre est révélé dans les brevets US 4,159,222 et 4,306,925 Avant la déposition du nickel sur la plaque en acier inoxydable cette plaque est hautement polie, sa planéité est contrôlée et sa surface10 est nettoyée chimiquement et activée par un traitement alcalin d'électro-nettoyage pour enlever toutes les formations d'oxydes Ce traitement de la plaque 10, combiné à la caractéristique enveloppante des couches 12 garantissent que la couche de démoulage sera adhérente pendant tout le procédé et pourra être démoulée à la fin du procédé. Dans l'étape suivante du procédé de fabrication on utilise un procédé photo-résiste standard pour définir les emplacements sur la surface supérieure de la couche de cuivre 12 (B), o les bosses de contact seront formées Cela signifie qu'un matériel résiste 13 est déposé sur la surface supérieure de la couche de cuivre 12 (B) La couche de résiste est alors exposée à travers un dessin-modèle adéquat afin de définir un modèle de emplacements à bosses 112 A ces emplacements 112 le résiste non exposé sera enlevé par lavage; le reste de la surface supérieure de la couche de cuivre 12 (B) restant couvert avec du matériel
photo-résiste Comme étape finale dans ce modelage photo-
résiste, on peut réaliser une étape de nettoyage, consistant en une attaque chimique au plasma, pour nettoyer les surfaces o le photo-résiste a été enlevé par lavage, et ceci pour obtenir une définition nette, propre, et fine
des emplacements de bosses.
La figure 2 montre le matériel photo-résiste, o des portions ont été élevées pour définir les emplacements de bosses 102 L'étape concernant le modelage photo-résiste des emplacements de bosses est indiquée à l'étape B de la figure 25. Le cuivre aux emplacements 102 est alors enlevé par une attaque chimique pour former une pluralité de trous 104 dans la couche de cuivre 12 (B) (voir figure 3) Un réactif alcalin d'attaque, qui attaque le cuivre, mais n'attaque pas le nickel, est utilisé Le cuivre dans la couche 12 (B) à l'endroit des bosses est enlevé par une attaque chimique jusqu'à ce qu'une portion de surface plate 106 de la surface de la couche de nickel 12 (A) soit découverte Les trous 104, avec les portions de surface plate 106 à leur fond, forment des moules dans lesquels les bosses de contact coplanaires de cette invention sont formées Ces trous 104 sont formés avec des parois coniques 108 qui, en s'étendant vers les portions de surface 106 de la couche de nickel 12 (A), définissent ces dernières Un agrandissement d'une vue d'un trou 104 est montré sur la figure 4 Le trou 104 et la portion de surface plate découverte 106 de la couche de nickel (et la bosse de contact en résultante) peuvent être circulaires ou avoir d'autres formes, par exemple ils peuvent aussi être ovales etc Leur forme sera définie par le modelage du résiste 13 Des dimensions typiques pour un trou circulaire (et pour les parties correspondantes de la bosse de contact qui est formée dans le trou) peuvent être les suivantes, en fonction de la largeur des lignes de circuit et de leur espacement: A = 0,050 mm 0,250 mm; B = 0,025 mm 0,200 mm; C = 0,0625 mm 0,500 mm;
D = 0,025 mm 0,250 mm.
Il est évident que ces dimensions ne sont citées qu'à titre d'exemple, et elles peuvent être variées librement en accord avec la hauteur désirée des bosses à former (cette hauteur correspondant à la dimension D du trou) et en accord avec la dimension désirée de la surface supérieure
plane des bosses (qui correspond à la dimension B du trou).
L'attaque chimique des trous 104 formant les moules des
bosses est indiquée dans l'étape C de la figure 25.
Dans l'étape suivante, la formation de bosses de contact 116 est commencée en électroplaquant une mince couche métallique de contact 110, de préférence de l'or, sur les parois 108 les trous 104 et sur les portions de
surfaces découvertes 106 de la couche de nickel 12 (A).
Ensuite on électroplaque une mince couche de séparation 112, de préférence du nickel, au-dessus de la couche de contact en or 110 Le volume résiduel 114 de chaque trou 104 est alors rempli avec du cuivre par électroplacage La couche en or 110 a de préférence une épaisseur de 3,2 à 4,4 micromètres, et la couche de nickel 112 a de préférence une épaisseur de 0,6 à 1,8 micromètres L'exécution des couches et 112 n'est pas limitée à l'or et au nickel, et leur épaisseur n'est pas non plus limitée aux gammes d'épaisseurs énoncées Elles peuvent être constituées de tous matériaux adéquats, autres que le cuivre, et distincts entre eux L'épaisseur des couches 110 et 112 peut bien entendu être changée selon les besoins Ceci est d'ailleurs une caractéristique importante à relever, parce que la dureté des bosses peut être adaptée à des applications particulières en choisissant tous les matériaux entrant dans la formation des bosses et en déterminant l'épaisseur relative de chaque matériau Si on utilise par exemple de l'or pour former la majorité du volume des bosses, les bosses seront relativement tendres; si par contre la majorité est du nickel, les bosses seront plus dures; si la majorité est du cuivre, la dureté sera comprise entre celle de l'or et du nickel Les étapes en rapport avec la déposition des couches 110 et 112 et le remplissage du volume résiduel des trous avec du cuivre sont représentées dans les étapes D, E et F de la figure 25 et sur les
figures 5 et SA.
Pour assurer une bonne formation des bosses et leur coplanarité dans le produit final, il est important que le cuivre 114 soit déposé de façon à déborder du volume résiduel 114 de chaque trou 104 Cela signifie que le cuivre devra saillir au-dessus de la couche de moulage en cuivre 12 B, comme le montrent la figure 5 ainsi que la vue agrandie de la figure SA On pourra ainsi assurer que la déclivité centrale ou la dépression résultant du procédé de déposition ne se trouve pas en-dessous de la surface de la
couche 12 (B).
Le photo-résiste 13 est alors enlevé, et l'excès de cuivre saillant audessus de la surface de la couche 12 (B) est enlevé, par exemple par une abrasion mécanique, pour aplanir la structure des bosses dépassant la surface exposée de la couche de moulage 12 (B) L'enlèvement du photorésiste et l'opération pour rendre la surface 12 (B) plane sont montrés dans les étapes G et H de la figure 25
et sur la figure 6.
La structure qui constituera les bosses 116, a maintenant été formée dans chacun des trous 104, et le procédé prévoit maintenant la formation des lignes de circuit (voir figures 7 à 11) A cette fin une couche de photo-résiste 17 est déposée sur la surface supérieure de la couche de cuivre 12 (B) (elle recouvre également les
bosses formés maintenant dans cette couche), et le photo-
résiste est alors exposé à travers un modèle-dessin adéquat, pour définir un modèle de lignes de circuit 14 sur la couche de cuivre 12 (B) Le résiste non exposé est ensuite enlevé par lavage; le reste de la surface supérieure de la couche de cuivre 12 (B) restant couvert avec du photo-résiste Les lignes 14 s'étendent au-dessus des éléments à bosses déjà formés dans la couche 12 (B), de façon que chaque bosse soit inclue dans une ligne de circuit ou une pastille qui seront formées Dans une exécution typique, une ligne 14 comprendra une surface ayant la forme d'une pastille autour de la bosse Cette surface sera légèrement plus grande que la surface de base
de la bosse Comme étape finale dans ce modelage photo-
résiste on pourra exécuter une étape de nettoyage consistant en une étape d'attaque chimique au plasma, pour nettoyer les surfaces o le photo-résiste 17 a été enlevé par lavage; ceci dans le but d'obtenir des raccords nets et propres au-dessus des emplacements des bosses Le photorésiste, dans lequel des portions ont été enlevées pour définir les lignes ou traces au-dessus des bosses est10 montré sur la figure 7 et sa mise en oeuvre fait l'objet de l'étape I de la figure 25 Il faut noter que pas nécessairement toutes les bosses doivent être incluses dans des circuits Quelques unes des bosses pourront aussi être utilisées pour des fins d'équilibrage et d'espacement
mécanique.
Les conduites 16 sont alors formées par électro-
déposition sur les surfaces 14 Un procédé d'électro-
déposition à trois étapes (voir figure 8) est utilisé.
Chaque conduite 16 est formée en électroplaquant d'abord
une fine couche 16 (A) d'or sur les surfaces 14 (aussi au-
dessus des bosses 116), en électroplaquant ensuite une couche principale de cuivre 16 (B) et en électroplaquant en dernier lieu une autre couche mince 16 (C) d'or sur les surfaces 14 D'autres métaux électro- déposables comme par exemple l'étain ou le nickel, pourraient être utilisées à la place ou additionnellement aux couches en or 16 (A) et 16 (C) L'or de la couche 16 (A) se lie aux bosses 116 de façon que les bosses fassent partie des conduites 14 qui sont formées Si l'espacement le permet, on peut former une surface de pastille 160 agrandie dans le modèle-dessin, le modèle photo-résiste et dans les conduites à l'endroit même des bosses (voir les pastilles 160 sur les figures 1 et 12) Si une grande finesse est désirée, l'épaisseur totale "T" de chaque conduite 16 peut être environ égale à 0,025 mm; et la largeur "W" de chaque conduite (surface des pastilles exclues) et l'espacement entre les conduites peut 1 1 être aussi fin que 0,025 mm à 0,050 mm Il est évident que la figure 8 est une vue partielle et qu'uniquement deux des conduites 16 et des bosses 116 sont montrées sur la figure 8 en guise d'illustration L'étape de modelage et de déposition des conduites 16 est indiquée dans l'étape J de la figure 25 Le matériel résiste résiduel sur la surface de cuivre 12 (B) est alors enlevé pour mettre à découvert les conduites 16 sur la surface supérieure de la couche de cuivre 12 (B) L'étape concernant l'enlèvement du résiste 1710 fait partie de l'étape J de la figure 25 La figure 8 montre les conduites 16 formées par électro-déposition alors que le résiste 17 est encore en place, et la figure 9 montre l'étape de fabrication o le résiste a été enlevé. Les conduites 16 et les pastilles 160 sont liées aux bosses15 116 Les conduites 16 sont typiquement des conduites de communication qui transportent des signaux de ou vers des composantes électriques, comme par exemple des circuits intégrés sur un MCM La couche dans laquelle les conduites 16 sont localisées est parfois désignée comme plan des
signaux.
Pendant les étapes du modelage photo-résiste de l'étape B et du placage des étapes D, E ou F, on forme sur la couche de démoulage 12 une pluralité de repères 15 (voir figure 1), ceci afin de servir comme repères pour une localisation précise des lignes 16 par rapport aux bosses 116 (et, si un dispositif multicouches est à réaliser aussi pour une localisation précise des trous de passage dans une étape ultérieure du procédé de fabrication) Un certain nombre de ces repères 15 sont formés sur la couche de démoulage 12 sur toute l'étendue de la plaque 10, pour
servir de repères pour tous les dispositifs d'inter-
connexion formés en même temps dans le procédé de fabrication Mais la figure 1 montre seulement un seul de
ces repères 15.
Après que le résiste 17 est enlevé, un film adhésif
libre 18 est alors placé sur la surface des conduites 16.
Le film adhésif est activé par la chaleur et la pression; on pourrait par exemple utiliser un époxyde phénolique de butaryl Initialement ce film libre 18 est supporté par la surface supérieure des conduites 16, c'est-à-dire qu'il5 n'entoure pas les conduites 16 L'étape de positionnement du film adhésif est montrée sur la figure 10 et est indiquée à l'étape K de la figure 25. A ce moment les étapes suivantes dans le procédé dépendront du fait si un dispositif d'interconnexion ou de
câblage à simple couche ou à couches multiples est produit.
Si un dispositif à simple couche est produit, on place une feuille mince, d'un diélectrique 118, par exemple du polyimid, polyamide, polyéthylène, etc sur le film adhésif 18 Par une application de chaleur et de pression on fait s'écouler la couche adhésive 18 le long des conduites 16 afin de lier ainsi le diélectrique 118 aux conduites 16 et à la couche en cuivre 12 (B), comme le montre la figure 11 et comme l'indique l'étape L de la figure 25 Au lieu de couches séparées constituées d'un film adhésif libre 18 et d'un diélectrique 118, on peut utiliser un film de recouvrement préformé, constitué d'un adhésif et d'un diélectrique. Après l'étape L, la plaque de support 10 est enlevée: (a) en cassant les parties de la couche de démoulage/moulage 12 enveloppant les côtés de la plaques de support 10 et (b) en séparant la plaque de support 10 de la couche de démoulage/moulage 12 Ceci peut être réalisé manuellement, comme la couche de démoulage/moulage moulage 12 n'est pas fortement adhérente à la plaque 10 Après avoir enlevé la plaque 10, la couche de démoulage/moulage moulage 12 reste liée aux conduites 16 et au film adhésif 18, de façon qu'il soit nécessaire d'enlever la couche de démoulage/moulage 12 Ceci est réalisé: (a) en enlevant chimiquement toute la couche de nickel 12 (A) et puis (b) en enlevant chimiquement toute la couche de cuivre 12 (B) On peut aussi utiliser un seul réactif d'attaque, comme par exemple un chlorure ferrique, qui pourra attaquer chimiquement le nickel et le cuivre, mais qui n'attaquera pas l'or Cette attaque mettra à découvert la surface plaquée or 110 des bosses 116, la surface plaquée or 16 (A)5 des conduites du circuit et des surfaces pastilles L'étape qui concerne l'enlèvement du support 10, et l'étape qui concerne l'attaque chimique pour mettre à découvert les bosses et les conduites du circuit sont montrées dans les étapes M et N de la figure 25 A cet effet il est important
de noter que pour un produit à une seule couche (c'est-à-
dire une couche conductrice simple), les conduites 16 ne devront pas être en or/cuivre/or comme décrit ci-avant Les conduites 16 peuvent être constituées de tout autre métal qui: (a) peut être électro-plaqué et (b) ne sera pas attaqué chimiquement par un réactif d'attaque spécifique au cuivre (utilisé pour l'enlèvement de la couche de cuivre
12 (B)).
Après l'enlèvement du support 10 et de la couche de démoulage/moulage 12, la structure résultante consiste dans une multiplicité de dispositifs d'interconnexion individuels reliés ensemble dans une structure en forme de feuille par le diélectrique 118 et l'adhésif 18 entre les dispositifs individuels Les dispositifs individuels sont alors singularisés, c'est-à-dire découpés de la structure en forme de feuille, par des moyens adéquats comme par exemple découpages à l'emporte-pièce, découpages au laser, etc L'étape de singularisation est indiquée à l'étape O de
la figure 25.
Le produit résultant est un circuit ou une interconnexion flexible, comme montré sur les figures 1, 12 et 13, qui a des conduites 16 et des bosses co-planaires 116 Il est compréhensible que le dispositif d'interconnexion montré sur les figures 1, 12 et 13 est montré à titre d'exemple uniquement Le nombre exact et l'arrangement des conduites 16 dépendra de l'utilisation projetée pour le circuit Il faut rappeler que, chacune des bosses 116 a une surface discrète supérieure (ou mesa) 120, que ces mesas 120 sont exactement coplanaires, et ceci dans la limite de la planéité de la surface du support 10 et de la surface de nickel 12 (A), contre lesquelles les bosses5 sont formées Comme les mesas 120 sont formés directement contre la couche de nickel 12 (A) qui constitue uniquement une couche très mince sur le support 10, il est possible de former avec la présente invention des bosses de contact qui se caractérisent par une coplanarité très précise, en contrôlant et en assurant la planéité de la surface du support 10 Si cette planéité est garantie, la coplanarité
des bosses dans le produit final est assurée.
Un autre point important à relever est que la dureté des bosses 116 peut être contrôlée en déterminant les volumes respectifs des matériaux utilisés dans la formation des bosses 116 ainsi que par le choix de ces matériaux
comme décrit ci-dessus.
Même si on a décrit plus haut un dispositif avec une simple couche de métal, l'exécution préférée sera au moins un dispositif à deux couches, o la seconde couche est une couche de tension (généralement de mise à terre) Un tel dispositif à deux couches est montré sur la figure 14 (la figure 14 correspond à la figure 1), et la production de ce dispositif est illustrée sur les figures 15 à 24 Le dispositif à deux couches a des bosses 116 et des lignes de
circuit 16 dans le plan des signaux comme décrit ci-dessus.
Il a cependant aussi quelques bosses 116 ' qui sont situées à des bouts opposés du dispositif; ces bosses 116 ' étant raccordées au plan de mise à la terre par l'intermédiaire de passages (décrit ci-après) En se référant à la figure on voit que les bosses 116 ' sont formées lors du procédé décrit ci-avant, avec des surfaces de base agrandies 16 ' (qui sont formées au même moment et par le même procédé que les lignes de circuit 16) Les surfaces de base 16 ' peuvent
être considérées comme des bouts de lignes de circuit 16.
Pour former un produit d'interconnexion à couches multiples, le procédé de fabrication procède après l'étape J, directement vers l'étape P, o une feuille plaquée 20 (formée de cuivre qui est lié à un support isolant comportant un film adhésif 18) est lié par la chaleur et la pression aux surfaces de base 16 ', aux conduites 16 et à la couche de démoulage 12 comme le montre la figure 15 La feuille 20 peut par exemple être unecouche d'une demi onze de cuivre 20 (A), (ca 2,2 g/cm 2 ou une demie onze), liée par10 une couche d'adhésif 20 (B) à une couche de polyimid 20 (C) (qui elle dispose d'une couche adhésive 18 de l'autre côté) D'autres diélectriques qui peuvent être gravés au laser, comme par exemple des composés polymères fluorés, des fluoroimides, des polyamides-imides, etc et d'autres adhésifs pourraient être utilisés à la place du système d'isolation décrit Il est important de positionner la feuille 20 de manière que la couche de cuivre 20 (A) soit du
côté opposé des bosses 116 ' et des surfaces de base 16 '.
L'application de chaleur et de pression fait couler la couche adhésive 18 autour des surfaces de base 16 ', comme le montre la figure 15, et aussi le long des conduites 16, comme le montre la figure 11, et lie la feuille 20 aux conduites 16, aux surfaces de base 16 ' et à la couche de moulage 12 (B) L'étape concernant le positionnement de la feuille 20 et son intégration dans l'assemblage sont indiqués à l'étape P dans la figure 20 La feuille 20 (y compris l'adhésif 18) est prépoinçonné avec des trous pour permettre son alignement avec les repères 15, et pour laisser apparents les repères à la surface de l'assemblage afin de permettre une localisation précise des passages
dans une prochaine étape du procédé de fabrication.
Après que la feuille 20 a été liée à l'assemblage, on forme une série de trous de passage 22 (voir figure 18) dans l'assemblage pour permettre de réaliser le contact électrique avec les surfaces de base 16 ' Les figures 16 à 19 montrent la formation d'un seul trou de passage, mais il est évident qu'un trou de passage est formé à l'endroit de chaque surface de base 16 ' Pour former ces passages, on applique une couche de photo-résiste 118 sur la couche de cuivre 20 (A), et le photo- résiste est alors exposé, puis5 développé, pour finalement enlever le photo-résiste qui n'a pas été exposé aux emplacements 120, o les passages devront être formés (voir figure 16) La localisation des surfaces o le photo-résiste doit être enlevé est déterminé avec précision en se référant aux repères 15 qui ont été10 antérieurement formés Après que le photo-résiste a été enlevé aux endroits de passage 120, le cuivre dans la couche 20 (A) est enlevé à l'endroit des passages par une attaque chimique pour découvrir la couche adhésive 20 (B) (voir figure 17) Le photo-résiste résiduel est alors enlevé pour mettre à découvert toute la surface résiduelle du cuivre 20 (A) La couche adhésive 20 (B), la couche diélectrique 20 (C) et la couche adhésive 18 dans les endroits de passage sont alors enlevées par un faisceau laser adapté (comme par exemple un laser au C 02 ou un laser ultraviolet), ce laser agissant en tant que foreuse La surface de cuivre 20 (A) constitue un masque pour la foreuse au laser Le laser balaie la surface 20 (A) sans effet, excepté aux endroits o le cuivre dans la couche 20 (A) a été chimiquement attaqué pour exposer la couche adhésive 20 (B) A ces localisations, le faisceau laser perce (il s'agit plutôt d'un fusion) à travers le matériel diélectrique des couches 20 (B), 20 (C), et 18 pour exposer la surface plaquée 16 (C) de la surface de base 16 ' et pour former ainsi les trous de passage 22 Les trous de passage 22 sont alors nettoyés par une quelconque technique standard (par exemple nettoyage au plasma, ou hanage à la vapeur, etc) pour définir des parois nettes et propres dans les trous de passage et une surface exposée propre sur la couche 16 (C) de la surface de base 16 ' L'étape pour former les trous de passage est indiquée dans l'étape Q de la figure 25 et les trous de passage sont montrés dans la
figure 18.
En se référant à la figure 19, on voit que du cuivre 24 est alors déposé sur les surfaces mises à découvert des surfaces de base 16 ', le long des parois des trous de passage 22 et sur les surfaces mises à découvert de la couche de cuivre 20 (A), pour compléter les passages et pour former une connexion électrique de la surface de base 16 ' à la couche de cuivre 20 (A) Les couches de cuivre 24/20 (A)10 servent comme plan de tension (alimentation ou mise à la terre) dans le produit final La couche de cuivre 24 est formée à l'aide d'un procédé à deux étapes On forme
d'abord une couche mince de cuivre par un dépôt auto-
catalytique, et le reste de la couche 24 est alors formé par galvanisation L'épaisseur totale de la couche 24 est environ 0,0125 mm La formation de la couche 24 pour constituer les passages et pour connecter les surfaces de base 16 ' au plan d'alimentation ou de mise à la terre sont
indiqués à l'étape R dans la figure 25.
En se référant aux figures 20 et 21, on constate qu'une autre couche de photo-résiste 120 est alors appliquée sur la couche de cuivre 24 Le photo-résiste 120 est alors exposé et développé pour définir les dimensions extérieures et les formes du plan de mise à la terre qui sera formé dans le dispositif Le photo-résiste est enlevé pour exposer la surface de cuivre 24 aux endroits qui seront à
l'extérieur des limites B de chaque dispositif d'inter-
connexion à former Le cuivre exposé dans la couche 24 et la couche 20 (A) est alors attaqué chimiquement pour enlever le cuivre en dehors de la limite B Les figures 20 et 21 montrent le résiste exposé avant l'attaque chimique de la couche de cuivre 24 et de la couche de cuivre 20 (A) Après que le cuivre a été attaqué chimiquement, le photo-résiste est enlevé (voir figures 22 et 23 qui correspondent respectivement aux figures 20 et 21) La formation de la limite B, y compris l'attaque chimique des couches 24/20 (A), est montrée dans l'étape S de la figure 25 En option, on peut plaquer sur la couche de cuivre 24 (voir figure 24) une couche protectrice 122 constituée d'or, de nickel, d'étain ou de tout autre matériau La couche 122 protège le plan de mise à la terre contre l'oxydation et contre une attaque chimique pendant l'attaque ultérieure réalisée pour enlever le dispositif de la couche de démoulage/moulage L'application optionnelle de la couche
protectrice 122 est montré dans l'étape T de la figure 25.
Alternativement le photo-résiste 120 peut être laissé en place pour fournir une protection identique, et il peut alors être enlevé après que le dispositif est enlevé de la couche de démoulage/moulage Après l'étape T, la plaque de support 10 est enlevée en ayant recours aux étapes M et N décrites ci-avant Ceci signifie que la plaque de support est enlevée: (a) en cassant les parties de la couche de démoulage/moulage 12 enveloppant les côtés de la plaque de support 10 et (b) en séparant le support 10 de la couche de démoulage/moulage 12 Ceci peut être réalisé manuellement, car la couche de démoulage/moulage 12 n'adhère pas fortement à la plaque 10 Après l'enlèvement de la plaque , la couche de démoulage/moulage 12 reste liée aux bosses 116, aux bosses 116 ', aux conduites 16 et au film adhésif 18, de façon qu'il soit nécessaire d'enlever la couche de démoulage/moulage moulage 12 Ceci est réalisé: (a) en enlevant par attaque chimique toute la couche de nickel 12 (A) et (b) en enlevant par attaque chimique toute la couche de cuivre 12 (B) On peut aussi utiliser un seul réactif d'attaque, comme par exemple un chlorure ferrique, qui attaquera aussi bien le nickel que le cuivre, mais qui n'attaquera pas l'or Cette étape mettra à découvert les surfaces inférieures (la surface plaqué d'or 16 A), des conduites 16 et des bosses coplanaire 116 et 116 ' Si on utilise une attaque chimique à deux étapes, elle est accomplie en utilisant deux réactifs d'attaque standards, le premier étant un réactif d'attaque spécifique au nickel
et le second un réactif d'attaque spécifique au cuivre.
L'enlèvement de la plaque support 10 et l'attaque chimique de la couche de démoulage/moulage 12 sont indiqués dans les étapes M et N de la figure 20 Il est évident que les bosses 116 ' sont coplanaires entre elles et avec les bosses 116. Après avoir enlevé la plaque 10 et la couche de démoulage/moulage 12, la structure résultante consiste dans une mul tiplicité de dispositifs d'interconnexion individuels, reliés entre-eux (dans une structure ayant la10 forme d'une feuille unique), par l'adhésif 20 (B), le diélectrique 20 (C) et l'adhésif 18 entre les éléments individuels Les éléments individuels sont alors singularisés, ceci signifie découpés de la structure en forme de feuille, par un quelconque moyen adéquat, comme15 par exemple découpage à l'emporte-pièce, découpage au laser, etc Cette opération fait partie intégrante de l'étape O de la figure 25 Les pièces finales auront un aspect comme montré sur les figures 14 et 23, mais sans le
support 10 et sans la couche de démoulage 12.
Se souvenant que la couche de cuivre 12 (B) est formée par galvanisation, et que la couche de cuivre 12 (B) doit avoir comme épaisseur la hauteur désirée pour les bosses de contact dans le produit final, il est évident que le dépôt de la couche 12 (B) par galvanisation nécessite beaucoup de25 temps si des bosses à hauteur élevée sont désirées (par exemple une hauteur de 0,125 mm à 0,25 mm) Ces bosses à hauteur élevée peuvent être réalisées par ce procédé, mais c'est un travail consommant beaucoup de temps en utilisant un procédé de galvanisation En alternative on peut remplacer la plaque de support en acier inoxydable 10 et le dépôt par galvanisation de la couche de cuivre 12 (B) par l'emploi d'une feuille de cuivre relativement épaisse (par exemple 0,125 mm à 0,25 mm) sur une surface de laquelle on a déposé une couche mince de nickel (par exemple par galvanisation) Cette feuille de cuivre recouverte de nickel correspond respectivement aux couches 12 (B) et 12 (A) Le procédé procède alors à partir de l'étape C pour former un dispositif de circuit à couche simple ou à multicouches Avec cette feuille épaisse de cuivre recouverte de nickel sur une surface, la coplanarité précise des mesas 120 des bosses est garantie par le parallélisme des surfaces opposées de la feuille épaisse de cuivre. Dans une autre réalisation, la couche de cuivre 12 (B) est remplacée par un matériau polymère, dur et rigide, comme par exemple du polyimid, qui peut être dissout dans un solvant ou attaqué par un laser dans l'étape N Si un polyimid est utilisé, il sera recouvert avec un résiste qui sera exposé et développé pour définir les emplacements des bosses, et les emplacements des bosses seront dissouts par15 un solvant adéquat La surface du polyimid et les trous des bosses seront alors (après enlèvement du résiste) recouverts avec une couche mince de métal (par exemple par dépôt auto- catalytique, pulvérisation cathodique, etc) de façon que la surface puisse servir comme base pour des étapes de galvanisation ultérieures Le procédé de fabrication continuera alors à partir de l'étape D. On formera de préférence une ou plusieurs pattes 130 avec un trou de passage 132 pour chaque dispositif d'interconnexion (voir figures 1 et 14) Ces pattes serviront comme repère pour l'alignement des bosses 116 et 116 ' lors du raccordement avec un dispositif (par exemple un MCM) ou un circuit, ces derniers étant eux aussi munis
de repères pour faciliter un alignement convenable.
En tant qu'exemple, on peut encore citer que des dispositifs d'interconnexion, formés avec les bosses de la présente invention, sont particulièrement adaptés pour intervenir dans des connexions à pression pour des interconnexions MCM, des interconnexions entre des circuits imprimés, des interconnexions de capteurs à circuits intégrés ou de circuits intégrés à circuits intégrés et de circuits test TAB Cette invention pourrait aussi s'avérer utile pour être utilisée dans d'autres connecteurs à pression, par exemple pour les TAB, o les bosses seraient sur les portions internes des conduites du TAB pour une
liaison directe avec le circuit intégré (IC).

Claims (13)

REVENDICATIONS
1 Procédé pour la formation d'un dispositif d'interconnexion électrique ayant des bosses de contact, caractérisé en ce qu'une forme est constituée dans laquelle 5 sera formée une pluralité de bosses de contact ( 116) à sommet plat, ladite forme étant composée d'une couche relativement mince et plane d'un premier matériau ( 12 A) et d'une couche relativement épaisse d'un second matériau ( 12 B), ladite seconde couche ( 12 B) pouvant être enlevée sélectivement; que dans ledit second matériau ( 12 B) sont définies alors des endroits ( 102) o les bosses de contact ( 116) seront formées; que le second matériau ( 12 B) est ensuite sélectivement enlevé à chacun desdits endroits ( 102) pour mettre à découvert une surface plane ( 106) dudit premier matériau ( 12 A) à chaque endroit ( 102), pour former un trou ( 104) ayant des dimensions et une forme déterminées dans ledit second matériau ( 12 B), de façon que le trou forme ladite surface plane ( 106) par intersection avec ledit premier matériau ( 12 A); qu'un élément de contact20 ( 116) conducteur d'électricité est alors formé dans chacun desdits trous ( 104) en conformité avec la forme dudit trou ( 104), chacun desdits éléments de contact conducteurs d'électricité ( 116) ayant une surface plane qui est coplanaire avec la surface plane de chaque autre desdits éléments conducteurs ( 116); qu'une pluralité de lignes de circuits électriques sont ensuite formées sur ledit second matériau ( 12 B), chacune desdites lignes de circuits ( 16) comprenant au moins un desdits éléments de contact ( 116); que lesdites lignes de circuit ( 16) sont alors liées ensemble avec un matériau ( 108) constituant un isolant électrique; et que les éléments de contact ( 116) seront enfin enlevés de ladite forme pour définir un dispositif d'interconnexion ayant une pluralité de lignes de circuits ( 16) avec au moins une bosse de contact ( 116) dans chaque ligne de circuits ( 16), les bosses de contact ( 16) étant
toutes coplanaires.
2 Le procédé selon la revendication 1 caractérisé en ce qu'après la formation d'une pluralité de lignes de circuit ( 16, 16 ') sur ledit second matériau ( 129), ces lignes de circuit ( 16, 16 ') sont alors liées à une feuille5 multicouche ( 20) composée d'une couche d'un matériau diélectrique ( 20 C) et d'une couche d'un matériau conducteur ( 20 A), ledit matériau diélectrique ( 20 C) étant lié auxdites lignes de circuits ( 16) et ladite couche de matériau diélectrique séparant lesdites lignes de circuit ( 16) de10 ladite couche de matériau conducteur ( 20 A); qu'au moins un trou de passage ( 22) est ensuite formé à travers ladite feuille multicouche ( 20) vers au moins une desdites lignes de circuit ( 16 '); qu'une connexion de passage ( 24) est alors formée de ladite couche de matériau conducteur ( 20 A) vers au moins une desdites lignes de circuit ( 16 ') à travers ledit trou de passage ( 22); et que lesdits éléments de contact ( 116, 116 ') sont finalement enlevés dudit moule pour définir un dispositif d'interconnexion ayant une pluralité de lignes de circuits ( 16, 16 ') avec au moins une bosse de contact ( 116, 116 ') dans chaque ligne de circuit ( 16, 16 '), les bosses de contact ( 116, 116 ') étant toutes coplanaires, et une couche conductrice ( 24, 20 A) qui est connectée par au moins un trou de passage ( 22) à au moins une ligne de circuit ( 16 '), ladite couche conductrice
( 24, 20 A) constituant un plan de tension.
3 Le procédé selon la revendication 1 ou 2 caractérisé en ce que ladite forme ( 12) est constituée sur une plaque
porteuse plane ( 10).
4 Le procédé selon la revendication 1,2 ou 3 caractérisé en ce que ledit second matériau ( 12 B) de ladite forme est du cuivre, ledit premier matériau ( 12 A) de ladite forme est un métal autre que le cuivre; et chacune desdites bosses de contact ( 116, 116 ') étant composée d'au moins un troisième matériau ( 110) autre que le cuivre ou ledit premier matériau ( 12 A), ledit troisième matériau ( 110) étant placé en contact avec ledit premier et ledit second matériaux dans ladite forme, et du cuivre étant placé en contact avec ledit troisième matériau.
5 Procédé selon la revendication 1, 2, 3 ou 4, caractérisé en ce que l'étape correspondant à la formation desdites lignes de circuit ( 16) comprend la formation additive de chacune des lignes de circuit ( 16, 16 ') sur
ledit second matériau ( 12 B) de ladite forme en déposant une première couche ( 16 A) d'un métal autre que du cuivre et une seconde couche ( 16 B) de cuivre pour définir chaque ligne de10 circuit.
6 Procédé selon la revendication 4 ou 5 caractérisé en ce que la dureté desdites bosses de contact ( 116, 116 ') est déterminée par la nature et la quantité dudit troisième matériau ( 110) et du cuivre ( 12 B) utilisés dans la
formation des bosses de contact.
7 Un dispositif d'interconnexion électrique pour l'établissement d'un contact électrique avec une composante ou un circuit électronique obtenu par le procédé selon
l'une quelconque des revendications 1 à 6, caractérisé par
un substrat d'un matériel isolant ( 118); une pluralité de lignes de circuits ( 16) qui sont portées par ledit substrat ( 118), chacune desdites lignes de circuit ( 16) ayant une première surface ( 160) qui porte une bosse de contact; au moins une bosse de contact ( 116) portée par ladite première surface ( 160) qui fait partie desdites lignes de circuit ( 16), chacune desdites bosses de contact ( 16) ayant un mesa plat espacé de ces lignes de circuit ( 16), et chacun desdits mesas étant coplanaire avec tous les autres mesas
dans un ensemble de bosses de contact.
8 Dispositif d'interconnexion selon la revendication 7, caractérisé par au moins une couche de tension ( 24), ladite couche de tension étant une couche métallique ( 24, A) espacée desdites lignes de circuit ( 16, 16 ') et par une pluralité de passages ( 22) connectant ladite couche de tension ( 24) à des lignes sélectionnées ( 16 ') desdites
lignes de circuit ( 16, 16 ').
9 Dispositif d'interconnexion selon la revendication 7 ou 8, caractérisé en ce que lesdites bosses de contact sont formées dans une forme constituée d'un matériau prédéterminé, chacune desdites bosses de contact ( 116)5 ayant une couche extérieure d'un premier matériau métallique ( 110) autre que le matériau de la forme et une couche intérieure d'un second matériau métallique ( 114).
10 Dispositif d'interconnexion selon la revendication 9, caractérisé en ce que la dureté de chacune desdites bosses ( 116) est déterminée par la nature et la quantité desdits premiers matériaux métalliques ( 110) et second matériau métallique ( 114) dans chacune desdites bosses
( 116).
11 Dispositif d'interconnexion selon la revendication 9, caractérisé en ce qu'une couche intermédiaire ( 112) d'un troisième matériau métallique se trouve entre ledit premier matériau métallique ( 110) et ledit second matériau
métallique ( 114) de chacune desdites bosses ( 116).
12 Dispositif d'interconnexion selon la revendication 11, caractérisé en ce que la dureté de chacune des bosses est déterminée par la nature et la quantité desdits premier matériau métallique ( 110), second matériau métallique ( 114) et troisième matériau métallique ( 112) dans chacune
desdites bosses.
13 Dispositif d'interconnexion selon l'une quelconque
des revendications 7 à 12, caractérisé en ce que lesdites
bosses de contact ( 116) sont formées dans ledit moule par un procédé additif; et que lesdites lignes de circuit ( 116) sont formées par un procédé additif au-dessus d'une surface de chacune desdites bosses ( 116) de façon à être espacées
desdits mesas ( 120).
FR9112878A 1990-10-23 1991-10-18 Dispositif d'interconnexion ayant des bosses de contact coplanaires et procede pour les fabriquer. Pending FR2668310A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/601,904 US5072520A (en) 1990-10-23 1990-10-23 Method of manufacturing an interconnect device having coplanar contact bumps

Publications (1)

Publication Number Publication Date
FR2668310A1 true FR2668310A1 (fr) 1992-04-24

Family

ID=24409221

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9112878A Pending FR2668310A1 (fr) 1990-10-23 1991-10-18 Dispositif d'interconnexion ayant des bosses de contact coplanaires et procede pour les fabriquer.

Country Status (6)

Country Link
US (1) US5072520A (fr)
JP (1) JPH04313247A (fr)
DE (1) DE4134617A1 (fr)
FR (1) FR2668310A1 (fr)
GB (1) GB2250381A (fr)
IT (1) IT1252525B (fr)

Families Citing this family (145)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
EP0653105A1 (fr) * 1992-07-30 1995-05-17 Minnesota Mining And Manufacturing Company Bosses d'aplanissement pour l'interconnexion de groupements apparies d'electrodes
US5242534A (en) * 1992-09-18 1993-09-07 Radiant Technologies Platinum lift-off process
US5296651A (en) * 1993-02-09 1994-03-22 Hewlett-Packard Company Flexible circuit with ground plane
US7084656B1 (en) 1993-11-16 2006-08-01 Formfactor, Inc. Probe for semiconductor devices
US6624648B2 (en) 1993-11-16 2003-09-23 Formfactor, Inc. Probe card assembly
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US6246247B1 (en) 1994-11-15 2001-06-12 Formfactor, Inc. Probe card assembly and kit, and methods of using same
US7200930B2 (en) 1994-11-15 2007-04-10 Formfactor, Inc. Probe for semiconductor devices
US5482897A (en) * 1994-07-19 1996-01-09 Lsi Logic Corporation Integrated circuit with on-chip ground plane
JP3348528B2 (ja) * 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US5971253A (en) 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
US6211572B1 (en) 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6483328B1 (en) * 1995-11-09 2002-11-19 Formfactor, Inc. Probe card for probing wafers with raised contact elements
US6007349A (en) * 1996-01-04 1999-12-28 Tessera, Inc. Flexible contact post and post socket and associated methods therefor
WO1997046062A1 (fr) * 1996-05-29 1997-12-04 W.L. Gore & Associates, Inc. Procede permettant de former des contacts metalliques saillants dans des circuits electriques pour assurer une connexion permanente
US5747358A (en) * 1996-05-29 1998-05-05 W. L. Gore & Associates, Inc. Method of forming raised metallic contacts on electrical circuits
US6635514B1 (en) 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
JP3080047B2 (ja) * 1997-11-07 2000-08-21 日本電気株式会社 バンプ構造体及びバンプ構造体形成方法
US6078103A (en) * 1998-10-29 2000-06-20 Mcdonnell Douglas Corporation Dimpled contacts for metal-to-semiconductor connections, and methods for fabricating same
JP2003502866A (ja) * 1999-06-17 2003-01-21 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
DE10116069C2 (de) * 2001-04-02 2003-02-20 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
CN100452342C (zh) * 2002-07-31 2009-01-14 索尼株式会社 制造内置器件的基板的方法
JP3990962B2 (ja) * 2002-09-17 2007-10-17 新光電気工業株式会社 配線基板の製造方法
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
CN100587962C (zh) 2003-07-03 2010-02-03 泰塞拉技术匈牙利公司 用于封装集成电路器件的方法和设备
US7129576B2 (en) * 2003-09-26 2006-10-31 Tessera, Inc. Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps
US20050116344A1 (en) * 2003-10-29 2005-06-02 Tessera, Inc. Microelectronic element having trace formed after bond layer
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US7475964B2 (en) * 2004-08-06 2009-01-13 Hewlett-Packard Development Company, L.P. Electrical contact encapsulation
US20060183270A1 (en) * 2005-02-14 2006-08-17 Tessera, Inc. Tools and methods for forming conductive bumps on microelectronic elements
KR101357765B1 (ko) * 2005-02-25 2014-02-11 테세라, 인코포레이티드 유연성을 갖는 마이크로 전자회로 조립체
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7485956B2 (en) * 2005-08-16 2009-02-03 Tessera, Inc. Microelectronic package optionally having differing cover and device thermal expansivities
US20070138644A1 (en) * 2005-12-15 2007-06-21 Tessera, Inc. Structure and method of making capped chip having discrete article assembled into vertical interconnect
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US20080131996A1 (en) * 2006-12-05 2008-06-05 Gene Wu Reverse build-up process for fine bump pitch approach
US7678997B2 (en) 2006-12-19 2010-03-16 The Boeing Company Large area circuitry using appliqués
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US7858521B2 (en) * 2006-12-21 2010-12-28 Palo Alto Research Center Incorporated Fabrication for electroplating thick metal pads
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
KR100992181B1 (ko) * 2007-12-26 2010-11-04 삼성전기주식회사 패키지용 기판 및 그 제조방법
JP5362569B2 (ja) * 2007-12-28 2013-12-11 イビデン株式会社 インターポーザー及びインターポーザーの製造方法
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
WO2011139619A1 (fr) 2010-04-26 2011-11-10 Hsio Technologies, Llc Adaptateur d'emballage de dispositif à semi-conducteur
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8955215B2 (en) 2009-05-28 2015-02-17 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2014011232A1 (fr) 2012-07-12 2014-01-16 Hsio Technologies, Llc Embase de semi-conducteur à métallisation sélective directe
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
WO2011153298A1 (fr) 2010-06-03 2011-12-08 Hsio Technologies, Llc Logement d'isolant de connecteur électrique
WO2010141296A1 (fr) 2009-06-02 2010-12-09 Hsio Technologies, Llc Boîtier de semi-conducteur à circuit imprimé adaptable
WO2010141298A1 (fr) 2009-06-02 2010-12-09 Hsio Technologies, Llc Contacts électriques polymère-métal composites
WO2014011226A1 (fr) 2012-07-10 2014-01-16 Hsio Technologies, Llc Ensemble de circuits imprimés hybrides avec un cœur principal de faible densité et des régions de circuit de forte densité intégrées
US8928344B2 (en) 2009-06-02 2015-01-06 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
US9232654B2 (en) 2009-06-02 2016-01-05 Hsio Technologies, Llc High performance electrical circuit structure
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
US9093767B2 (en) 2009-06-02 2015-07-28 Hsio Technologies, Llc High performance surface mount electrical interconnect
US8955216B2 (en) 2009-06-02 2015-02-17 Hsio Technologies, Llc Method of making a compliant printed circuit peripheral lead semiconductor package
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
WO2010141303A1 (fr) 2009-06-02 2010-12-09 Hsio Technologies, Llc Ensemble d'interconnexion électrique conducteur élastique
US8912812B2 (en) 2009-06-02 2014-12-16 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
US9136196B2 (en) 2009-06-02 2015-09-15 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
WO2010141295A1 (fr) 2009-06-02 2010-12-09 Hsio Technologies, Llc Circuit souple imprimé adaptable
US9320133B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Electrical interconnect IC device socket
WO2010141318A1 (fr) * 2009-06-02 2010-12-09 Hsio Technologies, Llc Prise de test de semi-conducteur à conducteur périphérique de circuit imprimé souple
US8987886B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2011002709A1 (fr) 2009-06-29 2011-01-06 Hsio Technologies, Llc Interface de testeur de semi-conducteur de circuit imprimé conforme
US9054097B2 (en) 2009-06-02 2015-06-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
US8970031B2 (en) 2009-06-16 2015-03-03 Hsio Technologies, Llc Semiconductor die terminal
US8803539B2 (en) 2009-06-03 2014-08-12 Hsio Technologies, Llc Compliant wafer level probe assembly
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
WO2010147782A1 (fr) 2009-06-16 2010-12-23 Hsio Technologies, Llc Boîtier de semi-conducteur à soudures de fil simulées
US9320144B2 (en) 2009-06-17 2016-04-19 Hsio Technologies, Llc Method of forming a semiconductor socket
US8984748B2 (en) 2009-06-29 2015-03-24 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8735273B2 (en) * 2011-07-08 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Forming wafer-level chip scale package structures with reduced number of seed layers
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
EP2796018A4 (fr) * 2011-12-21 2015-08-12 Satinderpall S Pannu Procédé de fabrication de connexions d'interface électriques au moyen d'interconnexions en métal extrudées
TWI557855B (zh) * 2011-12-30 2016-11-11 旭德科技股份有限公司 封裝載板及其製作方法
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9437564B2 (en) 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US9082776B2 (en) 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9165878B2 (en) 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
TWI616120B (zh) * 2014-06-09 2018-02-21 結合載板的可撓性電路板結構及其製造方法
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10575408B2 (en) 2017-03-10 2020-02-25 University Of Masschusetts Electrical connectors, circuit boards, and fabrication techniques
CN113396309B (zh) * 2019-11-26 2023-08-18 鹏鼎控股(深圳)股份有限公司 均温板及其制造方法
EP4205516A1 (fr) * 2020-10-02 2023-07-05 CelLink Corporation Formation de connexions à des circuits d'interconnexion flexibles
KR20230079161A (ko) 2020-10-02 2023-06-05 셀링크 코포레이션 가요성 상호접속 회로를 연결하기 위한 방법 및 시스템
US11770906B2 (en) 2021-08-27 2023-09-26 Schlumberger Technology Corporation 3D-printed ceramics with conductor infusion for ultra-high-speed electronics

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4159222A (en) * 1977-01-11 1979-06-26 Pactel Corporation Method of manufacturing high density fine line printed circuitry
US4236777A (en) * 1979-07-27 1980-12-02 Amp Incorporated Integrated circuit package and manufacturing method
US4306925A (en) * 1977-01-11 1981-12-22 Pactel Corporation Method of manufacturing high density printed circuit
EP0129697A2 (fr) * 1983-06-22 1985-01-02 Preh-Werke GmbH & Co. KG Procédé de fabrication de circuits imprimés
EP0167344A2 (fr) * 1984-06-29 1986-01-08 Tektronix, Inc. Circuit multicouche interconnecté utilisant un diélectrique photosensible

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0039160A3 (fr) * 1980-04-29 1982-08-25 Minnesota Mining And Manufacturing Company Méthode pour assembler des bosses conductrices aux circuits électroniques

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4159222A (en) * 1977-01-11 1979-06-26 Pactel Corporation Method of manufacturing high density fine line printed circuitry
US4306925A (en) * 1977-01-11 1981-12-22 Pactel Corporation Method of manufacturing high density printed circuit
US4236777A (en) * 1979-07-27 1980-12-02 Amp Incorporated Integrated circuit package and manufacturing method
EP0129697A2 (fr) * 1983-06-22 1985-01-02 Preh-Werke GmbH & Co. KG Procédé de fabrication de circuits imprimés
EP0167344A2 (fr) * 1984-06-29 1986-01-08 Tektronix, Inc. Circuit multicouche interconnecté utilisant un diélectrique photosensible

Also Published As

Publication number Publication date
GB2250381A (en) 1992-06-03
JPH04313247A (ja) 1992-11-05
DE4134617A1 (de) 1992-04-30
US5072520A (en) 1991-12-17
GB9122403D0 (en) 1991-12-04
ITMI912784A0 (it) 1991-10-21
ITMI912784A1 (it) 1993-04-21
IT1252525B (it) 1995-06-19

Similar Documents

Publication Publication Date Title
FR2668310A1 (fr) Dispositif d'interconnexion ayant des bosses de contact coplanaires et procede pour les fabriquer.
JP4601110B2 (ja) 高回路密度を有する電気スリップリング
KR101086828B1 (ko) 매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법
EP0091072A1 (fr) Procédé d'encapsulation de composants semi-conducteurs, et composants encapsulés obtenus
WO2009004855A1 (fr) Procédé de fabrication de substrat de câblage
CN114937614A (zh) 布线层结构的制备方法
JP2002026489A (ja) バンプ付き配線回路基板及びその製造方法
JP2008016817A (ja) 埋立パターン基板及びその製造方法
EP0044247B1 (fr) Procédé de fabrication d'un support de composants électroniques pour la connexion des supports de puces de circuits intégrés
CN1870861B (zh) 基板、电子元件及它们的制造方法
US20080280032A1 (en) Process of embedded circuit structure
EP0411985B1 (fr) Procédé de formation du réseau multicouche d'une carte de connexion d'au moins un circuit intégré de haute densité
JP5204789B2 (ja) めっきピラーパッケージの形成
JP3165073B2 (ja) コンフォーマル・プレーティング用の基板表面の調製方法
US7076868B2 (en) Wiring circuit board having bumps and method of producing same
JP2001347529A (ja) 配線基板製造用スタンパ及びスタンパの製造方法
FR2650472A1 (fr) Procede de depot d'une couche isolante sur une couche conductrice du reseau multicouche d'une carte de connexion de circuit integre de haute densite, et carte en resultant
CN109378296B (zh) 电子零件与基板互连方法
KR100736146B1 (ko) 플렉서블 회로기판의 제조방법
FR2735647A1 (fr) Carte de cablages en resine organique stratifiee et procede pour sa fabrication
WO2023092454A1 (fr) Procédé de fabrication d'un trou d'interconnexion dans une base flexible, et procédé de remplissage d'un trou d'interconnexion
TWI724457B (zh) 高頻電路板及其製作方法
CN117594550A (zh) 走线基板及走线基板的制作方法
JP4134552B2 (ja) 転写部材及びその製造方法及び電子部品及びパターン形成方法
FR2846847A1 (fr) Procede de fabrication de structures de reseaux de conducteurs sur une carte de circuits imprimes