JP3165073B2 - コンフォーマル・プレーティング用の基板表面の調製方法 - Google Patents

コンフォーマル・プレーティング用の基板表面の調製方法

Info

Publication number
JP3165073B2
JP3165073B2 JP14758897A JP14758897A JP3165073B2 JP 3165073 B2 JP3165073 B2 JP 3165073B2 JP 14758897 A JP14758897 A JP 14758897A JP 14758897 A JP14758897 A JP 14758897A JP 3165073 B2 JP3165073 B2 JP 3165073B2
Authority
JP
Japan
Prior art keywords
photoimageable film
photoimageable
substrate
film
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14758897A
Other languages
English (en)
Other versions
JPH1075034A (ja
Inventor
アニルクマル・チヌプラサド・バット
アシュウィンクマル・チヌプラサド・バット
ヴォヤ・リスタ・マルコヴィッチ
ウィリアム・アール・ウィルソン
ジェラルド・ウォルター・ジョーンズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH1075034A publication Critical patent/JPH1075034A/ja
Application granted granted Critical
Publication of JP3165073B2 publication Critical patent/JP3165073B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的には非導電
性基板表面上に高密度電気回路フィーチャを形成する方
法に関し、より詳細には基板の非回路表面上に触媒シー
ド（seed）材料が付着するのを防止する上記の方法に関
する。
【０００２】
【従来の技術】基板上に微細画定した電気回路フィーチ
ャを形成するために広く使用されている方法としては、
個々のリードおよびパッドが画定される基板の所望の部
分における導電メッキの形成を促進する触媒材料を基板
の表面にシーディング（seeding）する方法がある。そ
の後、このような表面を、回路フィーチャを画定するた
めに銅などの導電材料でメッキし、それに続いて、銅ベ
ース上に薄い貴金属コーティングを施す。一般にこのプ
ロセスは、非導電性表面上に直接、導電性回路フィーチ
ャを付加的に形成するので、完全アディティブ（additi
ve）・プロセスと呼ばれる。銅を腐食から保護し、その
後のはんだ接続に備えて表面のぬれ性を改善するため
に、薄い貴金属の層が必要である。この貴金属薄層メッ
キ・プロセスは、一般にコンフォーマル・プレーティン
グという。というのは、この薄層が下にある銅の導体の
各表面形状に沿っているからである。通常、銅の上にま
ずニッケルを付着させ、次にニッケルの上に金を付着さ
せるが、どちらも無電解プロセスによって行うことが好
ましい。
【０００３】この完全アディティブ・プロセスは、大規
模集積（ＬＳＩ）構成要素に見られるような精密な平面
形状を構築するためにしばしば使用される。通常、ワイ
ヤ・ボンド・フィンガ間の間隔は０．０６３ｍｍ以下ま
で小さくすることができる。回路内の露出したすべての
銅エレメント、特にワイヤ・ボンド・パッドを、ニッケ
ルと金で無電解メッキすることが望ましい。完全アディ
ティブ・プロセスは、基板表面上に直接、銅の回路フィ
ーチャを形成するが、メッキする表面上にパラジウム・
シードを付着させて、当該表面上での銅の形成を促進さ
せることを利用したものである。銅の上にニッケル／金
メッキする前にパラジウム・シードが除去されていない
場合、金が基板上に付着し、電気回路の導電性フィーチ
ャ間で短絡を生じさせる。回路フィーチャ同士を分離し
ている狭い空間の間からパラジウム・シード層を除去す
ることは非常に難しい。パラジウム・シードと銅との間
にガルバーニ電池が形成され、そのため、シアン化物な
どのシード除去液がパラジウムよりも銅を侵食する。
【０００４】その構成要素が孔の化学的洗浄（ＣＨＣ）
を必要とする場合、上記の問題はさらに悪化する。２Ｓ
２Ｐ（２信号、２電力面）以上など、断面が厚くなるほ
ど、その後の孔のメッキを確実にするために孔の化学的
洗浄が必要になる。後でニッケルおよび金を付着するこ
とによる回路フィーチャ間のブリッジ形成が、ＣＨＣプ
ロセスによって悪化するため、現在のところ、ＣＨＣ部
分用の製造用無電解貴金属コンフォーマル・プレーティ
ング・プロセスはまったく存在しない。
【０００５】
【発明が解決しようとする課題】本発明は、上記の問題
を克服することを対象とする。現在実施されているよう
にコンフォーマル・プレーティングの前に基板の非回路
領域からシード（seed）を除去する必要なしに、基板の
所望の回路フィーチャ部分上にパラジウム・シーダ（se
eder）材料を付着させる方法を実現することが望まし
い。また、経済的で、しかも大量生産プロセスに適応可
能であり、画定された銅回路フィーチャ上に貴金属のコ
ンフォーマル・プレーティングを施せる状態になってい
る、一貫して高品質の構成要素を提供する方法を実現す
ることも望ましい。
【０００６】
【課題を解決するための手段】本発明の一態様によれ
ば、コンフォーマル・プレーティング用に基板表面を調
製する方法は、その上に電気回路フィーチャを形成でき
るようになっている表面を有する基板を用意するステッ
プと、基板表面上に第１の光結像性フィルムを積層する
ステップと、第１の光結像性フィルムの指定部分を露光
するステップを含み、光結像性フィルムの未露光部分は
所定の電気回路フィーチャを画定するパターンに配置さ
れる。第１の光結像性フィルムの未露光部分を除去し、
それにより、光結像性フィルムの未露光部分の下にある
基板表面を露出する。露出した基板表面の表面と第１の
光結像性フィルムの表面に、基板上の導電性回路フィー
チャの形成を促進するための選択された触媒をシーディ
ング（seeding）する。第１の光結像性フィルムのシー
ディング表面および基板のシーディング表面の上に第２
の光結像性フィルムを積層し、それにより、第１の光結
像性フィルムの表面上に付着したシードを第１の光結像
性フィルムと第２の光結像性フィルムとの間に封止す
る。次に、第２の光結像性フィルムの未露光部分が、第
１の光結像性フィルムの未露光部分を除去することによ
って形成された露出基板表面に直接重なるように、第１
の光結像性フィルム上の露光パターンと同一のパターン
で第２の光結像性フィルムを選択的に露光する。第２の
光結像性フィルムの未露光部分を除去し、それにより、
第２の光結像性フィルムの未露光部分の下にあるシーデ
ィング基板表面を露出させる。次に、基板表面の露出し
たシーディング部分を導電材料でメッキし、その後、基
板の表面から第１および第２の光結像性フィルムの露光
部分を剥ぎ取る。
【０００７】本発明によるコンフォーマル・プレーティ
ング用に基板表面を調製する上記の方法のその他の特徴
は、約０．０１５ｍｍの厚さを有する第１の光結像性フ
ィルムを１００℃で減圧積層するステップを含む。その
他の特徴は、約０．０１５ｍｍの厚さを有する第２の光
結像性フィルムを１００℃で減圧積層するステップを含
む。その他の特徴としては、基板上での導電性回路フィ
ーチャの形成を促進するための選択した触媒がパラジウ
ム・シーダ（seeder）を含むこと、および基板のシーデ
ィング部分をメッキするステップがシーディング基板表
面に銅でメッキするステップを含むことがある。
【０００８】コンフォーマル・プレーティング用に基板
表面を調製する方法の他の態様によれば、その上に電気
回路フィーチャを形成できるようになっている表面を有
する基板を用意し、基板表面上に第１の光結像性フィル
ムを積層する。第１の光結像性フィルムの上に水性光結
像性フィルムを積層し、水性光結像性フィルムと第１の
光結像性フィルムの両方を同時に光源にさらし、それに
より、水性フィルムと第１の光結像性フィルムの未露光
部分を所定の電気回路フィーチャを画定するパターンに
配置する。水性光結像性フィルムと第１の光結像性フィ
ルムの未露光部分を除去し、それにより、水性光結像性
フィルムと第１の光結像性フィルムの未露光部分の下に
ある基板表面を露出させる。基板の露出部分の表面と水
性光結像性フィルムの露光部分に、シーディング表面上
の導電金属材料の形成を促進するための選択された触媒
材料をシーディングする。水性光結像性フィルムのシー
ディングした露光部分を除去し、基板のシーディングし
た露出表面部分を導電金属材料でメッキする。
【０００９】
【発明の実施の形態】本発明は、完全アディティブ・プ
ロセスによって形成された画定された回路フィーチャ間
の基板表面上に触媒シーダ材料が付着するのを防止する
ことにより、コンフォーマル・プレーティングされる電
子回路フィーチャ間でのブリッジ形成を防止するもので
ある。したがって、コンフォーマル・プレーティングの
前にシーダを除去する必要がない。第１の好ましい実施
例では、図１のブロック１０に示すように、完全アディ
ティブ・プロセスによってその上に電気回路を形成でき
るようになっている、プリント回路基板（ＰＣＢ）、プ
リント配線板（ＰＷＢ）、またはその他の熱硬化性また
は熱可塑性誘電構造などの基板をまず用意する。ブロッ
ク１２に示すように、第１の光結像性フィルムは、一般
にフォトレジストとも呼ばれ、本明細書および図１では
同じ意味で使用するが、これを基板の表面に１００℃で
減圧積層する。フォトレジストまたは光結像性フィルム
は、感光性フィルムであり、化学的エッチングの前に基
板またはボードに塗布し、露光し、現像しておく。露光
領域は、選択性エッチング用のマスクとして機能する。
適当なフォトレジスト・フィルムは、DuPont社によりRi
ston T168Cの名称で製造されている。第１のフォトレジ
スト・フィルムは、約０．０１５〜０．０２５ｍｍの厚
さを有することが好ましい。後述するように、第１の好
ましい実施例の第１のフォトレジスト・フィルムは、約
０．０１５ｍｍの厚さを有することが望ましく、後述す
る第２の好ましい実施例の第１のフォトレジスト・フィ
ルムは、約０．０２５ｍｍの厚さを有することが望まし
い。
【００１０】基板上への積層後、第１の光結像性フィル
ムの指定部分を、通常はレーザから得られる光にさら
し、そのフィルムの未露光部分を、後で基板表面上に形
成する必要がある所定の電気回路フィーチャを画定する
パターンに配置する。プロセス中のこのステップはブロ
ック１４で表される。プロピレンカーボネートで現像す
ることにより、第１の光結像性フィルムの未露光部分を
除去する。これにより、ブロック１６に示すように、第
１の光結像性フィルムの未露光部分の下にある基板表面
が露出する。
【００１１】基板の露出表面と第１の光結像性フィルム
の露光部分の表面に、基板上での導電回路フィーチャの
形成を促進するための選択された触媒をシーディングす
る。このシーダは、塩化パラジウムのコロイド溶液など
のパラジウム・シーダであることが好ましい。このシー
ダは、シードを含む表面上での銅の形成を促進するので
有利である。プロセス中のこのステップは、図１のブロ
ック１８で表される。
【００１２】ブロック２０に示すように、シーディング
した露出基板と第１の光結像性フィルムのシーディング
した露光部分の上に、第２の光結像性フィルムまたはフ
ォトレジストを減圧積層する。第２の光結像性フィルム
は約０．０１５ｍｍの厚さを有し、減圧積層は約１００
℃の温度で行うことが好ましい。プロセス中のこのステ
ップは、第１の光結像性フィルムの表面上のシードを第
１の光結像性フィルムと第２の光結像性フィルムの間に
封止するものである。
【００１３】次に、ブロック２２に示すように、第２の
光結像性フィルムの未露光部分が、第１の光結像性フィ
ルムの未露光部分を除去することによって形成された露
出基板表面に直接重なるように、第２の光結像性フィル
ムの指定部分を光にさらす。２つのパターンが完全に一
致するように、光学式レジストレーション技法によって
第２の露光パターンを第１のパターンと正確に位置合せ
することが望ましい。
【００１４】次に、ブロック２４に示すように、第１の
光結像性フィルムの未露光部分の除去により、上記のよ
うに第２の光結像性フィルムの未露光部分を除去する。
プロセス中のこのステップは、第２の光結像性フィルム
の未露光部分の下にある基板表面をも露出させるが、こ
れは露光パターンの同一レジストレーションにより、前
にシーディングされた基板の表面を露出させる。現像後
の未露光領域は、銅メッキを開始するのに必要なシード
を含む、チャネルおよびその他の形状の領域を形成す
る。外来（extraneous）シードは光結像性フィルムの２
つの層の間に封止され、メッキを促進するために使用で
きないので有利である。
【００１５】次に、ブロック２６に示すように、銅など
の導電性金属材料で基板をメッキする。銅メッキは、無
電解によって施すことが好ましく、銅の表面フィーチャ
が約０．０３０ｍｍの高さになるまで続ける。この高さ
は第１および第２のフォトレジスト・フィルムの厚さの
組合せとすると有利である。メッキ後、ブロック２８に
示すように、不要なノジュールをこすり取り、光結像性
材料を基板の材料から剥ぎ取る。第１および第２のフォ
トレジスト・フィルムの残りの露光部分の剥ぎ取りは、
プロピレンカーボネートを使用して行うと好都合であ
る。また、この剥ぎ取りにより、第１および第２の光結
像性フィルムの層間に封止されたシードが除去され、そ
の結果、基板は、狭い銅線間のシード材料の付着によっ
てブリッジが形成されずに、貴金属のコンフォーマル・
プレーティングを施せる状態になる。
【００１６】本発明の第２の好ましい実施例では、コン
フォーマル・プレーティング用に基板表面を調製する方
法は、上記で説明し、図１にブロック１０で示すよう
に、適当な基板を用意するステップと、ブロック１２に
示すように、基板上に約０．０１５〜０．０２５ｍｍ、
好ましくは約０．０２５ｍｍの厚さを有する第１の光結
像性フィルムを減圧積層するステップを含む。第２の好
ましい実施例では、ブロック３０に示すように、第１の
光結像性フィルムの表面上に、約０．０１５〜０．０２
５ｍｍの厚さを有する水性光結像性フィルムを減圧積層
する。第１の光結像性フィルムは溶剤可溶性ベースを有
し、第２の実施例で第２のフィルム層として使用する水
性光結像性フィルムは水溶性ベースを有する。
【００１７】水性光結像性フィルムと第１の光結像性フ
ィルムを同時に露光して、所定の電気回路フィーチャを
画定するパターンに配置されている指定部分のみを露光
させる。このステップは、図１のブロック３２に示され
ている。第１および第２のフォトレジスト・フィルムが
同時に単一光源にさらされるように、両方のフィルムの
光学濃度、すなわち、フィルム速度が一致することが重
要である。
【００１８】次に、ブロック３４に示すように、炭酸ナ
トリウムなどの適当な水性フォトレジスト現像剤で水性
光結像性フィルムを現像し、その後、プロピレンカーボ
ネートなどの適当な現像剤で第１の光結像性フィルムを
現像することにより、水性光結像性フィルムと第１の光
結像性フィルムの未露光部分を除去する。このステップ
で、２つのフィルムの未露光部分の下にある基板の表面
が露出する。
【００１９】次に、ブロック３６に示すように、基板の
露出表面の表面にシーディングする。このシーディング
は、好ましくは塩化パラジウムのコロイド溶液などのパ
ラジウム・シーダを使用して、上記のように実行する。
図を見れば分かるように、シーディングは、基板の露出
部分だけでなく、水性フォトレジスト・フィルムの表面
上にも行われる。
【００２０】外来シードはそれが付着している水性フォ
トレジスト・フィルムの露光部分を除去するだけで除去
される。このステップは、図１のブロック３８に示され
ているが、水酸化ナトリウムを使用して水性フォトレジ
スト・フィルムを剥ぎ取ることによって行う。剥ぎ取り
剤として水酸化ナトリウムを使用すると、パラジウム・
シーダも有利に促進され、それにより、基板の所望部分
における銅の初期形成が増強される。
【００２１】次にブロック４０に示すように、基板のシ
ーディングした露出表面を、上記のように、導電材料、
好ましくは銅でメッキする。露光した第１のフォトレジ
スト・フィルムの残りの部分の厚さが０．０２５ｍｍで
あるために、銅のフィーチャ用の側壁を画定するチャネ
ルが得られて有利である。
【００２２】基板上に銅メッキを付着させ、それによっ
て、電気回路の導電性フィーチャを画定した後、ブロッ
ク４２に示すように、露光した第１のフォトレジスト・
フィルムをプロピレンカーボネートなどの有機溶剤によ
って基板から剥ぎ取ることが望ましい。第１のフォトレ
ジスト・レジスト・フィルムを剥ぎ取ると、メッキした
銅のフィーチャの側壁が露出し、したがって、後でコン
フォーマル・プレーティングを施して、露出したすべて
の銅表面を金またはその他の貴金属の保護層でコーティ
ングすることができる。コンフォーマル・プレーティン
グの前に基板から外来シーダを除去する必要はない。と
いうのは、水性フォトレジスト・フィルムの剥ぎ取り中
に不要なパラジウム・シードの付着物が除去されている
からである。したがって、メッキした基板は、貴金属の
コンフォーマル・プレーティングを施せる状態になって
いる。
【００２３】本発明を好ましい実施例に関して説明して
きたが、当業者であれば、本発明の精神から逸脱せず
に、例示したフォトレジスト・フィルム、それぞれの現
像剤、剥ぎ取り剤に変更を加えることができることが分
かるであろう。このような変更は、特許請求の範囲に含
まれるものである。本発明のその他の態様、特徴、およ
び利点は、特許請求の範囲とともに、この開示内容およ
び添付図面を検討すれば得られるであろう。
【００２４】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００２５】（１）コンフォーマル・プレーティング用
に基板表面を調製する方法において、その上に電気回路
フィーチャを形成できるようになっている表面を有する
基板を用意するステップと、前記基板表面上に第１の光
結像性フィルムを積層するステップと、前記光結像性フ
ィルムの指定部分を露光し、それにより、前記光結像性
フィルムの未露光部分を、所定の電気回路フィーチャを
画定するパターンに配置するステップと、前記第１の光
結像性フィルムの未露光部分を除去し、それにより、第
１の光結像性フィルムの前記未露光部分の下にある基板
表面を露出させるステップと、露出した前記基板表面の
表面と第１の光結像性フィルムの前記露光部分の表面
に、前記基板上の導電材料の形成を促進するように選択
された触媒をシーディングするステップと、前記露出基
板のシーディング表面上と第１の光結像性フィルムの露
光部分上に第２の光結像性フィルムを積層し、それによ
り、第１の光結像性フィルムの表面上のシードを第１の
光結像性フィルムと第２の光結像性フィルムとの間に封
止するステップと、前記第２の光結像性フィルムの指定
部分を露光し、それにより、前記第２の光結像性フィル
ムの未露光部分が、第１の光結像性フィルムの未露光部
分を除去することによって形成された露出基板表面に直
接重なるようにするステップと、第２の光結像性フィル
ムの未露光部分を除去し、それにより、第２の光結像性
フィルムの未露光部分の下にあるシーディング基板表面
を露出させるステップと、前記基板のシーディング表面
を導電材料でメッキするステップと、前記基板から第１
および第２の光結像性フィルムの露光部分を剥ぎ取るス
テップとを含むことを特徴とする、コンフォーマル・プ
レーティング用に基板表面を調製する方法。 （２）前記基板上に第１の光結像性フィルムを積層する
ステップが、１００℃で約０．０１５ｍｍの厚さを有す
る光結像性フィルムを減圧積層するステップを含むこと
を特徴とする、上記（１）に記載のコンフォーマル・プ
レーティング用に基板表面を調製する方法。 （３）前記第１の光結像性フィルムの未露光部分を除去
するステップが、前記第１の光結像性フィルムをプロピ
レンカーボネートで現像するステップを含むことを特徴
とする、上記（１）に記載のコンフォーマル・プレーテ
ィング用に基板表面を調製する方法。 （４）露出した前記基板表面の表面と第１の光結像性フ
ィルムの前記露光部分の表面にシーディングするステッ
プが、パラジウム・シーダで前記表面をシーディングす
るステップを含むことを特徴とする、上記（１）に記載
のコンフォーマル・プレーティング用に基板表面を調製
する方法。 （５）第２の光結像性フィルムを積層するステップが、
約０．０１５ｍｍの厚さを有する光結像性フィルムを１
００℃で減圧積層するステップを含むことを特徴とす
る、上記（１）に記載のコンフォーマル・プレーティン
グ用に基板表面を調製する方法。 （６）第２の光結像性フィルムの未露光部分を除去する
ステップが、前記第２の光結像性フィルムをプロピレン
カーボネートで現像するステップを含むことを特徴とす
る、上記（１）に記載のコンフォーマル・プレーティン
グ用に基板表面を調製する方法。 （７）前記基板表面のシーディング部分を導電材料でメ
ッキするステップが、前記シーディング基板表面を銅で
メッキするステップを含むことを特徴とする、上記
（１）に記載のコンフォーマル・プレーティング用に基
板表面を調製する方法。 （８）前記基板から第１および第２の光結像性フィルム
の露光部分を剥ぎ取るステップが、第１および第２の光
結像性フィルムの前記露光部分をプロピレンカーボネー
トで剥ぎ取るステップを含むことを特徴とする、上記
（１）に記載のコンフォーマル・プレーティング用に基
板表面を調製する方法。 （９）コンフォーマル・プレーティング用に基板表面を
調製する方法において、その上に電気回路フィーチャを
形成できるようになっている表面を有する基板を用意す
るステップと、前記基板表面上に第１の光結像性フィル
ムを積層するステップと、前記第１の光結像性フィルム
上に水性光結像性フィルムを積層するステップと、前記
水性光結像性フィルムと前記第１の光結像性フィルムの
指定部分を同時に露光し、それにより、前記水性光結像
性フィルムと前記第１の光結像性フィルムの未露光部分
を所定の電気回路フィーチャを画定する共通のパターン
に配置するステップと、前記水性光結像性フィルムと前
記第１の光結像性フィルムの前記未露光部分を除去し、
それにより、水性光結像性フィルムと第１の光結像性フ
ィルムの前記未露光部分の下にある基板表面を露出する
ステップと、基板の前記露出部分と前記水性光結像性フ
ィルムの露光部分の表面に、前記基板上の導電材料の形
成を促進するための選択された触媒をシーディングする
ステップと、水性光結像性フィルムの前記シーディング
露光部分を除去するステップと、前記基板の前記シーデ
ィング露出表面を導電材料でメッキするステップと、前
記基板から第１の光結像性フィルムの露光部分を剥ぎ取
るステップとを含むことを特徴とする、コンフォーマル
・プレーティング用に基板表面を調製する方法。 （１０）前記基板上に第１の光結像性フィルムを積層す
るステップが、約０．０２５ｍｍの厚さを有する光結像
性フィルムを１００℃で減圧積層するステップを含むこ
とを特徴とする、上記（９）に記載のコンフォーマル・
プレーティング用に基板表面を調製する方法。 （１１）前記水性光結像性フィルムと前記第１の光結像
性フィルムの前記未露光部分を除去するステップが、前
記水性光結像性フィルムを炭酸ナトリウムで現像し、そ
の後、前記第１の光結像性フィルムをプロピレンカーボ
ネートで現像するステップを含むことを特徴とする、上
記（９）に記載のコンフォーマル・プレーティング用に
基板表面を調製する方法。 （１２）基板の前記露出部分と前記水性光結像性フィル
ムの露光部分の表面にシーディングするステップが、パ
ラジウム・シーダで前記表面をシーディングするステッ
プを含むことを特徴とする、上記（９）に記載のコンフ
ォーマル・プレーティング用に基板表面を調製する方
法。 （１３）水性光結像性フィルムの前記シーディング部分
を除去するステップが、水酸化ナトリウムで前記基板か
ら前記水性光結像性フィルムを剥ぎ取るステップを含む
ことを特徴とする、上記（９）に記載のコンフォーマル
・プレーティング用に基板表面を調製する方法。 （１４）基板の前記シーディング露出表面をメッキする
ステップが、前記シーディング基板表面を銅でメッキす
るステップを含むことを特徴とする、上記（９）に記載
のコンフォーマル・プレーティング用に基板表面を調製
する方法。 （１５）前記基板から第１の光結像性フィルムの露光部
分を剥ぎ取るステップが、第１の光結像性フィルムの前
記露光部分をプロピレンカーボネートで剥ぎ取るステッ
プを含むことを特徴とする、上記（９）に記載のコンフ
ォーマル・プレーティング用に基板表面を調製する方
法。
【図面の簡単な説明】
【図１】本発明によるコンフォーマル・プレーティング
用に基板表面を調製する方法の流れ図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アシュウィンクマル・チヌプラサド・バ ット アメリカ合衆国13760 ニューヨーク州 エンディコット クエイルリッジ・ロー ド 2622 (72)発明者 ヴォヤ・リスタ・マルコヴィッチ アメリカ合衆国13760 ニューヨーク州 エンドウェル ジョーエル・ドライブ 3611 (72)発明者 ウィリアム・アール・ウィルソン アメリカ合衆国14892 ニューヨーク州 ウェイヴァリー エイカーズ・アベニュ ー 410 (72)発明者 ジェラルド・ウォルター・ジョーンズ アメリカ合衆国13732 ニューヨーク州 アパラチンフォレスト・ヒル・ロード 1070 (56)参考文献 特開 昭61−113296（ＪＰ，Ａ) 特開 平５−216242（ＪＰ，Ａ) 特公 平５−40901（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/10 - 3/38

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】コンフォーマル・プレーティング用に基板
    表面を調製する方法において、 その上に電気回路フィーチャを形成できるようになって
    いる表面を有する基板を用意するステップと、 前記基板表面上に第１の光結像性フィルムを積層するス
    テップと、 前記光結像性フィルムの指定部分を露光し、それによ
    り、前記光結像性フィルムの未露光部分を、所定の電気
    回路フィーチャを画定するパターンに配置するステップ
    と、 前記第１の光結像性フィルムの未露光部分を除去し、そ
    れにより、第１の光結像性フィルムの前記未露光部分の
    下にある基板表面を露出させるステップと、 露出した前記基板表面の表面と第１の光結像性フィルム
    の前記露光部分の表面に、前記基板上の導電材料の形成
    を促進するように選択された触媒をシーディングするス
    テップと、 前記露出基板のシーディング表面上と第１の光結像性フ
    ィルムの露光部分上に第２の光結像性フィルムを積層
    し、それにより、第１の光結像性フィルムの表面上のシ
    ードを第１の光結像性フィルムと第２の光結像性フィル
    ムとの間に封止するステップと、 前記第２の光結像性フィルムの指定部分を露光し、それ
    により、前記第２の光結像性フィルムの未露光部分が、
    第１の光結像性フィルムの未露光部分を除去することに
    よって形成された露出基板表面に直接重なるようにする
    ステップと、 第２の光結像性フィルムの未露光部分を除去し、それに
    より、第２の光結像性フィルムの未露光部分の下にある
    シーディング基板表面を露出させるステップと、 前記基板のシーディング表面を導電材料でメッキするス
    テップと、 前記基板から第１および第２の光結像性フィルムの露光
    部分を剥ぎ取るステップとを含むことを特徴とする、コ
    ンフォーマル・プレーティング用に基板表面を調製する
    方法。
  2. 【請求項２】前記基板上に第１の光結像性フィルムを積
    層するステップが、１００℃で約０．０１５ｍｍの厚さ
    を有する光結像性フィルムを減圧積層するステップを含
    むことを特徴とする、請求項１に記載のコンフォーマル
    ・プレーティング用に基板表面を調製する方法。
  3. 【請求項３】前記第１の光結像性フィルムの未露光部分
    を除去するステップが、前記第１の光結像性フィルムを
    プロピレンカーボネートで現像するステップを含むこと
    を特徴とする、請求項１に記載のコンフォーマル・プレ
    ーティング用に基板表面を調製する方法。
  4. 【請求項４】露出した前記基板表面の表面と第１の光結
    像性フィルムの前記露光部分の表面にシーディングする
    ステップが、パラジウム・シーダで前記表面をシーディ
    ングするステップを含むことを特徴とする、請求項１に
    記載のコンフォーマル・プレーティング用に基板表面を
    調製する方法。
  5. 【請求項５】第２の光結像性フィルムを積層するステッ
    プが、約０．０１５ｍｍの厚さを有する光結像性フィル
    ムを１００℃で減圧積層するステップを含むことを特徴
    とする、請求項１に記載のコンフォーマル・プレーティ
    ング用に基板表面を調製する方法。
  6. 【請求項６】第２の光結像性フィルムの未露光部分を除
    去するステップが、前記第２の光結像性フィルムをプロ
    ピレンカーボネートで現像するステップを含むことを特
    徴とする、請求項１に記載のコンフォーマル・プレーテ
    ィング用に基板表面を調製する方法。
  7. 【請求項７】前記基板表面のシーディング部分を導電材
    料でメッキするステップが、前記シーディング基板表面
    を銅でメッキするステップを含むことを特徴とする、請
    求項１に記載のコンフォーマル・プレーティング用に基
    板表面を調製する方法。
  8. 【請求項８】前記基板から第１および第２の光結像性フ
    ィルムの露光部分を剥ぎ取るステップが、第１および第
    ２の光結像性フィルムの前記露光部分をプロピレンカー
    ボネートで剥ぎ取るステップを含むことを特徴とする、
    請求項１に記載のコンフォーマル・プレーティング用に
    基板表面を調製する方法。
  9. 【請求項９】コンフォーマル・プレーティング用に基板
    表面を調製する方法において、 その上に電気回路フィーチャを形成できるようになって
    いる表面を有する基板を用意するステップと、 前記基板表面上に第１の光結像性フィルムを積層するス
    テップと、 所定の電気回路フィーチャに基づき、前記第１の光結像
    性フィルムを露光するステップと、 前記露光された第１の光結像性フィルムを現像処理し、
    前記第１の光結像性フィルムの下にある基板表面を露出
    させるステップと、 前記露出した前記基板表面と前記第１の光結像性フィル
    ムの表面に、前記基板上の導電材料の形成を促進するよ
    うに選択された触媒をシーディングするステップと、 前記シーディング表面上に第２の光結像性フィルムを積
    層し、それにより、前記第１の光結像性フィルムの表面
    上のシードを前記第１の光結像性フィルムと前記第２の
    光結像性フィルムとの間に封止するステップと、 前記第２の光結像性フィルムを露光するステップと、 前記露光された第２の光結像性フィルムを現像処理し、
    前記第２の光結像性フィルムの下にあり、前記露出され
    た基板上にシーディングされたシーディング表面を露出
    させるステップと、 前記基板上のシーディング表面を導電材料でメッキする
    ステップと、 前記基板から第１および第２の光結像性フィルムの露光
    部分を剥ぎ取るステップと、 を含む、コンフォーマル・プレーティング用に基板表面
    を調製する方法。
JP14758897A 1996-06-12 1997-06-05 コンフォーマル・プレーティング用の基板表面の調製方法 Expired - Fee Related JP3165073B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/662165 1996-06-12
US08/662,165 US5922517A (en) 1996-06-12 1996-06-12 Method of preparing a substrate surface for conformal plating

Publications (2)

Publication Number Publication Date
JPH1075034A JPH1075034A (ja) 1998-03-17
JP3165073B2 true JP3165073B2 (ja) 2001-05-14

Family

ID=24656644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14758897A Expired - Fee Related JP3165073B2 (ja) 1996-06-12 1997-06-05 コンフォーマル・プレーティング用の基板表面の調製方法

Country Status (2)

Country Link
US (2) US5922517A (ja)
JP (1) JP3165073B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3320648B2 (ja) * 1997-12-04 2002-09-03 東京エレクトロン株式会社 レジスト膜の形成方法及びレジスト膜の形成装置
JP2000227665A (ja) * 1998-11-02 2000-08-15 Kansai Paint Co Ltd パターン形成方法
US6107006A (en) * 1999-01-18 2000-08-22 Winbond Electronics Corp. Method for forming pattern
US6465157B1 (en) * 2000-01-31 2002-10-15 Chartered Semiconductor Manufacturing Ltd Dual layer pattern formation method for dual damascene interconnect
DE60109339T2 (de) * 2000-03-24 2006-01-12 Texas Instruments Incorporated, Dallas Verfahren zum Drahtbonden
US7378225B2 (en) * 2004-04-06 2008-05-27 Kyle Baldwin Method of forming a metal pattern on a substrate
JP4620994B2 (ja) * 2004-10-14 2011-01-26 ローム株式会社 半導体装置
JP6993801B2 (ja) * 2017-07-14 2022-01-14 株式会社ミマキエンジニアリング めっき方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4554182A (en) * 1983-10-11 1985-11-19 International Business Machines Corporation Method for conditioning a surface of a dielectric substrate for electroless plating
US4859571A (en) * 1986-12-30 1989-08-22 E. I. Du Pont De Nemours And Company Embedded catalyst receptors for metallization of dielectrics
US5260170A (en) * 1990-01-08 1993-11-09 Motorola, Inc. Dielectric layered sequentially processed circuit board
US5158860A (en) * 1990-11-01 1992-10-27 Shipley Company Inc. Selective metallization process
US5318803A (en) * 1990-11-13 1994-06-07 International Business Machines Corporation Conditioning of a substrate for electroless plating thereon
US5320934A (en) * 1991-06-28 1994-06-14 Misium George R Bilayer photolithographic process

Also Published As

Publication number Publication date
US5905018A (en) 1999-05-18
JPH1075034A (ja) 1998-03-17
US5922517A (en) 1999-07-13

Similar Documents

Publication Publication Date Title
US6418616B2 (en) Full additive process with filled plated through holes
JPH0423390A (ja) 多層配線基板の製造方法
JPH09246719A (ja) 基板の導体層の形成方法
JP3165073B2 (ja) コンフォーマル・プレーティング用の基板表面の調製方法
JP2002026489A (ja) バンプ付き配線回路基板及びその製造方法
JPH081984B2 (ja) 回路基板の製造方法
JPS61176194A (ja) プリント回路基板の製造方法
US6174647B1 (en) Metallization process and component
KR20020026849A (ko) 범프가 부착된 배선회로 기판 및 그 제조방법
JP4705972B2 (ja) プリント配線板及びその製造方法
JP2000114412A (ja) 回路基板の製造方法
CN1123068C (zh) 引线框架制造方法
JP2921557B2 (ja) 電子部品実装板及びその製造方法
JP2003218286A (ja) 配線基板及び配線基板の製造方法
JP2727870B2 (ja) フィルムキャリアテープ及びその製造方法
JP2004072027A (ja) 突起電極付き配線基板の製造方法
JP2790884B2 (ja) 導体パターンの形成方法
JPH02117192A (ja) 印刷配線板の製造方法
JP3965553B2 (ja) Ｔａｂテープの製造方法
JPS6355998A (ja) 高密度プリント配線板の製造方法
JP2517277B2 (ja) プリント配線板の製造方法
JP2004072028A (ja) 突起電極付き配線基板の製造方法
JPH06188562A (ja) プリント配線板の製造方法
JPH03194992A (ja) プリント基板の製造方法
JPH0567871A (ja) 印刷配線板及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees