FR2640797A1 - Dispositif de memoire electriquement effacable programmable a semi-conducteur et procede pour l'effacement et la programmation de celui-ci - Google Patents
Dispositif de memoire electriquement effacable programmable a semi-conducteur et procede pour l'effacement et la programmation de celui-ci Download PDFInfo
- Publication number
- FR2640797A1 FR2640797A1 FR8910818A FR8910818A FR2640797A1 FR 2640797 A1 FR2640797 A1 FR 2640797A1 FR 8910818 A FR8910818 A FR 8910818A FR 8910818 A FR8910818 A FR 8910818A FR 2640797 A1 FR2640797 A1 FR 2640797A1
- Authority
- FR
- France
- Prior art keywords
- voltage
- line
- chain
- coupled
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000000034 method Methods 0.000 title claims description 18
- 230000015654 memory Effects 0.000 claims abstract description 241
- 238000007667 floating Methods 0.000 claims abstract description 73
- 230000004044 response Effects 0.000 claims description 18
- 238000001514 detection method Methods 0.000 claims description 8
- 230000010287 polarization Effects 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000002689 soil Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 238000000605 extraction Methods 0.000 claims 5
- 101000591115 Homo sapiens RNA-binding protein Musashi homolog 1 Proteins 0.000 claims 1
- 102100034026 RNA-binding protein Musashi homolog 1 Human genes 0.000 claims 1
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 230000008878 coupling Effects 0.000 abstract description 6
- 238000010168 coupling process Methods 0.000 abstract description 6
- 238000005859 coupling reaction Methods 0.000 abstract description 6
- 210000004027 cell Anatomy 0.000 description 207
- 238000010586 diagram Methods 0.000 description 20
- 101100058970 Arabidopsis thaliana CALS11 gene Proteins 0.000 description 10
- 101100049574 Human herpesvirus 6A (strain Uganda-1102) U5 gene Proteins 0.000 description 10
- 101100341076 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) IPK1 gene Proteins 0.000 description 10
- 101150064834 ssl1 gene Proteins 0.000 description 10
- 238000012546 transfer Methods 0.000 description 10
- 238000010200 validation analysis Methods 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000002265 prevention Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 102100025960 Glutaminase kidney isoform, mitochondrial Human genes 0.000 description 1
- 101000856990 Homo sapiens Glutaminase kidney isoform, mitochondrial Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 210000005056 cell body Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Le dispositif EEPROM comprend un réseau de cellules mémoire 10, chacune des chaînes de mémoires dans les mêmes colonnes étant connectée entre la ligne de bits et la terre correspondante, un décodeur de rangée 60 servant à sélectionner des chaînes de mémoires dans la même rangée et à appliquer des tensions prédéterminées à des grilles de commande des transistors à grille flottante; un décodeur de colonne 70 servant à coupler une ligne de bits à une ligne de données en conformité avec le mode de fonctionnement; un moyen 50 servant à précharger les lignes de bits non sélectionnées pendant l'opération de programmation à une tension prédéterminée de sorte à empêcher l'effacement des transistors à grille flottante non sélectionnés; un circuit de commande de programmation 90 connecté à la ligne de données pour appliquer une tension de programmation à la ligne de bits sélectionnée pendant l'opération de programmation.
Description
La présente invention concerne un dispositif de mémoire morte programmable
effaçable électriquement et un procédé pour l'effaçage et la programmation de celle-ci et, plus particulièrement, une EEPROM apte à être effacée et programmée sans perturbations de cellules mémoire non sélectionnées durant une opération d'effaçage ou de programmation et un procédé pour l'effacement et la
programmation à cette fin.
Une EEPROM est une mémoire morte qui peut être effacée et reprogrammée électriquement en circuit. Il existe diverses technologie pour les éléments de mémoire de base utilisés dans 1'EEPROM, mais le plus largement utilisé est basé sur un transistor à grille flottante comportant un oxyde en tunnel à griLle flottante (FLOTOX) qui a été mis au point à partir du transistor à grille flottante du type EPROM à effacement par ultra-violet. Le transistor à grille flottante de 1'EEPROM FLOTOX est l'élément de mémoire qui peut être effacé et programmé électriquement en utilisant le passage en tunnel d'électrons à partir d'un drain vers une grille flottante et depuis la grille flottante jusqu'au drain via l'oxyde en tunnel d'environ 10 nm (voir brevet US 4 203 158). Toutefois, lorsque le transistor du type FLOTOX est effectivement utilisé dans un réseau de cellules mémoire, une cellule EEPROM, c'est-à-dire une cellule de bit, avec un seul transistor de type FLOTOX n'est pas suffisante pour le fonctionnement propre de la mémoire, mais un second transistor appelé un transistor de sélection est nécessaire. Si un transistor de sélection n'est pas utilisé pour chaque cellule EEPROM, une haute tension appliquée à un drain apparait sur des drain d'autres cellules de la même ligne de bits (ou colonne), conduisant à un effacement de cellules non sélectionnées. Ceci est appelé la perturbation de cellule. Par suite, l'exigence de non seulement deux transistors mais également d'une surface de tunnel supplémentaire dans des transistors à grille flottante a pour résultat qu'une surface de puce trop importante doit être prévue pour des dispositifs
EEPROM FLOTOX à haute densité.
Afin de résoudre un tel inconvénient, une cellule EEPROM instantanée, qui peut utiliser un transistor par bit et qui peut effacer instantanément les contenus de toutes les cellules mémoire, a été mis au point. La structure de base de cette cellule est similaire à celle d'un transistor à double grille flottante au polysilicium de l'EEPROM de la technique antérieure. Mais, la différence significative entre les deux est que les bords de la région de source ou de drain et la grille flottante se recouvrent via un mince oxyde de grille. Le réseau de cellules mémoire utilisant l'EEPROM d'une telle structure est décrit dans le brevet US 4 698 787. La cellule mémoire de ce brevet est effacée par un passage en tunnel
26407 7
Fowler-Nordheim (F-N) d'électrons via la zone de chevauchement depuis la grille flottante jusqu'à la région de source, et est programmée par l'injection d'électrons en excès à partir d'une région de canal jusqu'à la grille flottante. Dans le réseau de cellules mémoire de ce brevet, les grilles de commande de cellules dans les rangées respectives sont connectées aux lignes de mots correspondantes respectives (ou lignes X), les drains des cellules dans les colonnes respectives sont connectées aux lignes de bits correspondantes respectives (ou lignes Y) et les sources des cellules sont connectés en commun à une unique ligne de source commune. Dans ce réseau de cellules mémoire, du fait que l'opération d'effacement des cellules est réalisé en appliquant des tensions élevées à la ligne de source commune et par la mise à la terre de toutes les lignes de mots, il existe une limitation qui est que la totalité des cellules sur la même puce sont effacées en une fois. En outre, du fait que la programmation des cellules est réalisée en appliquant des tensions élevées au drain de la cellule afin de produire les électrons en excès, il est nécessaire de faire circuler un courant de drain important. Par suite, une source d'alimentation en tension élevée ayant une capacité de courant importante est nécessaire pour la programmation de la cellule depuis
l'extérieur de la puce.
Une autre technique antérieure de I'EEPROM instantané est une cellule EEPROM ayant une structure de NON ET qui est décrite dans 1988 SYMPOSIUM ON CLUSE CIRCUITS, DIGEST OF TECHNICAL PAPERS, aux pages 33 et 34. En se référant à la fig. 1, en liaison avec la technologie décrite dans cet article, celui-ci illustre un schéma de circuit équivalent d'un réseau de cellules mémoire EEPROM instantané 10 dans lequel un ensemble de chaines de mémoires MSll à MS22 connectées entre chacune des lignes de bits (ou lignes de colonnes) BLi et BL2 est la terre sont disposées en rangées et en colonnes. Chacune des chaînes de mémoires (ou cellules NON ET) est celle de chemins drain-source d'un transistor de sélection de chaînes ST, de cellules mémoire MC1 à MC8 de huit bits et un transistor de sélection de terre GT qui sont connectés en série. Une ligne de sélection de chaine SSLk, des lignes de mots WLkl à WLk8 et une ligne de sélection de terre GSLk sont respectivement connectées aux grilles de transistors de sélection ST dans des chaines de mémoire MSkl à MSk dans la "k"ième rangée, et aux grilles de commande des cellules mémoire MC1 à MC8 et à la grille des transistors de sélection de terre GT ("k" représente
un nombre entier positif).
Chacune des cellules mémoire MC1 à MC8 présente une structure identique à celle des autres. La structure est fabriquée au moyen de la technologie connue de double grille de polysilicium équivalente à celle de la cellule EEPROM instantanée mentionnée ci-dessus. Le bord de la grille flottante chevauche le bord du drain, l'oxyde de grille de 10 nm étant interposé entre ceux-ci. La grille flottante et la grille de commande sont respectivement constituées d'une première et d'une seconde couche de polysilicium. L'épaisseur d'oxyde entre la grille flottante et la grille de commande est environ de 25 nm On procèdera à l'examen concernant les opérations de programmation, d'effacement et de lecture par référence à
la description de l'article.
L'opération d'effacement des cellules mémoire respectives peut être réalisée par un tunnel F-N d'électrons depuis les canaux jusqu'aux grilles
flottantes. Par exemple, l'effacement de la totalité des -
cellules mémoire MC1 à MC8 dans des chaînes de mémoires MSll et MS12 de la première rangée peut être réalisé en appliquant 13 volts aux lignes de mots WLll à WL18 et en appliquant également 0 volt à toutes les lignes de bits BL1 et BL2, après le passage des transistors de sélection de chaines ST et des transistors de sélection de terre GT à l'état passant en appliquant 5 volts à la ligne de sélection de chaines SSL1 et à la ligne de sélection de terre GLS1. Par suite, chacune des cellules mémoire MC1 à MC8 dans les chaines de mémoires MS11 et MS12 est effacée jusqu'à un transistor à enrichissement ayant une tension de seuil positive (Vte = 0, 5 à 2 volts) par absorption
d'électrons dans la grille flottante.
Par ailleurs, l'opération de programmation peut être effectuée par chaque bit sélectionné par passage en tunnel d'électrons depuis la grille flottante jusqu'au drain. Par exemple, pour programmer sélectivement une cellule mémoire MC4 dans la chaîne de mémoire MS11, après avoir provoquer respectivement le passage à l'état passant et à l'état bloqué du transistor de sélection de chaine ST et du transistor de sélection de terre GT en appliquant respectivement 20 volts et la terre sur la ligne de sélection de chaines SSLI et sur la ligne de sélection de terre GSL, il est appliqué 20 volts sur des lignes de mots non sélectionnées WLll à WL13 entre la ligne de bits sélectionnée BLI et la ligne de mots sélectionnée WL14 et la terre est également.appliquée à la ligne de mots sélectionnée WL14 et aux lignes de mots non sélectionnées WL15 à WL18. Par suite, des tensions élevées sur la ligne de bits BLU sont transférées vers le drain de la cellule mémoire sélectionnée MC4 via les cellules mémoire non sélectionnées MC1 à MC3 dans la chaine de mémoire Sll, puis les électrons dans la grille flottante s'écoulent à l'extérieur dans le drain de MC4 via la région de chevauchement, en raison de la différence de tension entre le drain et la grille flottante MC4. Il en résulte que la cellule mémoire MC4 est programmée dans un transistor à appauvrissement ayant
une tension de seuil négative (Vtp = -2 à -5 volts).
L'opération de lecture de la cellule mémoire MC4 dans la chaine de mémoire MSll peut être réalisée par la mise à la terre de la ligne de mots WL14 et en appliquant la tension d'alimentation VCC (= 5 volts) aux lignes de sélection de chaîne et de terre SSL1 et GSL1 et aux lignes de mots non sélectionnées WL11 à WL13 et WL15 à WL18. Si la cellule mémoire MC4 a déjà été programmée, le courant circulera sur la ligne de bits BL1 du fait de la conduction de la cellule mémoire MC4. Toutefois, si la cellule mémoire MC4 était une cellule effacée, le courant ne circulerait pas sur la ligne de bits BL1 du fait de la non conduction de la cellule mémoire MC4. Par suite, un amplificateur de lecture peut effectuer une lecture en
détectant le courant sur la ligne de bits BLi.
Du fait que la chaine de mémoires telle que mentionnée ci-dessus est connectée à travers un trou de contact sur la ligne de bits et comprend deux transistors de sélection par huit bits, celle-ci peut être appliquée aux dispositifs de mémoire à haute densité. En outre, du fait que le chaine de mémoire peut être effacée et programmée par tunnel F-N d'électrons, la dissipation de courant est très faible pendant sont fonctionnement. Par suite, celle-ci présente l'avantage d'être apte à utiliser un générateur d'impulsions de haute tension sur puce nécessaire pour un effaçage et une programmation utilisant une alimentation unique
(alimentation de 5 volts).
Toutefois, la cellule NON ET présente les problèmes
ci-après.
Le premier problème est la perturbation de la cellule mémoire non sélectionnée qui se produit durant l'opération de programmation. Par exemple, on supposera que la cellule mémoire MC4 dans la chaîne de mémoire MS1ll est en cours de programmation. Les lignes de mots WL1l à WL13 sont alimentées par la tension de passage (20 volts) supérieure A la tension d'effacement (13 volts) nécessaire pour effacer afin de transférer la tension de programmation (20 volts) appliquée sur la ligne de bits BL1 au drain de la cellule mémoire MC4. Par suite, les cellules mémoire programmées sur d'autres lignes de bits connectées aux lignes de mots WL11 à WL13, à savoir les cellules mémoire MC1 a MC3 dans la chaine de mémoires MS12, peuvent être automatiquement effacées. Par suite, il est impossible d'effacer et de programmer chaque ligne de mots du réseau mémoire et il existe une limitation qui est que la programmation devra être effectuée séquentiellement depuis la cellule la plus basse jusqu'à
la cellule la plus haute.
Le deuxième problème est le sureffacement des cellules mémoire, c'est-àdire l'augmentation de la tension de seuil des cellules effacées. Pendant l'opération de programmation, du fait que la tension de passage (20 volts) supérieure même à la tension d'effacement (13 volts) est appliquée aux lignes de mots
au dessus de la ligne de mots sélectionnée (désignée ci-
après comme "ligne de mots de passage") par exemple, les lignes de mots WL11 à WL13 dans lesquelles MC4 dans la chaîne de mémoires MSll est sélectionnée, le sureffacement des cellules mémoire se produit au niveau des cellules mémoire non sélectionnées sur les lignes de mots de passage. Suivant la répétition de l'effacement et de la programmation, même lorsque la tension d'effacement élevée est appliquée en continu aux cellules mémoire programmées dans des états effacés, le sureffacement se produit. Par suite, l'existence d'une cellule quelconque sureffacée dans une chaine de mémoires ralentit la vitesse de lecture de la cellule programmée dans la chaîne de mémoires ou, dans le pire des cas, provoque une
erreur de lecture.
Le troisième problème est la perturbation des cellules dû à la surprogrammation. Durant l'opération de programmation, du fait que la ligne de mots de la cellule mémoire reliée juste en-dessous de la cellule mémoire sélectionnée est mise à la terre, si la cellule mémoire sélectionnée est surprogrammée, la tension de programmation élevée (20 volts) est transférée au drain
de la cellule mémoire suivante via le chemin de drain-
source de la cellule mémoire sélectionnée, amenant ainsi la cellule mémoire suivante à être programmée de manière
non souhaitée.
Un but de la présente invention est de créer un réseau de cellules NON ET et son circuit périphérique apte à effectuer un effacement et une programmation pour chaque ligne de mots dans un dispositif de mémoire
rémanente à haute densité.
Un autre but de la présente invention est de créer un dispositif EEPROM de type NON ET à haute densité présentant une grande fiabilité sans perturbations des cellules pendant une opération de programmation ou d'effacement. Un autre but de la présente invention est de créer un dispositif EEPROM apte à empêcher un sureffacement ou une surprogrammation pendant une opération de programmation et d'effacement répétitive et de créer un procédé
d'effacement et de programmation dans celui-ci.
Un autre but encore de la présente invention est de créer un dispositif EEPROM apte à réduire la dimension des cellules de celui-ci sans la charge de l'isolement,
en utilisant une faible tension de programmation.
Afin de réaliser le but, un dispositif de mémoire
effaçable et programmable électriquement à semi-
conducteur comprend: un réseau de cellules mémoire comprenant un ensemble de lignes de bits disposées en colonnes et un ensemble de 26407c7 chaines de mémoires disposées en rangées et en colonnes, chaque chaîne de mémoires comprenant un premier et un deuxième transistors chacun comportant une grille, un drain et une source et un ensemble de transistors à grille flottante du type à appauvrissement chacun comportant une grille de commande, une grille flottante, une source et un drain, chacune des chaines de mémoires dans la même colonne respective étant connectée entre la ligne de bits correspondante et un potentiel de référence, et des chemins de drain source du premier transistor, les transistors à grille flottante et les deuxièmes transistors dans chacune des chaines de mémoires étant connectés en série l'un à l'autre entre la ligne de bits correspondante et le potentiel de référence, le réseau de cellules mémoire comprenant une ligne de sélection de chaines connectée aux grilles des premiers transistors dans chacune des chaines de mémoires dans la même rangée, un ensemble de lignes de mots connectées aux grilles de commande des transistors à grille flottante dans chaque chaine de mémoires dans la même rangée et une ligne de sélection de terre connectée aux grilles des deuxièmes transistors dans chaque chaine de mémoires de la même rangée;
un décodeur de rangée servant à sélectionner des -
chaînes de mémoires dans la même rangée et à fournir des tensionsprédéterminées aux lignes de sélection de chaîne et de terre et aux lignes de mots connectées aux chaînes de mémoires sélectionnées en conformité avec une opération d'effacement, de programmation ou de lecture; un décodeur de colonne servant à relier des lignes de bits à une ligne de données en conformité avec le mode de fonctionnement; un moyen servant à précharger les lignes de bits non sélectionnées au cours de l'opération de programmation de sorte à empêcher l'effacement des transistors à grille flottante non sélectionnés; un circuit de commande de programmation connecté à la ligne de données servant à fournir une tension de programmation à la ligne de bits sélectionnée pendant l'opération de programmation; un moyen pour la mise à la terre de toutes les lignes de bits pendant l'opération d'effacement, et un générateur de contre polarisation servant à appliquer une tension de contre polarisation durant l'opération de lecture à une région de puits dans
laquelle le réseau de cellules mémoire est formé.
Un autre mode de réalisation de la présente invention crée un circuit de maintien pour la lecture des états de mémoire des cellules mémoire et pour le préchargement des lignes de bits respectives à une tension prédéterminée en conformité avec les états effacés des cellules mémoire sélectionnées afin d'empêcher un sureffacement. D'autres buts et avantages de la présente invention deviendront
plus apparents à partir de la description détaillée
suivante lorsque celle-ci est prise en liaison avec les dessins annexés dans lesquels: La fig. 1 est un schéma de circuit équivalent d'une cellule EEPROM comportant une structure NON ET de la
technique antérieure.
La fig. 2A est un schéma de circuit équivalent d'une partie d'un dispositif de cellules mémoire EEPROM en
conformité avec la présente invention.
La fig. 2B est une vue en coupe d'une cellule mémoire
selon la fig. 2A.
La fig. 3 est un schéma de circuit équivalent de la
cellule mémoire.
La fig. 4 est un graphique montrant le résultat de la prévention des perturbations produites par la tension de
passage en conformité avec la présente invention.
La fig. 5 est un graphique servant à montrer le
26 797
résultat de la prévention de la perturbation produite par surprogrammation en conformité avec la présente invention. La fig. 6 est un schéma de circuit simplifié en conformité avec la présente invention. La fig. 7 est un schéma de circuit simplifié d'un générateur de contre polarisation applicable à la
présente invention.
La fig. 8 est un chronogramme servant à montrer le fonctionnement du générateur de contre polarisation de la
fig. 7.
La fig. 9 est un chronogramme servant à montrer l'opération d'effacement du circuit de la fig. 6 en
conformité avec la présente invention.
La fig. 10 est un chronogramme servant à montrer l'opération de programmation du circuit de la fig. 6 en
conformité avec la présente invention.
La fig. Il est un schéma de circuit simplifié d'un autre mode de réalisation en conformité avec la présente
invention.
La fig. 12 est un chronogramme servant à montrer l'opération d'effacement du circuit de la-fig. 11, et La fig. 13 est un graphique servant à montrer le résultat de la prévention de sureffacement en conformité
avec la présente invention.
En se référant à la fig. 2A, un réseau de cellules mémoire EEPROM est illustré en conformité avec la présente invention. Sur le dessin, les mêmes symboles que ceux de la fig. 1 représentent les mêmes parties ou éléments que ceux de la fig. 1. La disposition des chaînes de mémoires du réseau de mémoire EEPROM 10 est la même disposition de celle de la technique antérieure de la fig. 1. La fig. 2A illustre seulement les chaines de mémoires MSll et MS12 dans la rangée supérieure qui sont connectées aux lignes de bits BL1 à BL4 disposées en ' colonnes. Il conviendra de noter que les "m" chaînes de mémoire connectées aux lignes de bits respectives BL1 à BL4 sont disposées "m" en rangées. D'une manière générale, une chaine de mémoires MSkw dans la "k"ième rangée et la "wième colonne est réalisée au moyen d'un transistor de sélection de chaîne STkw du type TEC MOS à canal N, des "n" cellules mémoire DTkwl à DTkwn respectivement constituées des transistors MOS à grille flottante du type à appauvrissement et d'un transistor de sélection de terre GTkw du type TEC MOS à canal N. Le drain et la source du transistor de sélection de chaînes STkw sont respectivement connectés à la ligne de bits BLw de métal ou de polysilicium via un trou de contact et à la région de drain de la cellule mémoire DTkw). Les chemins de drain-source des cellules mémoire DTkwl à DTkwn sont connectés en série et la source de la cellule mémoire DTkwn dans le dernier bit est connectée au drain du transistor de sélection de terre GTkw dont la source est mise à la terre. Le nombre n de cellules mémoire, c'est-à-dire bits, devra être de 2k. Toutefois eu égard à la résistance de canal des cellules mémoire respectives, le nombre de bits préféré par chaine de mémoires est de huit. Les grilles des transistors de sélection de chaînes STkl à STk8, les grilles de commande des cellules mémoire DTkll à DTkQI à DTkln à DTkXn et les grilles des transistors de sélection de terre GTkl à GTk* dans les chaînes de mémoire MSkl à MSk dans la "k"lième rangée sont respectivement connectées à une ligne de sélection de chaînes SSLk, aux lignes de mots WLK1 à WLKn et à une
ligne de sélection de terre GSLk.
En se référant à la fig. 2B, une vue en coupe de la.
cellule mémoire dans les chaînes de mémoires respectives est illustrée. La structure de la cellule mémoire DT comporte une région de drain 14 et une région de source 16 qui sont séparées par une région de canal 18 sur la surface d'une région de puits P 12 formée sur un substrat à semiconducteur du type N 20. Une grille flottante 22 formée par un premier polysilicium est séparée par une couche d'oxyde de grille 28 d'environ 100 A sur la région du canal 18. Une partie de bord de la grille flottante 22 chevauche une partie de bord de la région de drain 14 via une couche d'oxyde (région de chevauchement 30) ayant une épaisseur uniforme par rapport à celle de la couche d'oxyde de grille 28. Une couche d'oxyde intermédiaire 24 d'environ 280 A est formée sur la grille flottante 22 et une grille de commande 26 d'un deuxième polysilicium est formée sur la couche d'oxyde intermédiaire 24. La région de canal 18, est la région implantée avec des impuretés du type n, telles que l'arsenic ou le phosphore, avant la formation de la grille flottante 22. Par suite, la cellule mémoire DT fonctionne comme un transistor MOS à grille flottante du type à appauvrissement ayant une tension de seuil vierge (Vto) d'environ -3 volts. Le réseau de cellules mémoire 10 est fabriqué dans la région de puits p 12 à laquelle une tension de contre polarisation négative est appliquée seulement pendant une opération de lecture en conformité avec la présente invention afin d'empêcher le courant de fuite de circuler via les régions de canal des cellules de mémoire
effacées.
En conformité avec la présente invention, des opérations d'effacement, de programmation et de lecture du réseau de cellules mémoire 10 seront examinées par référence au schéma de circuit équivalent tel que
représenté à la fig. 2A.
L'effacement des cellules mémoire effectué avant programmation peut être effectué pour soit la totalité des cellules, soit des cellules sélectionnées sur une ligne de mots. L'effacement électrique d'une cellule mémoire correspond à l'écriture d'une donnée binaire "1" dans la cellule. De manière initiale, la totalité des cellules mémoire demeurent en des états complètement éliminés, c'est-à-dire des états programmés, de changements d'électrons provenant des grilles flottantes de celles-ci. Dans ce cas, pour effacer toutes les cellules mémoire, toutes les lignes de bits BL1 à BL et lignes de sélection de terre GSL1 à GSLn sont mises à la terre et la totalité des lignes de sélection de chaînes SSL1 à SSLn sont alimentées par la tension d'alimentation de Vcc (5 volts) afin de rendre passant les transistors de sélection de chaînes. Au même moment, l'impulsion d'effacement Ve de 19 volts est instantanément appliquée à la totalité des lignes de mots. A cette condition, l'effacement des cellules mémoire respectives peut être réalisé par le passage en tunnel F-N d'électrons depuis le canal 18 jusqu'à la grille flottante 22. Les cellules mémoire effacées sont des transistors MOS à enrichissement comportant des tensions de seuil effacées
Vte d'environ 1 volt.
L'explication concernera l'effacement (effacement de page) des cellules mémoire d'une rangée. Pour des raisons de convenance d'explication, celleci sera décrite par référence à l'opération d'effacement des cellules mémoire
DT113 à DT1 3 sur la ligne de mots WL13 de la fig. 2A.
Cette opération d'effacement peut être réalisée par la mise à la terre de la totalité des lignes de bits BL1 à BL après avoir appliqué l'impulsion d'effacement Ve de 19 volts à la ligne de mots sélectionnée WL13 et avoir appliquée la tension d'alimentation de 5 volts à la totalité des lignes de mots non sélectionnées WLll, WL12 et WL14 à WLln et à la ligne de sélection de chaînes SSL1, rendant ainsi possible d'effectuer une opération d'effacement de page qui efface la totalité des cellules mémoire DT113 à DTiT3 disposées au niveau de la ligne de
mots sélectionnée WL13.
Ensuite, une explication sera fournie concernant la programmation de la cellule mémoire DT113 dans la chaîne de mémoires MS1I. La programmation d'une cellule mémoire consiste à écrire un état d'appauvrissement de la cellule, c'est-à-dire la donnée binaire "0", dans la cellule. Cette programmation consiste à appliquer le potentiel de terre à la ligne de mots sélectionnée WL13 et à la ligne de sélection de terre GSL1, à appliquer la tension d'alimentation Vcc aux lignes de mots WL14 à WLln entre la ligne de mots sélectionnée WL13 et la ligne de sélection de terre GSL1, à appliquer la tension d'impulsion de passage de 15 volts aux lignes de mots WLll et WL12 entre la ligne de sélection de chaines SSL1 et la ligne de mots sélectionnée WL13, à appliquer une impulsion de programmation Vpgm de 13 volts à la ligne de bits sélectionnée BL1 et à appliquer une tension de protection d'effacement Vei aux lignes de bits non sélectionnées BL2 à BLI. Par suite, du fait que la tension de programmation Vpgm est transférée au drain de la cellule mémoire DT113 dans la chaine de mémoires MS11 via les chemins de drain-source du transistor de sélection de chaines ST et des cellules mémoire DT111 et DT1I2, la cellule mémoire DT113 est programmée en un transistor MOS à appauvrissement comportant une tension de seuil de programmation Vtp d'environ -4 volts par la mise en tunnel F-N d'électrons depuis la grille flottante
jusqu'au drain de celle-ci.
L'application de la tension d'alimentation Vcc aux lignes de mots WL14 à WL1 en-dessous de la ligne de mots sélectionnée WL13 a pour but d'éviter une programmation indésirable de la cellule mémoire DT114 juste endessous de la cellule mémoire sélectionnée DT113 qui peut se
produire par la surprogrammation de la cellule DT113.
Ceci est la raison pour laquelle le champ électrique entre le drain et la grille flottante de la cellule
26407C7
mémoire DT114 est suffisamment réduit par l'impulsion de programmation Vpgm transférée au drain de la cellule DT114 en raison de la surprogrammation de la cellule DT113, et la tension d'alimentation Vcc appliquée à la grille de la cellule DT114. L'application de la tension de protection d'effacement Vei aux lignes de bits non sélectionnées BL2 à BL a pour but d'empêcher un effacement indésirable des cellules mémoire DT121 à DTLhI et DT122 à DT1Q2 connectées aux lignes de mots VLll et
VL12 auxquelles la tension de passage Vp est appliquée.
Du fait que la tension de protection d'effacement Vei est transférée auxdrains respectifs des cellules mémoire DT121 à DTl1 et DT122 à DTi.2, le tunnel F-N des électrons depuis la grille flottante jusqu'au drain ne peut pas se produire. Par suite, la programmation de
celles-ci ne peut pas être effectuée.
Après l'achèvement de la programmation mentionné ci-
dessus, pour lire de la cellule mémoire DT113 dans la chaîne de mémoires MSll, la tension d'alimentation est appliquée à la ligne de sélection de chaînes SSL1, aux lignes de mots non sélectionnées WLll, WL12 et WL14 à WLI" et à la ligne de sélection de terre GSL1, et la tension de terre est appliquée à la ligne de mots sélectionnée WL13. Au même moment, une tension de lecture d'environ 2 volts provenant de l'amplificateur de lecture est appliquée à la ligne de bits BL1 et la tension de contre polarisation de -3 volts est appliquée à la région de puits P dans laquelle le réseau mémoire 10 est formé comme mentionné précédemment. Par suite, du fait que la cellule mémoire DT113 agit comme un transistor MOS en mode à appauvrissement, la cellule DT113 est rendue conductrice. Sur la même ligne, le transistor de sélection de chaines STll, les cellules mémoire DTlll, DT112 et DT114 à DT11n et le transistor de sélection de terre GTll dans la chaine de mémoires MS11 se trouvent à l'état passant par application de la tension d'alimentation Vcc aux grilles ou grilles de commande de ceux-ci. Par suite, la donnée qui se trouve dans la cellule mémoire sélectionnée DT113 peut être lue par la détection de l'état de courant de la ligne de bits BL1 grâce à la circulation de courant provenant de la ligne de bits BL1 vers la chaine de mémoires MSll via l'amplificateur de lecture connecté à la ligne de bits BL1. Si la cellule mémoire DT113 est une cellule effacée, lors de l'opération de lecture telle que mentionnée précédemment, la cellule mémoire DT113 se trouve à l'état bloqué. Au moment de la lecture, la raison pour laquelle la tension de contre polarisation d'environ -3 volts est appliquée à la région de puits P12 est de couper complètement la circulation de courant via la cellule
demeurant à l'état bloqué. Ainsi qu'il sera examiné ci-
après, plus la région de canal 12 est dopée avec des impuretés de type N, plus la perturbation des cellules diminue. Toutefois, la cellule maintenue à l'état bloqué qui comporte une région de canal très dopée, peut provoquer une erreur de lecture en raison du courant de fuite se produisant au moment de la lecture. Une telle erreur de lecture peut être remarquablement réduite par l'application de la tension de contre polarisation à la
région de puits P12.
Il conviendra de noter que la perturbation, c'est-à-
dire l'opération d'effacement indésirable, des cellules non sélectionnées par l'impulsion de passage au cours d'une opération de programmation, peut être empêchée par la fabrication des cellules mémoire comportant des transistors MOS à grille flottante du type à appauvrissement ayant une tension de seuil vierge négative Vto, et par le préchargement des lignes de bits non sélectionnées à la tension de protection d'effacement Vei. La raison en sera expliquée de manière détaillée par
26407S7
référence a un schéma de circuit équivalent d'une cellule
mémoire illustré à la fig. 3.
En se référant à la fig. 3, la capacité de couplage entre la grille de commande 40 et la grille flottante 42 est représentée par Cg. Les capacités de couplage entre la grille flottante 42, la source 44, le drain 46 et le canal 48 sont représentés de manière illustrative par Cs, Cd, et Cc. A présent, pendant une opération de programmation, l'examen portera sur une cellule mémoire d'une ligne de bits non sélectionnée à laquelle l'impulsion de passage Vb est appliquée. La cellule mémoire conduit par application de la tension de passage Vp à la grille de commande 40. Du fait que la tension de protection d'effacement Vei est appliquée à la source 44, au canal 48 et au drain 46, la tension de grille flottante Vfg de la cellule mémoire par rapport au potentiel de terre sera représenté par l'équation suivante (1): Vfg = rg.Vp + (1 -rg). Vei - rg.(Vt -Vto).... (1) o le rapport de couplage.rg = Cg / (Cg + Cs + Cc + Cd) et o Vt est la tension de seuil lorsque la cellule mémoire a été effacée ou programmée. Par suite, la tension Vgox appliquée à l'oxyde de grille de la cellule mémoire sera représentée par l'équation suivante (2): Vgox = Vfg Vei = rg.(Vp -Vt) - rg.(Vei - Vto)..(2) Ainsi qu'on peut le voir dans l'équation (2), un effacement indésirable de la cellule mémoire avec la tension d'impulsion de passage Vp se produit dans le pire des cas lorsque la cellule mémoire se trouvait à l'état programmé (Vt = Vtp = -4 volts). En outre, la tension inférieure devient la tension de passage Vp et la tension de seuil vierge Vto, et également la tension la plus élevée devient la tension de protection d'effacement Vei, alors la tension inférieure devient la tension Vgox. Par suite, il peut être facilement compris à partir de
264O797
l'équation (2) que l'effacement indésirable de la cellule mémoire non sélectionnée sera empêché. Cependant, du fait que l'établissement de la tension de protection d'effacement Vei à une valeur trop élevée présente le danger d'amener les cellules sur les colonnes non sélectionnées situées au niveau de la rangée sélectionnée à être programme, le choix d'une valeur appropriée est préférable. Rendre la tension de seuil vierge Vto négative non seulement empêche un effacement indésirable à une tension de passage Vp constante mais également abaisse la tension
de passage Vp elle-même requise pour la programmation.
Ainsi qu'on peut le voir à l'équation (1), à Vt constant, plus faible est Vto, plus faible est la tension de grille flottante Vfg. Durant une opération de programmation, la tension appliquée à la couche d'oxyde de grille de la cellule mémoire sélectionnée est (Vpgm - Vfg). Par suite, si Vfg est bas, il est possible que la cellule mémoire soit programmée à une faible tension de programmation Vpgm. La tension d'impulsion de passage Vp requise pour transférer cette tension de programmation Vpgm au drain de la cellule sélectionnée est (Vpgm + Vt). Par suite, si la tension d'impulsion de passage Vtgm est basse, la
tension Vp peut également être établie à un niveau bas.
En outre, du fait que le fait de rendre la tension de seuil vierge négative consiste à abaisser l'effet de corps de la cellule, il est d'un grand secours de transférer la tension de programmation Vpgm au drain de
la cellule sélectionnée à une faible tension de passage.
Par suite, du fait que le dispositif EEPROM de la présente invention utilise une tension de programmation et une tension de passage inférieures à celles de la technique antérieure, l'impératif d'isolation entre les cellules peut être réduit grâce à quoi la dimension de la
puce peut être facilement réduite.
264 0 7c En se référant aux fig. 4 à 6, divers résultats de mesure sont illustrés conformément à la fabrication d'une cellule occupant 2,4 pm x 3, 1 pm selon une norme de conception d'environ 1,2 pm-dont le rapport de couplage (rg) est de 0,6. La fig. 4 représente le résultat de la mesure de la tension de seuil Vtp, en faisant varier la tension d'impulsion de passage de 9 volts à 20 volts, après la fabrication de cellules mémoire ayant respectivement les tensions de seuil vierge Vto de 0,5 volts et de 3 volts et en programmant ensuite les deux cellules à une tension de seuil d'environ -3,5 volts. La largeur d'impulsion de la tension d'impulsion de passage Vp employée est de 100-ms et la tension de protection
d'effacement Vei de O volt et de 4 volts est utilisée.
Ainsi qu'on peut le voir à la fig. 4, la valeur de l'impulsion de passage Vp de la cellule mémoire ayant la tension de seuil vierge de -3 volts augmente d'environ 6 volts, dans la plage de la tension de seuil utilisable pour la même tension de protection d'effacement, plus que celle de la cellule mémoire ayant la tension de seuil vierge de 0,5 volts. En outre, la valeur de Vp, dans le cas de la cellule mémoire ayant la tension de protection d'effacement Vei de 4 volts, augmente d'environ 4 volts de plus que dans le cas de la cellule mémoire ayant une Vei de 0 volt. Par suite, la cellule mémoire ayant la tension de seuil vierge de - 3 volts peut être suffisamment programmée sans perturbation de la cellule non sélectionnée utilisant la tension d'impulsion de passage Vp allant jusqu'à 19 volts, lorsque la tension de protection d'effacement Vei de 4 volts est appliquée à la cellule. L'effet de l'empêchement de perturbation de la cellule non sélectionnée du à la surprogrammation en appliquant 5 volts aux lignes de mots en-dessous de la
ligne de mots sélectionnée est illustré à la fig. 5.
La fig. 5 est représentative d'un résultat de mesure
26'C797
montrant la variation de la tension de seuil Vte d'une cellule mémoire effacée juste en-dessous de la cellule mémoire sélectionnée, eu égard a la tension d'impulsion de programmation Vpgm, lorsque une tension de zéro volt, et la tension d'alimentation (5 volts) sont respectivement appliqués aux lignes de mots des cellules mémoire non sélectionnées en- dessous de la cellule mémoire sélectionnée qui est surprogrammée durant une programmation dans le réseau de cellules mémoire de la présente invention. Ainsi qu'on le verra à la fig. 5, la tension d'impulsion de programmation Vpgm appliquée à la ligne de bits sélectionnée peut être autorisée jusqu'à 18 volts sans perturbation des cellules par le fait de la surprogrammation, lorsque 5 volts est appliqué à la ligne de mots de la cellule non sélectionnée en-dessous de la
cellule sélectionnée.
La fig. 6 représente un schéma de circuit d'un dispositif EEPROM en conformité avec la présente invention. En se référant à la fig. 6, un réseau de
cellules mémoire 10 est semblable à celui de la fig. 2A.
Un décodeur de rangée 60 sélectionne les chaines de mémoires dans une rangée en conformité avec les signaux d'adresses de rangée en entrée et applique des signaux de commande à la ligne de sélection de chaines, à la ligne de sélection de terre, et aux lignes de mots qui sont connectées aux chaines de mémoires sélectionnées. Un décodeur de colonne 70 comprend des transistors MOS à canal N MY1 à MYX dont les chemins de drain-source sont connectés entre chacune des lignes de bits BL1 à BLX et à une ligne de données 57 pour le couplage de la ligne de données avec la ligne de bits sélectionnée en conformité avec les signaux de sélection de colonne Y1 à Ye qui sont commandés par des signaux d'adresses de colonne et dont les grilles sont respectivement connectées aux signaux de sélection de colonne Y1 à Y. Un circuit de précharge 50 comprend des transistors MOS à canal n MP1 à MP9 dont les sources sont respectivement connectées aux lignes de bits BL1 à BL9, dont les drains sont connectés à la tension d'impulsions de protection d'effacement Vei et dont les grilles sont connectées à un signal de précharge PICH servant à précharger la tension de protection d'effacement Vei sur les lignes de bits BL1 à BLL en réponse au signal de précharge PCH pendant l'opération de programmation. Un amplificateur de lecture 80 est connecté à la ligne de données 57 pour la lecture de données de la cellule sélectionnée en conformité avec l'état du courant de la ligne de bits sélectionnée par le décodeur de colonne 70 durant l'opération de lecture. Toutefois, l'amplificateur de lecture 80 est un circuit flottant connu dans une
opération de lecture ou de programmation.
Un circuit de commande de programmation 90 est connecté à la ligne de données 57 pour transférer la tension de programmation Vpgm à la ligne de bits sélectionnée en réponse à la donnée en entrée durant une programmation. Le circuit de commande de programmation 90 devient un état flottant sur la ligne de données 57 durant l'opération d'effacement. Le circuit de commande de programmation 90 comprend une porte NON ET 94 recevant une donnée en entrée et le signal de précharge PCH, une porte ET 100 recevant le signal logique en sortie et le signal de précharge PCH, un circuit de commutation de tension haute 110 connecté à la sortie de la porte NON ET 94, un transistor MOS à canal n 91 servant à appliquer la tension de programmation Vpgm à la ligne de données 57 en réponse au signal de sortie du circuit de commutation de tension haute 110, et un transistor MOS à canal n 92 servant à appliquer la tension de protection d'effacement Vei à la ligne de données 57 en réponse au signal de sortie de la porte ET 100. Le circuit de commutation de tension haute 110 comprend un inverseur 99 qui est composé de transistors MOS à canal p 111 et 113, et d'un transistor MOS de transfert à canal n. Lorsque le noeud d'entrée 126 du circuit de commutation de tension haute 110 devient un niveau bas (terre), le noeud de sortie 228 arrive à une tension Vpp supérieure à la tension de programmation Vpgm. Cependant, si le noeud d'entrée 126 se trouve à un niveau haut logique (5 volts), le noeud de sortie se trouve au potentiel de terre. Ceci nécessite que la tension Vpp présente des tensions supérieures a la somme de la tension de programmation Vpgm et de la tension de seuil des transistors 91 pour le transfert de la tension de programmation Vpgm. Le transistor de transfert 114 est situé à des fins d'isolement entre l'inverseur 99 et la porte NON ET 94. La porte ET 100 est constituée de transistors MOS à canal p 101 à 103 et de transistors MOS à canal n 104 à 106. Le noeud-de sortie 129 de la porte ET 100 passe à la tension d'alimentation Vcc de sorte que le transistor 92 transfère la tension de protection d'effacement Vei sur la ligne de données 57, lorsque seulement le noeud de sortie 126 de la porte NON ET 94 et le signal de précharge PCH sur la porte 129 se trouvent tous à un niveau haut logique. Par suite, si la donnée en entrée provenant de la borne d'entrée 120 se trouve à un niveau bas logique, le circuit de commande de programmation 90 transfère la tension de programmation Vpgm sur la ligne de données 57 durant une programmation (à ce moment PCH = "1"). Cependant, lorsque la donnée en entrée de la borne d'entrée 120 se trouve à un niveau haut logique (5 volts), le circuit 90 transfère la
tension de protection d'effacement Vei sur la ligne 57.
Un circuit de mise à la terre de ligne de bits 35 comprend un transistor MOS à canal n 37 dont le chemin de drain-source est connecté entre la ligne 57 et la terre et dont la grille est reliée à un signal d'effacement ERA passant à un niveau haut logique seulement durant une opération d'effacement. Un générateur de contre polarisation 200 produit une tension de contre polarisation négative Vbb en réponse à la fois à un signal de validation d'écriture W passant à un niveau haut logique sur commande d'un signal de lecture et d'un signal d'horloge OB provenant d'un oscillateur (non représenté sur la fig.). La tension de contre polarisation VBB est sélectivement appliquée à la région de puits P du réseau de mémoire 10 comme examiné précédemment. En se référant à la fig. 7, un schéma de circuit simplifié du générateur de contre polarisation est illustré. Le générateur de contre polarisation 200 comprend un circuit de décharge de contre polarisation 230 servant à empêcher la production d'une contre polarisation lors des opérations d'effacement et de programmation, un circuit à pompe de charge 210 servant à produire la tension de contre polarisation durant une opération de lecture, et un circuit de commande de contre polarisation 220 servant à commander de manière constante
la tension de contre polarisation.
Le circuit à pompe de charge 210 comprend une porte NON ET 211 servant à recevoir le signal de validation
d'écriture 'W, le signal d'horloge OB et un signal de -
commande de contre polarisation A, un premier condensateurde pompe de charge 213 connecté entre la borne de sortie 190 de la porte NON ET 211 et un premier noeud de limitation 191, un inverseur 212, un deuxième condensateurde pompe de charge 214 qui sont connectés en série entre la borne 290 et un deuxième noeud de limitation 192, un premier et un deuxième transistors de limitation 215 et 216 connectés entre les noeuds d'écratages 191 et 192 et la terre, et des transistors 217 et 218 respectivement connectés entre les noeuds de
limitation 191 et 192 et un noeud de sortie 193.
Le circuit de décharge de contre polarisation 230 comprend un transistor MOS à canal p 232 dont la source et le substrat sont tous deux connectés à la tension d'alimentation Vcc et dont le drain est connecté à un noeud 235, un transistor MOS à canal n 233 dont le drain est connecté au noeud 235 et dont la source et le substrat sont tous deux connectés au noeud de sortie 193, et un transistor MOS à canal n 231 dont la grille est connectée au noeud 235 et dont le substrat et le chemin de drain-source sont respectivement connectés au drain et entre le noeud de sortie 193 et la terre. Le signal de validation d'écriture WE est appliqué aux grilles des transistors 232 et 233. Le circuit de commande de contre polarisation comprend des transistors MOS à canal n 224 et 225 dont les chemins de drain-source sont connectés en série entre le noeud de sortie 193 et le noeud 226 et dont les substrats sont connectés au noeud de sortie 193, des transistors MOS à canal p 223 dont le chemin de drain-source est connecté entre la tension d'alimentation Vcc et le noeud 226 et dont la grille et le substrat sont respectivement connectés à la terre et à la tension d'alimentation Vcc. Un inverseur connecté entre les noeuds 226 et 226, et un inverseur 222 connecté entre le noeud 227 et une ligne de contre-réaction 228. La grille
du transistor 224 est connectée à la terre.
Le fonctionnement du générateur de contre polarisation 200 sera expliqué par référence à un chronogramme représenté à la fig. 8. Lorsque le signal de validation d'écriture externe WEx passe à un niveau haut, le signal de validation d'écriture interne de puce {i
passe également à un niveau haut (Vcc) via un tampon.
Lorsque le signal WE se trouve à un niveau bas (terre), le circuit de décharge de contre polarisation 230 amène la tension de contre polarisation VBB à la terre par l'intermédiaire du transistor 231 passant. A ce moment, le circuit de commande de contre polarisation 222 sort un signal de niveau haut vers la ligne de contre-réaction 228, le transistor 223 (QA = "1") étant passant. Lorsque le signal de validation d'écriture WE passe à un niveau haut, la porte NON ET 211 fournit un signal complémentaire du signal d'horloge OB au noeud de sortie 190. Lorsque le signal d'horloge du noeud 190 devient Vcc, le noeud de limitation 191 est limité à la tension de seuil du transistor 215 par le chargement du condensateurde pompe de charge 213. Apres ceci, lorsque le signal du noeud 190 passe à zéro volt, le noeud de limitation devient la tension de seuil Vth du transistor tandis que le noeud de limitation passe à une tension de (-Vcc + Vth). Après ceci, lorsque le signal du noeud 190 passe à Vcc, le noeud 192 arrive à une tension de (-Vcc + Vth). Par suite, les transistors 217 et 218 sont conducteurs et le noeud de sortie 193 prend une tension négative. Enfin, le noeud de sortie 193 devient une tension de contre polarisation VBB (= -3 volts) par la répétition de l'impulsion du signal OB. Si la tension de contre polarisation VBB passe en-dessous de -3 volts, le signal eA sur la ligne de contre-réaction 228 passe à un niveau bas, les transistors 224 et 225 étant conducteurs, grâce à quoi celui-ci n'active pas le circuit à pompe de charge 210. Par suite, une opération de lecture peut être effectuée à partir du temps T1 lorsque la tension de contre polarisation VBB est stabilisée à -3 volts. Au temps T2, le signal de validation d'écriture WE passe à
un niveau bas et l'opération de lecture est terminée.
Par référence à la fig. 6, l'explication portera sur une opération de lecture de la cellule mémoire DT 111 dans la chaine de mémoires SLlll. Pendant une opération de lecture, le signal de précharge PCH et le signal d'effacement ERA sont tous deux au niveau bas. La ligne de mots WL11 et l'adresse de sélection de colonnes Y1 sélectionnée par des signaux d'adresses en entrée passe respectivement à un niveau bas et à un niveau haut. Au même moment, la tension d'alimentation Vcc de 5 volts est appliquée à la ligne de sélection de chaines SSL1, aux lignes de mots non sélectionnées WL12 à WLla et à la ligne de sélection de terre GSL1, et l'amplificateur de lecture 80 est alors activé. Par suite, l'amplificateur de lecture 80 peut amplifier des données par un courant de. lecture circulant sur la ligne de bits BL1 via le transistor MY1 en conformité avec l'état de programmation
ou d'effacement de la cellule sélectionnée DTlll.
En liaison avec la fig. 6, une opération d'effacement sera expliquée. L'effacement de toutes les cellules
mémoire est normalement effectué avant la programmation.
Cette opération d'effacement peut être effectuée au moyen
d'un effacement séquentiel pour chaque ligne de mots.
Bien entendu, toutes les cellules mémoire connectées à la ligne de mots choisie par l'utilisateur peuvent être
également effacées.
En se référant aux chronogramme d'effacement représenté à la fig. 9, l'explication portera sur une opération d'effacement des cellule mémoire sur la ligne de mots WL113. Au temps tl, les signaux d'adresses en entrée externe ADD sont reçus. Au temps t2, lorsque le signal de validation d'écriture externe WEx passe d'un niveau haut à un niveau bas,. les signaux d'adresses de colonne YI à Y. passent à un niveau haut, et ensuite la ligne de sélection de chaines SSL1, les lignes de mots non sélectionnées WLll, WL12 et WLI4 à WLln et le signal d'effacement ERA, tous passent à un niveau haut. Au même moment, la ligne de mots sélectionnée WL13 reçoit la tension d'effacement Ve. Pendant l'opération d'effacement, le signal de précharge PCH et la ligne de
sélection de terre GSL1 conserve un potentiel de terre.
Par suite, les transistors 37 et MYI à MYR sont tous rendus passants en réponse au signal d'effacement ERA et aux signaux d'adresses de sélection de colonne Y1 à Yi, et ensuite les lignes de bits BLI à BL sont toutes au potentiel de terre. En outre, tous les drains des cellules mémoire sélectionnées DT131 à DT135-sont mises à la terre par l'état passant des transistors de sélection de chaînes STll à STI9 et des cellules mémoire DT11 à DT1l et DT121 à DT12 È, et la tension d'effacement Ve est appliquée aux grilles de commande des cellules mémoire DT131 à DT13Q, au temps t3. Après le temps t3, toutes les cellules mémoire connectées à la ligne de mots WL13 sont devenues des transistors à enrichissement. Ce qui revient à dire que lesdites cellules sont toutes
effacées dans des états bloqués normaux.
En se référant au chronogramme de la fig. 10, l'explication portera sur la programmation de la cellule mémoire DT113 dans la chaine de mémoires LSll. Au temps tl, les signaux d'adresses externes ADD sélectionnant la cellule mémoire DT113 sont reçus. Le signal d'adresses de colonne YI sélectionné par les signaux d'adresses passe à un niveau haut et la tension d'alimentation Vcc de 5 volts est appliquée à la ligne de sélection de chaînes SSL1 et aux lignes de mots non sélectionnées WL11, WL12 et WL14 à WL1ln. Au même moment, la ligne de mots sélectionnée WL13 et la ligne de sélection de terre GSL1 sont mises à la terre et le signal d'effacement ERA conserve un niveau bas (terre). Au temps t2, le signal de validation d'écriture externe WEx passe d'un niveau haut à un niveau bas et des données y sont reçues. Le signal de précharge PCH passe à un niveau haut par le signal WEx et les lignes de bits BL1 à BL& sont préchargées jusqu'à la tension de protection d'effacement Vei par l'état passant des transistors MP1 à MPY. A ce moment, seule la ligne de bits BL1 sélectionnée par le signal d'adresses de colonne sélectionné Y1 est reliée au circuit de
commande de programmation 90 via la ligne de données 57.
L'amplificateur de lecture demeure à un état flottant. Au temps t3, lorsque la tension haute Vpp est appliquée, le signal d'adresses de colonne sélectionné Y1 passe à la tension haute Vpp et la tension de passage Vp est appliquée à la ligne de sélection de chaînes SSL1 et aux lignes de mots non sélectionnées VL1l1 et VL12 sur la ligne de mots sélectionnée VL13. Dans le circuit de commande de programmation 90, lorsque la donnée DONNEE est à un niveau bas, le transistor 91 et le transistor 92
sont respectivement rendus bloqués et passants.
Toutefois, le transistor 91 et le transistor 92 sont respectivement rendus passants et bloqués, lorsque la donnée DONNEE est à un niveau haut. Par suite, lorsque la donnée externe DONNEE (complément de DONNEE) entre un niveau bas ("0" binaire) afin de programmer la cellule mémoire DT113 en une donnée binaire "0", la tension de programmation Vpgm est appliquée à la ligne de bits BL1 via la ligne de données 57 et le transistor Y1 par l'état passant du transistor 91, programmant ainsi la cellule mémoire DT113. Au contraire, la donnée externe DONNEE entre un niveau haut pour amener la cellule mémoire DT113 à être programmée en un état d'effacement, et ensuite la tension de protection d'effacement Vei est appliquée à la
ligne de bits BL1.
La fig. 11 est un schéma de circuit d'un autre mode de réalisation de la présente invention servant à empêcher le sureffacement provoqué par la répétition de l'effacement et de la programmation. Il conviendra de noter que, à la fig. 11, les mêmes parties ou éléments que ceux de la fig. 6 sont représentés par les mêmes symboles ou références numériques. Comparé à la fig. 6, l'ensemble de circuits de la fig. 11 ne comporte pas de circuit de mise à la terre de la ligne de bits 35, tandis qu'il comporte un circuit de maintien 40 connecté aux lignes de bits respectives BL1 à BLI. Le circuit de maintien 40 est connecté aux lignes de bits respectives BL1 à BL9 pour maintenir les lignes de bits respectives à , une tension prédéterminée en conformité avec un état d'effacement des cellules mémoire respectives connectées à la ligne de mots sélectionnée au cours de l'opération de détection des états des cellules qui est effectuée avant une opération d'effacement. Le circuit de maintien 40 comprend un transistor MOS à canal n 49 dont le chemin de drain-source est connecté entre chacune des lignes de bits et noeud 41, un inverseur 47 dont la borne d'entrée est connectée au noeud 41, et un inverseur 48 dont la borne d'entrée et la borne de sortie sont respectivement connectées à la borne de sortie de l'inverseur 47 et au noeud 41. L'inverseur 47 comprend un transistor MOS à canal p 42 et un transistor MOS à canal n 43 et l'inverseur 48 comprend un transistor MOS à canal p 44 et
un transistor MOS à canal n 45.
Par référence au chronogramme de la fig. 12, une opération d'effacement du dispositif de la fig. 11 sera expliquée. L'effacement des cellules mémoire sur la ligne de mots sélectionnée dans le réseau de cellules mémoire est effectué en deux étapes constituées d'une période T1 de détection d'état de cellule T1 et d'une période d'effacement T2. La détection d'état de cellule est
effectuée en de courtes périodes (tl à t3) d'environ 100-
ns. A des fins de convenance d'explication, on supposera que les cellulesmémoire DT112 à DT1Q2 sur la ligne de mots VL12 sont effacées, que la cellule mémoire DT112 sur la ligne de mots VL12 dans la chaine de mémoires VLMSli se trouvait en un état programmé dans transistor MOS à appauvrissement (état "0"), et que les cellules mémoire DT122 à DTLQ2 dans des chaines de mémoires MS12 à MS1, restantes se trouvaient toutes dans des états effacés en
des transistors MOS à enrichissement (états "1").
Au temps tl, des signaux d'adresses en entrée externe sont reçus pour sélectionner des cellules sur la ligne de mots WL12. Au temps t2, la tension d'alimentation Vcc est de ce fait appliquée à la ligne de sélection de chaines SSLI, à toutes les lignes de mots non sélectionnées WLll
et WL13 à WL2n, et à la ligne de sélection de terre GSL1.
Au même moment, la ligne de mots sélectionnée WL12 et les signaux de sélection de colonne Y1 à YI passent au potentiel de terre. Après cela, lorsque le signal de validation d'écriture externe WEx passe d'un niveau haut (5 volts) à un niveau bas (O volt), l'opération de détection d'état de cellule, qui consiste à lire la cellule sélectionnée par un changement du signal de précharge PCH d'un niveau bas à un niveau haut afin de rendre conducteur les transistors MP1 à MPk, est pratiquement lanrcée. Par suite, du fait que la chaine de mémoires MSll devient état conductrice et que les chaînes de mémoires MS12 à MS1i restantes passent à des états bloqués, la ligne de bits BL1 passe à l'état proche du potentiel de terre et les lignes de bits BLI à BL sont chargées jusqu'à la tension de protection d'effacement Vei. Au temps t3, le signal de maintien LCH passe au niveau haut et les transistors 49 sont rendus conducteurs. En outre, le signal PCH passe à un état bas, la ligne de sélection de terre GSL1 passe a la terre et la ligne de mots sélectionnée WL12 passe à la tension d'effacement Ve. Par suite, la ligne de bits BL1 passe a la terre et les lignes de bits BL2 à BLI conservent la tension de protection d'effacement Vei au moyen du circuit de maintien 40. Après achèvement de l'opération de détection de l'état de cellule, l'effacement de la cellule DT112 dans la chaîne de mémoires MSll commence par l'élévation de la ligne de mots sélectionnée WL12 à la tension d'effacement Ve. La période d'effacement de la
26407;7
cellule est d'environ 100 msec. Cependant, du fait que la tension de protection d'effacement Vei est transférée aux drains des cellules mémoire DT122 à DT12, chacune de ces cellules est protégée de l'injection d'électrons vers la grille flottante de celles-ci à l'aide de la réduction du champs électrique entre sa grille flottante et son canal étant ainsi apte à réaliser l'empêchement de surprogrammation apporté par la tension d'effacement
élevée Ve.
Les opérations de programmation et de lecture du dispositif EEPROM de la fig. 11 sont pratiquement identiques à celles du dispositif de la fig. 6 du fait que le signal d'effacement ERA et le signal de maintien
LCH passent au niveau bas pendant ces opérations.
La fig. 13 représente, un graphique dans lequel une opération d'effacement d'une cellule effacée pendant 100 sec dans le réseau de cellules mémoire de la présente invention est effectué, la variation de la tension de seuil Vte de la cellule effacée en conformité avec diverses tensions de précharge appliquées à la ligne de bits correspondante. Ainsi qu'on peut le voir à la fig. 13, il est possible de comprendre que la durée d'effacement peut être suffisamment établie par la tension de protection d'effacement de 4 volts appliquée à
la ligne de bit.
Comme mentionné précédemment, le dispositif de la présente invention présente l'avantage que la tension de programmation peut être abaissée par l'emploi de cellules mémoire de transistor à grille flottante du type à appauvrissement et que la perturbation entre les cellules peut être empêchée grâce à l'établissement de la tension de passage inférieure à la tension de programmation. En outre, lors de l'opération de programmation, la perturbation due à la surprogrammation peut être empêchée par l'application d'une tension prédéterminé aux lignes de mots non sélectionnées en-dessous des lignes de mots sélectionnées. De plus, le sureffacement des cellules effacées peut être empêché en détectant les cellules
effacées pendant un opération d'effacement de page.
Tandis que l'invention a été particulièrement représentée et décrite par référence à un mode de réalisation préféré, il sera compris par les spécialistes de la technique que des modifications dans le détail peuvent être apportées sans sortir de l'esprit ni de la
portée de l'invention.
Claims (18)
- 2. Dispositif de mémoire électriquement effaçable programmable à semiconducteur selon la revendication 1,caractérisé en ce que ledit moyen de commande de program-mation comprend: une grille (94; fournissant un premier et second signaux logiques en réponse à la donnée en entrée et au signal de précharge;un premier transistor (91) dont le chemin de drain-source est connecté entre ladite ligne de données (57) et la tension de programmation Vpgm; un second transistor (92) dont le chemin de drainsource est connecté entre ladite ligne de données (57) et la tension de protection d'effacement Vei; un circuit de commutation haute tension (110) , couplé entre ladite grille (94) et une grille du premier transistor (91) , servant à rendre conducteur ledit premier transistor en réponse audit premier signal logique, et une porte ET (100), couplée entre ladite grille (94) et une grille du second transistor, servant à rendre conducteur ledit second transistor en réponse auditsecond signal logique et au signal de précharge.
- 3. Dispositif de mémoire électriquement effaçable programmable à semiconducteur selon la revendication 1, caractérisé en ce que lesdits chaque transistor à grille flottante dans le réseau de cellules mémoire (10) est un transistor MOS à canal n comportant une tension de seuil initialed'environ -1 volt à -5 volts.
- 4. Dispositif de mémoire électriquement effaçable programmable à semiconducteur selon la revendication 3, caractérisé en ce que: la tension d'effacement est appliquée à ladite ligne de mots sélectionnée lors de l'opération d'effacement; une tension de conduction est appliquée à ladite ligne de sélection de chaines et à ladite ligne de mots non sélectionnée afin rendre conducteur le transistor couplé à ces lignes; la tension de terre est appliquée à la ligne de sélection de terre; la tension de terre est également appliquée à la ligne de mots sélectionnée lors de l'opération de programmation; une tension de passage est appliquée à la ligne de mots non sélectionnée entre ladite ligne de sélection de chaines et la ligne de mots sélectionnée, et a ladite ligne de sélection de chaines afin de rendre conducteur les transistors couplé à ces lignes, ladite tension de passage étant inférieure à la tension d'effacement et supérieure à la tension de programmation; la tension de conduction est appliquée aux lignes de mots non sélectionnées entre ladite ligne de mots sélectionnée et la ligne de sélection de terre; la tension de terre est également appliquée à ladite ligne de sélection de terre; ladite ligne de mots sélectionnée reçoit la tension de terre lors de l'opération d'extraction, et la tension de conduction est également appliquée aux lignes de sélection de chaînes et de terre et à toutesles lignes de mots non sélectionnées.
- 5. Dispositif de mémoire électriquement effaçable programmable A semiconducteur selon la revendication 3, caractérisé en ce que ledit réseau de cellules mémoire est disposé sur une surface de puits de type P formée sur un substrat de type N. 6. Dispositif de mémoire électriquement effaçable programmable à semi-conducteur selon la revendication 5, caractérisé en ce que un générateur de contre polarisation (200) est couplé à ladite surface de puits de type P et dans lequel une tension de polarisation négative est appliquée à ladite surface de puits de type P. 7 Dispositif de mémoire électriquement effaçable programmable à semi- conducteur selon la revendication 6 caractérisé en ce que ledit génerateur de contre polarisation (200) comprend: un circuit à pompe de charge (210) produisant une tension de contre-polarisation lors de l'opdration d'extraction; un circuit de commande de contre polarisation 220servant à commander ladite tension de contre-polarisation de manière constante, et un circuit de décharge de contre polarisation (230) servant à inhiber la production de ladite tension de contre polarisation lors des opérations d'effacement etde programmation.
- 8. Dispositif de mémoire électriquement effaçable programmable à semiconducteur selon la revendication 4, caractérisé en ce que ladite tension d'effacement est d'environ 18 volts, ladite tension de conduction est d'environ 4 volts, ladite tension de passage est d'environ 15 volts et ladite tension de programmation est d'environ 13volts.
- 9. Dispositif de mémoire électriquement effaçable programmable à semiconducteur comprenant: une multitude de lignes de bits (BLI, BLI) disposées en colonnes; une multitude de chaines de mémoires MSll à MSml disposées en colonnes et en rangées, caractérisé en ce qu'il comprend lesdites chaque chaîne de mémoires comportant un transistor de sélection de chaîne, un multitude de transistors à grille flottante et un transistor de sélection de terre dont les chemins de drain-source respectif sont couplés en série; un réseau de cellules mémoire 10 dans lequel un drain de transistor de sélection de chaines et une source de transistor de sélection de terre dans chaque chaînce de mémoires d'une même colonne sont chacun couplé à la ligne de bits et à la terre d'une colonne correspondante, et dans lequel une grille du transistor de sélection de chaine, chaque grille de commande des transistors à grille flottante et une grille du transistor de sélection de terre dans chaque chaîne de mémoires d'une même rangée, sont chacun couplés à une ligne de sélection de cliaines, à des lignes de mots et à une ligne de sélection de terre; tiun circuit de sélection de rangée 60, couplé à la ligne de sélection de chaine, aux lignes de mots et la ligne de sélection de terre provenant d'une chaîne de mémoires de chaque rangée, servant à sélectionner l'une des lignes de mots couplée à la chaine de mémoires d'une rangée unique spécifiée en conformité avec une adresse en entrée, servant à appliquer une tension d'extraction à ladite ligne de mots sélectionnée pendant une opération de détection d'état de cellule afin d'examiner l'existence d'une programmation de chaque grille flottante de sélection couplée à la dite ligne de mots sélectionnée, ladite opération de détection d'état de cellule étant effectuée avant l'opération d'effacement, servant à appliquer une tension de conduction aux lignes de mots non sélectionnées et à la terre et aux lignes de sélection de chaînes de ladite chaine de mémoires spécifiée afin de rendre conducteurs les transistors couplés à ces lignes, et afin d'appliquer pendant l'opération d'effacement une tension d'effacement à ladite ligne de mots sélectionnée et une tension de terre à ladite ligne de sélection de terre; un circuit de précharge (50), couplé à chaque dite ligne de bits servant à précharger chaque ligne de bits avec une tension donnée pendant l'opération de détection d'état de cellule, et un moyen de maintien (40), couplé à chaque dite ligne de bits, servant à amener chaque dite ligne de bits à conserver la tension de terre ou ladite tension donnée, par un état de tension de chaque ligne de bits connectée à chaque dite grille flottante de sélection en réponse à l'existence d'une programmation de chaque dite grille flottante de sélection pendant ladite opération dedétection d'état de cellule.
- 10. Dispositif de mémoire électriquement effaçableprogrammable à semi-conducteur selon la revendication 9.caractérisé en ce que chaque dit transistor à grille flottante dans le réseau de cellules mémoire 10 est un transistor MOS à canal n ayant une tension de seuil initiale d'environ -1volt à -5 volts.
- 11. Dispositif de mémoire électriquement effaçableprogrammable à semi-conducteur selon la revendication 10.caractérisé en ce que ladite tension d'extraction est une tension de terre, ladite tension de conduction est une tension d'alimentation de source et ladite tension d'effacementest d'environ 18 volts.
- 12.Dispositif de mémoire électriquement-effaçable programmable à semiconducteur, comprenant: une multitude de lignes de bits (BLI, BL1) disposées en colonnes; une multitude de chaines de mémoires (MSli à MSml) disposées en colonnes et en rangées caractérisé en ce qu'il comprend chaque dite chaîne de mémoires comportant un transistor de sélection de chaine, une multitude de transistors à grille flottante et un transistor de sélection de terre dont les chemins de drain-source sont couplés en série; un réseau de cellules mémoire 10 dans lequel un drain du transistor de sélection de chaine et une source du transistor de sélection de terre dans chaque chaine de mémoires d'une même colonne, sont chacun couplés à la ligne de bits et à la terre d'une colonne correspondante, et dans lequel une grille du transistor de sélection de chaîne, chaque grille de commande des transistors à grille flottante et une grille du transistor de sélection de terre dans chaque chairne de mémoires <l'une rnéme rangée, sont chacun couples a une ligne de sélection de chaine, aux lignes de mots et à une ligne de sélection de terre; un circuit de sélection de rangée 60, couplé à la ligne de sélection de chaine, a la ligne de mots et à la ligne de sélection de terre provenant des chaines de mémoires de chaque rangée, servant à appliquer une tension de terre à une ligne de mots sélectionnée unique couplée aux chaînes de mémoires dans une rangée particulière en conformité avec une adresse en entrée pendant l'opération de programmation, et servant à appliquer une tension de passage aux lignes de mots non sélectionnées entre ladite ligne de mots sélectionnée et une ligne de sélection de chaîne d'une chaîne de mémoires particulière, et à ladite ligne de sélection de chaîne; un circuit de sélection de colonne 70, couplé entre chaque dite ligne de bits et une ligne de données 57, servant à connecter électriquement à ladite ligne de données une ligne de bits unique sélectionnée en conformité avec ladite adresse en entrée lors de l'opération de programmation; un circuit de prdcharge (50), couplé à chaque dite ligne de bits, servant à précharger chaque ligne de bits avec une tension de protection d'effacement en réponse à un signal de précharge pendant l'opération de programmation, et un moyen de commande de programmation (90), couplé à ladite ligne de données, servant à appliquer à ladite ligne de bits sélectionnée une tension de programmation ou une tension de protection d'effacement en réponse à ladonnée en entrée lors de l'opération de programmation.
- 13.Dispositif de mémoire électriquement effaçable programmable à semiconducteur selon la revendication 12, caractérisé en ce que pendant l'opération de programmation une tension donnée est appliquée aux lignes de mots non sélectionnées entre ladite ligne de mots sélectionnée et la ligne de sélection de terre de chaine de mémoires42 2640797particulière, et dans lequel la tension de terre estappliquée à ladite ligne de sélection de terre.
- 14. Dispositif de mémoire électriquement effaçable programmable à semiconducteur selon la revendication 13, caractérisé en ce que ledit moyen de commande de program- mation comprend: une porte (94) fournissant un premier et un second signaux logiques en réponse à la donnée en entrée et au signal de précharge;un premier transistor 91 dont le chemin de drain-source est connecté entre ladite ligne de données 57 et la tension de programmation Vpgm;un second transistor 92 dont le chemin de drain-source est connecté entre ladite ligne de données 57 et la tension de protection Vei; un circuit de commutation de tension haute (110), couplé entre ladite porte (94) et une grille du premier transistor 91, servant à rendre conducteur ledit premier transistor en réponse audit premier signal logique, et une porte ET (100), couplée entre ladite porte (94) et une grille du second transistor, servant à rendre conducteur ledit second transistor en réponse auditsecond signal logique et au signal de précharge.1 a Dispositif de mémoire électriquement effaçable programmable à semiconducteur selon la revendication 14, caractérisé en ce que chaque dit transistor à grille flottante dans le réseau de cellules mémoire (10) est un transistor MOS à canal n ayant un tension de seuil initiale d'environ 1volt à -5 volts.
- 16. Dispositif de mémoire électriquement effaçable programmable à semiconducteur selon la revendication 15, caractérisé en ce que ladite tension de passage est d'environ 13 volts, ladite tension donnée est une tension d'alimentation de source d'environ 5 volts, ladite tension de programmation est d'environ 18 volts et laditetension de protection d'effacement est d'environ 4 volts.
- 17. Procédé pour l'effacement des transistors à grille flottante couplés à une ligne de mots sélectionnée quelconque d'une multitude de lignes de mots couplées à des chaines de mémoires sélectionnées dans une rangée unique dans un dispositif de mémoire électriquement effaçable programmable & semi-conducteur, comprenant: une multitude de lignes de bits (BLI, BL1) disposées en colonnes; une multitude de chaînes de mémoires (MSll à MSml) disposées en colonnes et en rangées; chaque dite chaîne de mémoires comportant un transistor de sélection de chaine, une multitude de transistors a grille flottante et un transistor de sélection de terre dont les chemins de drain-source respectifs sont couplés en série, et un réseau de cellules mémoire (10) dans lequel un drain du transistor de sélection de chaîne et une source du transistor de sélection de terre dans chaque chaine de mémoires d'une même colonne sont chacun couplés à la ligne de bits et à la terre d'une colonne correspondante, et dans lequel une grille du transistor de sélection de chaine, chaque grille de commande des transistors à grille flottante et une grille du transistor de sélection deterre dans chaque chaine de mémoire d'une même rangée, sont chacun couplés à une ligne de sélection de chaîne, à des lignes de mots et à un ligne de sélection de terre; ledit procédé caractérisé en ce qu'il comprend les opérations.consistant à: mettre à la terre la totalité des lignes de bits; appliquer une tension d'effacement a ladite ligne de mots sélectionnée; appliquer une tension de conductionr aux lignes lde mots non sélectionnées couplées auxdites chairnes de mémoires sélectionnées et à la ligne de sélection de chaine afin de rendre conducteur les transistors connectés A ces lignes, et mettre à la terre la ligne de sélection de terrecouplée auxdites chaînes de mémoires sélectionnées.
- 18. Procédé selon la revendication 17, caractérisé en ce que chaque desdits transistors à grille flottante dans le réseau de cellules mémoire (10) est un transistor MOS à canal n ayant une tension de seuil initiale d'environ -1volt à -5 volts.
- 19.Procédé selon la revendication 18, caractérisé en ce que ladite tension d'effacement est d'environ 18 volt et dans lequel ladite tension de conduction et une tensiond'alimentation de source de 5 volts.
- 20.Procédé applicable à un dispositif de mémoire électriquement effaçable programmable à semi-conducteur, comprenant: une multitude de\ lignes de bits (BLi, BLI) disposées en colonnes; une multitude de chaînes de mémoires MSll à MSml disposées en colonnes et en rangées; chaque dite chaine de mémoires comprenant un transistor de sélection de chaine, une multitude de transistors à grille flottante et un transistor de sélection de terre dans les chemins de drain-source respectifs sont couplés en série, et un réseau de cellules mémoire (10) dans lequel un drain du transistor de sélection de chaîne et une source du transistor de sélection de terre dans chaque cha!ne' de mémoire d'une même colonne sont chacun couplés à la ligne de bits et A la terre d'une colonne correspondante, et dans lequel une grille du transistor de sélection de chaine, chaque grille de commande des transistors a grille flottante et une grille du transistor de sélection de terre dans chaque chaine de mémoires d'une même rangée, sont chacun couplés à une ligne de sélection de chaîne, aux lignes de mots et à la ligne de sélection de terre; Procédé d'effacement des transistors A grille flottante couplés a une ligne de mots sélectionnée S quelconque d'une multitude de lignes de mots couplées à des chaines de mémoires sélectionnées dans une rangée unique, caractérisé en ce qu'il comprend les opérations consistant à lire un état d'opération de programmation ou d'effacement de chaque transistor à grille flottante couplé à ladite ligne de mots sélectionnée; maintenir à une première tension des lignes de bits couplées aux transistors à grille flottante programmés en conformité avec un état de tension de chaque ligne de bits détecté par ladite opération de lecture, et maintenir également, à une tension de protection d'effacement, des lignes de bits couplées aux transistors à grille flottante effacés, et effacer des transistors à grille flottante couplésauxdites lignes de mots sélectionnées.2 1. Procédé selon la revendication 20, caractérisé en ce que chaque-dit transitor. grille flottante dans le réseau de cellules mémoire (10) est un transistor MOS à canal nayant une tension de seuil initiale d'environ -1 volt à -volts. 22. Procédé selon la revendication 21, caractérisé en ce que ladite opération de lecture est constituée du chargement de la totalité des lignes de bits à la tension de protection d'effacement, de l'application d'une tension d'extraction de la tension de terre a ladite ligne de mots sélectionnée et de l'application de la tension de conduction à la chaine et aux lignes de sélection de terre couplées auxdites chaines de mémoires sélectionnées, et aux lignes de mots non sélectionnées, afin de rendre conducteur les transistors couplés à ces lignes, et ladite opération d'effacement est constituée46 2640797de l'application de la tension d'effacement à ladite ligne de mots sélectionnée et de l'application de latension de terre à ladite ligne de sélection de terre.
- 23. Procédé selon la revendication 22, caractérise en ce que ladite tension de protection d'effacement est d'environ 4 volts, ladite tension de conduction est une tension d'alimentation de source d'environ 5 volts et laditetension d'effacement est d'environ 18 volts.2 4. Procédé applicable à un dispositif de mémoire élec-triquement effaçable programmable à semi-conducteur, comprenant: une multitude de lignes de bits (BLi, BL1) disposées en colonnes; une multitude de chaines de mémoires (MSI1 à MSml) disposées en colonnes et en rangées; ladite chaque chaine de mémoire comportant un transistor de sélection de chaine, une multitude de transistors à grille flottante et un transistor de sélection de terre dans les chemins de drain-source respectif sont couplés en série, et un réseau de cellules mémoire (10) dans lequel un drain du transistor de sélection de chaine et une source du transistor de sélection de terre dans chaque chaine de mémoire d'une même colonne sont chacun couplés à la ligne de bits et à la terre d'une colonne correspondante, et dans lequel une grille du transistor de sélection de chaine, chaque grille de commande des transistors à grille flottante et une grille du transistor de sélection de chaine, chaque grille de commande des transistors à grille flottante et une grille du transistor de sélection de terre dans chaque chaine de mémoire d'une même rangée, sont chacun couplés à une ligne de sélection de chaine, à des lignes de mots et à une ligne de sélection de terre; procédé d'effacement des transistors à grille flottante couplés à l'une quelconque ligne de mots47 2640797sélectionnées d'une multitude de lignes de mots couplées à des chaines de mémoires sélectionnées dans une rangée unique, caractérisé en ce qu'il comprend les opérations consitant à: charger ladite ligne de bits avec la tension de protection d'effacement, et programmer ledit transistor à grille flottante de sélection. 25. Procédé selon la revendication 24, caractérisé en ce que ladite opération de programmation constituée de la mise à la terre de la dite ligne de mots sélectionnée, de l'application de la tension de passage aux lignes de mots non sélectionnées entre la ligne de sélection de chaine de ladite chaîne de mémoires sélectionnée et ladite ligne de mots sélectionnée, de l'application de la tension de conduction aux lignes de mots non sélectionnées entre ladite ligne de mots sélectionnée et la ligne de sélection de terre de ladite chaine de mémoires sélectionnée afin de rendre conducteurs les transistors couplés à ces lignes, et de la mise à la terre de laditesélection de terre.2e. Procédé selon la revendication 25, caractérisé en ce que chaque dit transistor à grille flottante dans le réseau de cellules mémoire (10) est un transistor MOS à canal nayant une tension de seuil initiale d'environ -1 volt à -5 volts.
- 27. Procédé selon la revendication 26, caractérisé en ce que ladite tension de protection d'effacement est d'environ 4 volts, ladite tension de passage est d'environ 15 volts et ladite tension de conduction est une tensiond'alimentation de source d'environ 5 volts.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880016714A KR910007434B1 (ko) | 1988-12-15 | 1988-12-15 | 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 및 그 소거 및 프로그램 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2640797A1 true FR2640797A1 (fr) | 1990-06-22 |
| FR2640797B1 FR2640797B1 (fr) | 1994-01-14 |
Family
ID=19280187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8910818A Expired - Lifetime FR2640797B1 (fr) | 1988-12-15 | 1989-08-11 | Dispositif de memoire electriquement effacable programmable a semi-conducteur et procede pour l'effacement et la programmation de celui-ci |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5511022A (fr) |
| JP (1) | JP2978516B2 (fr) |
| KR (1) | KR910007434B1 (fr) |
| DE (1) | DE3929816C2 (fr) |
| FR (1) | FR2640797B1 (fr) |
| GB (1) | GB2226184B (fr) |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5388064A (en) * | 1991-11-26 | 1995-02-07 | Information Storage Devices, Inc. | Programmable non-volatile analog voltage source devices and methods |
| US5592415A (en) | 1992-07-06 | 1997-01-07 | Hitachi, Ltd. | Non-volatile semiconductor memory |
| JP3200497B2 (ja) * | 1993-03-19 | 2001-08-20 | 三菱電機株式会社 | 電気的に情報の書込および消去が可能な半導体記憶装置およびその製造方法 |
| EP0649172B1 (fr) * | 1993-10-15 | 2002-01-02 | Sony Corporation | Dispositif de mémoire rémanente |
| KR0145475B1 (ko) * | 1995-03-31 | 1998-08-17 | 김광호 | 낸드구조를 가지는 불휘발성 반도체 메모리의 프로그램장치 및 방법 |
| KR0169412B1 (ko) * | 1995-10-16 | 1999-02-01 | 김광호 | 불휘발성 반도체 메모리 장치 |
| KR0169420B1 (ko) * | 1995-10-17 | 1999-02-01 | 김광호 | 불 휘발성 반도체 메모리의 데이타 리드 방법 및 그에 따른 회로 |
| KR0169418B1 (ko) * | 1995-10-30 | 1999-02-01 | 김광호 | 페이지 소거시 데이터의 자기 보존회로를 가지는 불휘발성 반도체 메모리 |
| KR0172403B1 (ko) * | 1995-11-15 | 1999-03-30 | 김광호 | 불휘발성 반도체 메모리의 데이타 리드회로 |
| US5636166A (en) | 1995-12-05 | 1997-06-03 | Micron Quantum Devices, Inc. | Apparatus for externally timing high voltage cycles of non-volatile memory system |
| US5774406A (en) * | 1996-10-03 | 1998-06-30 | Programmable Microelectronic Corporation | Switching circuit for controlled transition between high program and erase voltages and a power supply voltage for memory cells |
| JP3183328B2 (ja) * | 1996-10-21 | 2001-07-09 | 日本電気株式会社 | 半導体記憶装置 |
| KR100481841B1 (ko) * | 1997-11-25 | 2005-08-25 | 삼성전자주식회사 | 음의고전압을방전시키기위한회로를구비한플래시메모리장치 |
| EP0923139A3 (fr) * | 1997-12-05 | 2000-03-22 | Sony Corporation | Dispositif semi-conducteur de mémoire rémanente et méthode pour lui appliquer une tension d'écriture |
| KR100251226B1 (ko) * | 1997-12-06 | 2000-05-01 | 윤종용 | 불휘발성 반도체 메모리를 소거하는 회로 및 방법 |
| JP3471251B2 (ja) * | 1999-04-26 | 2003-12-02 | Ｎｅｃエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
| KR100305030B1 (ko) * | 1999-06-24 | 2001-11-14 | 윤종용 | 플래시 메모리 장치 |
| US6137727A (en) * | 2000-01-24 | 2000-10-24 | Advanced Micro Devices, Inc. | Reduction of oxide stress through the use of forward biased body voltage |
| US6363008B1 (en) | 2000-02-17 | 2002-03-26 | Multi Level Memory Technology | Multi-bit-cell non-volatile memory with maximized data capacity |
| US6639842B1 (en) * | 2002-05-15 | 2003-10-28 | Silicon Storage Technology, Inc. | Method and apparatus for programming non-volatile memory cells |
| JP4156986B2 (ja) * | 2003-06-30 | 2008-09-24 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US7133316B2 (en) * | 2004-06-02 | 2006-11-07 | Macronix International Co., Ltd. | Program/erase method for P-channel charge trapping memory device |
| AU2006213686A1 (en) * | 2005-02-09 | 2006-08-17 | Avi Bio Pharma, Inc. | Antisense composition and method for treating muscle atrophy |
| EP1729306A1 (fr) * | 2005-06-01 | 2006-12-06 | STMicroelectronics S.r.l. | Mémoire flash de type NAND avec distribution comprimée des tensions de seuil des cellules de mémoire. |
| WO2007047283A1 (fr) * | 2005-10-14 | 2007-04-26 | Sandisk Corporation | Procede de programmation commandee de memoire non volatile presentant un couplage de canaux bit |
| US7286406B2 (en) * | 2005-10-14 | 2007-10-23 | Sandisk Corporation | Method for controlled programming of non-volatile memory exhibiting bit line coupling |
| US7408810B2 (en) * | 2006-02-22 | 2008-08-05 | Micron Technology, Inc. | Minimizing effects of program disturb in a memory device |
| US7561469B2 (en) * | 2006-03-28 | 2009-07-14 | Micron Technology, Inc. | Programming method to reduce word line to word line breakdown for NAND flash |
| US7554854B2 (en) | 2006-03-31 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for deleting data from NAND type nonvolatile memory |
| JP2007294082A (ja) * | 2006-03-31 | 2007-11-08 | Semiconductor Energy Lab Co Ltd | Ｎａｎｄ型不揮発性メモリのデータ消去方法 |
| US7440321B2 (en) * | 2006-04-12 | 2008-10-21 | Micron Technology, Inc. | Multiple select gate architecture with select gates of different lengths |
| US7345916B2 (en) * | 2006-06-12 | 2008-03-18 | Spansion Llc | Method and apparatus for high voltage operation for a high performance semiconductor memory device |
| US7471565B2 (en) | 2006-08-22 | 2008-12-30 | Micron Technology, Inc. | Reducing effects of program disturb in a memory device |
| US8547756B2 (en) | 2010-10-04 | 2013-10-01 | Zeno Semiconductor, Inc. | Semiconductor memory device having an electrically floating body transistor |
| US8130547B2 (en) | 2007-11-29 | 2012-03-06 | Zeno Semiconductor, Inc. | Method of maintaining the state of semiconductor memory having electrically floating body transistor |
| US7733705B2 (en) * | 2008-03-13 | 2010-06-08 | Micron Technology, Inc. | Reduction of punch-through disturb during programming of a memory device |
| JP2010118580A (ja) * | 2008-11-14 | 2010-05-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US9378831B2 (en) | 2010-02-09 | 2016-06-28 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices, operating methods thereof and memory systems including the same |
| KR101691092B1 (ko) | 2010-08-26 | 2016-12-30 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템 |
| KR101691088B1 (ko) | 2010-02-17 | 2016-12-29 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템 |
| US9324440B2 (en) | 2010-02-09 | 2016-04-26 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices, operating methods thereof and memory systems including the same |
| KR101658479B1 (ko) | 2010-02-09 | 2016-09-21 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템 |
| JP5788183B2 (ja) * | 2010-02-17 | 2015-09-30 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム |
| US8908431B2 (en) | 2010-02-17 | 2014-12-09 | Samsung Electronics Co., Ltd. | Control method of nonvolatile memory device |
| US8923060B2 (en) | 2010-02-17 | 2014-12-30 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and operating methods thereof |
| JP2011170956A (ja) | 2010-02-18 | 2011-09-01 | Samsung Electronics Co Ltd | 不揮発性メモリ装置およびそのプログラム方法と、それを含むメモリシステム |
| US10340276B2 (en) | 2010-03-02 | 2019-07-02 | Zeno Semiconductor, Inc. | Method of maintaining the state of semiconductor memory having electrically floating body transistor |
| US8792282B2 (en) | 2010-03-04 | 2014-07-29 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices, memory systems and computing systems |
| US8553466B2 (en) | 2010-03-04 | 2013-10-08 | Samsung Electronics Co., Ltd. | Non-volatile memory device, erasing method thereof, and memory system including the same |
| KR101762828B1 (ko) | 2011-04-05 | 2017-07-31 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법 |
| US9589644B2 (en) | 2012-10-08 | 2017-03-07 | Micron Technology, Inc. | Reducing programming disturbance in memory devices |
| JP2014170598A (ja) * | 2013-03-01 | 2014-09-18 | Toshiba Corp | 半導体記憶装置 |
| KR102242022B1 (ko) | 2013-09-16 | 2021-04-21 | 삼성전자주식회사 | 불휘발성 메모리 및 그것의 프로그램 방법 |
| WO2018076239A1 (fr) * | 2016-10-27 | 2018-05-03 | Micron Technology, Inc. | Effacement de cellules de mémoire |
| US10095568B2 (en) | 2017-02-08 | 2018-10-09 | Seagate Technology Llc | Background reads to condition programmed semiconductor memory cells |
| US9940232B1 (en) | 2017-02-08 | 2018-04-10 | Seagate Technology Llc | Post-program conditioning of stacked memory cells prior to an initial read operation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62219296A (ja) * | 1986-03-20 | 1987-09-26 | Hitachi Ltd | 半導体集積回路装置 |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7208026A (fr) * | 1972-06-13 | 1973-12-17 | ||
| US3984822A (en) * | 1974-12-30 | 1976-10-05 | Intel Corporation | Double polycrystalline silicon gate memory device |
| US4233526A (en) * | 1977-04-08 | 1980-11-11 | Nippon Electric Co., Ltd. | Semiconductor memory device having multi-gate transistors |
| US4302766A (en) * | 1979-01-05 | 1981-11-24 | Texas Instruments Incorporated | Self-limiting erasable memory cell with triple level polysilicon |
| US4257056A (en) * | 1979-06-27 | 1981-03-17 | National Semiconductor Corporation | Electrically erasable read only memory |
| US4289982A (en) * | 1979-06-28 | 1981-09-15 | Motorola, Inc. | Apparatus for programming a dynamic EPROM |
| JPS5654693A (en) * | 1979-10-05 | 1981-05-14 | Hitachi Ltd | Programable rom |
| US4328565A (en) * | 1980-04-07 | 1982-05-04 | Eliyahou Harari | Non-volatile eprom with increased efficiency |
| IT1209227B (it) * | 1980-06-04 | 1989-07-16 | Sgs Microelettronica Spa | Cella di memoria non volatile a 'gate' flottante elettricamente alterabile. |
| JPS5771587A (en) * | 1980-10-22 | 1982-05-04 | Toshiba Corp | Semiconductor storing device |
| US4513397A (en) * | 1982-12-10 | 1985-04-23 | Rca Corporation | Electrically alterable, nonvolatile floating gate memory device |
| JPS58208994A (ja) * | 1982-05-28 | 1983-12-05 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JPS59135698A (ja) * | 1983-01-21 | 1984-08-03 | Hitachi Ltd | Ｅｅｐｒｏｍ装置 |
| US4612461A (en) * | 1984-02-09 | 1986-09-16 | Motorola, Inc. | High speed input buffer having substrate biasing to increase the transistor threshold voltage for level shifting |
| JPS60182162A (ja) * | 1984-02-28 | 1985-09-17 | Nec Corp | 不揮発性半導体メモリ |
| EP0160720B1 (fr) * | 1984-05-07 | 1988-01-07 | Deutsche ITT Industries GmbH | Cellule de mémoire à semi-conducteur avec une porte de mémorisation électriquemente flottante |
| EP0183235B1 (fr) * | 1984-11-26 | 1993-10-06 | Kabushiki Kaisha Toshiba | Dispositif de mémoire semi-conductrice non-volatile |
| US4723225A (en) * | 1985-10-15 | 1988-02-02 | Texas Instruments Incorporated | Programming current controller |
| JPS62143476A (ja) * | 1985-12-18 | 1987-06-26 | Fujitsu Ltd | 半導体記憶装置 |
| US4783766A (en) * | 1986-05-30 | 1988-11-08 | Seeq Technology, Inc. | Block electrically erasable EEPROM |
| JPS6325978A (ja) * | 1986-07-18 | 1988-02-03 | Hitachi Ltd | 半導体集積回路装置 |
| US5050124A (en) * | 1986-09-30 | 1991-09-17 | Kabushiki Kaisha Toshiba | Semiconductor memory having load transistor circuit |
| US4803659A (en) * | 1987-01-22 | 1989-02-07 | Intel Corporation | EPROM latch circuit |
| JPS63266886A (ja) * | 1987-04-24 | 1988-11-02 | Toshiba Corp | 不揮発性半導体メモリ |
| US5008856A (en) * | 1987-06-29 | 1991-04-16 | Kabushiki Kaisha Toshiba | Electrically programmable nonvolatile semiconductor memory device with NAND cell structure |
| US5270969A (en) * | 1987-06-29 | 1993-12-14 | Kabushiki Kaisha Toshiba | Electrically programmable nonvolatile semiconductor memory device with nand cell structure |
| JP2537236B2 (ja) * | 1987-06-30 | 1996-09-25 | 株式会社東芝 | 不揮発性半導体メモリ |
| JP2685770B2 (ja) * | 1987-12-28 | 1997-12-03 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2635630B2 (ja) * | 1987-11-18 | 1997-07-30 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
| US4852062A (en) * | 1987-09-28 | 1989-07-25 | Motorola, Inc. | EPROM device using asymmetrical transistor characteristics |
| US5050125A (en) * | 1987-11-18 | 1991-09-17 | Kabushiki Kaisha Toshiba | Electrically erasable programmable read-only memory with NAND cellstructure |
| FR2623653B1 (fr) * | 1987-11-24 | 1992-10-23 | Sgs Thomson Microelectronics | Procede de test de cellules de memoire electriquement programmable et circuit integre correspondant |
| US4939690A (en) * | 1987-12-28 | 1990-07-03 | Kabushiki Kaisha Toshiba | Electrically erasable programmable read-only memory with NAND cell structure that suppresses memory cell threshold voltage variation |
| KR910004166B1 (ko) * | 1988-12-27 | 1991-06-22 | 삼성전자주식회사 | 낸드쎌들을 가지는 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 |
-
1988
- 1988-12-15 KR KR1019880016714A patent/KR910007434B1/ko not_active IP Right Cessation
-
1989
- 1989-08-11 FR FR8910818A patent/FR2640797B1/fr not_active Expired - Lifetime
- 1989-09-07 DE DE3929816A patent/DE3929816C2/de not_active Expired - Lifetime
- 1989-10-12 JP JP26410089A patent/JP2978516B2/ja not_active Expired - Lifetime
- 1989-12-15 GB GB8928360A patent/GB2226184B/en not_active Expired - Lifetime
-
1995
- 1995-08-21 US US08/517,197 patent/US5511022A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62219296A (ja) * | 1986-03-20 | 1987-09-26 | Hitachi Ltd | 半導体集積回路装置 |
Non-Patent Citations (3)
| Title |
|---|
| 1988 SYMPOSIUM ON VLSI TECHNOLOGY vol. 1986, 1986, SAN DIEGO, US pages 89 - 90; R.STEWART ET AL.: 'A High Density EPROM Cell and Array' * |
| 1988 SYMPOSIUM ON VLSI TECHNOLOGY vol. 1988, 10 Mai 1988, SAN DIEGO, US pages 33 - 34; R.SHIROTA ET AL.: 'A New NAND Cell for Ultra High Density 5V-Only EEPROMs' * |
| PATENT ABSTRACTS OF JAPAN vol. 12, no. 86 (P-677)18 Mars 1988 & JP-A-62 219 296 ( HITACHI SEISAKUSHO KK ) 26 Septembre 1987 * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3929816C2 (de) | 1994-02-10 |
| GB8928360D0 (en) | 1990-02-21 |
| KR910007434B1 (ko) | 1991-09-26 |
| FR2640797B1 (fr) | 1994-01-14 |
| GB2226184B (en) | 1993-05-05 |
| KR900010786A (ko) | 1990-07-09 |
| GB2226184A (en) | 1990-06-20 |
| US5511022A (en) | 1996-04-23 |
| DE3929816A1 (de) | 1990-06-21 |
| JP2978516B2 (ja) | 1999-11-15 |
| JPH02260455A (ja) | 1990-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2640797A1 (fr) | Dispositif de memoire electriquement effacable programmable a semi-conducteur et procede pour l'effacement et la programmation de celui-ci | |
| EP1342244B1 (fr) | Memoire flash effacable par page | |
| EP0300885B1 (fr) | Circuit intégré à mémoire comportant un dispositif anti-fraude | |
| US6058060A (en) | Multi-bit-per-cell and analog/multi-level non-volatile memories with improved resolution and signal-to noise ratio | |
| US7864612B2 (en) | Reading array cell with matched reference cell | |
| FR2480504A1 (fr) | Transistor programmable et effacable electriquement | |
| EP0567356A1 (fr) | Dispositif et procédé d'effacement par secteurs d'une mémoire flash EPROM | |
| FR2660457A1 (fr) | Circuit de protection contre l'effacement et la programmation d'une memoire remanente. | |
| US6954393B2 (en) | Reading array cell with matched reference cell | |
| FR2800503A1 (fr) | Dispositif de memorisation a semiconducteur remanent permettant de maintenir une marge entre les distributions de tensions de seuil | |
| EP0755559A1 (fr) | Matrice memoire mettant en oeuvre des cellules memoire a etats multiples | |
| EP1727152A1 (fr) | Architecture de mémoire EEPROM | |
| EP1630820B1 (fr) | Procédé de programmation de cellules mémoire incluant une détection des dégradations de transconductance | |
| EP0252794B1 (fr) | Dispositif de détection du fonctionnement du système de lecture d'une cellule-mémoire EPROM ou EEPROM | |
| FR2816750A1 (fr) | Memoire flash comprenant des moyens de controle de la tension de seuil de cellules memoire | |
| EP0516516B1 (fr) | Mémoire avec cellule mémoire EEPROM à effet capacitif et procédé de lecture d'une telle cellule mémoire | |
| FR2604555A1 (fr) | Circuit integre du type circuit logique comportant une memoire non volatile programmable electriquement | |
| FR3006491A1 (fr) | Procede d’ecriture dans une memoire de type eeprom incluant un rafraichissement de cellules memoire | |
| FR2735896A1 (fr) | Memoire eeprom programmable et effacable par effet de fowler-nordheim | |
| FR3044460A1 (fr) | Amplificateur de lecture pour memoire, en particulier une memoire eeprom | |
| EP3896695B1 (fr) | Procédé d'écriture dans une mémoire non-volatile suivant le vieillissement des cellules mémoires et circuit intégré correspondant | |
| EP0269468B1 (fr) | Dispositif de sécurité pour la programmation d'une mémoire non volatile programmable électriquement | |
| FR2856186A1 (fr) | Memoire flash comprenant des moyens de controle et de rafraichissement de cellules memoire dans l'etat efface | |
| FR2776820A1 (fr) | Memoire a grille flottante electriquement effacable organisee en mots | |
| FR2641128A1 (en) | Semiconductor electrically erasable and programmable memory device, and method for erasing and programming it |