ES2622570T3 - Dispositivo para el acondicionamiento de chips semiconductores y procedimiento de ensayo usando el dispositivo - Google Patents

Dispositivo para el acondicionamiento de chips semiconductores y procedimiento de ensayo usando el dispositivo Download PDF

Info

Publication number
ES2622570T3
ES2622570T3 ES10757092.1T ES10757092T ES2622570T3 ES 2622570 T3 ES2622570 T3 ES 2622570T3 ES 10757092 T ES10757092 T ES 10757092T ES 2622570 T3 ES2622570 T3 ES 2622570T3
Authority
ES
Spain
Prior art keywords
chip
base body
container
semiconductor chips
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES10757092.1T
Other languages
English (en)
Inventor
Klemens Reitinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ERS Electronic GmbH
Original Assignee
ERS Electronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ERS Electronic GmbH filed Critical ERS Electronic GmbH
Application granted granted Critical
Publication of ES2622570T3 publication Critical patent/ES2622570T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Dispositivo para el acondicionamiento de chips semiconductores, con: un dispositivo de temperación de chips (TE1, TE2, TE3) para alojar uno o una pluralidad de chips semiconductores (C), que presenta un cuerpo base (G) que puede ser atravesado por un fluido para la temperación y que presenta un número correspondiente de cavidades (GA) que se extienden desde un lado delantero (VS) hasta un lado trasero (RS) del cuerpo base (G); un número correspondiente de zócalos de contacto de chip (S) realizados en las cavidades (GA) en contacto térmico con el cuerpo base (G), que presentan en el lado delantero (VS) una zona de alojamiento de chip (SM) y en el interior un dispositivo de cableado (D1, D2) que está preparado para la conexión de señales eléctricas del y/o al chip semiconductor (C) insertado en la zona de alojamiento de chip (SM); una platina base (30) dispuesta en el lado trasero (RS) del cuerpo base (G) de tal forma que el dispositivo de cableado (D1, D2) de los zócalos de contacto de chip (S) está en conexión eléctrica con un dispositivo de cableado (32) de la platina base (30), una mesa de soporte (20a) sobre la que están fijados el cuerpo base (G) y la platina base (30) dispuesta en este y que es giratoria alrededor de al menos un eje (A), de tal forma que son posibles mediciones de ensayo en diferentes posiciones angulares de los chips semiconductores (C); estando previstos en el lado delantero (VS) del cuerpo base (G), lateralmente a lado de los zócalos de contacto de chip (S), dispositivos de sujeción de chip (H1, H2) correspondientes que pueden ser accionados para mantener un chip semiconductor (C) correspondiente en la zona de alojamiento de chip (SM) correspondiente; presentando los dispositivos de sujeción de chip (H1, H2) brazos de sujeción (A1, A2; A1', A2'; A1", A2") que pueden ser accionados de forma mecánica, neumática o eléctrica y que para el levantamiento y la colocación de los chips semiconductores (C) pueden elevarse verticalmente con respecto al cuerpo base (G) y girarse lateralmente; y estando previsto un dispositivo de manejo (100) para la carga y la descarga simultáneas de los chips semiconductores (C).

Description

DESCRIPCION
Dispositivo para el acondicionamiento de chips semiconductores y procedimiento de ensayo usando el dispositivo
5 [0001] La invencion se refiere a un dispositivo para el acondicionamiento de chips semiconductores y a un
procedimiento de ensayo usando el dispositivo.
[0002] Por el documento WO99/38209 se dio a conocer un dispositivo para el acondicionamiento de chips semiconductores con un dispositivo de temperacion de chips para alojar uno o una pluralidad de chips
10 semiconductores, que presenta un cuerpo base que puede ser atravesado por un fluido para la temperacion y que presenta un numero correspondiente de cavidades que se extienden desde un lado delantero hasta un lado trasero del cuerpo base. Esta previsto un numero correspondiente de zocalos de contacto de chip que estan realizados en la cavidad en contacto termico con el cuerpo base y que presentan en el lado delantero una zona de alojamiento de chip y en el interior un dispositivo de cableado que esta preparado para la conexion de senales electricas del y/o al 15 chip semiconductor insertado en la zona de alojamiento de chip. Ademas, el dispositivo conocido presenta una platina base dispuesta en el lado trasero del cuerpo base de tal forma que el dispositivo de cableado de los zocalos de contacto de chip esta en conexion electrica con un dispositivo de cableado de la platina base, asi como una mesa de soporte sobre la que estan fijados el cuerpo base y la platina base dispuesta en este. La mesa de soporte puede desplazarse para la descarga y la carga de los chips semiconductores.
20
[0003] El documento DE19537358A1 da a conocer dispositivos de sujecion de chip que presentan elementos de enclavamiento que aprovechando la elasticidad del material sintetico del que se compone su cuerpo de soporte se pueden expander para cargar o descargar chips semiconductores.
25 [0004] El documento US2006/0043990A1 da a conocer dispositivos de sujecion de chip en los que un chip
semiconductor se pone en una zona de alojamiento de un zocalo de contacto de chip y, a continuacion, un dispositivo de sujecion se coloca por presion sobre el chip semiconductor desde el lado inferior del zocalo de contacto de chip.
30 [0005] Como es conocido, las mediciones de ensayo en chips semiconductores se realizan tipicamente en un
intervalo de temperatura entre -200 °C y +400 °C. Para la temperacion, un chip semiconductor se coloca sobre un zocalo de puesta en contacto, a traves del que se conecta a un dispositivo de ensayo electronico, y este zocalo de puesta en contacto se enfria y/o se calienta junto al chip semiconductor en una camara climatica conforme a la temperatura teorica y se ensaya. Durante ello, hay que cuidar de que la temperatura del chip semiconductor no baje 35 por debajo del punto de rocio del medio gaseoso circundante, ya que en caso contrario se produce una condensacion de humedad en la superficie del chip o una formacion de hielo que entorpecen o hacen imposible las mediciones de ensayo.
[0006] Por el documento EP1495486B1 se dio a conocer un procedimiento para el acondicionamiento de
40 obleas semiconductoras, que presenta los siguientes pasos: proporcionar un espacio cerrado al menos en parte con un chuck situado en este para alojar una oblea semiconductora y para hacer pasar un fluido seco por el chuck para temperar la oblea, usandose al menos una parte del fluido que sale del Chuck para acondicionar la atmosfera dentro del espacio.
45 [0007] En los dispositivos conocidos para el acondicionamiento de chips semiconductores ha resulta
desventajoso el hecho de que la carga y la descarga de la camara climatica requiere mucho tiempo, se producen problemas de rocio y no es posible ensayar una multiplicidad de chip con un alto rendimiento.
[0008] Por lo tanto, la presente invencion tiene el objetivo de proporcionar un dispositivo mejorado para el 50 acondicionamiento de chips semiconductores y un procedimiento de ensayo usando el dispositivo, que permitan un
acondicionamiento eficiente y un alto rendimiento con una mayor flexibilidad.
[0009] El dispositivo segun la invencion con las caracteristicas de la reivindicacion 1 o el procedimiento de ensayo correspondiente segun la reivindicacion presentan, en comparacion con la propuesta de solucion conocida,
55 la ventaja de que se garantizan un alto rendimiento y una gran seguridad de funcionamiento y especialmente tambien la ausencia de problemas de rocio.
[0010] La idea en que esta basada la invencion consiste en que esta previsto un dispositivo de temperacion de chips para recibir uno o una pluralidad de chips semiconductores, que presenta un cuerpo base que puede ser
atravesado por un fluido para la temperacion y que presenta un numero correspondiente de cavidades que se extienden desde un lado delantero hasta un lado trasero del cuerpo base.
[0011] En la cavidad o las cavidades del cuerpo base esta introducido respectivamente un zocalo de contacto 5 de chip que esta en contacto termico con el cuerpo base y que en lado delantero presenta una zona de alojamiento
de chip y que en el interior presenta un dispositivo de cableado que esta preparado para la conexion de senales electricas del y/o al chip semiconductor insertado en la zona de acondicionamiento de chip. Una platina base esta dispuesta en el lado trasero del cuerpo base, de tal forma que el dispositivo de cableado de los zocalos de contacto de chip esta en conexion electrica con un dispositivo de cableado de la platina base.
10
[0012] Por lo tanto, por una parte queda garantizada una buena union termica de los chips semiconductores y, por otra parte, una alta flexibilidad, ya que el o los zocalos de contacto de chip pueden recambiarse facilmente y adaptarse a cualquier geometria de chip o disposicion de contacto de chip.
15 [0013] En las reivindicaciones subordinadas se encuentran variantes ventajosas y mejoras del objeto
correspondiente de la invencion.
[0014] Ejemplos de realizacion de la invencion estan representados en los dibujos y se describen en detalle en la siguiente descripcion.
20
[0015] Muestran:
la figura 1 una representacion esquematica de una primera forma de realizacion del dispositivo de acondicionamiento segun la invencion;
25 la figura 2A una representacion esquematica en seccion transversal del primer dispositivo de temperacion del dispositivo de acondicionamiento segun la invencion segun la figura 1 a lo largo de la linea X-X' estando insertados chips;
la figura 2B una representacion esquematica en seccion transversal del primer dispositivo de temperacion del dispositivo de acondicionamiento segun la invencion segun la figura 1 a lo largo de la linea X-X' estando retirados los 30 chips;
la figura 3 una vista en planta desde arriba del primer dispositivo de temperacion del dispositivo de acondicionamiento segun la invencion segun la figura 1 estando retirados los chips; y
la figura 4 una vista esquematica del lado frontal de los dispositivos de temperacion, de la platina base y de la mesa de soporte para explicar una segunda forma de realizacion del dispositivo de acondicionamiento segun la invencion; 35 la figura 5 una vista esquematica en seccion transversal del primer dispositivo de temperacion segun otra forma de realizacion del dispositivo de acondicionamiento segun la invencion;
la figura 6 una vista esquematica en seccion transversal del primer dispositivo de temperacion segun otra forma de realizacion del dispositivo de acondicionamiento segun la invencion.
40 [0016] En las figuras, los signos de referencia identicos designan componentes identicos o de funcion
identica.
[0017] La figura 1 muestra una representacion esquematica de una primera forma de realizacion del dispositivo de acondicionamiento segun la invencion.
45
[0018] En la figura 1, el signo de referencia 1 designa un espacio en el recipiente 5, en el que esta previsto un dispositivo de TE1, TE2, TE3 para alojar una pluralidad de chips semiconductores C.
[0019] El dispositivo de TE1, TE2, TE3 se compone en el ejemplo representado de tres modulos identicos 50 TE1, TE2, TE3 que presentan respectivamente un cuerpo base G, por ejemplo de acero inoxidable, que puede ser
atravesado por un fluido para la temperacion, por ejemplo aire secado. Los cuerpos base G presentan respectivamente una pluralidad de cavidades GA que se extienden desde un lado delantero VS hasta un lado trasero RS del cuerpo base G.
55 [0020] Una pluralidad de zocalos de contacto de chip S que por ejemplo se componen tambien de acero
inoxidable estan introducidos respectivamente en las cavidades GA en contacto termico con el cuerpo base G. Los zocalos de contacto de chip S presentan en el lado delantero VS una zona de alojamiento de chip SM y en el interior un dispositivo de cableado D1, D2 aislado que esta preparado para la conexion de senales electricas del y/o al chip semiconductor C insertado en la zona de alojamiento de chip SM (veanse las figuras 2A, B).
[0021] Una platina base 30 esta dispuesta en el lado trasero RS del cuerpo base G, de tal forma que el dispositivo de cableado D1, D2 de los zocalos de contacto de chip S esta en conexion electrica con un dispositivo de cableado 32 de la platina base 30 (veanse las figuras 2A, B). Desde el dispositivo de cableado 32 de la platina base
5 30 hacia fuera del recipiente 5 esta guiado un cable de cinta plana 35 que esta en conexion con un dispositivo de ensayo 500 que genera las senales de ensayo y evalua la senal de respuesta del chip semiconductor C.
[0022] El cuerpo base G y la platina base 30 dispuesta en este estan fijados sobre una mesa de soporte 20 opcionalmente movil que puede ajustarse por ejemplo en los sentidos X, Y y Z.
10
[0023] El recipiente 5, cuyo volumen se situa habitualmente entre 1 y 10 litros esta sustancialmente cerrado y presenta por encima de las zonas de alojamiento de chips SM una tapa 1a, por ejemplo una tapa deslizante que se puede abrir automaticamente para cargar y descargar los chips semiconductores C.
15 [0024] Un dispositivo de manejo 100, por ejemplo un robot con pinzas aspirantes D esta previsto para la
carga y descarga simultaneas de los chips semiconductores C. Dicho de otra manera, todos los chips semiconductores pueden cargarse o descargarse en un solo paso de trabajo del robot 100.
[0025] El recipiente 5 presenta pasos para lineas electricas y conductos de suministro de medio asi como,
20 dado el caso, pasos para sondas que han de disponerse de forma externa y con las que han de realizarse las mediciones de ensayo. Sin embargo, en funcion del caso de aplicacion, el espacio 1 no tiene que quedar cerrado hermeticamente por el recipiente 5, pero tiene que quedar cerrado al menos de tal forma que mediante el establecimiento de una sobrepresion interna se pueda evitar la entrada no deseada de aire ambiente humedo.
25 [0026] Ademas, en cada cuerpo base G esta integrado un dispositivo calentador 90 que a traves de una linea
e1 puede ser alimentada desde fuera con corriente electrica para el calentamiento y que presenta una sonda de temperatura no representada.
[0027] El signo de referencia 100 designa un sensor de punto de rocio, por medio del que se puede detectar
30 el punto de rocio dentro del recipiente 5 y que a traves de una linea e2 puede suministrar una senal correspondiente hacia fuera del recipiente 5. El sensor de punto de rocio 100 sirve especialmente para la seguridad durante la apertura del aparato, para que pueda realizarse por ejemplo un contra-calentamiento para evitar la formacion de rocio.
35 [0028] Ademas, dentro del recipiente estan previstos elementos de salida 40 (solamente estan representados
solo, sin perdida de generalidad), a traves de los que desde fuera se puede introducir a traves de un conducto r4 aire secado o un fluido similar, como por ejemplo nitrogeno, en el recipiente para expulsar aire ambiente del recipiente 5.
[0029] Una unidad separada que esta unida al recipiente 5 a traves de conductos electricos e1, e2 y el 40 conducto de suministro de medio r2, r3, r4, es el rack de control de temperatura 2 que esta estructurado de la
siguiente manera.
[0030] Por el signo de referencia 80" esta designado un controlador de temperatura que calentando los dispositivos calentadores 90 puede regular la temperatura del cuerpo base G de los modulos del dispositivo de
45 temperacion de chip TE1, TE2, TE3, siendo atravesados los cuerpos base G simultaneamente o alternativamente por el fluido en forma de aire secado para la refrigeracion, como se describe en detalle mas adelante.
[0031] El controlador de temperatura 80" no solo sirve para el calentamiento del dispositivo calentador 90, sino que tambien esta acoplado a traves del conducto e2 al sensor de punto de rocio 100 y, por tanto, puede iniciar
50 un contra-calentamiento automatico en caso de un peligro de rocio / congelacion. Controla tambien el dispositivo de temperacion 70 a traves del conducto de control ST y por tanto realiza la funcion de un control central de temperatura.
[0032] El signo de referencia 70 designa un dispositivo de temperacion al que a traves de los conductos r0 e 55 i1 se suministra aire seco, por ejemplo desde una bombona de gas o desde un secador de aire, y que presenta un
intercambiador de calor 95 que esta unido a grupos de refrigeracion 71, 72 por los que se puede poner a una temperatura predeterminada.
[0033] El aire seco suministrado a traves de los conductos r0, i1 se hace pasar por el intercambiador de calor
95 y, a continuacion, se conduce a traves del conducto de alimentacion r2 al recipiente 5 hasta el punto nodal K1 para ser conducido desde este paralelamente a las entradas de fluido FI de los cuerpos base por los que pasan a traves de serpentines refrigerantes o tubos refrigerantes correspondientes, no representados.
5 [0034] Paralelamente a traves de salidas de fluido FO de los cuerpos base G, a traves del punto nodal K2 y a
continuacion a traves del conducto r3, el aire seco que ha enfriado el cuerpo base G sale de estos y se hace salir del recipiente 5.
[0035] En el dispositivo de temperacion 70 esta integrado adicionalmente un dispositivo calentador 105 que 10 no esta en contacto directo con el intercambiador de calor 95. El conducto r3 esta guiado hacia el dispositivo
calentador 105, de manera que el aire seco que abandona la mesa de soporte 10 a traves del conducto r3 es reconducido al dispositivo calentador 105 en el rack de control de temperatura 2.
[0036] Una parte del aire seco reconducido a traves del conducto r3 se ramifica antes del dispositivo 15 calentador 105 a traves de un conducto i3 y se hace pasar por el intercambiador de calor 95, donde contribuye al
enfriamiento al igual que el aire recien suministrado a traves de los conductos r0, i1. El aire seco sale del intercambiador de calor 95 a traves del conducto i4 y ahora, directamente detras del dispositivo calentador 105, se reune con el aire que ha fluido por el dispositivo calentador 105. Desde el punto nodal correspondiente, este aire seco se introduce, a traves del conducto r4 y los elementos de salida 40, en el recipiente 5 para acondicionar la 20 atmosfera de este.
[0037] El signo de referencia 4 designa un sensor de temperatura para detectar la temperatura en el espacio 1, que suministra una senal de temperatura TS correspondiente al dispositivo de temperacion 70 que se usa para la regulacion de la temperatura por medio del dispositivo calentador 105.
25
[0038] Ademas, esta forma de realizacion preve una valvula mezcladora 46 controlable y un conducto de derivacion r10, a traves del que puede evitarse el intercambiador de calor 95.
[0039] Mediante esta disposicion, el aire secado puede realizar una doble funcion, a saber, primero la 30 refrigeracion de los cuerpos base G y despues el acondicionamiento de la atmosfera del espacio 1, antes de que a
traves de aberturas del recipiente 5 se vuelve a conducir a la atmosfera ambiente, y por tanto se puede usar de forma mas efectiva. Resulta especialmente ventajoso que un "frio residual" del aire secado que retorna desde los cuerpos base G se puede utilizar para el enfriamiento del intercambiador de calor 95 y al mismo tiempo se puede reconducir de forma calentada al recipiente 5.
35
[0040] La figura 2A es una representacion esquematica en seccion transversal del primer dispositivo de temperacion del dispositivo de acondicionamiento segun la invencion segun la figura 1 a lo largo de la linea X-X' estando insertados chips, y la figura 2B es una representacion esquematica en seccion transversal del primer dispositivo de temperacion del dispositivo de acondicionamiento segun la invencion segun la figura 1 a lo largo de la
40 linea X-X' estando retirados los chips.
[0041] Como esta representado en la figura 2A, el cuerpo base G presenta una seccion transversal rectangular, estando previstas aproximadamente en el centro las escotaduras GA que se extienden desde su lado delantero VS hasta su lado trasero RS. En el lado frontal se pueden ver la abertura de entrada de fluido FI y la
45 abertura de salida de fluido FO que se extienden hacia o desde el laberinto interior de conductos refrigerantes. 90a designa una entrada para el dispositivo calentador 90, 90b, y 90, 90b designan una salida correspondiente, estando previsto el dispositivo calentador 90 habitualmente en forma de una resistencia embebida. Los zocalos de contacto de chip S presentan una seccion transversal aproximadamente cuadrada y estan insertados desde arriba en las escotaduras GA, proporcionando un collar KR un buen ajuste fino. Mediante una union geometrica de los zocalos de 50 contacto de chip S con el cuerpo base G queda garantizada una union termica optima. Esta union termica aumenta especialmente porque tanto el cuerpo base G como el zocalo de contacto de chip S estan hechos del mismo material, en este caso acero inoxidable. Adicionalmente, puede estar prevista una union atornillada (no representada aqui) de los zocalos de contacto de chip S al cuerpo base G que se encuentra por ejemplo en la zona del collar KR. La zona de alojamiento de chip SM se encuentra en el centro de los zocalos de contacto de chip S y esta 55 descendida con respecto al lado delantero VS del cuerpo base G. En el lado a contactar del chip semiconductor C, que esta orientado hacia el zocalo de contacto de chip S, se encuentran superficies de contacto (no representadas) que estan en union con el dispositivo de cableado D1, D2 previsto en el interior del zocalo de contacto de chip S.
[0042] El dispositivo de cableado D1, D2 finaliza en el lado superior del zocalo de contacto de chip S,
preferentemente con pequenas clavijas salientes que entran directamente en contacto con las superficies de contacto del chip semiconductor C y por tanto garantizan una buena conexion electrica en forma de agujas de sonda.
5 [0043] En el lado delantero VS del cuerpo base G estan previstos, ademas de los zocalos de contacto de chip
S, dispositivos de sujecion de chip H1, H2 correspondientes (no representados en la figura para mayor claridad), que pueden ser accionados de forma neumatica, para sujetar un chip semiconductor C correspondiente en la zona de alojamiento de chip SM correspondiente, presionandolo hacia abajo. Para ello, las zonas de sujecion de chip H1, H2 presentan brazos de sujecion A1, A2 que pueden ser accionados de forma neumatica y que en la figura 2A estan 10 representados en el estado con el chip semiconductor C insertado y en la figura 2B estan representados en el estado con el chip semiconductor C retirado. Especialmente, segun la figura 2B, estando retirado el chip semiconductor C que segun la figura 2B se encuentra en la pinza aspirante D del dispositivo de manejo 100, los brazos de sujecion A1, A2 no solo pueden elevarse verticalmente, sino tambien pueden girarse lateralmente para permitir un levantamiento o una colocacion del chip semiconductor C sin perturbaciones.
15
[0044] Igualmente se puede ver bien en las figuras 2A, 2B la union del dispositivo de cableado D1, D2 a un
dispositivo de cableado 32 que esta previsto en o sobre la platina base 32 y que segun la figura 1 esta unido al cable de cinta plana 35.
20 [0045] La figura 3 es una vista en planta desde arriba del primer dispositivo de temperacion del dispositivo de
acondicionamiento segun la invencion segun la figura 1, estando retirados los chips.
[0046] Como se puede ver en la figura 3, el cuerpo base G presenta tambien en la vista en planta desde arriba una forma rectangular. Igualmente se pueden apreciar en la figura 3 los extremos superiores en forma de
25 sonda de aguja del dispositivo de cableado D1, D2.
[0047] La figura 4 es una vista lateral delantera esquematica de los dispositivo de temperacion, de la platina base y de la mesa de soporte para explicar una segunda forma de realizacion del dispositivo de acondicionamiento segun la invencion.
30
[0048] En la segunda forma de realizacion representada en la figura 4, la mesa de soporte 20a, sobre la que esta prevista la platina base 30 con los dispositivos de TE1, TE2, TE3, es giratoria alrededor de un eje A, de manera que son posibles mediciones de ensayo en diferentes posiciones angulares del chip semiconductor C. Una medicion de este tipo, en funcion del angulo, de chips semiconductores C es necesaria especialmente en sensores de
35 aceleracion en la tecnologia MEMS, para poder calibrar las senales de chip.
[0049] La figura 5 muestra una representacion esquematica en seccion transversal del primer dispositivo de temperacion segun otra forma de realizacion del dispositivo de acondicionamiento segun la invencion.
40 [0050] La figura 5 es una representacion analoga a la figura 2A, designando el signo de referencia H1' un
dispositivo de sujecion de chip modificado. El dispositivo de sujecion de chip H1' presenta un brazo de sujecion A1', en cuyo extremo esta prevista una placa de recubrimiento DP de acero inoxidable. La placa de recubrimiento DP puede aplicarse en el chip semiconductor C insertado en la zona de alojamiento de chip SM, de tal forma que esta por una parte en contacto termico con el chip semiconductor C y por otra parte en contacto termico con el zocalo de 45 contacto S, estando designadas por el signo de referencia KO las zonas de contacto entre la placa de recubrimiento DP y el zocalo de contacto de chip S.
[0051] Esta forma de realizacion ofrece la ventaja de que queda garantizada una union termica aun mejor del chip. Preferentemente, la placa de recubrimiento DP cubre la superficie completa del chip.
50
[0052] Para retirar el chip semiconductor C, la placa de recubrimiento DP se levanta del brazo de sujecion A1' y se aparta girando lateralmente.
[0053] La figura 6 muestra una representacion esquematica en seccion transversal del primer dispositivo de 55 temperacion segun otra forma de realizacion del dispositivo de acondicionamiento segun la invencion.
[0054] La figura 6 es una representacion analoga a la figura 2A, estando prevista en esta forma de realizacion igualmente una placa de recubrimiento DP' de acero inoxidable que esta en contacto termico con el chip semiconductor C y con el zocalo de contacto de chip S y con el cuerpo base G, estando designada por el signo de
referencia KO' la zona de contacto hacia el dispositivo de TE1. La placa de recubrimiento DP' esta unida a traves del brazo de sujecion A1" a un dispositivo de articulacion G que puede ser controlado de forma neumatica, electrica o mecanica a traves de una senal de control SK.
5 [0055] Durante el funcionamiento de las formas de realizacion descritas del dispositivo de acondicionamiento
segun la invencion segun las figuras 1 a 6 se realiza una introduccion automatica de una pluralidad de chips semiconductores C en las zona de alojamiento de chip SM del dispositivo de temperacion de chip TE1, TE2, TE3 por medio del dispositivo de manejo 100, estando abierta la tapa 1a del recipiente 5.
10 [0056] A continuacion, se cierra la tapa 1a del recipiente 5 y se realiza una temperacion del dispositivo de
temperacion de chip TE1, TE2, TE3 a una temperatura de medicion predefinida, por ejemplo -40 °C. Una vez alcanzada la temperatura de medicion, por el dispositivo de ensayo 500 se conducen senales electricas del y/o al chip semiconductor C insertado en la zona de alojamiento de chip SM, segun un procedimiento de ensayo deseado.
15 [0057] Una vez finalizadas las mediciones se abre la tapa 1a, quedando garantizado que en el recipiente 5
existe una sobrepresion por el aire secado que sale de los elementos de salida, de manera que los dispositivos de TE1, TE2, TE3 pueden dejarse a una temperatura baja sin helarse.
[0058] Despues de una evacuacion automatica de la pluralidad de chips semiconductores C de las zonas de
20 alojamiento de chips SM de los zocalos de contacto de chip S puede tener lugar una nueva carga etc.
[0059] Aunque en lo que antecede la presente invencion ha sido descrita con la ayuda de ejemplos de realizacion preferibles, no esta limitada a estos, sino que se puede modificar de multiples maneras. Aunque en las formas de realizacion descritas anteriormente esta previsto un dispositivo de sujecion para los chips
25 semiconductores para mantenerlos en las zonas de alojamiento de chips especialmente durante mediciones con diferentes posiciones angulares, esto no es imprescindible, especialmente si esta prevista solo una medicion en el estado horizontal. Ademas, el dispositivo de sujecion no solo puede preverse en forma de un dispositivo de sujecion neumatico, sino tambien implementarse de forma electrica o electromecanica.
30 [0060] La geometria representada de los cuerpos base y de los zocalos de contacto de chip igualmente tiene
solo caracter de ejemplo y se puede variar de multiples maneras. Tambien el numero de modulos del dispositivo de temperacion puede elegirse de forma especifica segun cada aplicacion.

Claims (8)

  1. REIVINDICACIONES
    1. Dispositivo para el acondicionamiento de chips semiconductores, con:
    5 un dispositivo de temperacion de chips (TE1, TE2, TE3) para alojar uno o una pluralidad de chips semiconductores (C), que presenta un cuerpo base (G) que puede ser atravesado por un fluido para la temperacion y que presenta un numero correspondiente de cavidades (GA) que se extienden desde un lado delantero (VS) hasta un lado trasero (RS) del cuerpo base (G);
    un numero correspondiente de zocalos de contacto de chip (S) realizados en las cavidades (GA) en contacto termico 10 con el cuerpo base (G), que presentan en el lado delantero (VS) una zona de alojamiento de chip (SM) y en el interior un dispositivo de cableado (D1, D2) que esta preparado para la conexion de senales electricas del y/o al chip semiconductor (C) insertado en la zona de alojamiento de chip (SM);
    una platina base (30) dispuesta en el lado trasero (RS) del cuerpo base (G) de tal forma que el dispositivo de cableado (D1, D2) de los zocalos de contacto de chip (S) esta en conexion electrica con un dispositivo de cableado 15 (32) de la platina base (30),
    una mesa de soporte (20a) sobre la que estan fijados el cuerpo base (G) y la platina base (30) dispuesta en este y que es giratoria alrededor de al menos un eje (A), de tal forma que son posibles mediciones de ensayo en diferentes posiciones angulares de los chips semiconductores (C);
    estando previstos en el lado delantero (VS) del cuerpo base (G), lateralmente a lado de los zocalos de contacto de 20 chip (S), dispositivos de sujecion de chip (H1, H2) correspondientes que pueden ser accionados para mantener un chip semiconductor (C) correspondiente en la zona de alojamiento de chip (SM) correspondiente; presentando los dispositivos de sujecion de chip (H1, H2) brazos de sujecion (A1, A2; A1A2'; A1", A2") que pueden ser accionados de forma mecanica, neumatica o electrica y que para el levantamiento y la colocacion de los chips semiconductores (C) pueden elevarse verticalmente con respecto al cuerpo base (G) y girarse lateralmente; y 25 estando previsto un dispositivo de manejo (100) para la carga y la descarga simultaneas de los chips semiconductores (C).
  2. 2. Dispositivo de acuerdo con la reivindicacion 1, en el que el dispositivo de temperacion de chip (TE1, TE2, TE3) esta previsto en un recipiente (1) sustancialmente cerrado que por encima de las zona de alojamiento de
    30 chip (SM) presenta una tapa (1 a) que se puede abrir para la carga y la descarga de los chips semiconductores (C).
  3. 3. Dispositivo de acuerdo con la reivindicacion 2, en el que esta previsto un dispositivo de conductos (r2, r3, r4, i3, i4) para conducir el fluido desde fuera del recipiente (1) al interior del recipiente (1) y por el dispositivo de temperacion de chip (TE1, TE2, TE3) y para conducir al menos un parte del fluido que abandona el dispositivo de
    35 temperacion de chip (TE1, TE2, TE3) al interior del recipiente (1) para acondicionar la atmosfera en el recipiente (1).
  4. 4. Dispositivo de acuerdo con la reivindicacion 3, en el que el dispositivo de conductos (r2, r3, r4, i3, i4) presenta:
    40 un primer conducto (r2), a traves del que el fluido puede ser conducido desde fuera del recipiente (1) al interior del recipiente (1) y al interior del dispositivo de temperacion de chip (TE1, TE2, TE3);
    un segundo conducto (r3), a traves del que el fluido puede ser conducido desde el dispositivo de temperacion de chip (TE1, TE2, TE3) hacia fuera del espacio (1); y
    45 un tercer conducto (r4), a traves del que el fluido que sale del recipiente (1) puede ser reconducido al interior del recipiente (1) desde fuera del recipiente (1);
    estando previsto entre el segundo y el tercer conducto (r3, r4) un dispositivo de temperacion (70) fuera del recipiente (1).
    50 5. Dispositivo de acuerdo con la reivindicacion 4, caracterizado porque al final del tercer conducto (r4)
    estan previstos elementos de salida (40).
  5. 6. Dispositivo de acuerdo con una de las reivindicaciones anteriores, en el que en un extremo de los brazos de sujecion (A1', A2'; A1", A2") esta prevista una placa de recubrimiento (DP; DP') correspondiente que se
    55 puede aplicar sobre el chip semiconductor (C) correspondiente, insertado en el la zona de alojamiento de chip (SM), de tal forma que queda en contacto termico con el chip semiconductor (C) y el zocalo de contacto de chip (S).
  6. 7. Dispositivo de acuerdo con reivindicacion 6, en el que la placa de recubrimiento (DP') se puede aplicar a traves de un dispositivo de articulacion (G, A1") controlable.
  7. 8. Procedimiento para el acondicionamiento de chips semiconductores por medio de un dispositivo de
    acuerdo con la reivindicacion 1, con los pasos:
    5 la introduccion simultanea automatica de un numero correspondiente de chips semiconductores (C) en las zonas de alojamiento de chips (SM) el dispositivo de temperacion de chip (TE1, TE2, TE3) por medio del dispositivo de manejo (100);
    el accionamiento de los dispositivos de sujecion de chip (H1, H2) correspondientes para mantener los respectivos chips semiconductores (C) en la zona de alojamiento de chip (SM) correspondiente, durante lo que los brazos de 10 sujecion (A1, A2; A1A2'; A1", A2") son levantados verticalmente con respecto al cuerpo base (G) y girados lateralmente;
    la temperacion de los dispositivos de temperacion de chip (TE1, TE2, TE3) a una temperatura predefinida; la conduccion de senales electricas del y/o al respectivo chip semiconductor (C) insertado en la zona de alojamiento de chip (SM), segun un procedimiento de ensayo deseado en al menos dos posiciones de giro distintas de la mesa 15 de soporte (20; 20a);
    el levantamiento vertical y el giro lateral de los brazos de sujecion (A1, A2; A1', A2'; A1", A2"); y
    la evacuacion simultanea automatica de los chips semiconductores (C) de las zonas de alojamiento de chip (SM) del
    dispositivo de temperacion de chip (TE1, TE2, TE3) por medio del dispositivo de manejo (100).
    20 9. Procedimiento de acuerdo con la figura 8, en el que el dispositivo de temperacion de chip (TE1, TE2,
    TE3) esta previsto dentro de un recipiente (1) sustancialmente cerrado que por encima de las zona de alojamiento de chip (SM) presenta una tapa (1a) que puede abrirse para la carga y la descarga de los chips semiconductores (C), con los pasos:
    25 la generacion de una sobrepresion del fluido en el recipiente (1) estando abierta la tapa.
  8. 10. Procedimiento de acuerdo con la reivindicacion 9, en el que la sobrepresion se genera de tal forma
    que al menos una parte del fluido que sale del dispositivo de temperacion de chip (TE1, TE2, TE3) es conducida al recipiente (1) para acondicionar la atmosfera en el recipiente (1).
    30
ES10757092.1T 2009-10-02 2010-09-22 Dispositivo para el acondicionamiento de chips semiconductores y procedimiento de ensayo usando el dispositivo Active ES2622570T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009045291 2009-10-02
DE102009045291A DE102009045291A1 (de) 2009-10-02 2009-10-02 Vorrichtung zur Konditionierung von Halbleiterchips und Testverfahren unter Verwendung der Vorrichtung
PCT/EP2010/063975 WO2011039087A1 (de) 2009-10-02 2010-09-22 Vorrichtung zur konditionierung von halbleiterchips und testverfahren unter verwendung der vorrichtung

Publications (1)

Publication Number Publication Date
ES2622570T3 true ES2622570T3 (es) 2017-07-06

Family

ID=43304084

Family Applications (1)

Application Number Title Priority Date Filing Date
ES10757092.1T Active ES2622570T3 (es) 2009-10-02 2010-09-22 Dispositivo para el acondicionamiento de chips semiconductores y procedimiento de ensayo usando el dispositivo

Country Status (9)

Country Link
US (1) US9599662B2 (es)
EP (1) EP2483700B1 (es)
JP (1) JP5829610B2 (es)
KR (1) KR101791886B1 (es)
CN (1) CN102667511B (es)
DE (1) DE102009045291A1 (es)
ES (1) ES2622570T3 (es)
PT (1) PT2483700T (es)
WO (1) WO2011039087A1 (es)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5938932B2 (ja) * 2012-02-14 2016-06-22 セイコーエプソン株式会社 ハンドラー、及び部品検査装置
JP5942459B2 (ja) * 2012-02-14 2016-06-29 セイコーエプソン株式会社 ハンドラー、及び部品検査装置
US9341652B2 (en) 2012-12-21 2016-05-17 Telefonaktiebolaget Lm Ericsson (Publ) Electronic load module and a method and a system therefor
US10781518B2 (en) * 2014-12-11 2020-09-22 Applied Materials, Inc. Gas cooled electrostatic chuck (ESC) having a gas channel formed therein and coupled to a gas box on both ends of the gas channel
KR102138879B1 (ko) * 2015-11-13 2020-07-29 주식회사 아이에스시 테스트 모듈 및 이를 포함하는 반도체 소자 테스트 장치
JP6256523B2 (ja) * 2016-05-16 2018-01-10 セイコーエプソン株式会社 ハンドラー、及び部品検査装置
JP6256526B2 (ja) * 2016-05-25 2018-01-10 セイコーエプソン株式会社 ハンドラー、及び部品検査装置
DE102018105353B3 (de) * 2018-03-08 2019-01-03 Helmuth Heigl Kontaktiereinheit für einen Testhandler zum Durchführen von Funktionstests an Halbleiterelementen
TWI687695B (zh) * 2019-06-21 2020-03-11 利亙通國際有限公司 自動測試系統之功能擴充升級的方法
CN112834899A (zh) * 2020-12-30 2021-05-25 广州奥松电子有限公司 一种芯片检测装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03195038A (ja) 1989-12-25 1991-08-26 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路の評価装置
JPH03195039A (ja) 1989-12-25 1991-08-26 Fujitsu Ltd 低温試験装置
JP2544015Y2 (ja) 1990-10-15 1997-08-13 株式会社アドバンテスト Ic試験装置
JPH04330753A (ja) * 1991-01-16 1992-11-18 Tokyo Electron Ltd 半導体検査装置及び半導体検査方法
JP3024351B2 (ja) 1992-03-10 2000-03-21 安藤電気株式会社 蓋つきicソケットの蓋開閉機構
JPH0653299A (ja) * 1992-07-31 1994-02-25 Tokyo Electron Yamanashi Kk バーンイン装置
JP2929948B2 (ja) * 1994-09-20 1999-08-03 三菱電機株式会社 プローブ式テストハンドラー及びそれを用いたicのテスト方法
DE19537358B4 (de) 1994-10-11 2007-03-01 Advantest Corp. IC-Träger
US5907246A (en) * 1995-11-29 1999-05-25 Lucent Technologies, Inc. Testing of semiconductor chips
US5847293A (en) * 1995-12-04 1998-12-08 Aetrium Incorporated Test handler for DUT's
US5885353A (en) * 1996-06-21 1999-03-23 Micron Technology, Inc. Thermal conditioning apparatus
US5911897A (en) * 1997-01-13 1999-06-15 Micro Control Company Temperature control for high power burn-in for integrated circuits
KR100299783B1 (ko) * 1997-05-12 2001-09-06 오우라 히로시 반도체디바이스시험장치
US6744269B1 (en) 1997-10-07 2004-06-01 Reliability Incorporated Burn-in board with adaptable heat sink device
US6049217A (en) * 1997-12-30 2000-04-11 Intel Corporation Thermally enhanced test contactor
US6091062A (en) 1998-01-27 2000-07-18 Kinetrix, Inc. Method and apparatus for temperature control of a semiconductor electrical-test contractor assembly
TW440699B (en) * 1998-06-09 2001-06-16 Advantest Corp Test apparatus for electronic parts
DE19983376T1 (de) * 1998-07-14 2001-06-28 Schlumberger Technologies Inc Vorrichtung, Verfahren und System einer auf Flüssigkeit beruhenden Temperaturwechselbeanspruchungsregelung elektronischer Bauelemente mit weitem Bereich und schnellem Ansprechen
JP2000074990A (ja) * 1998-09-01 2000-03-14 Hioki Ee Corp 半導体チップ用パッケージの良否検査方法及びその装置
SG98373A1 (en) * 1998-11-25 2003-09-19 Advantest Corp Device testing apparatus
DE19957792A1 (de) * 1998-12-02 2000-06-08 Schlumberger Technologies Inc Transport und aktive Temperatursteuerung von zu prüfenden integrierten Schaltungen
US7225819B2 (en) * 2000-12-08 2007-06-05 David P Jackson Apparatus process and method for mounting and treating a substrate
US6889841B2 (en) * 2001-07-03 2005-05-10 Johnstech International Corporation Interface apparatus for reception and delivery of an integrated circuit package from one location to another
US7071714B2 (en) * 2001-11-02 2006-07-04 Formfactor, Inc. Method and system for compensating for thermally induced motion of probe cards
DE10216786C5 (de) 2002-04-15 2009-10-15 Ers Electronic Gmbh Verfahren und Vorrichtung zur Konditionierung von Halbleiterwafern und/oder Hybriden
AU2002349395A1 (en) * 2002-12-04 2004-06-23 Advantest Corporation Pressing member and electronic component handling device
JP4236612B2 (ja) 2004-05-13 2009-03-11 アキム株式会社 電子部品の調整検査方法および装置
JP4312685B2 (ja) 2004-08-31 2009-08-12 山一電機株式会社 半導体装置の着脱方法、それが用いられる半導体装置の着脱装置、および半導体装置用ソケット
SG126909A1 (en) 2005-05-02 2006-11-29 Daytona Control Co Ltd Temperature control apparatus
JP2006337359A (ja) * 2005-05-02 2006-12-14 Daytona Control Co Ltd 温度制御装置
JP4049172B2 (ja) * 2005-07-13 2008-02-20 住友電気工業株式会社 ウェハプローバ用ウェハ保持体およびそれを搭載したウェハプローバ
DE102006036291B4 (de) 2006-08-03 2012-05-24 Multitest Elektronische Systeme Gmbh Kontaktiervorrichtung zum Testen von elektronischen Bauelementen unter bestimmten Temperaturbedingungen
DE102007047596B4 (de) 2007-10-05 2013-02-07 Multitest Elektronische Systeme Gmbh Handhabungsvorrichtung für elektronische Bauelemente, insbesondere ICs, mit einer Mehrzahl von auf einer Umlaufbahn geführten Umlaufwagen
JP5074878B2 (ja) * 2007-10-15 2012-11-14 東京エレクトロン株式会社 検査装置
US8274300B2 (en) * 2008-01-18 2012-09-25 Kes Systems & Service (1993) Pte Ltd. Thermal control unit for semiconductor testing
US7888957B2 (en) * 2008-10-06 2011-02-15 Cascade Microtech, Inc. Probing apparatus with impedance optimized interface

Also Published As

Publication number Publication date
US9599662B2 (en) 2017-03-21
EP2483700A1 (de) 2012-08-08
JP2013506819A (ja) 2013-02-28
DE102009045291A1 (de) 2011-04-07
JP5829610B2 (ja) 2015-12-09
EP2483700B1 (de) 2016-12-21
WO2011039087A1 (de) 2011-04-07
KR101791886B1 (ko) 2017-11-20
KR20120104197A (ko) 2012-09-20
PT2483700T (pt) 2017-03-29
CN102667511A (zh) 2012-09-12
CN102667511B (zh) 2015-06-24
US20120311858A1 (en) 2012-12-13

Similar Documents

Publication Publication Date Title
ES2622570T3 (es) Dispositivo para el acondicionamiento de chips semiconductores y procedimiento de ensayo usando el dispositivo
US7900373B2 (en) Method for conditioning semiconductor wafers and/or hybrids
US7296430B2 (en) Cooling air flow control valve for burn-in system
US5084671A (en) Electric probing-test machine having a cooling system
US9404693B2 (en) Handler provided with a temperature control unit
US10537031B2 (en) Reflow soldering apparatus, system and method
JP7413647B2 (ja) 搬送ユニット
JP3494871B2 (ja) プローブ装置及びプローブ方法
US6734398B1 (en) Bladder system for controlling the temperature of laboratory fume hoods and working surfaces
US4912359A (en) Stoppering tray vacuum freeze dryer
US12007451B2 (en) Method and system for thermal control of devices in an electronics tester
JP6120031B2 (ja) 部品検査装置、及び、ハンドラー
JP2013221911A (ja) ハンドラー、及び部品検査装置
KR102592861B1 (ko) 운반 장치
KR102592544B1 (ko) 검사 장치 및 검사 방법
CN217931870U (zh) 一种老化测试设备
KR100888054B1 (ko) 냉각장치를 포함한 웨이퍼 검사 시스템
CN115815143A (zh) 制冷剂供应装置、具备其的温度控制装置及测试分选机
JPS6165174A (ja) 電子部品加熱装置
TWI796713B (zh) 可緩衝受測物溫度之電子元件檢測設備
JPH01122136A (ja) 半導体ハンドリング装置
KR20220141403A (ko) 반도체 패키지 테스트 챔버
JPS6165173A (ja) 電子部品検査用ソケツト
KR20210065699A (ko) 도킹 조립체
KR20150121372A (ko) 테스트핸들러