DE69721414T2

DE69721414T2 - Operationsverstärker

Info

Publication number: DE69721414T2
Application number: DE69721414T
Authority: DE
Inventors: Kouji Okada
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 1996-08-29
Filing date: 1997-07-02
Publication date: 2003-11-20
Anticipated expiration: 2017-07-03
Also published as: US5909146A; DE69721414D1; JPH1075133A; EP0827272B1; EP0827272A1; JP3435292B2

Description

Die vorliegende Erfindung betrifft eine Operationsverstärkerschaltung.
Bei der Konstruktion von modernen elektronischen Schaltungen ist eine niedrigere Zufuhrspannung verlangt worden, um den Energieverbrauch und das Rauschen zu reduzieren. Die Konstruktion eines Operationsverstärkers für solch eine elektronische Schaltung, die mit einer niedrigeren Zufuhrspannung arbeiten soll, führt unvermeidlich zu einem schmaleren Eingangsspannungsbereich. In dieser Hinsicht wird ein Operationsverstärker verlangt, der dazu in der Lage ist, den Eingangsspannungsbereich von der Spannung einer Energiezufuhr mit hohem Potential bis zu der Spannung einer Energiezufuhr mit niedrigem Potential zu erweitern.
Fig. 1 zeigt einen herkömmlichen Operationsverstärker 50. Dieser Operationsverstärker 50, der ein Spannungsfolgertyp ist, hat einen Ausgangsanschluß, der mit einem invertierenden Eingangsanschluß (negativen Eingangsanschluß) verbunden ist, auf den ein Ausgangssignal OUT0 als Eingangssignal IN12 angewendet wird. Eine Zufuhrspannung mit hohem Potential Vcc (5 V) und eine Zufuhrspannung mit niedrigem Potential Vss (0 V) werden dem Operationsverstärker 50 als dessen Operationszufuhrspannungen zugeführt.
Fig. 2 zeigt die praktische interne Schaltung des herkömmlichen Operationsverstärkers 50. Der Operationsverstärker 50 umfaßt einen Differenzverstärker 51 mit einer MOS- Transistor-Struktur und einen invertierenden Verstärker 53, der aus Komplementärtransistoren gebildet ist. Der Differenzverstärker 51 hat zwei nMOS-Transistoren T21 und T22, zwei pMOS-Transistoren T23 und T24 und eine Konstantstromquelle 52.
Die Sources der pMOS-Transistoren T23 und T24 sind mit der Energiezufuhr mit hohem Potential Vcc (5 V) verbunden, und deren Gates sind mit dem Drain des pMOS-Transistors T24 verbunden. Die pMOS-Transistoren T23 und T24 bilden eine Stromspiegelschaltung.
Die Drains der nMOS-Transistoren T21 und T22 sind jeweilig mit den Drains der pMOS-Transistoren T23 und T24 verbunden. Die Sources der nMOS-Transistoren T21 und T22 sind zusammen über die Konstantstromquelle 52 mit der Energiezufuhr mit niedrigem Potential Vss (0 V) verbunden. Das Gate des nMOS-Transistors T21 entspricht einem nichtinvertierenden Eingangsanschluß, dem ein Eingangssignal IN11 eingegeben wird. Das Gate des nMOS-Transistors T22 entspricht einem invertierenden Eingangsanschluß, dem das Ausgangssignal OUT0 als Eingangssignal IN12 zugeführt wird.
Der Differenzverstärker 51 gibt ein Signal, welches das invertierte Signal der Potentialdifferenz zwischen dem ersten Eingangssignal IN11 und dem zweiten Eingangssignal IN12 ist, von dem Drain des nMOS-Transistors T21 aus. Wenn das Potential des Eingangssignals IN11 höher als jenes des Eingangssignals IN12 ist, fließt mehr Strom in dem nMOS- Transistor T21 und weniger Strom in dem nMOS-Transistor T22. Als Resultat fällt das Potential des Ausgangssignals des Differenzverstärkers 51 ab. Wenn das Potential des Eingangssignals IN11 niedriger als jenes des Eingangssignals IN12 ist, fließt andererseits weniger Strom in dem nMOS-Transistor T21 und mehr Strom in dem nMOS-Transistor T22. Demzufolge ist das Potential des Ausgangssignals des Differenzverstärkers 51 höher als jenes, wenn das Potential des Eingangssignals IN11 höher als das des Eingangssignals IN12 ist.
Die Zufuhrspannung mit hohem Potential Vcc (5 V) und die Zufuhrspannung mit niedrigem Potential Vss (0 V) werden dem invertierenden Verstärker 53 als dessen Operationszufuhrspannungen zugeführt. Der invertierende Verstärker 53 verstärkt das Ausgangssignal des Differenzverstärkers 51 gemäß seinem Verstärkungsfaktor (A) und sendet das resultierende Signal als Ausgangssignal OUT0 aus.
In dem Operationsverstärker von Fig. 2 betragen die Schwellenspannungen Vth der nMOS-Transistoren T21 und T22 jeweils 1 V, und der Spannungsabfall in der Konstantstromquelle 52 beträgt 0 V. Die Gate-Source-Spannung VGS des nMOS-Transistors T21 beträgt 0,5 V. Wenn 4,5 V, die etwas niedriger als die Zufuhrspannung mit hohem Potential sind, zum Beispiel als Eingangssignal IN11 angewendet werden, werden die nMOS-Transistoren T21 und T22 eingeschaltet, und der Differenzverstärker 51 arbeitet korrekt, wobei er bewirkt, daß 4,5 V als Ausgangssignal OUT0 ausgegeben werden.
Wenn 0,5 V, die etwas höher als die Zufuhrspannung mit niedrigem Potential sind, als Eingangssignal IN11 angewendet werden, werden andererseits die nMOS-Transistoren T21 und T22 ausgeschaltet, da die Eingangsspannung niedriger als die Schwellenspannung Vth ist. Als Resultat arbeitet der Differenzverstärker 51 nicht korrekt, so daß keine 0,5 V als Ausgangssignal OUT0 ausgegeben werden können. Der Operationsverstärker in Fig. 2 kann deshalb den Spannungsbereich der Eingangssignale IN11 und IN12 nicht auf im wesentlichen denselben Bereich wie jenen der Zufuhrspannungen erweitern.
Fig. 3 zeigt ein anderes Beispiel für einen herkömmlichen Operationsverstärker 50, der aus MOS-Transistoren gebildet ist. Dieser Operationsverstärker 50 umfaßt einen Differenzverstärker 55 und denselben invertierenden Verstärker 53, wie er in dem zuvor erläuterten Operationsverstärker verwendet wurde. Der Differenzverstärker 55 hat zwei nMOS- Transistoren T25 und T26, zwei pMOS-Transistoren T27 und T28 und eine Konstantstromquelle 56.
Die Sources der nMOS-Transistoren T25 und T26 sind mit der Energiezufuhr mit niedrigem Potential Vss (0 V) verbunden, und deren Gates sind mit dem Drain des nMOS-Transistors T26 verbunden. Die nMOS-Transistoren T25 und T26 bilden eine Stromspiegelschaltung.
Die Drains der pMOS-Transistoren T27 und T28 sind mit den Drains der nMOS-Transistoren T25 bzw. T26 verbunden. Die Sources der pMOS-Transistoren T27 und T28 sind zusammen über die Konstantstromquelle 56 mit der Energiezufuhr mit hohem Potential Vcc (5 V) verbunden. Das Gate des pMOS-Transistors T27 entspricht einem nichtinvertierenden Eingangsanschluß, dem ein Eingangssignal IN11 eingegeben wird. Das Gate des pMOS-Transistors T28 entspricht einem invertierenden Eingangsanschluß, dem das Ausgangssignal OUT0 als Eingangssignal IN12 zugeführt wird.
Der Differenzverstärker 55 gibt ein Signal, welches das invertierte Signal der Potentialdifferenz zwischen dem ersten Eingangssignal IN11 und dem zweiten Eingangssignal IN12 ist, von dem Drain des pMOS-Transistors T27 aus. Wenn das Potential des Eingangssignals IN11 höher als jenes des Eingangssignals IN12 ist, fließt weniger Strom in dem pMOS- Transistor T27 und mehr Strom in dem pMOS-Transistor T28. Als Resultat fällt das Potential des Ausgangssignals des Differenzverstärkers 55 ab. Wenn das Potential des Eingangssignals IN11 niedriger als jenes des Eingangssignals IN12 ist, fließt andererseits mehr Strom in dem pMOS-Transistor T27 und weniger Strom in dem pMOS-Transistor T28. Demzufolge ist das Potential des Ausgangssignals des Differenzverstärkers 55 höher als jenes, wenn das Potential des Eingangssignals IN11 höher als das des Eingangssignals IN12 ist.
In dem Operationsverstärker von Fig. 3 betragen die Schwellenspannungen Vth der pMOS-Transistoren T27 und T28 jeweils -1 V, und der Spannungsabfall in der Konstantstromquelle 56 beträgt 0 V. Wenn 0,5 V, die höher als die Zufuhrspannung mit niedrigem Potential sind, zum Beispiel als Eingangssignal IN11 angewendet werden, werden die pMOS- Transistoren T27 und T28 eingeschaltet, und der Differenzverstärker 55 arbeitet korrekt, wobei er bewirkt, daß 0,5 V als Ausgangssignal OUT0 ausgegeben werden.
Wenn 4,5 V als Eingangssignal IN11 angewendet werden, werden andererseits die pMOS-Transistoren T27 und T28 ausgeschaltet, da die Eingangsspannung größer als die Differenz (4 V) zwischen dem Absolutwert der Zufuhrspannung mit hohem Potential und dem Absolutwert der Schwellenspannung Vth ist. Als Resultat arbeitet der Differenzverstärker 55 nicht korrekt, so daß keine 4,5 V als Ausgangssignal OUT0 ausgegeben werden können. Deshalb kann der Operationsverstärker in Fig. 3 den Spannungsbereich der Eingangssignale IN11 und IN12 nicht auf im wesentlichen denselben Bereich wie jenen der Zufuhrspannungen erweitern.
Fig. 4 zeigt ein anderes Beispiel nach Stand der Technik, bei dem der Operationsverstärker 50 von Fig. 1 aus Bipolartransistoren gebildet ist. Dieser Operationsverstärker 50 umfaßt einen Differenzverstärker 60 und denselben invertierenden Verstärker 53, wie er oben erläutert wurde. Der Differenzverstärker 60 hat zwei npn-Transistoren Q21 und Q22, zwei pnp-Transistoren Q23 und Q24 und eine Konstantstromquelle 61.
Die Emitter der pnp-Transistoren Q23 und Q24 sind mit der Energiezufuhr mit hohem Potential Vcc (5 V) verbunden, und deren Basen sind mit dem Kollektor des pnp-Transistors Q24 verbunden. Die pnp-Transistoren Q23 und Q24 bilden eine Stromspiegelschaltung.
Die Kollektoren der npn-Transistoren Q21 und Q22 sind mit den Kollektoren der pnp-Transistoren Q23 bzw. Q24 verbunden. Die Emitter der npn-Transistoren Q21 und Q22 sind zusammen über die Konstantstromquelle 61 mit der Energiezufuhr mit niedrigem Potential Vss (0 V) verbunden. Die Basis des npn-Transistors Q21 entspricht einem nichtinvertierenden Eingangsanschluß, dem ein Eingangssignal IN11 eingegeben wird. Die Basis des npn-Transistors Q22 entspricht einem invertierenden Eingangsanschluß, dem das Ausgangssignal OUT0 als Eingangssignal IN12 zugeführt wird.
Der Differenzverstärker 60 gibt ein Signal, welches das invertierte Signal der Potentialdifferenz zwischen dem ersten Eingangssignal IN11 und dem zweiten Eingangssignal IN12 ist, von dem Kollektor des npn-Transistors Q21 aus. Wenn das Potential des Eingangssignals IN11 höher als jenes des Eingangssignals IN12 ist, fließt mehr Strom in dem npn- Transistor Q21 und weniger Strom in dem npn-Transistor Q22. Als Resultat fällt das Potential des Ausgangssignals des Differenzverstärkers 60 ab. Wenn das Potential des Eingangssignals IN11 niedriger als jenes des Eingangssignals IN12 ist, fließt andererseits weniger Strom in dem npn-Transistor Q21 und mehr Strom in dem npn-Transistor Q22. Demzufolge steigt das Potential des Ausgangssignals des Differenzverstärkers 60 an.
In dem Operationsverstärker in Fig. 4 betragen die Basis-Emitter-Spannungen Vbe der npn-Transistoren Q21 und Q22 jeweils 0,7 V, und der Spannungsabfall in der Konstantstromquelle 61 beträgt 0 V. Wenn 4,5 V zum Beispiel als Eingangssignal IN11 angewendet werden, werden die npn-Transistoren Q21 und Q22 eingeschaltet, und der Differenzverstärker 60 arbeitet korrekt, wobei er bewirkt, daß 4,5 V als Ausgangssignal OUT0 ausgegeben werden.
Wenn 0,5 V, die größer als die Zufuhrspannung mit niedrigem Potential sind, als Eingangssignal IN11 angewendet werden, werden andererseits die npn-Transistoren Q21 und Q22 ausgeschaltet, da die Eingangsspannung niedriger als die Basis-Emitter-Spannung Vbe ist. Als Resultat arbeitet der Differenzverstärker 60 nicht korrekt, so daß keine 0,5 V als Ausgangssignal OUT0 ausgegeben werden können. Deshalb kann der Operationsverstärker in Fig. 4 den Spannungsbereich der Eingangssignale IN11 und IN12 nicht auf im wesentlichen denselben Bereich wie jenen der Zufuhrspannungen erweitern.
Bei den verschiedenen Typen von herkömmlichen Operationsverstärkern 50 kann der Spannungsbereich der Eingangssignale IN11 und IN12, wie aus Obigem ersichtlich ist, nicht auf einen Bereich von der Spannung der Energiezufuhr mit hohem Potential bis zu der Spannung der Energiezufuhr mit niedrigem Potential eingestellt werden. Dadurch wird eine Reduzierung der Zufuhrspannungen verhindert.
Einige Operationsverstärker sind so konstruiert, um den Spannungsbereich der Eingangssignale IN11 und IN12 auf denselben Bereich wie jenen der Zufuhrspannungen dadurch einzustellen, indem die nMOS-Transistoren T21 und T22 des Differenzverstärkers 51 mit Feldeffekttransistoren (FETs) des Verarmungstyps gebildet werden. Die FETs des Verarmungstyps leiden jedoch unter einem komplexen Herstellungsprozeß, wodurch die Konstruktion der FETs für eine IC erschwert wird. Die Konstruktion der FETs des Verarmungstyps für eine IC führt zu einem Kostenanstieg.
Das Dokument EP-535 951 offenbart eine Ausgangsschaltung des Gegentakttyps und einen Operationsverstärker unter Verwendung der Ausgangsschaltung.
Die Ausgangsschaltung des Gegentakttyps umfaßt eine Eingangsdifferenzverstärkerstufe, die auf ein Eingangsdifferenzspannungssignal reagiert, und eine Ausgangstreiberstufe zum Treiben einer externen Last, wobei die Eingangsdifferenzverstärkerstufe und die Ausgangstreiberstufe durch eine Verstärkerschaltung der Klasse AB bzw. zwei Stromspiegelschaltungen implementiert werden, so daß der Stromnutzungsfaktor verbessert wird.
JP-55045215 offenbart einen Transistorverstärker, der Bipolartransistoren des PNP-Typs und des NPN-Typs sowie zwei Dioden umfaßt.
Daher ist es eine Aufgabe der vorliegenden Erfindung, einen Operationsverstärker vorzusehen, der den Spannungsbereich der Eingangssignale von der Spannung der Energiezufuhr mit hohem Potential bis zu der Spannung der Energiezufuhr mit niedrigem Potential erweitern kann und mit niedrigen Kosten für eine IC konstruiert werden kann.
Um die obige Aufgabe und andere Ziele zu erfüllen, und gemäß dem Zweck der vorliegenden Erfindung, ist ein Operationsverstärker mit einer Energiezufuhr für hohe Spannung und einer Energiezufuhr für niedrige Spannung nach Anspruch 1 vorgesehen.
Der Operationsverstärker empfängt erste und zweite Eingangssignale und verstärkt eine Spannungsdifferenz zwischen den ersten und zweiten Eingangssignalen, um ein verstärktes Signal zu erzeugen. Der Operationsverstärker hat einen ersten Differenzverstärker mit einem Paar von Transistoren eines ersten Typs, die durch die ersten und zweiten Eingangssignale aktiviert werden, die eine Spannung haben, die größer als die Spannung der Energiezufuhr für niedrige Spannung ist. Der erste Differenzverstärker überträgt ein erstes Ausgangssignal (S1) als Reaktion auf die Spannungsdifferenz zwischen den ersten und zweiten Eingangssignalen. Ein zweiter Differenzverstärker hat ein Paar von Transistoren eines zweiten Typs, die durch die ersten und zweiten Eingangssignale aktiviert werden, die eine Spannung haben, die kleiner als die Spannung der Energiezufuhr für hohe Spannung ist. Der zweite Differenzverstärker überträgt ein zweites Ausgangssignal (S2) als Reaktion auf die Spannungsdifferenz zwischen den ersten und zweiten Eingangssignalen. Eine Ausgangsschaltung synthetisiert die ersten und zweiten Ausgangssignale. Die Ausgangsschaltung wird durch ein synthetisiertes Signal aktiviert, um das verstärkte Signal zu übertragen.
Die Merkmale der vorliegenden Erfindung, von denen angenommen wird, daß sie neu sind, sind in den beigefügten Ansprüchen genau angegeben. Die Erfindung, zusammen mit ihren Zielen und Vorteilen, kann unter Bezugnahme auf die folgende Beschreibung der zur Zeit bevorzugten Ausführungsformen zusammen mit den beiliegenden Zeichnungen am besten verstanden werden, in denen:
Fig. 1 ein Schaltungsdiagramm eines herkömmlichen Operationsverstärkers ist;
Fig. 2 ein detailliertes Schaltungsdiagramm des herkömmlichen Operationsverstärkers ist;
Fig. 3 ein Schaltungsdiagramm ist, das einen anderen herkömmlichen Operationsverstärker zeigt;
Fig. 4 ein Schaltungsdiagramm ist, das einen weiteren herkömmlichen Operationsverstärker darstellt;
Fig. 5 ein Schaltungsdiagramm ist, das einen Operationsverstärker schematisch darstellt, der diese Erfindung verkörpert;
Fig. 6 ein Schaltungsdiagramm eines Operationsverstärkers gemäß der ersten Ausführungsform ist;
Fig. 7 ein Schaltungsdiagramm eines Operationsverstärkers gemäß der zweiten Ausführungsform ist;
Fig. 8 ein Schaltungsdiagramm eines Operationsverstärkers gemäß der dritten Ausführungsform ist; und
Fig. 9 ein Schaltungsdiagramm eines Operationsverstärkers gemäß der vierten Ausführungsform ist.
Unter Bezugnahme auf Fig. 5 umfaßt ein Operationsverstärker einen ersten Differenzverstärker 1, einen zweiten Differenzverstärker 2 und eine Ausgangsschaltung 3. Eine Zufuhrspannung mit hohem Potential Vcc und eine Zufuhrspannung mit niedrigem Potential Vss werden dem ersten Differenzverstärker 1 als Operationszufuhrspannungen zugeführt. Der erste Differenzverstärker 1 hat ein erstes Differenzpaar von Transistoren Tr1 und Tr2 eines ersten Typs, die auf der Basis von ersten und zweiten Eingangssignalen IN1 und IN2 arbeiten, die höhere Potentiale als die Zufuhrspannung mit niedrigem Potential Vss haben. Der erste Differenzverstärker 1 sendet ein erstes Signal auf der Basis der Potentialdifferenz zwischen den ersten und zweiten Eingangssignalen IN1 und IN2 aus.
Die Zufuhrspannung mit hohem Potential Vcc und die Zufuhrspannung mit niedrigem Potential Vss werden als Operationszufuhrspannungen ebenfalls dem zweiten Differenzverstärker 2 zugeführt. Der zweite Differenzverstärker 2 hat ein zweites Differenzpaar von Transistoren Tr3 und Tr4 eines zweiten Typs, die auf der Basis der ersten und zweiten Eingangssignale IN1 und IN2 arbeiten, die niedrigere Potentiale als die Zufuhrspannung mit hohem Potential Vcc haben. Der zweite Differenzverstärker 2 sendet ein zweites Signal auf der Basis der Potentialdifferenz zwischen den ersten und zweiten Eingangssignalen IN1 und IN2 aus. Die Ausgangsschaltung 3 arbeitet auf der Basis eines Signals, das durch Kombinieren der ersten und zweiten Signale erhalten wird, und gibt ein verstärktes Signal OUT aus.
Wenn in dem Operationsverstärker von Fig. 5 das Potential des Eingangssignals IN1 oder IN2 der Zufuhrspannung mit niedrigem Potential Vss sehr nahe kommt, arbeitet der erste Differenzverstärker 1 nicht, der aus den Transistoren Tr1 und Tr2 des ersten Typs gebildet ist, während der zweite Differenzverstärker 2, der aus den Transistoren Tr3 und Tr4 des zweiten Typs gebildet ist, auf der Basis des Eingangssignals IN1 oder IN2 korrekt arbeitet und ein Signal mit vorbestimmtem Potential ausgibt. Auf der Basis dieses Ausgangssignals arbeitet deshalb die Ausgangsschaltung 3, um das verstärkte Signal OUT auszugeben.
Wenn das Potential des Eingangssignals IN1 oder IN2 der Zufuhrspannung mit hohem Potential Vcc sehr nahe kommt, arbeitet der zweite Differenzverstärker 2 nicht, der aus den Transistoren Tr3 und Tr4 des zweiten Typs gebildet ist, während der erste Differenzverstärker 1, der aus den Transistoren Tr1 und Tr2 des ersten Typs gebildet ist, auf der Basis des Eingangssignals IN1 oder IN2 korrekt arbeitet und ein Signal mit vorbestimmtem Potential ausgibt. Auf der Basis dieses Ausgangssignals arbeitet deshalb die Ausgangsschaltung 3, um das verstärkte Signal OUT auszugeben. Die Spannung des Eingangssignals IN1 oder IN2 kann sich im wesentlichen von der Spannung der Energiezufuhr mit hohem Potential Vcc im wesentlichen bis zu der Spannung der Energiezufuhr mit niedrigem Potential Vss erstrecken.
Unter Bezugnahme auf Fig. 6 wird nun die erste Ausführungsform dieser Erfindung erläutert. Ein in Fig. 6 gezeigter Operationsverstärker 10 ist ein Spannungsfolgertyp, dessen Ausgangsanschluß mit dem invertierenden Eingangsanschluß (negativen Eingangsanschluß) verbunden ist, auf den ein Ausgangssignal OUT als Eingangssignal IN2 angewendet wird. Dieser Operationsverstärker 10 umfaßt MOS-Transistoren des Anreicherungstyps und erste und zweite Differenzverstärker 11 und 12, einen invertierenden Verstärker 15 als Ausgangsschaltung und eine Batterie oder eine Energiezufuhr 16 als Pegelverschiebungsenergiezufuhrschaltung.
Der erste Differenzverstärker 11 hat zwei nMOS-Transistoren T1 und T2, zwei pMOS-Transistoren T3 und T4 und eine Konstantstromquelle 13. Die Sources der pMOS-Transistoren T3 und T4 sind mit der Energiezufuhr mit hohem Potential Vcc (5 V) verbunden, und ihre Gates sind mit dem Drain des pMOS- Transistors T4 verbunden. Die pMOS-Transistoren T3 und T4 bilden eine Stromspiegelschaltung.
Die Drains der nMOS-Transistoren T1 und T2 sind mit den Drains der pMOS-Transistoren T3 bzw. T4 verbunden. Die Sources der nMOS-Transistoren T1 und T2 sind zusammen über die Konstantstromquelle 13 mit der Energiezufuhr mit niedrigem Potential Vss (0 V) verbunden. Das Gate des nMOS-Transistors T1 entspricht einem nichtinvertierenden Eingangsanschluß, dem das Eingangssignal IN1 eingegeben wird. Das Gate des nMOS-Transistors T2 entspricht einem invertierenden Eingangsanschluß, dem das Ausgangssignal OUT als Eingangssignal IN2 zugeführt wird.
Der erste Differenzverstärker 11 gibt ein Signal S1, welches das invertierte Signal der Potentialdifferenz zwischen dem ersten Eingangssignal IN1 und dem zweiten Eingangssignal IN2 ist, von dem Drain des nMOS-Transistors T1 aus. Wenn das Potential des Eingangssignals IN1 höher als jenes des Eingangssignals IN2 ist, fließt mehr Strom in dem nMOS-Transistor T1 und weniger Strom in dem nMOS-Transistor T2. Als Resultat fällt das Potential des Ausgangssignals S1 des Differenzverstärkers 11 ab. Wenn das Potential des Eingangssignals IN1 niedriger als jenes des Eingangssignals IN2 ist, fließt andererseits weniger Strom in dem nMOS- Transistor T1 und mehr Strom in dem nMOS-Transistor T2. Demzufolge steigt das Potential des Ausgangssignals S1 des Differenzverstärkers 11 höher als jenes an, wenn das Potential des Eingangssignals IN1 höher als das des Eingangssignals IN2 ist.
Der zweite Differenzverstärker 12 hat zwei pMOS-Transistoren T5 und T6, zwei nNOS-Transistoren T7 und T8 und eine Konstantstromquelle 14. Die Sources der nMOS-Transistoren T7 und T8 sind mit der Energiezufuhr mit niedrigem Potential Vss (0 V) verbunden, und ihre Gates sind mit dem Drain des nMOS-Transistors T8 verbunden. Die nMOS-Transistoren T7 und T8 bilden eine Stromspiegelschaltung.
Die Drains der pMOS-Transistoren T5 und T6 sind mit den Drains der nMOS-Transistoren T7 bzw. T8 verbunden. Die Sources der pMOS-Transistoren T5 und T6 sind zusammen über die Konstantstromquelle 14 mit der Energiezufuhr mit hohem Potential Vcc (5 V) verbunden. Das Gate des pMOS-Transistors T5 entspricht einem nichtinvertierenden Eingangsanschluß, dem das Eingangssignal IN1 eingegeben wird. Das Gate des pMOS-Transistors T6 entspricht einem invertierenden Eingangsanschluß, dem das Ausgangssignal OUT als Eingangssignal IN2 zugeführt wird.
Der zweite Differenzverstärker 12 gibt ein Signal S2, welches das invertierte Signal der Potentialdifferenz zwischen dem ersten Eingangssignal IN1 und dem zweiten Eingangssignal IN2 ist, von dem Drain des pMOS-Transistors T5 aus. Wenn das Potential des Eingangssignals IN1 höher als jenes des Eingangssignals IN2 ist, fließt weniger Strom in dem pMOS-Transistor T5 und mehr Strom in dem pMOS-Transistor T6. Als Resultat fällt das Potential des Ausgangssignals S2 des Differenzverstärkers 12 ab. Wenn das Potential des Eingangssignals IN1 niedriger als jenes des Eingangssignals IN2 ist, fließt andererseits mehr Strom in dem pMOS-Transistor T5 und weniger Strom in dem pMOS-Transistor T6. Demzufolge steigt das Potential des Ausgangssignals S2 des Differenzverstärkers 12 höher als jenes an, wenn das Potential des Eingangssignals IN1 höher als das des Eingangssignals IN2 ist.
Die Energiezufuhr 16 ist zwischen dem Drain des nMOS- Transistors T1 des ersten Differenzverstärkers 11 und dem Drain des pMOS-Transistors T6 des zweiten Differenzverstärkers 12 verbunden. Die Verbindung der Energiezufuhr 16, deren Spannung V1 ist (V1 < Vcc - Vss), erfolgt auf solch eine Weise, daß das Potential auf der Seite des nMOS-Transistors T1 hoch wird und das Potential auf der Seite des pMOS- Transistors T6 niedrig wird. Demzufolge ist eine Potentialdifferenz V1 zwischen den Ausgangssignalen S1 und S2 vorhanden.
Der invertierende Verstärker 15 hat einen pMOS-Transistor T9 und einen nMOS-Transistor T10, die zwischen der Energiezufuhr mit hohem Potential Vcc (5 V) und der Energiezufuhr mit niedrigem Potential Vss (0 V) seriell verbunden sind. Dem Gate des pMOS-Transistors T9 wird das Ausgangssignal S1 des ersten Differenzverstärkers 11 direkt oder das Ausgangssignal S2 des zweiten Differenzverstärkers 12 über die Energiezufuhr 16 zugeführt. Dem Gate des nMOS-Transistors T10 wird das Ausgangssignal S2 des zweiten Differenzverstärkers 12 direkt oder das Ausgangssignal S1 des ersten Differenzverstärkers 11 über die Energiezufuhr 16 zugeführt. Der invertierende Verstärker 15 sendet das Signal OUT aus, das erhalten wird, indem das Ausgangssignal S1 oder S2 des ersten oder zweiten Differenzverstärkers 11 oder 12 gemäß seinem Verstärkungsfaktor (A) verstärkt wird.
Nun wird die Operation des so gebildeten Operationsverstärkers 10 beschrieben. Es sei erwähnt, daß die Schwellenspannungen Vth der nMOS-Transistoren T1 und T2 1 V betragen und die Schwellenspannungen Vth der pMOS-Transistoren T5 und T6 -1 V betragen. Die Spannungsabfälle in den Konstantstromquellen 13 und 14 betragen 0 V.
Wenn 0,5 V, die etwas höher als die Zufuhrspannung mit niedrigem Potential sind, als Eingangssignal IN1 angewendet werden, werden die nMOS-Transistoren T1 und T2 ausgeschaltet, da die Eingangsspannung gleich oder kleiner als die Schwellenspannung Vth der nMOS-Transistoren T1 und T2 ist.
Zu dieser Zeit werden jedoch die pMOS-Transistoren T5 und T6 des zweiten Differenzverstärkers 12 eingeschaltet, und der erste Differenzverstärker 12 arbeitet korrekt, um das Ausgangssignal S2 mit vorbestimmtem Potential auf der Basis des Eingangssignals IN1 auszugeben.
Das Potential des Ausgangssignals S1 ist das Potential des Ausgangssignals S2 zuzüglich der Spannung V1 der Energiezufuhr 16. Deshalb werden der pMOS-Transistor T9 und der nMOS-Transistor T10 auf der Basis der Potentiale der Ausgangssignale S2 und S2 gesteuert, wodurch es möglich wird, dieselbe Spannung von 0,5 V wie das Potential des Eingangssignals IN1 als Ausgangssignal OUT von dem invertierenden Verstärker 15 auszugeben.
Wenn eine Spannung im Bereich von 1 V bis 4 V als Eingangssignal IN1 angewendet wird, werden die nMOS-Transistoren T1 und T2 eingeschaltet, und der erste Differenzverstärker 11 arbeitet korrekt, um das Ausgangssignal S1 mit vorbestimmtem Potential auf der Basis des Eingangssignals IN1 auszusenden. Ferner werden die pMOS-Transistoren T5 und T6 eingeschaltet, und der zweite Differenzverstärker 12 arbeitet auch korrekt, um das Ausgangssignal S2 mit vorbestimmtem Potential auf der Basis des Eingangssignals IN1 auszusenden. Zu dieser Zeit ist die Potentialdifferenz zwischen den Ausgangssignalen S1 und S2 der Spannung V1 der Energiezufuhr 16 gleich. Der pMOS-Transistor T9 und der nMOS-Transistor T10 werden auf der Basis der Potentiale der Ausgangssignale S1 und S2 gesteuert, so daß dieselbe Spannung wie das Potential des Eingangssignals IN1 als Ausgangssignal OUT von dem invertierenden Verstärker 15 ausgesendet werden kann.
Wenn 4,5 V als Eingangssignal IN1 angewendet werden, werden die pMOS-Transistoren T5 und T6 ausgeschaltet, da die Eingangsspannung größer als die Differenz (4 V) zwischen dem Absolutwert (5 V) der Zufuhrspannung mit hohem Potential und dem Absolutwert der Schwellenspannung Vth (-1 V) der pMOS- Transistoren T5 und T6 ist.
Gleichzeitig werden jedoch die nMOS-Transistoren T1 und T2 des ersten Differenzverstärkers 11 eingeschaltet, und der erste Differenzverstärker 11 arbeitet korrekt, um das Ausgangssignal mit vorbestimmtem Potential auf der Basis des Eingangssignals IN1 auszugeben.
Das Potential des Ausgangssignals S2 ist deshalb die Spannung V1 der Energiezufuhr 16, die von dem Potential des Ausgangssignals S1 subtrahiert wird. Auf der Basis der Potentiale der Ausgangssignale S1 und S2 werden der pMOS- Transistor T9 und der nMOS-Transistor T10 gesteuert, so daß dieselbe Spannung von 4,5 V wie das Potential des Eingangssignals IN1 als Ausgangssignal OUT von dem invertierenden Verstärker 15 ausgegeben werden kann. Gemäß dieser Ausführungsform kann der Operationsverstärker, wie aus Obigem ersichtlich ist, entsprechend den Eingangssignalen zuverlässig betrieben werden, deren Potentiale in dem breiten Spannungsbereich zwischen 0,5 V, die der Zufuhrspannung mit niedrigem Potential nahe kommen, und 4,5 V liegen, die der Zufuhrspannung mit hohem Potential nahe kommen.
Kurz gesagt, der Operationsverstärker dieser Ausführungsform arbeitet wie folgt und hat die folgenden Vorteile.
Die Ausführungsform von Fig. 6 ist mit dem ersten Differenzverstärker 11 versehen, der die nMOS-Transistoren T1 und T2 hat, und mit dem zweiten Differenzverstärker 12, der die pMOS-Transistoren T5 und T6 hat, so daß das Signal OUT von dem invertierenden Verstärker 15 auf der Basis des Ausgangssignals von einem jener Differenzverstärker ausgegeben werden kann. Selbst wenn das Potential des Eingangssignals IN1 gleich oder niedriger als die Schwellenspannung Vth der nMOS-Transistoren T1 und T2 ist, so daß der erste Differenzverstärker 11 nicht arbeitet, arbeitet der zweite Differenzverstärker 12 korrekt. Selbst wenn das Potential des Eingangssignals IN1 größer als die Differenz zwischen dem Absolutwert der Zufuhrspannung mit hohem Potential und dem Absolutwert der Schwellenspannung Vth der pMOS-Transistoren T5 und T6 ist, so daß der zweite Differenzverstärker 12 nicht arbeitet, arbeitet der erste Differenzverstärker 11 korrekt. Deshalb ist es möglich, den Spannungsbereich des Eingangssignals IN1 zu erweitern, um im wesentlichen dem Bereich von der Spannung der Energiezufuhr mit hohem Potential Vcc bis zu der Spannung der Energiezufuhr mit niedrigem Potential Vss gleich zu sein.
Ferner ist eine Abweichung der Schwellenspannung Vth von MOS-Transistoren vorhanden, die von dem Herstellungsprozeß abhängt. Das Vorsehen der ersten und zweiten Differenzverstärker 11 und 12 in dieser Ausführungsform eliminiert jedoch den Einfluß der Abweichung der Schwellenspannung Vth von MOS-Transistoren.
Gemäß dieser Ausführungsform umfaßt der invertierende Verstärker 15 den pMOS-Transistor T9, der mit der Energiezufuhr mit hohem Potential Vss verbunden ist, und den nMOS- Transistor T10, der mit der Energiezufuhr mit niedrigem Potential Vcc verbunden ist. Deshalb ist es möglich, den Spannungsbereich des Ausgangssignals OUT zu erweitern, um im wesentlichen dem Bereich von der Zufuhrspannung mit hohem Potential bis zu der Spannung der Zufuhrspannung mit niedrigem Potential gleich zu sein.
Gemäß dieser Ausführungsform ist eine vorbestimmte Potentialdifferenz zwischen den Ausgangssignalen S1 und S2 gegeben, indem die Energiezufuhrschaltung 16 als Pegelverschiebungsenergiezufuhrschaltung zwischen dem Ausgangssignal S1 des ersten Differenzverstärkers 11 und dem Ausgangssignal S2 des zweiten Differenzverstärkers 12 verbunden wird. Dadurch wird die Linearität der Ausgaben des pMOS-Transistors T9 und des nMOS-Transistors T10 des invertierenden Verstärkers 15 verbessert.
Unter Bezugnahme auf Fig. 7 wird nun die zweite Ausführungsform dieser Erfindung erläutert. Um eine redundante Beschreibung zu vermeiden, sind ähnliche oder dieselben Bezugszeichen für jene Komponenten vorgesehen, die den entsprechenden Komponenten der oben beschriebenen Fig. 6 ähnlich sind oder ihnen gleichen. Hauptsächlich werden die Unterschiede zwischen dem Operationsverstärker von Fig. 7 und dem oben beschriebenen Verstärker 10 von Fig. 6 erläutert.
Ein Operationsverstärker 20 von Fig. 7 ist wie jener von Fig. 6 ein Spannungsfolgertyp, der aus MOS-Transistoren des Anreicherungstyps gebildet ist. Dieser Operationsverstärker 20 umfaßt erste und zweite Differenzverstärker 21 und 22, einen invertierenden Verstärker 15 und eine Pegelverschiebungsenergiezufuhrschaltung 25.
Die Struktur des ersten Differenzverstärkers 21 unterscheidet sich von jener des obenerwähnten ersten Differenzverstärkers 11 nur darin, daß Widerstände R1 und R2 anstelle der pMOS-Transistoren T3 und T4 verwendet werden. Der erste Differenzverstärker 21 gibt ein Signal 53 auf der Basis der Eingangssignale IN1 und IN2 von dem Drain des nMOS-Transistors T1 aus.
Die Struktur des zweiten Differenzverstärkers 22 von Fig. 7 unterscheidet sich von jener des zweiten Differenzverstärkers 12 von Fig. 6 nur darin, daß Widerstände R3 und R4 anstelle der nMOS-Transistoren T7 und T8 verwendet werden. Der zweite Differenzverstärker 22 gibt ein Signal 54 auf der Basis der Eingangssignale IN1 und IN2 von dem Drain des pMOS-Transistors T5 aus.
Die Pegelverschiebungsenergiezufuhrschaltung 25 enthält die Widerstände R1 und R3 und eine Vielzahl von Dioden 26 bis 28 (drei in dieser Ausführungsform), die zwischen den beiden Widerständen R1 und R3 seriell verbunden sind. Die Pegelverschiebungsenergiezufuhrschaltung 25 ist zwischen dem Drain des nMOS-Transistors T1 des ersten Differenzverstärkers 21 und dem Drain des pMOS-Transistors T6 des zweiten Differenzverstärkers 22 verbunden. Die Serienschaltung der Dioden 26-28 ist mit dem nMOS-Transistor T1 auf ihrer Anodenseite verbunden und mit dem pMOS-Transistor T5 auf ihrer Kathodenseite verbunden. Deshalb ist eine Potentialdifferenz, die zu den gesamten EIN-Spannungen der drei Dioden äquivalent ist, zwischen den Ausgangssignalen S1 und S2 gegeben.
Der Operationsverstärker 20 dieser Ausführungsform arbeitet auf dieselbe Weise wie der oben beschriebene Operationsverstärker 10 und hat dieselben Vorteile wie der Operationsverstärker 10. Da die Pegelverschiebungsenergiezufuhrschaltung 25 aus den Widerständen R1 und R3 und den Dioden 26-28 gebildet ist, die zwischen beiden Widerständen R1 und R3 seriell verbunden sind, wird die Potentialdifferenz zwischen den Ausgangssignalen S1 und S2 ohne Verwendung einer Energiezufuhr leicht erzeugt.
Unter Bezugnahme auf Fig. 8 wird nun die dritte Ausführungsform dieser Erfindung erläutert. Um eine redundante Beschreibung zu vermeiden, sind jene Komponenten, die den entsprechenden Komponenten der oben beschriebenen Fig. 6 ähneln oder gleichen, mit ähnlichen oder denselben Bezugszeichen versehen. Hauptsächlich werden die Unterschiede zwischen einem Operationsverstärker von Fig. 8 und dem oben beschriebenen Operationsverstärker 10 von Fig. 6 erläutert.
Ein Operationsverstärker 30 von Fig. 8 ist aus MOS- Transistoren des Anreicherungstyps gebildet und umfaßt erste und zweite Differenzverstärker 31 und 32, einen invertierenden Verstärker 15, eine Konstantstromschaltung 33 und eine Pegelverschiebungsenergiezufuhrschaltung 35.
Die Struktur des ersten Differenzverstärkers 31 unterscheidet sich von jener des ersten Differenzverstärkers 11 nur darin, daß ein nMOS-Transistor T11 für die obenerwähnte Konstantstromquelle 13 verwendet wird. Der erste Differenzverstärker 31 gibt ein Signal S1 auf der Basis der Eingangssignale IN1 und IN2 von dem Drain des nMOS-Transistors T1 aus.
Die Struktur des zweiten Differenzverstärkers 32 unterscheidet sich von jener des zweiten Differenzverstärkers 12 nur darin, daß ein pMOS-Transistor T12 für die obenerwähnte Konstantstromquelle 14 verwendet wird. Der zweite Differenzverstärker 32 gibt ein Signal S2 auf der Basis der Eingangssignale IN1 und IN2 von dem Drain des pMOS-Transistors T5 aus.
Die Konstantstromschaltung 33 hat einen Widerstand R5, nMOS-Transistoren T13 und T14 und einen pMOS-Transistor T16. Das Drain des nMOS-Transistors T13 ist über den Widerstand R5 mit der Energiezufuhr mit hohem Potential Vcc verbunden, und die Source ist mit der Energiezufuhr mit niedrigem Potential Vss verbunden. Das Gate des nMOS-Transistors T13 ist mit dem Gate des nMOS-Transistors T11 verbunden. Der nMOS-Transistor T14 hat eine Source, die mit der Energiezufuhr mit niedrigem Potential Vss verbunden ist, und ein Gate, das mit dem Gate des nMOS-Transistors T13 verbunden ist. Deshalb bilden die nMOS-Transistoren T11, T13 und T14 eine Stromspiegelschaltung, und ein Konstantstrom I1 fließt durch die nMOS-Transistoren T11, T13 und T14.
Der pMOS-Transistor T16 hat eine Source, die mit der Energiezufuhr mit hohem Potential Vcc verbunden ist, und ein Drain und ein Gate, die beide mit dem Gate des pMOS-Transistors T12 und dem Drain des nMOS-Transistors T14 verbunden sind. Somit bilden die pMOS-Transistoren T12 und T16 eine Stromspiegelschaltung. Der Konstantstrom I1, der durch den nMOS-Transistor T14 fließt, fließt in den pMOS-Transistor T16, und derselbe Konstantstrom I1 fließt auch in den pMOS- Transistor T12.
Die Pegelverschiebungsenergiezufuhrschaltung 35 enthält einen pMOS-Transistor T17, einen Widerstand R6 und einen nMOS-Transistor T15. Der pMOS-Transistor T17 hat eine Source, die mit der Energiezufuhr mit hohem Potential Vcc verbunden ist, ein Drain, das mit dem Drain des nMOS-Transistors T1 verbunden ist, und ein Gate, das mit dem Drain des pMOS-Transistors T16 verbunden ist. Die pMOS-Transistoren T16 und T17 bilden eine Stromspiegelschaltung, und der Konstantstrom I1 fließt auch durch den pMOS-Transistor T17.
Der nMOS-Transistor T15 hat eine Source, die mit der Energiezufuhr mit niedrigem Potential Vss verbunden ist, ein Drain, das mit dem Drain des pMOS-Transistors T5 verbunden ist, und ein Gate, das mit dem Drain des nMOS-Transistors T13 verbunden ist. Der nMOS-Transistor T15 bildet zusammen mit dem nMOS-Transistor T13 eine Stromspiegelschaltung, so daß der Konstantstrom I1 auch durch den nMOS-Transistor T15 fließt.
Der Widerstand R6 ist zwischen dem Drain des pMOS-Transistors T17 und dem Drain des nMOS-Transistors T15 verbunden. Der Widerstand R6 dient zum Erzeugen einer Spannung auf der Basis des Konstantstroms I1, der durch den pMOS-Transistor T17 und den nMOS-Transistor T15 fließt.
Der Operationsverstärker 30 dieser Ausführungsform arbeitet deshalb auf dieselbe Weise wie der Operationsverstärker 10 und hat dieselben Vorteile wie der Operationsverstärker 10. Gemäß dieser Ausführungsform ist die Pegelverschiebungsenergiezufuhrschaltung 35 aus dem pMOS-Transistor T17, dem nMOS-Transistor T15 und dem Widerstand R6 gebildet, und durch den pMOS-Transistor T17 und den nMOS-Transistor T15 wird bewirkt, daß der Konstantstrom I1 über den Widerstand R6 fließt, um dadurch einen Spannungsabfall zu verursachen. Deshalb ist es möglich, eine gegebene Potentialdifferenz zwischen den Ausgangssignalen S1 und S2 ohne Verwendung einer Energiezufuhr leicht zu erzeugen.
Unter Bezugnahme auf Fig. 9 wird nun die vierte Ausführungsform dieser Erfindung erläutert. Ein Operationsverstärker 40 in Fig. 9 ist ein Spannungsfolgertyp, der aus Bipolartransistoren gebildet ist. Dieser Operationsverstärker 40 umfaßt erste und zweite Differenzverstärker 41 und 42, eine Konstantstromschaltung 43, einen invertierenden Verstärker 44 als Ausgangsschaltung und eine Pegelverschlebungsenergiezufuhrschaltung 45.
Der erste Differenzverstärker 41 hat drei npn-Transistoren Q1, Q2 und Q11 und zwei pnp-Transistoren Q3 und Q4. Die pnp-Transistoren Q3 und Q4 haben Emitter, die mit der Energiezufuhr mit hohem Potential. Vcc (5 V) verbunden sind, und ihre Basen sind mit dem Kollektor des pnp-Transistors Q4 verbunden. Die pnp-Transistoren Q3 und Q4 bilden eine Stromspiegelschaltung.
Die Kollektoren der npn-Transistoren Q1 und Q2 sind jeweilig mit den Kollektoren der pnp-Transistoren Q3 und Q4 verbunden. Die Emitter der npn-Transistoren Q1 und Q2 sind zusammen über den npn-Transistor Q11 mit der Energiezufuhr mit niedrigem Potential Vss (0 V) verbunden. Die Basis des npn-Transistors Q1 entspricht einem nichtinvertierenden Eingangsanschluß, dem ein Eingangssignal INL eingegeben wird. Die Basis des npn-Transistors Q2 entspricht einem invertierenden Eingangsanschluß, dem das Ausgangssignal OUT als Eingangssignal IN2 zugeführt wird.
Der erste Differenzverstärker 41 gibt ein Signal S1, welches das invertierte Signal der Potentialdifferenz zwischen dem ersten Eingangssignal IN1 und dem zweiten Eingangssignal IN2 ist, von dem Kollektor des npn-Transistors Q1 aus. Wenn das Potential des Eingangssignals IN1 höher als jenes des Eingangssignals IN2 ist, fließt mehr Strom in dem npn-Transistor Q1 und weniger Strom in dem npn-Transistor Q2. Als Resultat fällt das Potential des Ausgangssignals S1 des Differenzverstärkers 41 ab. Wenn das Potential des Eingangssignals IN1 niedriger als jenes des Eingangssignals IN2 ist, fließt andererseits weniger Strom in dem npn-Transistor Q1 und mehr Strom in dem npn-Transistor Q2. Demzufolge steigt das Potential des Ausgangssignals S1 des Differenzverstärkers 41 im Vergleich dazu an, wenn das Potential des Eingangssignals IN1 höher als das Potential des Eingangssignals IN2 ist.
Der zweite Differenzverstärker 42 hat drei pnp-Transistoren Q5, Q6 und Q12 und zwei npn-Transistoren Q7 und Q8. Die npn-Transistoren Q7 und Q8 haben Emitter, die mit der Energiezufuhr mit niedrigem Potential Vss (0 V) verbunden sind, und ihre Basen sind mit dem Kollektor des npn-Transistors Q8 verbunden. Die npn-Transistoren Q7 und Q8 bilden eine Stromspiegelschaltung.
Die Kollektoren der pnp-Transistoren Q5 und Q6 sind mit den Kollektoren der npn-Transistoren Q7 bzw. Q8 verbunden. Die Emitter der pnp-Transistoren Q5 und Q6 sind zusammen über den pnp-Transistor Q12 mit der Energiezufuhr mit hohem Potential Vcc (5 V) verbunden. Die Basis des pnp-Transistors Q5 entspricht einem nichtinvertierenden Eingangsanschluß, dem ein Eingangssignal IN1 eingegeben wird. Die Basis des pnp-Transistors Q6 entspricht einem invertierenden Eingangsanschluß, dem das Ausgangssignal OUT als Eingangssignal IN2 zugeführt wird.
Der zweite Differenzverstärker 42 gibt ein Signal S2, welches das invertierte Signal der Potentialdifferenz zwischen dem ersten Eingangssignal IN1 und dem zweiten Eingangssignal IN2 ist, von dem Kollektor des pnp-Transistors Q5 aus. Wenn das Potential des Eingangssignals IN1 höher als jenes des Eingangssignals IN2 ist, fließt weniger Strom in dem pnp-Transistor Q5 und mehr Strom in dem pnp-Transistor Q6. Als Resultat fällt das Potential des Ausgangssignals S2 des Differenzverstärkers 42 ab. Wenn das Potential des Eingangssignals IN1 niedriger als jenes des Eingangssignals IN2 ist, fließt andererseits mehr Strom in dem pnp-Transistor Q5 und weniger Strom in dem npn-Transistor Q6. Demzufolge steigt das Potential des Ausgangssignals S2 des Differenzverstärkers 42 im Vergleich dazu an, wenn das Potential des Eingangssignals IN1 höher als das Potential des Eingangssignals IN2 ist.
Die Konstantstromschaltung 43 hat einen Widerstand R7, npn-Transistoren Q13 und Q14 und einen pnp-Transistor Q16. Der npn-Transistor Q13 hat einen Kollektor, der über den Widerstand R7 mit der Energiezufuhr mit hohem Potential Vcc verbunden ist, und einen Emitter, der mit der Energiezufuhr mit niedrigem Potential Vss verbunden ist. Die Basis des npn-Transistors Q13 ist mit der Basis des npn-Transistors Q11 verbunden. Der npn-Transistor Q14 hat einen Emitter, der mit der Energiezufuhr mit niedrigem Potential Vss verbunden ist, und eine Basis, die mit der Basis des npn-Transistors Q13 verbunden ist. Deshalb bilden die npn-Transistoren Q11, Q13 und Q14 eine Stromspiegelschaltung und derselbe Konstantstrom I1 fließt durch sie.
Der pnp-Transistor Q16 hat einen Emitter, der mit der Energiezufuhr mit hohem Potential Vcc verbunden ist, und einen Kollektor und eine Basis, die beide mit der Basis des pnp-Transistors Q12 und dem Kollektor des npn-Transistors Q14 verbunden sind. Deshalb bilden die pnp-Transistoren Q12 und Q16 eine Stromspiegelschaltung. Der Konstantstrom I1, der durch den npn-Transistor Q14 fließt, fließt durch den pnp-Transistor Q16. Der Konstantstrom I1 fließt auch durch den pnp-Transistor Q12.
Die Pegelverschiebungsenergiezufuhrschaltung 45 enthält einen pnp-Transistor Q17, Widerstände R8 und R9 und npn- Transistoren Q15 und Q18. Der pnp-Transistor Q17 hat einen Emitter, der mit der Energiezufuhr mit hohem Potential Vcc verbunden ist, einen Kollektor, der mit dem Kollektor des npn-Transistors Q1 verbunden ist, und eine Basis, die mit dem Kollektor des pnp-Transistors Q16 verbunden ist. Die pnp-Transistoren Q16 und Q17 bilden eine Stromspiegelschaltung, und der Konstantstrom I1 fließt auch durch den pnp- Transistor Q17.
Der npn-Transistor Q15 hat einen Emitter, der mit der Energiezufuhr mit niedrigem Potential Vss verbunden ist, einen Kollektor, der mit dem Kollektor des pnp-Transistors Q5 verbunden ist, und eine Basis, die mit dem Kollektor des npn-Transistors Q13 verbunden ist. Der npn-Transistor Q15 bildet zusammen mit dem npn-Transistor Q13 eine Stromspiegelschaltung, und der Konstantstrom I1 fließt auch durch den npn-Transistor Q15.
Der npn-Transistor Q18 hat einen Kollektor, der mit dem Kollektor des pnp-Transistors Q17 verbunden ist, und einen Emitter, der mit dem Kollektor des npn-Transistors Q15 verbunden ist. Der Widerstand R8 ist zwischen dem Kollektor und der Basis des npn-Transistors Q18 verbunden, und der Widerstand R9 ist zwischen der Basis und dem Emitter des npn-Transistors Q18 verbunden. Der Widerstand R9 dient zum Erzeugen der Basis-Emitter-Spannung Vbe des npn-Transistors Q18, um den npn-Transistor Q18 einzuschalten. Der Strom, der durch Teilen der Basis-Emitter-Spannung Vbe durch den Widerstandswert des Widerstandes R9 erhalten wird, fließt über den Widerstand R9. Dieser Strom fließt über den Widerstand R8. Die Widerstände R8 und R9 erzeugen eine Spannung von Vbe · (R8 + R9)/R9 zwischen dem Kollektor und dem Emitter des npn- Transistors Q18. Die Kollektor-Emitter-Spannung des npn- Transistors Q18 kann wie gewünscht eingestellt werden, indem die Widerstandswerte der Widerstände R8 und R9 willkürlich eingestellt werden.
Der invertierende Verstärker 44 ist aus einem pnp-Transistor Q9 und einem npn-Transistor Q10 gebildet, die zwischen der Energiezufuhrschaltung mit hohem Potential Vcc (5 V) und der Energiezufuhr mit niedrigem Potential Vss (0 V) seriell verbunden sind. Der Basis des pnp-Transistors Q9 wird das Ausgangssignal S1 des ersten Differenzverstärkers 41 direkt oder das Ausgangssignal S2 des zweiten Differenzverstärkers 42 über die Spannung der Pegelverschiebungsenergiezufuhrschaltung 45 zugeführt. Der Basis des npn-Transistors Q10 wird das Ausgangssignal S2 des zweiten Differenzverstärkers 42 direkt oder das Ausgangssignal S1 des ersten Differenzverstärkers 41 über die Spannung der Pegelverschiebungsenergiezufuhrschaltung 45 zugeführt. Der invertierende Verstärker 44 sendet das Signal OUT aus, das erhalten wird, indem das Ausgangssignal S1 oder S2 des ersten oder zweiten Differenzverstärkers 41 oder 42 gemäß seinem Verstärkungsfaktor (A) verstärkt wird.
In dem so gebildeten Operationsverstärker 40 betragen die Basis-Emitter-Spannungen Vbe der npn-Transistoren Q1 und Q2 0,7 V, betragen die Basis-Emitter-Spannungen Vbe der pnp- Transistoren Q5 und Q6 -0,7 V und belaufen sich Spannungsabfälle in dem npn-Transistor Q11 und dem pnp-Transistor Q12 auf 0 V.
Wenn 0,5 V als Eingangssignal IN1 angewendet werden, werden die npn-Transistoren Q1 und Q2 ausgeschaltet, da die Eingangsspannung kleiner als die Basis-Emitter-Spannung Vbe (0,7 V) der npn-Transistoren Q1 und Q2 ist.
Zu dieser Zeit werden jedoch die pnp-Transistoren Q5 und Q6 des zweiten Differenzverstärkers 42 eingeschaltet, und der zweite Differenzverstärker 42 arbeitet korrekt, um das Ausgangssignal S2 eines vorbestimmten Potentials auf der Basis des Eingangssignals IN1 auszugeben.
Das Potential des Ausgangssignals S1 ist das Potential des Ausgangssignals S2 zuzüglich der Kollektor-Emitter- Spannung des npn-Transistors Q18. Deshalb werden der pnp- Transistor Q9 und der npn-Transistor Q10 auf der Basis der Potentiale der Ausgangssignale S1 und S2 gesteuert, wodurch dieselbe Spannung von 0,5 V wie das Potential des Eingangssignals IN1 als Ausgangssignal OUT von dem invertierenden Verstärker 44 ausgegeben werden kann.
Wenn eine Spannung im Bereich von 1 V bis 4 V als Eingangssignal IN1 angewendet wird, werden die npn-Transistoren Q1 und Q2 eingeschaltet und arbeitet der erste Differenzverstärker 41 korrekt, um das Ausgangssignal S1 eines vorbestimmten Potentials auf der Basis des Eingangssignals IN1 auszusenden. Ferner werden die pnp-Transistoren Q5 und Q6 eingeschaltet, und der zweite Differenzverstärker 42 arbeitet auch korrekt, um das Ausgangssignal S2 eines vorbestimmten Potentials auf der Basis des Eingangssignals IN1 auszusenden. Zu dieser Zeit ist die Potentialdifferenz zwischen den Ausgangssignalen S1 und S2 der Kollektor-Emitter-Spannung des npn-Transistors Q18 gleich. Der pnp-Transistor Q9 und der npn-Transistor Q10 werden auf der Basis der Potentiale der Ausgangssignale S1 und S2 gesteuert, so daß dieselbe Spannung wie das Potential des Eingangssignals IN1 als verstärktes Ausgangssignal OUT von dem invertierenden Verstärker 44 ausgesendet werden kann.
Wenn 4,5 V als Eingangssignal IN1 angewendet werden, werden die pnp-Transistoren Q5 und Q6 ausgeschaltet, da die Eingangsspannung größer als die Differenz (4,3 V) zwischen dem Absolutwert (5 V) der Zufuhrspannung mit hohem Potential und dem Absolutwert der Basis-Emitter-Spannung Vbe (-0,7 V) der pnp-Transistoren Q5 und Q6 ist.
Zu dieser Zeit werden jedoch die npn-Transistoren Q1 und Q2 des ersten Differenzverstärkers 41 eingeschaltet, und der erste Differenzverstärker 41 arbeitet korrekt, um das Ausgangssignal S1 eines vorbestimmten Potentials auf der Basis des Eingangssignals IN1 auszugeben. Das Potential des Ausgangssignals S2 wird deshalb einem Potential gleich, das durch Subtrahieren der Kollektor-Emitter-Spannung des npn- Transistors Q18 von dem Potential des Ausgangssignals S1 erhalten wird. Auf der Basis der Potentiale der Ausgangssignale S1 und S2 werden der pnp-Transistor Q9 und der npn- Transistor Q10 gesteuert, so daß dieselbe Spannung von 4,5 V wie das Potential des Eingangssignals IN1 als Ausgangssignal OUT von dem invertierenden Verstärker 44 ausgegeben werden kann. Gemäß dieser Ausführungsform kann der Operationsverstärker gemäß den Eingangssignalen zuverlässig arbeiten, wie aus Obigem ersichtlich ist, deren Potentiale in dem breiten Spannungsbereich von 0,5 V, die der Zufuhrspannung mit niedrigem Potential nahe kommen, bis 4,5 V liegen, die der Zufuhrspannung mit hohem Potential nahe kommen.
Kurz gesagt, diese Ausführungsform ist mit dem ersten Differenzverstärker 41 versehen, der die npn-Transistoren Q1 und Q2 hat, und mit dem zweiten Differenzverstärker 42, der die pnp-Transistoren Q5 und Q6 hat, so daß das Signal OUT von dem invertierenden Verstärker 44 auf der Basis des Ausgangssignals von einem jener Differenzverstärker ausgegeben werden kann. Selbst wenn das Potential des Eingangssignals IN1 gleich oder niedriger als die Basis-Emitter- Spannung Vbe der npn-Transistoren Q1 und Q2 ist, so daß der erste Differenzverstärker 41 nicht arbeitet, arbeitet der zweite Differenzverstärker 42 korrekt.
Selbst wenn das Potential des Eingangssignals IN1 größer als die Differenz zwischen dem Absolutwert der Zufuhrspannung mit hohem Potential und dem Absolutwert der Basis- Emitter-Spannung Vbe der pnp-Transistoren Q5 und Q6 ist, so daß der zweite Differenzverstärker 42 nicht arbeitet, arbeitet der erste Differenzverstärker 41 korrekt. Deshalb ist es möglich, den Spannungsbereich des Eingangssignals IN1 zu erweitern, um im wesentlichen dem Bereich von der Spannung der Energiezufuhr mit hohem Potential Vcc bis zu der Spannung der Energiezufuhr mit niedrigem Potential Vss gleich zu sein.
Ferner ist es wahrscheinlich, daß die Basis-Emitter- Spannung Vbe von Bipolartransistoren in Abhängigkeit von dem Herstellungsprozeß abweicht. Gemäß dieser Ausführungsform wird durch das Vorsehen der ersten und zweiten Differenzverstärker 41 und 42 der Einfluß von jener Abweichung jedoch eliminiert.
Gemäß dieser Ausführungsform umfaßt der invertierende Verstärker 44 den pnp-Transistor Q9, der mit der Energiezufuhr mit hohem Potential Vss verbunden ist, und den npn- Transistor Q10, der mit der Energiezufuhr mit niedrigem Potential Vcc verbunden ist. Deshalb ist es möglich, den Spannungsbereich des Ausgangssignals OUT zu erweitern, um im wesentlichen dem Bereich von der Zufuhrspannung mit hohem Potential bis zu der Spannung der Zufuhrspannung mit niedrigem Potential gleich zu sein.
Gemäß dieser Ausführungsform ist eine vorbestimmte Potentialdifferenz zwischen den Ausgangssignalen S1 und S2 gegeben, indem die Pegelverschiebungsenergiezufuhrschaltung 45 zwischen dem Ausgangssignal S1 des ersten Differenzverstärkers 41 und dem Ausgangssignal S2 des zweiten Differenzverstärkers 42 verbunden wird. Dadurch wird die Linearität der Ausgaben des pnp-Transistors Q9 und des npn-Transistors Q10 des invertierenden Verstärkers 44 verbessert.
Der Fachwelt sollte klar sein, daß die vorliegende Erfindung in vielen anderen spezifischen Formen verkörpert sein kann, ohne den Schutzumfang der Erfindung zu verlassen. Besonders versteht sich, daß diese Erfindung in den folgenden Formen abgewandelt werden kann.
Die Pegelverschiebungsenergiezufuhrschaltung 25 in der zweiten Ausführungsform kann durch eine Zener-Diode oder einen Widerstand ersetzt werden. Diese Abwandlung hat auch dieselben Vorteile wie die zweite Ausführungsform.
Statt an einen Operationsverstärker des Spannungsfolgertyps kann diese Erfindung natürlich an einen nichtinvertierenden Verstärker angepaßt werden, das heißt, an einen Operationsverstärker, dessen Ausgangsanschluß mit seinem nichtinvertierenden Eingangsanschluß (positiven Eingangsanschluß) verbunden ist, so daß das Ausgangssignal OUT als Eingangssignal IN1 angewendet wird, oder an einen Operationsverstärker, der so konstruiert ist, um das Ausgangssignal nicht zurückzuführen.

Claims

1. Operationsverstärker mit einer Energiezufuhr für hohe Spannung (Vcc) und einer Energiezufuhr für niedrige Spannung (Vss), wobei der Operationsverstärker erste und zweite Eingangssignale (IN1, IN2) empfängt und eine Spannungsdifferenz zwischen den ersten und zweiten Eingangssignalen (IN1, IN2) verstärkt, um ein verstärktes Signal (OUT) zu erzeugen, welcher Operationsverstärker gekennzeichnet ist durch:

einen ersten Differenzverstärker (1), der ein Paar von Eingangstransistoren eines ersten Typs (Tr1, Tr2) hat, die durch die ersten und zweiten Eingangssignale (IN1, IN2) aktiviert werden, die eine Spannung haben, die größer als die Spannung der Energiezufuhr für niedrige Spannung (Vss) ist, welcher erste Differenzverstärker (1) ein erstes Ausgangssignal (S1) als Reaktion auf die Spannungsdifferenz zwischen den ersten und zweiten Eingangssignalen (IN1, IN2) sendet, wobei der erste Differenzverstärker nicht arbeitet, wenn das Potential des Eingangssignals der Energiezufuhr für niedrige Spannung (Vss) nahekommt;

einen zweiten Differenzverstärker (2), der ein Paar von Eingangstransistoren eines zweiten Typs (Tr3, Tr4) hat, die durch die ersten und zweiten Eingangssignale (IN1, IN2) aktiviert werden, die eine Spannung haben, die kleiner als die. Spannung der Energiezufuhr für hohe Spannung (Vcc) ist, welcher zweite Differenzverstärker (2) ein zweites Ausgangssignal (S2) als Reaktion auf die Spannungsdifferenz zwischen den ersten und zweiten Eingangssignalen (IN1, IN2) sendet, wobei der zweite Differenzverstärker nicht arbeitet, wenn das Potential des Eingangssignals der Energiezufuhr für hohe Spannung (Vcc) nahekommt; und

eine Ausgangsschaltung (3) zum Kombinieren der ersten und zweiten Ausgangssignale (S1, S2), welche Ausgangsschaltung (3) durch ein kombiniertes Signal aktiviert wird, um das verstärkte Signal (OUT) zu senden, wobei die Ausgangsschaltung (3) eine Pegelverschiebungsspannungsquelle (16) zum Erzeugen einer vorbestimmten Spannungsdifferenz zwischen dem ersten Ausgangssignal (S1) und dem zweiten Ausgangssignal (S2) enthält, wenn das erste Ausgangssignal (S1) und das zweite Ausgangssignal (S2) kombiniert werden, welche Pegelverschiebungsspannungsquelle eine Spannungsenergiezufuhr (16) enthält, die zwischen dem ersten Ausgangssignal (S1) und dem zweiten Ausgangssignal (S2) direkt verbunden ist.

2. Operationsverstärker nach Anspruch 1, bei dem die Ausgangsschaltung erste und zweite Transistoren (T9, T10) hat, die zwischen der Energiezufuhr für hohe Spannung (Vcc) und der Energiezufuhr für niedrige Spannung (Vss) seriell verbunden sind, welche ersten und zweiten Transistoren das kombinierte Signal empfangen.

3. Operationsverstärker nach Anspruch 2, bei dem der erste Transistor ein pMOS-Transistor (T9) ist und der zweite Transistor ein nMOS-Transistor (T10) ist.

4. Operationsverstärker nach Anspruch 2, bei dem der erste Transistor ein pnp-Transistor (Q9) ist und der zweite Transistor ein npn-Transistor (Q10) ist.

5. Operationsverstärker nach irgendeinem der Ansprüche 1 bis 4, bei dem die Transistoren des ersten Typs des ersten Differenzverstärkers (1) nMOS-Transistoren (T1, T2) sind und die Transistoren des zweiten Typs des zweiten Differenzverstärkers pMOS-Transistoren (T5, T6) sind.

6. Operationsverstärker nach irgendeinem der Ansprüche 1 bis 4, bei dem die Transistoren des ersten Typs des ersten Differenzverstärkers (1) npn-Transistoren (Q1, Q2) sind und die Transistoren des zweiten Typs des zweiten Differenzverstärkers (2) pnp-Transistoren (Q5, Q6) sind.

7. Operationsverstärker nach irgendeinem der Ansprüche 1 bis 6, bei dem die Pegelverschiebungsenergiequelle eine Batterie (16) enthält, die zwischen dem ersten Ausgangssignal (S1) und dem zweiten Ausgangssignal (S2) verbunden ist.

8. Operationsverstärker nach irgendeinem der Ansprüche 1 bis 6, bei dem die Pegelverschiebungsenergiequelle eine Diode (25) enthält, die zwischen dem ersten Ausgangssignal (S1) und dem zweiten Ausgangssignal (S2) verbunden ist.

9. Operationsverstärker nach irgendeinem der Ansprüche 1 bis 6, bei dem die Pegelverschiebungsenergiequelle einen ersten Widerstand (R9) enthält, der zwischen dem ersten Ausgangssignal (S1) und dem zweiten Ausgangssignal (S2) verbunden ist, welcher erste Widerstand (R9) ein erstes Ende hat, das mit der Energiezufuhr für hohe Spannung (Vcc) durch eine erste Konstantstromzufuhr verbunden ist, und ein zweites Ende, das mit der Energiezufuhr für niedrige Spannung (Vss) durch eine zweite Konstantstromzufuhr verbunden ist.

10. Operationsverstärker nach irgendeinem der Ansprüche 1 bis 6, bei dem die Pegelverschiebungsenergiequelle enthält:

einen Bipolartransistor (Q18) mit einem Kollektor, einem Emitter und einer Basis, wobei der Kollektor und der Emitter zwischen dem ersten Ausgangssignal und dem zweiten Ausgangssignal verbunden sind;

einen zweiten Widerstand (R5), der zwischen dem Kollektor und der Basis des Bipolartransistors verbunden ist; und

einen dritten Widerstand (R9), der zwischen der Basis und dem Emitter des Bipolartransistors verbunden ist;

bei dem der Kollektor des Bipolartransistors (Q18) mit der Energiezufuhr für hohe Spannung (Vcc) durch eine dritte Konstantstromzufuhr verbunden ist und der Emitter des Bipolartransistors (Q18) mit der Energiezufuhr für niedrige Spannung (Vss) durch eine vierte Konstantstromzufuhr verbunden ist.

11. Operationsverstärker nach irgendeinem der Ansprüche 1 bis 10, bei dem das verstärkte Signal (OUT) als zweites Eingangssignal (IN2) verwendet wird.