DE69705553T2 - Überspannungsdetektionsschaltung zur Auswahl der Betriebsart - Google Patents
Überspannungsdetektionsschaltung zur Auswahl der BetriebsartInfo
- Publication number
- DE69705553T2 DE69705553T2 DE69705553T DE69705553T DE69705553T2 DE 69705553 T2 DE69705553 T2 DE 69705553T2 DE 69705553 T DE69705553 T DE 69705553T DE 69705553 T DE69705553 T DE 69705553T DE 69705553 T2 DE69705553 T2 DE 69705553T2
- Authority
- DE
- Germany
- Prior art keywords
- node
- mos transistor
- coupled
- transistors
- signal generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 title 1
- 230000004044 response Effects 0.000 claims abstract description 25
- 241001422033 Thestylus Species 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 2
- 230000015654 memory Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Amplifiers (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Logic Circuits (AREA)
Description
- Die vorliegende Erfindung betrifft einen Signalgenerator zum Erzeugen von Testmodensignalen, wenn irgendeine Spannung, die höher als eine empfohlene hohe Eingangsspannung ist, an einen vorbestimmten Eingangsstift angelegt wird, und zum Umschalten von einem normalen Mode zu einem Testmode in Antwort auf die Testmodensignale.
- Ein herkömmliches Testverfahren zum Prüfen von Betriebszuständen von dynamischen Direktzugriffsspeichern (DRAMs) verwendet einen Signalgenerator zum Erzeugen von Testmodesignalen, wenn irgendeine Spannung, die höher als eine empfohlene hohe Eingangsspannung ist, an einen vorbestimmten Eingangsstift angelegt wird, und zum Umschalten von einem normalen Mode zu einem Testmode in Antwort auf die Testmodensignale. Eine solche herkömmliche Schaltung ist in EP-A-0 238 283 beschrieben.
- Der Signalgenerator weist einen Eingangsstift, eine Schaltung hoher Impedanz, die an den Eingangsstift angeschlossen ist, einen Signalverstärker, der an die Schaltung hoher Impedanz angeschlossen ist, und einen Widerstand, der zwischen der Schaltung hoher Impedanz und Vss angeschlossen ist, auf.
- Der Signalgenerator erzeugt Testmodensignale, wenn ein Potential (12 V), das höher als eine empfohlene hohe Eingangsspannung ist, an einen vorbestimmten Eingangsstift beim Einschalten bzw. Hochfahren angelegt wird, und die DRAMs werden unter Verwendung der Testmodensignale getestet.
- Es ist eine Aufgabe der vorliegenden Erfindung, einen Signalgenerator zu schaffen, der bei einer niedrigen Spannung von einem normalen Mode zu einem Testmode umschalten kann.
- Gemäß einem Aspekt der vorliegenden Erfindung ist zum Erreichen der obigen Aufgabe ein Signalgenerator geschaffen, der folgendes aufweist: einen Eingangsstift, eine Schaltung, die zwischen dem Eingangsstift und einem ersten Knoten gekoppelt ist, wobei die Schaltung eine Vielzahl von Transistoren aufweist, wobei die Vielzahl von Transistoren jeweils in Reihe geschaltet ist und jeweils einen Gateanschluß hat, der mit einem Sourceanschluß oder einem Drainanschluß gekoppelt ist, wobei ein Signalverstärker über den ersten Knoten mit der Schaltung gekoppelt ist, wobei ein Widerstand zwischen dem ersten Knoten und einer Referenzspannung gekoppelt ist, und wobei ein Transistor zwischen dem ersten Knoten und einem zweiten Knoten zwischen vorbestimmten Transistoren unter der Vielzahl von Transistoren gekoppelt ist, wobei der Transistor in Antwort auf einen Ausgangszustand des Signalverstärkers einen Strompfad vom zweiten Knoten zum ersten Knoten umgeht und einen Potentialpegel des ersten Knotens hält.
- Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist zum Erreichen der obigen Aufgabe ein Signalgenerator geschaffen, der folgendes aufweist: einen Eingangsstift, eine Schaltung, die zwischen dem Eingangsstift und einem ersten Knoten gekoppelt ist, wobei die Schaltung eine Vielzahl von Transistoren aufweist, wobei die Vielzahl von Transistoren jeweils in Reihe geschaltet ist und jeweils einen Gateanschluß hat, der mit einem Sourceanschluß oder einem Drainanschluß gekoppelt ist, wobei ein Signalverstärker über den ersten Knoten mit der Schaltung gekoppelt ist, wobei ein Widerstand zwischen dem ersten Knoten und einer Referenzspannung gekoppelt ist, wobei ein erster Transistor zwischen dem ersten Knoten und einem zweiten Knoten zwischen ersten vorbestimmten Transistoren unter der Vielzahl von Transistoren gekoppelt ist, wobei der erste Transistor in Antwort auf eine Eingabe eines Steuersignals und einen Ausgabezustand des Signalverstärkers einen Strompfad vom zweiten Knoten zum ersten Knoten umgeht und ein vorbestimmtes Potential zum ersten Knoten zuführt, und wobei ein zweiter Transistor zwischen dem ersten Knoten und einem dritten Knoten zwischen zweiten vorbestimmten Transistoren unter der Vielzahl von Transistoren gekoppelt ist, wobei der zweite Transistor in Antwort auf den Ausgabezustand des Signalverstärkers einen Strompfad vom dritten Knoten zum ersten Knoten umgeht und das vorbestimmte Potential des ersten Knotens hält.
- Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist zum Erreichen der obigen Aufgabe ein Signalgenerator geschaffen, wobei der Signalverstärker eine Vielzahl von Inverterschaltungen aufweist, wobei ein Inverter einer ersten Stufe in Richtung zu einer Eingangsseite der Vielzahl von Inverterschaltungen eine Schwellenspannung einstellt, die niedriger als diejenige der anderen Inverter ist.
- Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist zum Erreichen der obigen Aufgabe ein Signalgenerator geschaffen, wobei die Inverterschaltung der ersten Stufe einen p-MOS-Transistor und einen n-MOS-Transistor aufweist, wobei eine. Gatebreite des p-MOS-Transistors kürzer als eine Gatebreite des n-MOS- Transistors ist.
- Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist zum Erreichen der obigen Aufgabe ein Signalgenerator geschaffen, wobei die Inverterschaltung der ersten Stufe einen p-MOS-Transistor und einen n-MOS-Transistor aufweist, wobei eine Gatelänge des p-MOS-Transistors länger als eine Gatelänge des n-MOS- Transistors ist.
- Während die Beschreibung mit Ansprüchen schließt, die den Gegenstand besonders hervorheben und deutlich beanspruchen, der als die Erfindung angesehen wird, wird geglaubt, daß die Erfindung und die Aufgaben, Merkmale und Vorteile von ihr besser aus der folgenden Beschreibung in Zusammenhang mit den beigefügten Zeichnungen verstanden werden, wobei:
- Fig. 1 ein Schaltungsdiagramm eines Signalgenerators ist, der ein erstes Ausführungsbeispiel der vorliegenden Erfindung zeigt;
- Fig. 2 ein Zeitdiagramm zum Beschreiben des Betriebs des in Fig. 1 gezeigten Signalgenerators ist;
- Fig. 3 ein Schaltungsdiagramm eines Signalgenerators ist, der ein zweites Ausführungsbeispiel der vorliegenden Erfindung zeigt; und
- Fig. 4 ein Zeitdiagramm zum Beschreiben des Betriebs des in Fig. 3 gezeigten Signalgenerators ist.
- Ein Signalgenerator gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung wird hierin nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
- Fig. 1 ist ein Schaltungsdiagramm eines Signalgenerators, der ein erstes Ausführungsbeispiel der vorliegenden Erfindung zeigt.
- Der in Fig. 1 gezeigte Signalgenerator weist folgendes auf: einen Eingangsstift 1; eine Schaltung hoher Impedanz, die mit dem Eingangsstift 1 gekoppelt ist, wobei die Schaltung hoher Impedanz eine Vielzahl von n-MOS-Transistoren (Q1~Q6) aufweist, wobei die Vielzahl von n-MOS-Transistoren (Q1~Q6) jeweils in Reihe geschaltet ist und jeweils einen Gateanschluß hat, der mit einem Sourceanschluß oder einem Drainanschluß gekoppelt ist; einen Signalverstärker 2, der eine Vielzahl von Inverterschaltungen aufweist, die mit einem n-MOS-Transistor Q6 in Richtung zu einer Ausgangsseite der Vielzahl von n-MOS-Transistoren (Q1~Q6) gekoppelt sind, einen Ausgangsanschluß zum Ausgeben eines Testmodensignals haben und über einen ersten Knoten N1 mit der Schaltung hoher Impedanz gekoppelt sind; einen Widerstand, der über den ersten Knoten N1 zwischen einem n-MOS- Transistor Q6 und einer Referenzspannung (beispielsweise Vss) gekoppelt ist; einen n-MOS-Transistor Q7, der konstant 1/2 Vcc an einen Gateanschluß des n- MOS-Transistors Q7 anlegt, und einen n-MOS-Transistor Q8, der zwischen dem ersten Knoten N1 und einem zweiten Knoten N2 gekoppelt ist, zwischen vorbestimmten Transistoren unter der Vielzahl von n-MOS-Transistoren (Q1~Q7), wobei ein Gateanschluß des n-MOS-Transistors Q8 mit einem Ausgangsanschluß des Signalverstärkers 2 gekoppelt ist.
- Weiterhin umgeht der n-MOS-Transistor Q8 einen Strompfad vom zweiten Knoten N2 zum ersten Knoten N1 und hält einen Potentialpegel des ersten Knotens N1 gemäß einem Ausgabezustand des Signalverstärkers 2.
- Weiterhin korreliert deshalb, weil der n-MOS-Transistor Q7, der als Widerstand wirkt, konstant 1/2 Vcc an einen Gateanschluß des n-MOS-Transistors Q7 anlegt, ein Potential des Knotens zwischen dem Eingangsstift 1 und einem Drainanschluß des n-MOS-Transistors Q1 mit einem Potential des ersten Knotens N1.
- Der Betrieb des Signalgenerators des ersten Ausführungsbeispiels, der aufgebaut ist, wie es oben beschrieben ist, wird nun unter Bezugnahme auf ein in Fig. 1 gezeigtes Schaltungsdiagramm und ein in Fig. 2 gezeigtes Zeitdiagramm beschrieben.
- Der Signalgenerator, der das erste Ausführungsbeispiel der vorliegenden Erfindung zeigt, wird in einen freigegebenen Zustand versetzt, wenn ein Potential 12 V, das höher als eine empfohlene hohe Eingangsspannung (beispielsweise 6,5 V) ist, an einen vorbestimmten Eingangsstift 1 angelegt wird.
- Zuerst wird dann, wenn 12 V, was höher als eine empfohlene hohe Eingangsspannung (6,5 V) ist, an den Eingangsstift 1 angelegt wird, eine Vielzahl von n-MOS- Transistoren (Q1~Q6) (eine Schaltung hoher Impedanz) aufeinanderfolgend eingeschaltet. Danach ist ein Potentialpegel eines ersten Knotens N1 in einem H- Pegelzustand.
- Dann, wenn der Potentialpegel des ersten Knotens N1 im H-Pegelzustand ist und das Potential des ersten Knotens N1 auf ein Potential (beispielsweise 1,2 V) ansteigt, das höher als eine Schwellenspannung des Signalverstärkers 2 ist, verstärkt der Signalverstärker 2 das Potential des ersten Knotens N1, und der Ausgangsanschluß steigt auf 3,3 V an.
- Dann wird das H-Pegelsignal vom Ausgangsanschluß in Antwort auf eine Operation ausgegeben, wie sie oben beschrieben ist. Danach wird das H-Pegelsignal als Testmodensignal verwendet.
- Dann schaltet der n-MOS-Transistor Q8 in Antwort auf den H-Pegel des Ausgangsanschlusses ein. Ein Strompfad zwischen dem ersten Knoten N1 und dem zweiten Knoten N2 wird in Antwort darauf umgangen, daß der n-MOS-Transistor Q8 einschaltet. Daher wird der Strompfad zwischen dem ersten Knoten N1 und dem zweiten Knoten N2 in einen leitenden Zustand versetzt.
- Da der Strompfad zwischen dem ersten Knoten N1 und dem zweiten Knoten N2 in einen leitenden Zustand versetzt wird, kann eine Spannung, die an den Eingangsstift 1 angelegt werden muß, um eine Ausgabe eines Testmodensignals zum Ausgangsanschluß des Signalverstärkers 2 zu halten, einen Wert haben, der niedriger als 12 V ist. Daher hat die niedrigere Spannung einen Wert, der zum Halten der n-MOS-Transistoren (Q1~Q3) in einem Ein-Zustand und zum Halten eines Potentials beim ersten Knoten N1, das höher als eine Schwellenspannung des Signalverstärkers 2 ist, ausreicht. Beispielsweise ist die niedrigere Spannung beim ersten Ausführungsbeispiel der vorliegenden Erfindung 8 V.
- Dann, wenn eine an den Eingangsstift 1 angelegte Spannung kleiner als 6,5 V wird, sind die n-MOS-Transistoren (Q1~Q3) in einem Aus-Zustand. In Antwort auf den Aus-Zustand tritt der Signalverstärker 2 auch in einen Aus-Zustand ein. Weiterhin versetzt der n-MOS-Transistor Q7 den ersten Knoten N1 vollständig in einen L-Pegelzustand. Daher stoppt die Ausgabe des Testmodensignals in Antwort auf einen Betrieb, wie er oben beschrieben ist, und ein Testmode schaltet zu einem normalen Mode um.
- Wie es oben beschrieben ist, muß der Signalgenerator des in Fig. 1 gezeigten ersten Ausführungsbeispiels eine Eingangsspannung (beispielsweise 12 V), die höher als eine empfohlene hohe Eingangsspannung ist, an den Eingangsstift 1 anlegen" bis der n-MOS-Transistor Q8 in einen Ein-Zustand eintritt. Jedoch dann, wenn der n-MOS-Transistor Q8 einmal in einen Ein-Zustand eintritt, kann eine Ausgabe eines Testmodensignals selbst dann beibehalten werden, wenn eine Eingangsspannung (beispielsweise 8 V) kleiner als eine empfohlene hohe Eingangsspannung ist. Daher muß der Signalgenerator des ersten Ausführungsbeispiels ein Anlegen einer Eingangsspannung, die höher als eine empfohlene hohe Eingangsspannung ist, an den Eingangsstift 1 nicht fortführen. Somit kann deshalb, weil der Signalgenerator des ersten Ausführungsbeispiels ein Anlegen einer Eingangsspannung, die höher als eine empfohlene hohe Eingangsspannung ist, an den Eingangsstift 1 nicht fortführen muß, verhindert werden, daß ein Gateoxid-Durchbruch eines Transistors auftritt, wenn ein Testmodensignal ausgegeben wird.
- Weiterhin besteht der Signalverstärker 2 aus einer Vielzahl von Invertern, die aus dem n-MOS-Transistor und dem p-MOS-Transistor gebildet sind. Da ein Inverter einer ersten Stufe einer Eingangsseite des Signalverstärkers 2 eine Schwellenspannung hat; die niedriger als bei anderen Invertern des Signalverstärkers 2 ist, ist der Signalgenerator des ersten Ausführungsbeispiels empfindlicher gegenüber einer Änderung eines Potentials beim Knoten N1.
- Daher hat der p-MOS-Transistor, der den Inverter der ersten Stufe bildet, eine niedrigere Treiberfähigkeit als der n-MOS-Transistor. Insbesondere ist eine Gatebreite des p-MOS-Transistors kürzer als eine Gatebreite des n-MOS-Transistors, oder ist eine Gatelänge des p-MOS-Transistors länger als eine Gatelänge des n- MOS-Transistors. Daher ist es möglich, eine an den Eingangsstift 1 angelegte niedrige Spannung zu sichern und einen Leckstrom vom Eingangsstift 1 zu Vss zu verhindern.
- Hierin nachfolgend wird ein Signalgenerator gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
- Fig. 3 ist ein Schaltungsdiagramm eines Signalgenerators, der ein zweites Ausführungsbeispiel der vorliegenden Erfindung zeigt.
- Der in Fig. 3 gezeigte Signalgenerator weist folgendes auf: einen Eingangsstift 1; eine Schaltung hoher Impedanz, die mit dem Eingangsstift 1 gekoppelt ist, wobei die Schaltung hoher Impedanz eine Vielzahl von n-MOS-Transistoren (Q1~Q6) aufweist, wobei die Vielzahl von n-MOS-Transistoren (Q1~Q6) jeweils in Reihe geschaltet ist und jeweils einen Gateanschluß hat, der mit einem Sourceanschluß oder einem Drainanschluß gekoppelt ist; einen Signalverstärker 2, der eine Vielzahl von Inverterschaltungen aufweist, die mit einem n-MOS-Transistor Q6 in Richtung zu einer Ausgangsseite der Vielzahl von n-MOS-Transistoren (Q1~06) gekoppelt sind, die einen Ausgangsanschluß zum Ausgeben eines Testmodensignals haben und die über einen ersten Knoten N1 mit der Schaltung hoher Impedanz gekoppelt sind; einen Widerstand, der über den ersten Knoten N1 zwischen einem n-MOS- Transistor Q6 und einer Referenzspannung (beispielsweise Vss) gekoppelt ist; einen n-MOS-Transistor Q7, der konstant 1/2 Vcc an einen Gateanschluß des n- MOS-Transistors Q7 anlegt; einen n-MOS-Transistor Q8, der zwischen dem ersten Knoten N1 und einem zweiten Knoten N2 gekoppelt ist, zwischen vorbestimmten Transistoren unter der Vielzahl von n-MOS-Transistoren (Q1~Q6), wobei ein Gateanschluß des n-MOS-Transistors Q8 mit einem Ausgangsanschluß des Signalverstärkers 2 gekoppelt ist; und einen n-MOS-Transistor Q9, der zwischen dem ersten Knoten N1 und einem Knoten N3 zwischen vorbestimmten Transistoren in der Vielzahl von n-MOS-Transistoren (Q1~Q6) gekoppelt ist, wobei ein Gateanschluß des n-MOS-Transistors Q9 mit einem Steuersignal INTBB gekoppelt ist.
- Weiterhin umgeht der n-MOS-Transistor Q8 einen Strompfad vom zweiten Knoten N2 zum ersten Knoten N1 und hält einen Potentialpegel des ersten Knotens N1 in Antwort auf einen Ausgabezustand des Signalverstärkers 2.
- Weiterhin umgeht der n-MOS-Transistor Q9 einen Strompfad vom dritten Knoten N3 zum ersten Knoten N1 und führt ein vorbestimmtes Potential zum ersten Knoten N1 zu, und zwar in Antwort auf eine Eingabe eines Steuersignals INTBB und eine Situation, in welcher eine Spannung, die höher als eine empfohlene hohe Eingangsspannung ist, an einen vorbestimmten Eingangsstift 1 angelegt wird.
- Weiterhin korreliert deshalb, weil der n-MOS-Transistor Q7, der als Widerstand wirkt, konstant 1/2 Vcc an einen Gateanschluß des n-MOS-Transistors Q7 anlegt, ein Potential des Knotens zwischen dem Eingangsstift 1 und einem Drainanschluß des n-MOS-Transistors Q1 mit einem Potential des ersten Knotens N1.
- Nun wird der Betrieb des Signalgenerators des zweiten Ausführungsbeispiels, der aufgebaut ist, wie es oben beschrieben ist, unter Bezugnahme auf ein in Fig. 3 gezeigtes Schaltungsdiagramm und ein in Fig. 4 gezeigtes Zeitdiagramm beschrieben.
- Der Signalgenerator, der das zweite Ausführungsbeispiel der vorliegenden Erfindung zeigt, wird in einen freigegebenen Zustand versetzt, wenn 12 V, was höher als eine empfohlene hohe Eingangsspannung (beispielsweise 6,5 V) ist, an einen vorbestimmten Eingangsstift 11 angelegt wird.
- Zuerst werden dann, wenn eine Spannung (beispielsweise 8 V), die höher als eine empfohlene hohe Eingangsspannung (beispielsweise 6,5 V) ist, an den Eingangsstift 1 angelegt wird, n-MOS-Transistoren Q1 und Q2 aufeinanderfolgend eingeschaltet. In einer Situation, in welcher ein Steuersignal INTBB (beispielsweise 3,3 V) zu einem Gateanschluß eines n-MOS-Transistors Q9 eingegeben wird, ist ein Strompfad zwischen einem dritten Knoten N3 und einem ersten Knoten N1 in einem leitenden Zustand. Daher ist ein Potentialpegel eines ersten Knotens N1 in einem H-Pegelzustand.
- Dann, wenn der Potentialpegel des ersten Knotens N1 in dem H-Pegelzustand ist und das Potential des ersten Knotens N1 auf ein Potential (beispielsweise 1,2 V) ansteigt, das höher als eine Schwellenspannung des Signalverstärkers 2 ist, verstärkt der Signalverstärker 2 das Signal des ersten Knotens N1, und der Ausgangsanschluß steigt auf 3,3 V an.
- Dann wird das H-Pegelsignal vom Ausgangsanschluß in Antwort auf eine Operation, wie sie oben beschrieben ist, ausgegeben, und das H-Pegelsignal wird darauffolgend als Testmodensignal verwendet.
- Dann schaltet der n-MOS-Transistor Q8 in Antwort auf den H-Pegel des Ausgangsanschlusses ein. Ein Strompfad zwischen dem ersten Knoten N1 und dem zweiten Knoten N2 wird in Antwort darauf umgangen, daß der n-MOS-Transistor Q8 einschaltet. Daher wird der Strompfad zwischen dem ersten Knoten N1 und dem zweiten Knoten N2 leitend werden.
- Da der Strompfad zwischen dem ersten Knoten N1 und dem zweiten Knoten N2 leitend wird, kann eine Spannung, die an den Eingangsstift 1 angelegt werden muß, um eine Ausgabe eines Testmodensignals vom Ausgangsanschluß des Signalverstärkers 2 zu halten, einen Wert haben, der niedriger als 12 V ist. Daher hat die niedrigere Spannung einen Wert, der zum Halten eines Ein-Zustands der n- MOS-Transistoren Q1~Q3 und zum Halten eines Potentials, das höher als eine Schwellenspannung des Signalverstärkers 2 ist, beim ersten Knoten N1 ausreicht. Beispielsweise ist die niedrigere Spannung beim zweiten Ausführungsbeispiel der vorliegenden Erfindung 8 V.
- Dann, wenn eine an den Eingangsstift 1 angelegte Spannung kleiner als 6,5 V wird, fällt das Potential des ersten Knotens N1 ab, und der Signalverstärker 2 gelangt auch in einen Aus-Zustand. In Antwort auf den Aus-Zustand fällt auch ein Potential des Ausgangsanschlusses ab, und der n-MOS-Transistor Q8 ist in einem Aus-Zustand. Weiterhin stellt der n-MOS-Transistor Q7 den ersten Knoten N1 vollständig auf einen L-Pegelzustand ein. Daher stoppt die Ausgabe des Testmodensignals in Antwort auf einen Betrieb, wie er oben beschrieben ist, und ein Testmode schaltet zu einem normalen Mode um.
- Weiterhin wird selbst dann, wenn der n-MOS-Transistor Q9 in Antwort darauf, daß das Steuersignal INTBB ein L-Pegel wird, in einem Aus-Zustand ist, ein aktivierter Zustand des Signalverstärkers 2 beibehalten, wenn nur der n-MOS-Transistor Q8 in einem Ein-Zustand ist. Somit wird das Steuersignal INTBB auf einem H-Pegel gehalten, bis der n-MOS-Transistor Q8 in einem Ein-Zustand ist.
- Wie es oben beschrieben ist, ist die an den Eingangsstift 1 angelegte niedrigere Span nung vorzugsweise ausreichend, um wenigstens die n-MOs-Transistoren Q1 und Q2 in einen Ein-Zustand zu versetzen und ein Potential, das höher als ein Schwellenwert des Signalverstärkers 2 ist, beim ersten Knoten N1 zu halten, bis das Testmodensignal vom Ausgangsanschluß OUT ausgegeben wird. Beispielsweise ist die niedrigere Spannung 8 V.
- Dann, wenn der n-MOS-Transistor Q8 in einen Ein-Zustand versetzt wird, wird vorzugsweise eine Spannung, die zum Versetzen der n-MOS-Transistoren Q1, Q2, Q3 in einen Ein-Zustand ausreicht, an den Eingangsstift 1 angelegt, wie beispielsweise 8 V.
- Das zweite Ausführungsbeispiel der vorliegenden Erfindung muß keine Eingangsspannung (beispielsweise 12 V), die höher als eine empfohlene hohe Eingangsspannung ist, an den Eingangsstift 1 anlegen.
- Somit kann deshalb, weil das zweite Ausführungsbeispiel der vorliegenden Erfindung einen Signalgenerator zur Verfügung stellen kann, der von einem normalen Mode zu einem Testmode bei einer niedrigeren Spannung als beim herkömmlichen Stand der Technik umschaltet, verhindert werden, daß ein Gateoxidschicht- Durchbruch eines Transistors auftritt, wenn ein Testmodensignal ausgegeben wird.
- Weiterhin ist deshalb, weil ein Inverter einer ersten Stufe einer Eingangsseite des Signalverstärkers 2 eine Schwellenspannung hat; die niedriger als die von anderen Invertern des Signalverstärkers 2 ist, der Signalgenerator des zweiten Ausführungsbeispiels gegenüber einer Änderung eines Potentials beim Knoten N1 empfindlicher. Daher hat der p-MOS-Transistor, der den Inverter der ersten Stufe bildet, eine Treiberfähigkeit, die niedriger als die des n-MOS-Transistors ist. Insbesondere ist eine Gatebreite des p-MOS-Transistors kürzer als eine Gatebreite des n-MOS- Transistors oder ist eine Gatelänge des p-MOS-Transistors länger als eine Gatelänge des n-MOS-Transistors. Daher ist es möglich, eine an den Eingangsstift 1 angelegte niedrige Spannung zu sichern und einen Leckstrom vom Eingangsstift 1 zu Vss zu verhindern.
- Ein Signalgenerator eines weiteren Ausführungsbeispiels weist folgendes auf: einen Eingangsstift; eine Schaltung, die zwischen dem Eingangsstift und einem ersten Knoten gekoppelt ist, wobei die Schaltung eine Vielzahl von Transistoren aufweist, wobei die Vielzahl von Transistoren jeweils in Reihe geschaltet ist und jeweils einen Gateanschluß hat; der mit einem Sourceanschluß oder einem Drainanschluß gekoppelt ist; einen Signalverstärker, der über den ersten Knoten mit der Schaltung gekoppelt ist; einen Widerstand, der zwischen dem ersten Knoten und einer Referenzspannung gekoppelt ist; einen ersten Transistor, der zwischen dem ersten Knoten und einem zweiten Knoten zwischen vorbestimmten Transistoren unter der Vielzahl von Transistoren gekoppelt ist, wobei der erste Transistor in Antwort auf eine Eingabe eines Steuersignals und einen Ausgabezustand des Signalverstärkers einen Strompfad vom zweiten Knoten zum ersten Knoten umgeht und ein vorbestimmtes Potential zum ersten Knoten zuführt; und einen zweiten Transistor, der zwischen dem ersten Knoten und dem zweiten Knoten gekoppelt ist, wobei der zweite Transistor in Antwort auf den Ausgabezustand des Signalverstärkers einen Strompfad vom zweiten Knoten zum ersten Knoten umgeht und das vorbestimmte Potential des ersten Knotens hält.
- Die bevorzugten Ausführungsbeispiele sind oben detailliert beschrieben worden. Jedoch ist der Signalgenerator der vorliegenden Erfindung nicht notwendigerweise auf die Konfigurationen der oben angegebenen zwei Ausführungsbeispiele beschränkt. Verschiedene Änderungen können daran durchgeführt werden.
- Die in den Fig. 1 und 3 gezeigten n-MOS-Transistoren (Q1~Q6) können beispielsweise jeweils den Sourceanschluß mit dem Gateanschluß verbunden haben.
- Während die vorliegende Erfindung unter Bezugnahme auf die illustrativen Ausführungsbeispiele beschrieben worden ist, ist nicht beabsichtigt, daß diese Beschreibung in einem beschränkenden Sinn erdacht ist. Verschiedene Modifikationen der illustrativen Ausführungsbeispiele sowie andere Ausführungsbeispiele der Erfindung werden Fachleuten auf dem Gebiet bei Bezugnahme auf diese Beschreibung klarwerden.
Claims (10)
1. Signalgenerator, der folgendes aufweist:
einen Eingabestift (1);
eine Schaltung, die zwischen dem Eingabestift (1) und einem ersten
Knoten (N1) gekoppelt ist, wobei die Schaltung eine Vielzahl von Transistoren
(Q1, ..., Q6) aufweist, wobei die Vielzahl von Transistoren jeweils in Reihe
geschaltet ist und jeweils einen Gateanschluß mit einem Sourceanschluß oder
einem Drainanschluß gekoppelt hat;
einen Signalverstärker (2), der über den ersten Knoten (N1) mit der
Schaltung gekoppelt ist; und
einen Widerstand (Q7), der zwischen dem ersten Knoten (N1) und einer
Referenzspannung gekoppelt ist,
dadurch gekennzeichnet, daß er weiterhin folgendes aufweist:
einen Transistor (Q8), der zwischen dem ersten Knoten (N1) und einem
zweiten Knoten (N2) zwischen vorbestimmten Transistoren unter der Vielzahl
von Transistoren gekoppelt ist, wobei der Transistor in Antwort auf einen
Ausgabezustand des Signalverstärkers einen Strompfad vom zweiten Knoten
zum ersten Knoten (N1) umgeht und einen Potentialpegel des ersten Knotens
(N1) hält.
2. Signalgenerator nach Anspruch 1, wobei die Schaltung eine Schaltung hoher
Impedanz aufweist, wobei die Schaltung hoher Impedanz einschaltet, wenn
irgendeine Spannung, die höher als eine empfohlene hohe
Eingangsspannung ist, an den Eingabestift angelegt wird.
3. Signalgenerator nach Anspruch 1, wobei der Signalverstärker eine Vielzahl
von Inverterschaltungen aufweist, wobei eine Inverterschaltung einer ersten
Stufe in Richtung zu einer Eingangsseife der Vielzahl von Inverterschaltungen
eine Schwellenspannung einstellt, die niedriger als bei anderen Invertern ist.
4. Signalgenerator nach Anspruch 3, wobei die Inverterschaltung der ersten
Stufe einen p-MOS-Transistor und einen n-MOS-Transistor aufweist und eine
Gateleitungsbreite des p-MOS-Transistors kürzer als eine Gateleitungsbreite
des n-MOS-Transistors ist.
5. Signalgenerator nach Anspruch 4, wobei die Inverterschaltung der ersten
Stufe einen p-MOS-Transistor und einen n-MOS-Transistor aufweist und eine
Gateleitungslänge des p-MOS-Transistors länger als eine Gateleitungslänge
des n-MOS-Transistors ist.
6. Signalgenerator, der folgendes aufweist:
einen Eingabestift (1);
eine Schaltung, die zwischen dem Eingabestift (1) und einem ersten
Knoten (N1) gekoppelt ist, wobei die Schaltung eine Vielzahl von Transistoren
(Q1, ..., Q6) aufweist, wobei die Vielzahl von Transistoren jeweils in Reihe
geschaltet ist und jeweils einen Gateanschluß mit einem Sourceanschluß oder
einem Drainanschluß gekoppelt hat;
einen Signalverstärker (2), der über den ersten Knoten (N1) mit der
Schaltung gekoppelt ist; und
einen Widerstand (Q7), der zwischen dem ersten Knoten (N1) und einer
Referenzspannung gekoppelt ist,
dadurch gekennzeichnet, daß er weiterhin folgendes aufweist:
einen ersten Transistor (Q9), der zwischen dem ersten Knoten (N1) und
einem zweiten Knoten (N3) zwischen ersten vorbestimmten Transistoren
unter der Vielzahl von Transistoren gekoppelt ist, wobei der erste Transistor
(Q9) in Antwort auf eine Eingabe eines Steuersignals und einen
Ausgabezustand des Signalverstärkers (2) einen Strompfad vom zweiten Knoten (N3)
zum ersten Knoten (N1) umgeht und ein vorbestimmtes Potential zum ersten
Knoten (N1) zuführt; und
einen zweiten Transistor (Q8), der zwischen dem ersten Knoten (N1) und
einem dritten Knoten (N2) zwischen zweiten vorbestimmten Transistoren
unter der Vielzahl von Transistoren gekoppelt ist, wobei der zweite Transistor
(Q8) in Antwort auf den Ausgabezustand des Signalverstärkers (2) einen
Strompfad vom dritten Knoten (N2) zum ersten Knoten (N1) umgeht und das
vorbestimmte Potential des ersten Knotens (N1) hält.
7. Signalgenerator nach Anspruch 6, wobei die Schaltung eine Schaltung hoher
Impedanz aufweist, wobei die Schaltung hoher Impedanz einschaltet, wenn
irgendeine Spannung, die höher als eine empfohlene hohe
Eingangsspannung ist, an den Eingabestift angelegt wird.
8. Signalgenerator nach Anspruch 6, wobei der Signalverstärker eine Vielzahl
von Inverterschaltungen aufweist, wobei ein Inverter einer ersten Stufe in
Richtung zur Eingangsseite der Vielzahl von Inverterschaltungen eine
Schwellenspannung einstellt, die niedriger als bei anderen Invertern ist.
9. Signalgenerator nach Anspruch 8, wobei die Inverterschaltung der ersten
Stufe einen p-MOS-Transistor und einen n-MOS-Transistor aufweist, wobei
eine Gateleitungsbreite des p-MOS-Transistors kürzer als eine
Gateleitungsbreite des n-MOS-Transistors ist.
10. Signalgenerator nach Anspruch 9, wobei die Inverterschaltung der ersten
Stufe einen p-MOS-Transistor und einen n-MOS-Transistor aufweist, wobei
eine Gateleitungslänge des p-MOS-Transistors länger als eine
Gateleitungslänge des n-MOS-Transistors ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01423296A JP3609185B2 (ja) | 1996-01-30 | 1996-01-30 | 信号発生回路及びこれを用いたテストモード設定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69705553D1 DE69705553D1 (de) | 2001-08-16 |
| DE69705553T2 true DE69705553T2 (de) | 2002-05-29 |
Family
ID=11855335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69705553T Expired - Lifetime DE69705553T2 (de) | 1996-01-30 | 1997-01-27 | Überspannungsdetektionsschaltung zur Auswahl der Betriebsart |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5786716A (de) |
| EP (1) | EP0788116B1 (de) |
| JP (1) | JP3609185B2 (de) |
| KR (1) | KR100337674B1 (de) |
| CN (1) | CN1158671C (de) |
| DE (1) | DE69705553T2 (de) |
| TW (1) | TW367411B (de) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1092335C (zh) | 1995-08-21 | 2002-10-09 | 松下电器产业株式会社 | 电压检测电路、电源通－断复位电路及半导体装置 |
| JP3288249B2 (ja) * | 1997-03-31 | 2002-06-04 | 東芝マイクロエレクトロニクス株式会社 | パワーオンリセット回路 |
| DE19819265C1 (de) * | 1998-04-30 | 1999-08-19 | Micronas Intermetall Gmbh | Verfahren zum Parametrieren einer integrierten Schaltungsanordnung und integrierte Schaltungsanordnung hierfür |
| FR2794867B1 (fr) | 1999-06-08 | 2001-08-10 | St Microelectronics Sa | Circuit de detection et de memorisation d'une surtension |
| JP2003132674A (ja) | 2001-10-26 | 2003-05-09 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2005535864A (ja) * | 2002-08-16 | 2005-11-24 | ザ・ビーオーシー・グループ・インコーポレーテッド | 食品の表面外皮を凍結するための方法及び装置 |
| CN100403034C (zh) * | 2003-12-30 | 2008-07-16 | 上海贝岭股份有限公司 | 低功耗低温漂与工艺无关的电压检测电路 |
| CN100356179C (zh) * | 2004-09-29 | 2007-12-19 | 华为技术有限公司 | 一种信号发生装置和方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62217714A (ja) * | 1986-03-19 | 1987-09-25 | Fujitsu Ltd | 高電圧検出回路 |
| JPS6337269A (ja) * | 1986-08-01 | 1988-02-17 | Fujitsu Ltd | モ−ド選定回路 |
| US5019772A (en) * | 1989-05-23 | 1991-05-28 | International Business Machines Corporation | Test selection techniques |
| DE59107793D1 (de) * | 1991-02-21 | 1996-06-13 | Siemens Ag | Regelschaltung für einen Substratvorspannungsgenerator |
-
1996
- 1996-01-30 JP JP01423296A patent/JP3609185B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-23 US US08/788,121 patent/US5786716A/en not_active Expired - Lifetime
- 1997-01-25 TW TW086100846A patent/TW367411B/zh not_active IP Right Cessation
- 1997-01-27 EP EP97101232A patent/EP0788116B1/de not_active Expired - Lifetime
- 1997-01-27 DE DE69705553T patent/DE69705553T2/de not_active Expired - Lifetime
- 1997-01-30 CN CNB971031932A patent/CN1158671C/zh not_active Expired - Fee Related
- 1997-01-30 KR KR1019970002749A patent/KR100337674B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1158671C (zh) | 2004-07-21 |
| EP0788116A1 (de) | 1997-08-06 |
| TW367411B (en) | 1999-08-21 |
| CN1162820A (zh) | 1997-10-22 |
| KR970060248A (ko) | 1997-08-12 |
| JP3609185B2 (ja) | 2005-01-12 |
| JPH09204798A (ja) | 1997-08-05 |
| EP0788116B1 (de) | 2001-07-11 |
| DE69705553D1 (de) | 2001-08-16 |
| US5786716A (en) | 1998-07-28 |
| KR100337674B1 (ko) | 2002-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4244555C2 (de) | Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Durchführen eines Beschleunigungstests ("burn-in") | |
| DE4115082C2 (de) | Halbleitereinrichtung mit einer Spannungswandlerschaltung zum Umwandeln einer extern angelegten Betriebsspannung in eine vorbestimmte Spannung, insb. einer Speichereinrichtung sowie entsprechendes Betriebsverfahren für diese Halbleitereinrichtung | |
| DE4036973C2 (de) | Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung | |
| DE60206299T2 (de) | Eingangspuffer und spannungspegel-detektionsverfahren | |
| DE4226047C2 (de) | Schaltkreis zur Erzeugung einer internen Spannungsversorgung mit einer Steuerschaltung zur Durchführung eines Belastungstests ("Burn-in-Test") | |
| DE3227464C2 (de) | Programmierbare Schaltung | |
| DE4126474C2 (de) | ||
| DE4007187C2 (de) | Integrierte Halbleiterschaltungseinrichtung | |
| DE19618752C2 (de) | Einschaltrücksetzsignal-Erzeugungsschaltkreis einer Halbleitervorrichtung | |
| DE4226070C2 (de) | Halbleiterspeichereinrichtung und Verfahren zum Bestimmen der Benutzung eines Ersatzspeicherzellenfeldes | |
| DE3716803A1 (de) | Leseverstaerker fuer halbleiterspeicher | |
| DE4140846A1 (de) | Halbleiterspeichereinrichtung und betriebsverfahren hierfuer | |
| DE4041945A1 (de) | Integrierte halbleiterschaltkreiseinrichtung | |
| DE69420771T2 (de) | Adressenpuffer | |
| DE10044453A1 (de) | Aktiver, gegen Unterschwingen gehärteter FET-Schalter | |
| DE4201516C2 (de) | Schaltungsanordnung zum Bewirken eines Streßtests bei einer Halbleiterspeichervorrichtung | |
| DE112021001262T5 (de) | Versorgungsspannungs-auswahlschaltung | |
| DE68915432T2 (de) | Schaltung zur Feststellung eines Versorgungsspannungsabfalls sowie zur Wiederherstellung des Beginnschaltzustands. | |
| DE69705553T2 (de) | Überspannungsdetektionsschaltung zur Auswahl der Betriebsart | |
| DE19832960A1 (de) | Halbleiterspeichervorrichtung mit Einbrenntestfunktion | |
| DE3630679A1 (de) | Stromversorgungsschalter-schaltkreis fuer groesstintegration auf einem wafer | |
| DE2646653B2 (de) | Leseverstaerker fuer statische speichereinrichtung | |
| DE69532071T2 (de) | Aufwärtswandlerschaltung | |
| DE3722421C2 (de) | ||
| DE69031489T2 (de) | Integrierte Schaltung mit einem die Unversehrtheit eines Energiequellenanschlusses überprüfenden Monitors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: OKI SEMICONDUCTOR CO.,LTD., TOKYO, JP |