DE69316037T2

DE69316037T2 - Halbleiteranordnung mit einem Mehrfachgate-MOSFET

Info

Publication number: DE69316037T2
Application number: DE69316037T
Authority: DE
Inventors: Stephen John Battersby; Louis Praamsma
Original assignee: Koninklijke Philips Electronics NV
Current assignee: NXP BV
Priority date: 1992-01-17
Filing date: 1993-01-11
Publication date: 1998-06-25
Anticipated expiration: 2013-01-12
Also published as: JPH05259455A; GB9201004D0; US5528065A; EP0551940A2; EP0551940A3; EP0551940B1; JP3320473B2; DE69316037D1

Description

Die Erfindung bezieht sich auf eine Halbleiteranordnung, welche einen Feldeffekttransistor mit isoliertem Gate aufweist. Im besonderen bezieht sich diese Erfindung auf eine Halbleiteranordnung mit einem Doppelgate-Feldeffekttransistor mit isoliertem Gate, wie zum Beispiel eine MOS-Tetrode.
Anordnungen dieser Art eignen sich im besonderen zur Verwendung als Verstärkerelemente in Hochfrequenzvorverstärkern, zum Beispiel von Rundfunk- oder Femsehempfängern, in welchen ein von einer Antenne des Empfängers empfangenes Signal an ein isoliertes Gate des Feldeffekttransistors mit isoliertem Gate angelegt und das andere isolierte Gate an eine Spannungsquelle angeschlossen wird, welche zur Steuerung der Verstärkung des Feldeffekttransistors mit isoliertem Gate abgeglichen werden kann, so daß die verstärkten Signale, ungeachtet der Amplitude des Eingangssignals, eine im wesentlichen konstante Amplitude aufweisen.
Um den Feldeffekttransistor mit isoliertem Gate mit der erforderlichen, hohen Steilheit zu versehen, sollte der Leitungskanal des Bauelementes in einer Richtung quer zu der Bahn der Ladungsträger durch den Leitungskanal groß sein. In der Regel wird diese "Quer"-Richtung als die Kanalbreite bezeichnet, wohingegen die Parallelrichtung als die Kanallänge bezeichnet wird. Neben einer großen Breite ist eine geringe Leitungskanallänge wünschenswert, um eine hohe Steilheit und eine niedrige Gate-Source-Kapazität vorzusehen.
EP-A-76006 beschreibt ein Beispiel eines solchen Feldeffekttransistors mit isoliertem Gate, welcher eine die Drainzone umschließende Sourcezone vorsieht, um dazwischen einen Leitungskanal zu definieren, welcher eine solche Form aufweist, daß die beiden über dem Leitungskanal angeordneten isolierten Gates einer mäanderförmig verlaufenden Bahn folgen, wobei ein erstes isoliertes Gate die Drainzone und das zweite isolierte Gate das erste isolierte Gate umschließt. Wie in EP-A-76006 dargestellt, ist in dem äußeren isolierten Gate in der Nähe der Verbindung zwischen dem inneren isolierten Gate und der Bondkontaktstelle eine Trennstelle bzw. Unterbrechung vorgesehen. Die beiden Enden des äußeren isolierten Gates erstrecken sich bis zu einer einzelnen Bondkontaktstelle und sind mit dieser verbunden. Bei dieser Anordnung können die Bondkontaktstellen, von der aktiven Bauelementfläche ausreichend beabstandet, auf der umgebenden Isolierzone angeordnet werden, was somit in einer Reduzierung der Auswirkungen der parasitären Kapazität resultiert.
Die Japanische Patentanmeldung Kokai JP-A-57-26471 offenbart eine Halbleiteranordnung mit einem Doppelgate-Feldeffekttransistor, wobei die Halbleiteranordnung einen Halbleiterkörper aufweist, welcher in Angrenzung an eine Hauptoberfläche eine aktive Bauelementfläche vorsieht, die aktive Bauelementfläche mehrere Sources S mit benachbarten Sources S aufweist, welche durch einen zwischengeschalteten Drain D getrennt und von diesem beabstandet sind, um zwischen jeder Source und jedem Drain einen jeweiligen Leitungskanal zu definieren, und über jedem Leitungskanal eine Gatestruktur angeordnet ist, um eine gatesteuerbare Verbindung zwischen jeder Source und jedem Drain vorzusehen. Die Gatestruktur weist für jeden Leitungskanal in Angrenzung an den Drain D ein zweites Gatesegment 62 sowie ein erstes Gatesegment 61 zwischen dem ersten Gatesegment 61 und der angrenzenden Source S auf, wobei die Gatesegmente sich über die aktive Bauelementfläche hinaus erstreckende Enden aufweisen, damit die ersten und zweiten Gatesegmente mit den jeweiligen ersten und zweiten Gateleitern außerhalb der aktiven Bauelementfläche verbunden werden können, wobei die ersten Gatesegmente 61 innerhalb der aktiven Bauelementfläche verbunden werden, um jede Source S zu umschließen Die ersten Gatesegmente Giwerden auf diese Weise verbunden, um eine Reihe geschlossener Schleifen zu bilden. Die Anordnung wird auf ungewöhnliche Weise betrieben, wobei das Ausgangssignal den zweiten Gatesegmenten 62 entnommen wird. Zu diesem Zwecke wird die Größe der Anschlußstelle der zweiten Gatesegmente 62 größer als diese der Drainanschlußstellen vorgesehen.
Wie oben beschrieben, offenbart EP-A-76006 einen Feldeffekttransistor mit isoliertem Gate, welcher eine von einer Sourcezone umgebene Drainzone mit dazwischen angeordneten ersten und zweiten isolierten Gatesegmenten aufweist. Die Figuren 2A bis 2C der veröffentlichten UK-Patentschrift GB-A-1 175 601 offenbaren verschiedene Feldeffekttransistoren mit isoliertem Gate, welche jeweils eine von einer Drainzone 10 umgebene Sourcezone 13 mit dazwischen angeordneten ersten und zweiten isolierten Gatesegmenten (Steuergate 11 und Abschirmgate 12) aufweisen. In diesen Ausführungsbeispielen von GB-A-1 175 601 ist die Sourcelänge W (dargestellt durch die Seitenbreite des effektiven Arbeitsteiles der gegenüberliegenden Seiten der Source und des Drains 10 und 13, welche parallel zueinander vorgesehen sind) geringer als die Drainlänge W, und somit ist W des zweiten Transistors (gebildet durch die Drainzone 13 mit dem Abschirmgate 12) größer als W des ersten Transistors (gebildet durch die Sourcezone 10 mit dem Steuergate 11). Durch diese geometrische Struktur kann der Strom in dem zweiten Transistor größer als dieser in dem ersten Transistor sein. In der Tat sind sämtliche in GB-A-1 175 601 offenbarten Ausführungsbeispiele der Anordnung so konstruiert, daß von der Sourceseite zur Drainseite sukzessiv höhere Ströme durch die aneinander anschließenden Transistorteile fließen können, wenn die an die Gatesegmente angelegten Gatespannungen gleich sind.
Die Figuren 9 und 10 der GB-A-1 175 601 offenbaren einen anderen Feldeffekttransistor mit isoliertem Gate, welcher eine kammartige Elektrodenstruktur aufweist, bei der die effektive Sourcelänge der effektiven Drainlänge entspricht. Die unterschiedlichen Charakteristiken der ersten und zweiten Transistoren in dieser Anordnung werden erreicht, indem unterschiedliche Oxidfilmstärken für die ersten und zweiten isolierten Gates, d.h. unterschiedliche Werte C (die sogenannte "elektrostatische Kapazität, welche die Isolationsschicht je Bauelementfläche aufweist") vorgesehen werden. Die Anordnung von Figur 9 und 10 der GB-A-1 175 601 weist einen Halbleiterkörper auf, welcher in Angrenzung an eine Hauptoberfläche eine aktive Bauelementfläche vorsieht, wobei diese eine Drainzone 24 um drei Seiten einer Sourcezone 21 und von diesen beabstandet aufweist, um eine Leitungskanalzone 24,25 zwischen den Source- und Drainzonen sowie eine isolierte Gatestruktur 22,23 zu definieren, welche über der Leitungskanalzone angeordnet ist, um eine gatesteuerbare Verbindung zwischen den Source- und Drainzonen vorzusehen. Die isolierte Gatestruktur weist ein erstes Steuergatesegment 22 in Angrenzung an die Sourcezone 21 und ein zweites Abschirmgatesegment 23 zwischen dem Steuergatesegment 22 und der Drainzone 24 auf, wobei das erste und zweite isolierte Gate Enden aufweist, welche sich über die aktive Bauelementfläche hinaus erstrecken, damit diese isolierten Gates mit den jeweiligen Leitern außerhalb der aktiven Bauelementfläche verbunden werden können, wobei sich das Steuergatesegment 22 über die Sourcezone 21 und um drei Seiten derselben erstreckt. Da sich sowohl das Abschirmgatesegment 23 als auch die Drainzone 24 um drei Seiten der Sourcezone 21 erstreckt, könnte, je nachdem, ob die aktive Fläche des Bauelementes diese Fläche umfaßt, ein zusätzlicher Leitungskanal zwischen dem Zwischenteil der Drainzone 24 und der Zwischenseite (an einem Ende) der Sourcezone 21 vorhanden sein. Sollte diese Fläche jedoch so vorgesehen sein, würde die effektive Sourcelänge nicht, wie bei dem Ausführungsbeispiel von Figur 9 erforderlich, der effektiven Drainlänge entsprechen.
Der Aufsatz "A UHF MOS Tetrode with Polysilicon Gate" von Klaassen et al in Solid State Electronics, Bd. 23, Nr.1, Seiten 23 bis 30, offenbart eine Halbleiteranordnung, welche die nicht kennzeichnenden Merkmale des Oberbegriffes des vorliegenden Anspruchs 1 aufweist. Die Anordnung sieht einen Halbleiterkörper vor, welcher in Angrenzung an eine Hauptoberfläche eine durch eine Isolierzone begrenzte, aktive Bauelementfläche aufweist, wobei diese mehrere Sourcezonen vorsieht, welche durch eine Zwischendrainzone getrennt und von dieser beabstandet angeordnet sind, um einen jeweiligen Leitungskanal zwischen jeder Souce- und Drainzone zu definieren, und eine Stuktur mit isoliertem Gate über jeder Leitungskanalzone angeordnet ist, um eine gatesteuerbare Verbindung zwischen jeder Source- und jeder Drainzone vorzusehen, wobei die isolierte Gatestruktur für jede Leitungskanalzone ein erstes isoliertes Gate 61 in Angrenzung an die Drainzone und ein zweites isoliertes Gate G2 zwischen dem ersten isolierten Gate 61 und der angrenzenden Sourcezone vorsieht, die isolierten Gates Enden aufweisen, welche sich über die aktive Bauelementfläche hinaus bis auf die Isolierzone erstrecken, damit das erste und zweite isolierte Gate mit dem jeweiligen ersten und zweiten Leiter mit isoliertem Gate außerhalb der aktiven Bauelementfläche verbunden werden können. Figur 4 dieses Aufsatzes in Solid State Electronics zeigt ein Ausführungsbeispiel dieser Anordnung, welche eine Kammstruktur mit 10 Gatefingern aufweist. Um den Widerstand des Gatematerials zu reduzieren und auf diese Weise einen zufriedenstellenden Frequenzgang zu erreichen, wird ein Metallsilicid anstelle einfachen Polysiliciums vorgesehen.
Die leitenden Schichten der isolierten Gates der in EP-A-76006 beschriebenen Anordnung werden aus Aluminium gebildet. Aluminium ist gut leitend, und somit wird der Frequenzgang der Anordnung durch die Anordnung der langen, schmalen Aluminiumstreifen, welche benötigt werden, um die erforderlichen, breiten, jedoch kurzen Leitungskanalzonen vorzusehen, nicht übermäßig beeinträchtigt. Typischerweise kann die Breite der Leitungskanalzone 750 bis 1000 Mal deren Länge betragen.
Die Anwendung einer selbstjustierenden Technik, bei welcher die Sourceund Drainzonen unter Verwendung der isolierten Gates als Maske gebildet werden, ist wünschenswert, da diese kürzere Kanallängen und geringere Gate-Source-Überlappungen und somit niedrigere parasitare Kapazitäten ermöglicht. Aluminium ist jedoch nicht zur Verwendung für eine selbstjustierende Technik geeignet, da die leitenden Alumini umschichten der isolierten Gates keinen zur Ausbildung der Source- und Drainzonen angewandten Verfahren bei hohen Temperaturen ausgesetzt werden können.
Zur Ausbildung der leitenden Schichten isolierter Gates geeignete Materialien, welche derartigen Verfahren bei hohen Temperaturen standhalten können, weisen dotiertes, polykristallines Silicium und schwer schmelzende Metallsilicide, wie zum Beispiel Titan oder Kobaltsilicid auf. Die Materialien, welche in selbstjustierender Technik verwendet werden können, weisen einen wesentlich höheren Widerstand als Aluminium auf, so daß lediglich durch Austauschen des Aluminiumgates gegen ein Gate aus einem Material dieser Art eine Anordnung mit einem hohen Gatewiderstand vorgesehen würde, welcher eine untragbar hohe Abschwächung des Eingangssignals bzw. einen entsprechend hohen Rauschwert bei hohen Frequenzen bewirken kann, was in einer signifikanten Begrenzung des Frequenzgangs der Anordnung resultiert. Folglich müssen bei Anwendung einer selbstjustierenden Technik alternative, geometrische Strukturen verwendet werden. Somit beschreibt zum Beispiel der Aufsatz in Solid State Electronics eine MOS-Tetrode, bei welcher eine Doppelkammstruktur für die isolierten Gates vorgesehen wird, wobei jedes isolierte Gate in eine Anzahl Finger (die Zähne des Kammes) unterteilt ist, welche, in einer Entfernung von der aktiven Bauelementfläche, durch einen gut leitenden Leiter mit isoliertem Gate, welcher zum Beispiel aus Aluminium oder einer Aluminiumlegierung besteht, verbunden sind. Die gesamte Gatebreite jedes isolierten Gates ist somit in eine Reihe isolierte Gatesegmente bzw. Finger unterteilt, welche durch einen gut leitenden Leiter mit isoliertem Gate parallel verbunden sind, wodurch der gesamte Gatewiderstand reduziert wird.
Jedes isolierte Gatesegment dieser Struktur muß sich über die aktive Bauelementfläche hinaus bis auf die umgebende Isolationszone erstrecken, um sowohl eine Verbindung mit dem jeweiligen Leiter mit isoliertem Gate zu ermöglichen als auch einen definierten Rand für die isolierte Gatestruktur vorzusehen. Um eine wünschenswert geringe Ausgangskapazität zu erreichen, sollte der Halbleiterkörper, zumindest in Angrenzung an die Hauptoberfläche, eine Körperzone mit einer sehr geringen Dotierung, typischerweise 0,7x10¹&sup5; bis 1x10¹&sup5; Atom cm&supmin;², aufweisen. Thermisches Oxid, wie zum Beispiel Gateoxid, weist in etwa Snm einer Silicium-Siliciumoxid-Grenzschicht typischerweise 1x10¹¹ bis 2x10¹¹ positive Ladungen pro cm² auf; folglich kann bei einer solch schwach dotierten Körperzone mit einer Inversion und damit der Ausbildung eines Leitungskanals mit so wenig wie 10&sup9; bis 10¹¹ Elektronen cm&supmin;² unter Isolatormaterial, welches eine größere Starke als 50 nm aufweist, gerechnet werden. Demzufolge ergeben sich dort Probleme mit Kriechströmen, wo sich die Enden der isolierten Gates bis auf die umgebende Isolationszone erstrecken. Dieses Problem ist bei einer unter Anwendung selbstjustierender Technik hergestellten Anordnung, welche zum Beispiel zwanzig isolierte Gatesegmente aufweisen kann, wesentlich größer als bei einer Aluminiumgate-Technik.
Zur Reduzierung des Kriechstromes an den Enden der isolierten Gates müssen spezielle Maßnahmen ergriffen werden. Eine Methode zur Reduzierung dieses Kriechstromes ist, sicherzustellen, daß 2-3 Mikrometer (um) der schwach dotierten Körperzone vorgesehen sind, welche seitens der Enden der isolierten Gatesegmente passiert werden, bevor sich diese bis auf die umgebende Isolationszone erstrecken. Wurden einmal Justierungstoleranzen in Betracht gezogen, sind etwa 6 um an jedem Ende jedes isolierten Gatesegmentes vorgesehen, welche keinen Strom führen können, jedoch zu dem Problem der parasitären Kapazität hinzukommen und welche bei einer unter Anwendung selbstjustierender Technik hergestellten Anordnung mit vielen parallelgeschalteten, isolierten Gatesegmenten einen Anstieg der Gatekapazität von etwa 20% (Prozent) bedeuten können.
Es ist Aufgabe der vorliegenden Erfindung, eine Halbleiteranordnung vorzusehen, welche einen Feldeffekttransistor mit isoliertem Gate aufweist, bei welchem Kriechströme reduziert werden können, ohne die parasitäre Kapazität dabei wesentlich zu erhöhen.
Gemäß der vorliegenden Erfindung ist eine Halbleiteranordnung mit einem Feldeffekttransistor mit isoliertem Gate vorgesehen, wobei die Halbleiteranordnung einen Halbleiterkörper aufweist, welcher in Angrenzung an eine Hauptoberfläche eine durch eine Isolationszone begrenzte, aktive Bauelementfläche vorsieht, wobei die aktive Bauelementfläche mehrere Sourcezonen mit benachbarten Sourcezonen aufweist, welche durch eine zwischengeschaltete Drainzone getrennt und von dieser beabstandet sind, um zwischen jeder Source- und Drainzone einen jeweiligen Leitungskanal zu definieren, und über jeder Leitungskanalzone eine isolierte Gatestruktur angeordnet ist, um eine gatesteuerbare Verbindung zwischen jeder Source- und Drainzone vorzusehen, wobei die isolierte Gatestruktur für jede Leitungskanalzone in Angrenzung an die Drainzone ein erstes isoliertes Gatesegment sowie ein zweites isoliertes Gatesegment zwischen dem ersten isolierten Gatesegment und der angrenzenden Sourcezone aufweist, wobei die isolierten Gatesegmente sich über die aktive Bauelementfläche hinaus bis auf die Isolationszone erstreckende Enden aufweisen, damit die ersten und zweiten Gatesegmente mit den jeweiligen ersten und zweiten isolierten Gateleitern außerhalb der aktiven Bauelementfläche verbunden werden können, dadurch gekennzeichnet, daß die ersten isolierten Gatesegmente innerhalb der aktiven Bauelementfläche verbunden werden, um jede Drainzone zu umschließen, wobei jede Drainzone einer zusätzlichen Sourcezone zugeordnet ist, welche in der aktiven Bauelementfläche vorgesehen und von der Drainzone in einer Richtung parallel zu der Breite der Leitungskanalzonen beabstandet ist, um eine zusätzliche Leitungskanalzone zwischen der Drainzone und der zusätzlichen Sourcezone zu definieren, und wobei die zweiten isolierten Gatesegmente verbunden sind, um eine isolierte Gatefläche zwischen jeder zusätzlichen Sourcezone und der zugeordneten Drainzone vorzusehen.
In einer Anordnung gemäß der Erfindung umschließt das innere bzw. erste isolierte Gate jede Drainzone, wohingegen das äußere bzw. zweite isolierte Gate durch eine sich zwischen der Drainzone und einer zusätzlichen Sourcezone erstreckende isolierte Gatefläche an einem Ende geschlossen ist. Ein Verschließen des äußeren Gates an einem Ende reduziert Kriechströme aus diesem Ende, so daß es nicht mehr erforderlich ist, eine Fläche der schwach dotierten Körperzone vorzusehen, um Kriechströme zwischen der aktiven Bauelementfläche und der umgebenden Isolationszone zu minimieren. Auf diese Weise werden die parasitären Kapazitäten innerhalb der Anordnung reduziert. Darüber hinaus erhöhen die zusätzlichen isolierten Gateflächen zwischen den zusätzlichen Sourcezonen und Drainzonen die gesamte Gatebreite, so daß die parasitare Kapazität, als Bruchteil des Ganzen, noch weiter reduziert wird.
Die ersten isolierten Gatesegmente können verbunden werden, um eine jeweilige isolierte Gatezone mit geschlossener Schleife zu bilden, welche jede Drainzone umschließt und ein gemeinsames Ende aufweist, welches sich über die aktive Bauelementfläche hinaus bis auf die Isolationszone erstreckt, um eine Verbindung mit dem ersten isolierten Gateleiter zu ermöglichen. Eine Verbindung der ersten isolierten Gatesegmente zur Ausbildung einer geschlossenen Schleife sieht einen ein Oberflächenpotential definierenden Ring vor, welcher potentielle Kriechstrecken reduzieren soll. Im allgemeinen weist der Feldeffekttransistor mit isoliertem Gate eine Anordnung aus in der aktiven Bauelementfläche wechselweise vorgesehenen Source- und Drainzonen auf. Typischerweise können acht Drainzonen und neun Sourcezonen angeordnet werden.
In der Regel kann die aktive Bauelementfläche eine relativ schwach dotierte Körperzone des einen Leitfähigkeitstyps aufweisen, innerhalb derer Source- und Drainzonen des entgegengesetzten Leitfahigkeitstyps vorgesehen sind.
Die Sourcezonen und die zusätzliche Sourcezone, welche jede Drainzone begrenzen, können eine kontinuierliche Sourcefläche bilden, was in einem geringeren Zugriffswiderstand resultieren kann.
Angrenzende, erste und zweite isolierte Gatesegmente können voneinander beabstandet und eine relativ stark dotierte Zone in Angrenzung an die Hauptoberfläche in dem Raum zwischen den ersten und zweiten isolierten Gatesegmenten angeordnet sein, damit ein kontinuierlicher Leitungskanal zwischen jeder Source- und Drainzone vorgesehen werden kann.
Die vorliegende Erfindung erlaubt die Anwendung einer selbstjustierenden Technik ohne signifikante, nachteilige Zunahme des Kriechstromes bzw. der parasitären Kapazität. Die isolierten Gates können eine, ein Metallsilicid, zum Beispiel Titan- oder Kobaltsilicid, aufweisende, leitende Gateschicht vorsehen.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Figur 1 - einen schematischen Grundriß eines Teiles einer Halbleiteranordnung gemäß der Erfindung;
Figur 2 - einen schematischen Grundriß, ähnlich wie Figur 1, jedoch ohne Anordnung der Oberseitenmetallisierung und darunterliegenden Isolationsschicht;
Figur 3 - einen Querriß entlang Linie III-III in Figur 2;
Figur 4 - einen Querriß entlang Linie IV-IV in Figur 2;
Figur 5 - einen Querriß entlang Linie V-V in Figur 2; sowie
Figur 6 - einen schematischen Grundriß, ähnlich wie Figur 2, einer modifizierten Version einer Halbleiteranordnung gemäß der Erfindung.
Es wird darauf hingewiesen, daß es sich bei den Figuren lediglich um schematische, nicht jedoch maßstabsgetreue Darstellungen handelt. Im besonderen können bestimmte Dimensionen, wie zum Beispiel die Stärke von Schichten bzw. Zonen, übertrieben, andere dagegen reduziert dargestellt sein.
Die Zeichnungen, zum Beispiel die Figuren 1 bis 5, zeigen eine Halbleiteranordnung mit einem Feldeffekttransistor 1 mit isoliertem Gate, insbesondere einem Doppelgate-Feldeffekttransistor mit isoliertem Gate, wie zum Beispiel einer MOS- Tetrode, geeignet zur Verwendung als ein Verstärkerelement in einem Hochfrequenzvorverstärker, zum Beispiel, eines Radios oder Fernsehübertragungsempfangers. Die Halbleiteranordnung weist einen Halbleiterkörper 2 (s. insbesondere die Figuren 3 bis 5) auf, welcher in Angrenzung an eine Hauptoberfläche 2a eine durch eine Isolationszone 4 begrenzte aktive Bauelementfläche 3 vorsieht.
Die aktive Bauelementfläche 3 weist mehrere Sourcezonen 5 mit benachbarten Sourcezonen auf, welche durch eine zwischengeschaltete Drainzone 6 getrennt und von dieser beabstandet sind, um zwischen jeder Source- und Drainzone 5 und 6 eine jeweilige Leitungskanalzone 7 zu definieren, und über jeder Leitungskanalzone 7 eine isolierte Gatestruktur 10 angeordnet ist, um eine gatesteuerbare Verbindung zwischen jeder Source- und Drainzone 5 und 6 vorzusehen.
Die isolierte Gatestruktur 10 weist für jede Leitungskanalzone 7 in Angrenzung an die Drainzone 6 ein erstes isoliertes Gatesegment 11 sowie ein zweites isoliertes Gatesegment 12 zwischen dem ersten isolierten Gatesegment 11 und der angrenzenden Sourcezone 5 auf, wobei die isolierten Gatesegmente 11 und 12 sich über die aktive Bauelementfläche 3 hinaus bis auf die Isolationszone 4 erstreckende Enden aufweisen, um die ersten und zweiten Gatesegmente 11 und 12 mit den jeweiligen ersten und zweiten isolierten Gateleitern 13 und 14 außerhalb der aktiven Bauelementfläche verbinden zu können und einen definierten Rand für die Stuktur 10 mit isoliertem Gate auszubilden.
Die ersten isolierten Gatesegmente 11 werden innerhalb der aktiven Bauelementfläche 3 so verbunden, daß diese jede Drainzone 6 umschließen Jede Drainzone 6 ist einer zusätzlichen Sourcezone 50 zugeordnet, welche in der aktiven Bauelementfläche 3 vorgesehen und von der Drainzone 6 in einer Richtung parallel zu der Breite W der Leitungskanalzonen 7 beabstandet ist, um eine zusätzliche Leitungskanalzone 70 zwischen der Drainzone 6 und der zusätzlichen Sourcezone 50 zu definieren, und die zweiten isolierten Gatesegmente 12 sind miteinander verbunden, um eine isolierte Gatefläche 12b zwischen jeder zusätzlichen Sourcezone 50 und der zugeordneten Drainzone 6 vorzusehen.
Das durch die ersten isolierten Gatesegmente 11 gebildete, innere bzw. erste isolierte Gate 110 umschließt jede Drainzone 6, wohingegen das durch die zweiten isolierten Gatesegmente 12 gebildete, äußere bzw. zweite isolierte Gate 120 durch eine sich zwischen der Drainzone 6 und einer zusätzlichen Sourcezone 50 erstreckende isolierte Gatefläche 12b an einem Ende geschlossen ist. Ein Verschließen des äußeren isolierten Gates 120 an einem Ende soll Kriechströme aus diesem Ende eliminieren, so daß es nicht mehr erforderlich ist, eine Fläche der schwach dotierten Körperzone in Angrenzung an das geschlossene Ende des äußeren isolierten Gates 120 vorzusehen, um zwischen den verschiedenen Teilen der aktiven Bauelementfläche 3 durch Halbleiterflächen unterhalb der umgebenden Isolationszone 4 fließende Kriechströme zu minimieren. Auf diese Weise werden die parasitären Kapazitäten innerhalb der Anordnung reduziert. In Angrenzung an das offene Ende des äußeren isolierten Gates 120 sollte noch eine Fläche der schwach dotierten Körperzone 16a vorgesehen sein, um Kriech ströme an diesem Ende zu reduzieren. Die zusätzlichen isolierten Gateflächen 12b zwischen den zusätzlichen Sourcezonen 50 und Drainzonen 6 erhöhen die gesamte Gatebreite, so daß die parasitäre Kapazität, als Bruchteil des Ganzen, noch weiter reduziert wird.
Bezugnehmend auf die in den Figuren dargestellten Ausführungsbeispiele zeigen die Figuren 1 bis 5 einen Teil eines Feldeffekttransistors mit isoliertem Gate, welcher aus einer Anordnung aus wechselweise angeordneten Source- und Drainzonen 5 und 6 besteht, zwischen denen Leitungskanalzonen 7 definiert sind, über welchen sich eine isolierte Gatestruktur 10 erstreckt, die, wie weiter unten näher beschrieben, erste und zweite isolierte Gates 110 und 120 vorsieht. Eine Anschlußinselzone 9 (Figuren 3 bis 5) des gleichen Leitfähigkeitstyps wie die Source- und Drainzonen 5 und 6 ist zwischen den isolierten Gates 110 und 120 vorgesehen, um eine kontinuierliche Leiterbahn zwischen einer Source- und der benachbarten Drainzone zu ermöglichen, wenn geeignete Steuersignale an die isolierten Gates 110 und 120 angelegt werden.
Jedes der isolierten Gates 110 und 120 besteht aus einer Anzahl isolierter Gatesegmente 11 bzw. 12, welche Enden 11a und 12a aufweisen, die sich über die aktive Bauelementfläche 3 hinaus bis auf die, in der Regel als Feldoxid bezeichnete, umgebende Isolationszone 4 erstrecken, wo besser leitende isolierte Gateleiter 13 and 14 mit den jeweiligen Gatesegmenten parallelgeschaltet sind. Figur 1 zeigt einen schematischen Grundriß, welcher die isolierten Gateleiter 13 und 14 in durchgehenden Linien und die darunterliegenden Zonen in Phantomlinien zeigt und damit die Verbindung zwischen den Enden 11a und 12a der isolierten Gatesegmente 11 und 12 und den jeweiligen Leitern 13 und 14 darstellt.
Wie am deutlichsten in Figur 2 dargestellt, sind die ersten isolierten Gatesegmente 11 miteinander verbunden, um eine isolierte Gatezone mit geschlossener Schleife zu definieren, welche jede Drainzone 6 umschließt und ein gemeinsames Ende 11a aufweist, welches sich über die schwach dotierte Körperzone 16a erstreckt, welche zwischen den Source- und Drainzonen 5 und 6 und dem Rand 3a der aktiven Bauelementfläche 3 und über die aktive Bauelementfläche 3 hinaus bis auf das Feldoxid 4 vorgesehen ist, um eine Kontaktfläche 11c (Figur 11) zur Verbindung mit dem isolierten Gateleiter 13 vorzusehen. Diese Zone 16a ist am deutlichsten in Figur 3 dargestellt, welche einen Querriß in Richtung der Pfeile auf Linie III-IIIin Figur 2, d.h. lediglich zu einer Seite des isolierten Gatesegmentes 12 hin, zeigt. Eine zusätzliche Source so ist in einer Aussparung 4a in dem Feldoxid 4 am Ende jeder Drainzone 6, von den Enden 11a der ersten isolierten Gatesegmente 11 entfernt, vorgesehen, um einen zusätzlichen Leitungskanal 70 zwischen jeder Drainzone 6 und der zugeordneten, zusätzlichen Sourcezone 50 zu definieren. Die zweiten isolierten Gatesegmente 12 weisen Enden 12a auf, welche sich über die aktive Bauelementfläche 3 hinaus bis auf das Feldoxid 4 an jedem Ende der Drainzone 6 erstrecken. Die jeder Drainzone 6 zugeordneten, beiden zweiten isolierten Gatesegmente 12 sind am Ende der Drainzone, von den Enden 11a der ersten isolierten Gatesegmente entfernt, miteinander verbunden, um eine über jeder zusätzlichen Leitungskanalzone 70 angeordnete, isolierte Gatefläche 12b vorzusehen. Die Enden 12'a der zweiten isolierten Gatesegmente 12 erstrecken sich über die zusätzlichen Flächen 12b hinaus bis auf das Feldoxid 4, um Kontaktflächen 12c zum Anschluß des zweiten isolierten Gateleiters 14 vorzusehen. Die andern Enden 12"a der isolierten Gatesegmente 12 erstrecken sich mit den Enden 11a ebenfalls bis auf das Feldoxid 4. Somit wird ein definierter Rand für die isolierte Gatestruktur 10 vorgesehen.
Die Anzahl Source- und Drainzonen 5 und 6 und die Anzahl isolierter Gatesegmentenden 11a, 12a hängt von den gewünschten Kenndaten der Anordnung ab. Wie oben angegeben, ist es wünschenswert, daß die Anordnung einen sehr breiten, kurzen Leitungskanal (so kann zum Beispiel die Breite der Leitungskanalzone vielleicht 2500 Mal deren Länge ausmachen) aufweist, um eine hohe Strombelastbarkeit vorzusehen, der Gatewiderstand jedoch nicht so hoch ist, daß sich dieser auf den Frequenzgang der Anordnung nachteilig auswirkt. An den Stellen, an denen, wie weiter unten beschrieben, die isolierten Gatesegmente 11 und 12 Leiterzonen aufweisen, die aus einem Material, wie zum Beispiel einem feuerfesten Metallsilicid, gebildet sind, welches die Anwendung selbstjustierender Technik ermöglicht, und die Breite der aktiven Bauelementfläche 3 (d.h. das Ausmaß parallel zu der Breite des Leitungskanals) typischerweise etwas unter 60 um liegt, kann die Anordnung aus sechzehn Drainzonen 6 mit zugeordneten Source- und zusätzlichen Sourcezonen 5 und 50 sowie sechzehn Enden 12a jedoch lediglich acht gemeinsamen Enden 11a) bestehen. Das Verschließen des äußeren bzw. zweiten isolierten Gates 120 durch die zusätzlichen isolierten Gateflächen 12b verhindert nicht nur Kriechströme, ohne dabei die parasitären Kapazitäten übermäßig zu erhöhen, sondern sieht ebenfalls eine Ergänzung zu der gesamten Gatebreite vor und kann, in Abhängigkeit der speziellen geometrischen Stuktur, eine Zunahme der gesamten Gatebreite im Bereich von etwa 20 um bedeuten. Wie weiter unten erläutert, erstrecken sich an den Enden der Drainzonen 6, von den zusätzlichen Sourcezonen 50 entfernt, die isolierten Gatesegmente 11, 12 über einige um (3-6um) der darunter liegenden, relativ schwach dotierten Körperzone 21 (s. Figuren 3 bis 5), bevor sie sich bis auf das Feldoxid 4 ausdehnen. Dieses dient dazu, Kriechströme zu verhindern oder zumindest zu reduzieren.
Die Source- und zusätzlichen Sourcezonen 5 und 50 sind, wie in Figur 1 dargestellt, durch Source-Metallisierung 51, welche eine kammartige Struktur bildet und mit einer ähnlichen, die Drainzonen 6 verbindenden, kammartigen Strukturmetallisierung 61 ineinandergreift, miteinander verbunden.
Es versteht sich von selbst, daß im besonderen die Figuren 1 und 2 außerordenflich schematisch dargestellt sind und die verschiedenen Zonen und Schichten in der Praxis eher runde als, wie in den Figuren 1 und 2 gezeigt, scharfe Ecken aufweisen. Zudem besteht selbstverständlich die Möglichkeit einer anderen geometrischen Anordnung als die einfache, lineare Anordnung, bei welcher, wie in den Figuren 1 und 2 dargestellt, Source- und Drainzonen 5 und 6 abwechselnd vorgesehen sind.
Im folgenden wird nun der detaillierte Aufbau der in den Figuren 1 bis 5 dargestellten Anordnung unter besonderer Bezugnahme auf die Figuren 3 bis 5 beschrieben.
Der Halbleiterkörper 2 wird durch ein relativ stark dotiertes, monokristallines Siliciumsubstrat 20 gebildet, auf welches die relativ schwach dotierte Körperzone 21 epitaktisch aufgewachst wird. Die schwach dotierte Körperzone 21 weist eine geringe Dotierungskonzentration auf, um eine akzeptable Ausgangskapazität vorzusehen. Typischerweise ist die Körperzone 21 p-leitend und weist eine Dotierungskonzentration im Bereich von etwa 0,7 x 10¹&sup5; bis 1 x 10¹&sup5; Atomen cm&supmin;³ auf.
Es wird eine relativ stark dotierte Kanalstoppzone 15 unterhalb des Feldoxids 4 in Angrenzung an die Enden 11a, 12"a der isolierten Gatesegmente 11,12 vorgesehen. Das Feldoxid 4 wird gebildet, indem eine Schicht aus Isolationsmaterial, wie zum Beispiel Siliciumoxid, abgeschieden bzw. aufgewachst und sodann fotolithografisch definiert wird. Wie dargestellt, erstreckt sich die relativ stark dotierte Kanalstoppzone 15 geringfügig über das Feldoxid 4 hinaus in die aktive Bauelementfläche 3, so daß diese von den Source- und Drainzonen 5 und 6 durch die schwach dotierte Körperzone 16a beabstandet ist.
Obgleich in den Figuren nicht dargestellt, kann es zum Zwecke einer vereinfachten Herstellung zweckmäßig sein, daß sich die Kanalstoppzone 15 komplett um den Umfang 3a der aktiven Bauelementfläche 3 erstreckt. Obgleich dieses bedeutet, daß die Kanalstoppzone 15 in Angrenzung an die von den zusätzlichen Segmenten 12b des äußeren isolierten Gates 120 ausgehenden Enden 12'a einen pn-Übergang mit den Sourcezonen 5, 50 bildet, sollte dieses in der Praxis kein Problem darstellen, da bei Betrieb der Anordnung keine Potentialdifferenz an diesen pn-Übergängen entstehen sollte. Das Feldoxid 4 könnte dort, wo sich die Kanalstoppzone 15 um den gesamten Umfang 3a erstreckt, in bekannter Weise durch lokale Oxidation von Silicium gebildet werden, obgleich dieses eine tiefe Dotierungsdiffusion erfordern würde, um, wie in den Figuren 1 bis 5 dargestellt, die Überdeckung der Kanalstoppzone mit dem Umfang 3a zu erzielen.
In der Regel wird eine Schwellwertangleichungszone 16 vorgesehen, damit eine gewünschte Schwellenspannung erreicht werden kann. Die Schwellwertangleichungszone 16 kann zum Feldoxid 4 automatisch justiert werden, indem während des Implantationsverfahrens das Feldoxid 4 als Maske verwendet wird. In einem solchen Falle weist die schwach dotierte Körperzone 16a ebenfalls den Schwellwertangleichungs-Implantationsstoff auf.
Die isolierte Gatestruktur 10 wird durch eine dünne, thermische Gateoxidschicht gebildet, auf deren Oberseite eine gateleitende Zone als schwer schmelzendes Metallsilicid, in diesem Beispiel Titansilicid, vorgesehen ist, obgleich andere geeignete Silicide, wie zum Beispiel Kobaltsilicid, oder dotiertes, polykristallines Silicium verwendet werden können. In diesem Beispiel wird das Metallsilicid gebildet, indem zuerst eine polykristalline Siliciumschicht aufgebracht wird. Sodann wird eine Schicht aus Titan über dem polykristallinen Silicium vorgesehen und die Struktur erwärmt, um eine Silicidbildung zu bewirken. Im allgemeinen erfolgt die Erwärmung in einer inerten, zum Beispiel einer Argonatmosphäre, obgleich andere bekannte Verfahren zur Silicidbildung angewandt werden können. Die leitende Gateschicht wird sodann strukturiert. Die Gateoxidschicht kann danach strukturiert werden, um die Gateisolationszonen 10a zu definieren.
Die Strukturierung der isolierten Gatestruktur 10 definiert die oben erörterten, ersten und zweiten isolierten Gatesegmente 11 und 12, welche sich bis auf das Feldoxid 4 erstreckende Enden 11a, 12a aufweisen, um Anschlußflächen 11c, 12c zum Anschluß an die anschließend auszubildenden Gateleiter 13 und 14 vorzusehen.
Obgleich relativ stark dotierte Kontaktergänzungszonen 5a, 6a, 50a (s. Figuren 3 bis 5) der Source-, zusätzlichen Source- und Drainzonen 5, 50 und 6 vor Ausbildung der isolierten Gatestruktur 10 gebildet werden können, werden die Hauptflächen 5b, 50b und 6b sowie 6c der Source-, zusätzlichen Source- und Drainzonen 5, 50 und 6 zusammen mit den Inselanschlußzonen 9 unter Verwendung der isolierten Gatestruktur 10 und des Feldoxids 4 als Maske gebildet, so daß die Source-, zusätzlichen Source-, Drain- und Inselanschlußzonen 5b, 50b und 6b zur isolierten Gatestruktur automatisch justiert werden, um die Gate-Source-/Drainüberlappung und damit den parasitären Widerstand sowie die parasitäre Gate-Source-/Drainkapazität zu reduzieren.
Wie oben erwähnt, wird ein Teil der aktiven Bauelementfläche 3 in Angrenzung an die Enden 11a der ersten isolierten Gatesegmente 11 maskiert, indem eine konventionelle Maske, wie zum Beispiel ein Fotolack (nicht dargestellt), bei Ausbildung der Source-, zusätzlichen Source-, Drain- und Inselanschlußzonen 5, 50, 6 und 9 verwendet wird, um die schwach dotierte Körperzone 16a an dem Bereich 21a der Körperzone 21 zu belassen, durch welchen die Enden 11a und 12"a der isolierten Gatesegmente hindurchgehen, bevor sie sich bis auf das Feldoxid erstrecken, um die Kriechströme aus den Enden 12"a, von den zusätzlichen isolierten Flächen 12b entfernt, zu reduzieren.
Selbstverständlich könnten als Alternative die stark dotierten Kontaktergänzungszonen 5a, 50a und 6a der Source- und Drainzonen 5, 50 und 6 unter Verwendung einer geeigneten Maske nach dem automatisch justierten Implantationsstoff zur Ausbildung der Source-, zusätzlichen Source- und Drainzonen 5b, 50b und 6b sowie Inselanschlußzonen 9 gebildet werden.
Sodann wird eine Isolationsschicht 23 (Figur 1) aufgebracht und strukturiert, um Kontaktiöcher zu definieren, damit die nachfolgende Metallisierung einen Kontakt zu den Source- und Drainzonen sowie den isolierten Gatesegmenten 11 und 12 herstellen kann. Die Metallisierung wird durch ein stark dotiertes Leitermaterial, wie zum Beispiel Aluminium oder eine Aluminiumlegierung, vorgesehen und unter Anwendung konventioneller Techniken aufgebracht und definiert, um, wie in Figur 1 dargestellt, die einen elektrischen Kontakt mit den Enden 11a bzw. 12'a herstellenden ersten und zweiten isolierten Gateleiter 13 und 14 sowie die ineinandergreifenden Source- und Drainelektroden 51 und 61, welche die Kontaktzonen 5a und 50a der Source- und zusätzlichen Sourcezonen 5 und 50 bzw. die Kontaktzonen 6a der Drainzonen 6 kontaktieren, vorzusehen.
Figur 6 zeigt eine modifizierte Version der in den Figuren 1 bis 5 dargestellten Anordnung, bei welcher der Feldoxidrand modifiziert ist und die zusätzlichen Sourcezonen 50 durch die vor der isolierten Gatestruktur 10 vorgesehenen, stark dotierten Kontaktzonen 5a, 50a an die Sourcezonen 5 anschließen, um eine kontinuierli che kammartige Sourcezone zu bilden. Dieses soll in einem geringeren Zugriffswiderstand resultieren, bei welchem es sich um den Widerstand der Bahn zu der Leitungskanalzone, im besonderen im Bereich der Fcken in der isolierten Gatestruktur 10, handelt.
Obgleich in den in den Figuren 1 bis 6 dargestellten Anordnungen die Enden 12"a der zweiten isolierten Gatesegmente 12, von den zusätzlichen Sourcezonen 50 entfernt, nicht verbunden sind, besteht die Möglichkeit, die zweiten isolierten Gatesegmente 12 zusammenzufügen, um jeweilige geschlossene Schleifen zu bilden, welche die durch die ersten isolierten Gatesegmente 11 gebildeten geschlossenen Schleifen umgeben, wenn die Herstellung die Verwendung von zwei unterschiedlichen Ebenen aus gateleitendem Material oder andernfalls (zum Beispiel durch einen durch die gleiche Metallisierung wie die Gatemetallisierung vorgesehenen Überbrückungsabschnitt) eine Überkreuzung zwischen den ersten und zweiten isolierten Gates 110 und 120 erlaubt.
Es versteht sich von selbst, daß die oben angegebenen Leitfähigkeitstypen umgekehrt werden könnten, und daß, obgleich es sich bei den oben beschriebenen Anordnungen um selbstsperrende Feldeffekttransistoren (des Anreicherungstyps) mit isoliertem Gate handelt, könnten unter Anwendung der vorliegenden Erfindung ebenfalls selbstleitende Anordnungen (des Verarmungstyps) hergestellt werden. Ebenso können andere Halbleitermaterialien als Silicium für die vorliegende Erfindung eingesetzt werden.
Beim Lesen der vorliegenden Offenbarung ergeben sich für den Fachkundigen weitere Variationen und Modifikationen. Solche Variationen und Modifikationen können Äquivalente und weitere Merkmale mit sich bringen, welche in der Halbleitertechnik bereits bekannt sind und anstelle oder zusätzlich zu den hier bereits beschriebenen Merkmalen verwendet werden können.
Es wurde oben erwähnt, daß die Zeichnung Ausführungsbeispiele der Erfindung darstellt. Um Mißverständnisse zu vermeiden, wird weiterhin erklärt, daß die in den nachfolgenden Patentansprüchen technischen Merkmalen zugeordneten Bezugsziffern, welche sich auf Merkmale in der Zeichnung beziehen und zwischen Klammern gesetzt sind, gemaß Regel 29(7) EPÜ zum alleinigen Zwecke der Vereinfachung des Patentanspruches unter Bezugnahme auf ein Ausführungsbeispiel eingefügt worden sind.

Claims

1. Halbleiteranordnung mit einem Feldeffekttransistor (1) mit isoliertem Gate vorgesehen, wobei die Halbleiteranordnung einen Halbleiterkörper (2) aufweist, welcher in Angrenzung an eine Hauptoberfläche (2a) eine durch eine Isolationszone (4) begrenzte, aktive Bauelementfläche (3) vorsieht, wobei die aktive Bauelementfläche (3) mehrere Sourcezonen (5) mit benachbarten Sourcezonen (5) aufweist, welche durch eine zwischengeschaltete Drainzone (6) getrennt und von dieser beabstandet sind, um zwischen jeder Source- und Drainzone (5 und 6) einen jeweiligen Leitungskanal (7) zu definieren, und über jeder Leitungskanalzone (7) eine isolierte Gatestruktur (10) angeordnet ist, um eine gatesteuerbare Verbindung zwischen jeder Source- und Drainzone (5 und 6) vorzusehen, wobei die isolierte Gatestruktur (10) für jede Leitungskanalzone (7) in Angrenzung an die Drainzone (6) ein erstes isoliertes Gatesegment (11) sowie ein zweites isoliertes Gatesegment (12) zwischen dem ersten isolierten Gatesegment (11) und der angrenzenden Sourcezone (5) aufweist, wobei die isolierten Gatesegmente (11 und 12) sich über die aktive Bauelementfläche (3) hinaus bis auf die Isolationszone (4) erstreckende Enden (11a und 12a) aufweisen, damit die ersten und zweiten Gatesegmente (11 und 12) mit den jeweiligen ersten und zweiten isolierten Gateleitern (13 und 14) außerhalb der aktiven Bauelementfläche (3) verbunden werden können, dadurch gekennzeichnet, daß die ersten isolierten Gatesegmente (11) innerhalb der aktiven Bauelementfläche (3) verbunden werden, um jede Drainzone (6) zu umschließen, wobei jede Drainzone (6) einer zusätzlichen Sourcezone (50) zugeordnet ist, welche in der aktiven Bauelementfläche (3) vorgesehen und von der Drainzone (6) in einer Richtung parallel zu der Breite (W) der Leitungskanalzonen (7) beabstandet ist, um eine zusätzliche Leitungskanalzone (70) zwischen der Drainzone (6) und der zusätzlichen Sourcezone (50) zu definieren, und wobei die zweiten isolierten Gatesegmente (12) verbunden sind, um eine isolierte Gatefläche (12b) zwischen jeder zusätzlichen Sourcezone (50) und der zugeordneten Drainzone (6) vorzusehen.

2. Anordnung nach Anspruch 1, weiterhin dadurch gekennzeichnet, daß die ersten isolierten Gatesegmente (11) verbunden werden, um ein jeweiliges isoliertes Gate mit geschlossener Schleife zu bilden, welches jede Drainzone (6) umschließt und ein gemeinsames Ende (1 la) aufweist, welches sich über die aktive Bauelementfläche (3) hinaus bis auf die Isolationszone (4) erstreckt, um eine Verbindung mit dem ersten isolierten Gateleiter (13) zu ermöguchen.

3. Anordnung nach Anspruch 1 oder 2, weiterhin dadurch gekennzeichnet, daß der Feldeffekttransistor mit isoliertem Gate eine Anordnung aus in der aktiven Bauelementfläche (3) wechselweise vorgesehenen Source- und Drainzonen (5 und 6) aufweist.

4. Anordnung nach einem der vorangegangenen Ansprüche, weiterhin dadurch gekennzeichnet, daß die aktive Bauelementfläche (3) eine relativ schwach dotierte Körperzone (21) des einen Leitfähigkeitstyps aufweist, innerhalb derer Sourceund Drainzonen (5 und 6) des entgegengesetzten Leitfähigkeitstyps vorgesehen sind.

5. Anordnung nach einem der vorangegangenen Ansprüche, weiterhin dadurch gekennzeichnet, daß die Sourcezonen (5) und die zusätzliche Sourcezone (50), welche jede Drainzone (6) begrenzen, eine kontinuierliche Sourcefläche bilden.

6. Anordnung nach einem der vorangegangenen Ansprüche, weiterhin dadurch gekennzeichnet, daß benachbarte, erste und zweite isolierte Gatesegmente (11und 12) voneinander beabstandet sind und eine relativ stark dotierte Zone (9) in Angrenzung an die Hauptoberfläche (2a) in dem Raum zwischen den ersten und zweiten isolierten Gatesegmenten (11 und 12) angeordnet ist, damit ein kontinuierlicher Leitungskanal zwischen jeder Source- und Drainzone (5 und 6) vorgesehen werden kann.

7. Anordnung nach einem der vorangegangenen Ansprüche, weiterhin dadurch gekennzeichnet, daß die isolierten Gates (11 und 12) eine ein Metallsilicid aufweisende, leitende Gateschicht vorsehen.

8. Anordnung nach Anspruch 7, weiterhin dadurch gekennzeichnet, daß es sich bei dem Metallsilicid um Titan- oder Kobaltsilicid handelt.

9. Anordnung nach einem der vorangegangenen Ansprüche, weiterhin dadurch gekennzeichnet, daß die Source- und Drainzonen (5 und 6) zu der isolierten Gatestruktur (10) justiert sind.