DE69302080T2

DE69302080T2 - Einschalt-Rücksetzschaltung mit Schutz gegen Stromunterbrechungen für eine integrierte Schaltung

Info

Publication number: DE69302080T2
Application number: DE69302080T
Authority: DE
Inventors: Marc Guedj
Original assignee: SGS Thomson Microelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 1992-12-22
Filing date: 1993-12-14
Publication date: 1996-09-05
Anticipated expiration: 2013-12-15
Also published as: EP0604270A1; EP0604270B1; FR2699755B1; JP3520103B2; FR2699755A1; JPH077403A; DE69302080D1; US6118315A

Description

Die Erfindung betrifft integrierte Schaltungen und genauer eine Startschaltung, mit deren Hilfe bestimmte Funktionen der integrierten Schaltung zum Zeitpunkt des Unterspannungsetzens vorübergehend blockiert werden können. Bei bestimmten logischen integrierten Schaltungen können nämlich Fehlfunktionen durch eine unzureichende Speisespannung entstehen. Zur Vermeidung solcher Fehlfunktionen zieht man es vor, bestimmte Funktionen der integrierten Schaltung während des Unterspannungsetzens komplett zu blockieren.
Hierzu wird eine Startschaltung verwendet, die einen Spannungsstrobeimpuls erzeugt, der zum Zeitpunkt des Unterspannungsetzens beginnt und mindestens so lange andauert, bis die Speisespannung einen ausreichenden Wert erreicht hat. Dieser Rechteckimpuls wird an einen Sperreingang jeder der Schaltungen angelegt, deren Funktion vorübergehend unterbunden werden soll.
In der Regel wird bei einer Speisenennspannung von 5 Volt ein Sperrstrobeimpuls erzeugt, der zum Zeitpunkt des Unterspannungsetzens beginnt und im allgemeinen einige Mikrosekunden bis zu einigen Dutzend Millisekunden anhält, nachdem die Speisespannung einen Schwellenwert von etwa 3 bis 3,3 Volt überschritten hat, der für die Funktion der integrierten Schaltung annehmbar ist.
Eine Startschaltung erscheint beispielsweise unverzichtbar für Schaltungen mit nichtflüchtigem Speicher, der elektrisch programmierbar und löschbar ist (EEPROM), und insbesondere, wenn dieser Speicher in Worten aus mehreren parallel geschriebenen oder gelöschten Bits organisiert ist. Es besteht dann nämlich die Gefahr einer unerwünschten Programmierung aufgrund unzuverlässiger Befehle, die am Anfang des Unterspannungsetzens der Schaltung gegeben wurden. Dies ist nicht unproblematisch beispielsweise bei Schaltungen mit EEPROM-Speicherchipkarten, bei denen der Inhalt des Speichers absolut zuverlässig sein muß.
Bei den Startschaltungen des Stands der Technik folgt die Ausgangsspannung der Startschaltung, d.h. die Spannung, die an einen Sperreingang einer Schaltung angelegt ist, deren Funktion unterbunden werden soll, im allgemeinen folgender Entwicklung: am Anfang bewegt sie sich relativ nahe der Speisespannung, und dann, wenn die Speisespannung einen bestimmten Schwellenwert übersteigt, wird eine Verzögerung ausgelöst, so daß das Sperrsignal dann eine bestimmte Zeit anhält, nach der es aussetzt. Wenn die Speisespannung danach schwankt und kurzzeitig unter den Schwellenwert absinkt, kann das Sperrsignal erneut auftauchen und folgt dann den Schwankungen der Speisespannung, allerdings ohne erneutes Auslösen einer Verzögerung.
Das Dokument EP-A-0471 542 offenbart eine Startschaltung, die eine erste Schaltung umfaßt, die von einem Schwellenspannungswert aus eine Speicherkippschaltung umkippt, sowie eine zweite Schaltung, welche die Speicherkippschaltung im gegenteiligen Fall umkippt, wenn die Speisespannung auf null sinkt.
Es wurde festgestellt, daß die Zuverlässigkeit der integrierten Schaltung in bestimmten Fällen unzureichend blieb.
Für eine größere Zuverlässigkeit schlägt die Erfindung eine Startschaltung in einer integrierten Schaltung vor, die mit einer Speisespannung Vcc versorgt wird, wobei die Startschaltung Vorrichtungen zum Erzeugen eines Sperrsignals umfaßt, wenn die Speisespannung einen ersten Spannungsschwellenwert noch nicht erreicht hat, wobei dieses Sperrsignal an einen Sperreingang einer Schaltung angelegt wird, deren Funktion während des Unterspannungsetzens der integrierten Schaltung blockiert werden soll, wobei diese Startschaltung dadurch gekennzeichnet ist, daß sie außerdem Vorrichtungen zum erneuten Auslösen eines Sperrsignals umfaßt, wenn die Speisespannung Vcc um mindestens einen bestimmten Wert abfällt, so daß die Speisespannung dann über dem ersten Schwellenwert bleibt.
Die Startschaltung fungiert somit auch als Sicherheitsschaltung gegenüber den nicht unbeträchtlichen Schwankungen der Speisespannung.
Bei einer Nennspannung Vcc von 5 Volt ist der erste Schwellenwert vorzugsweise in der Regel der gleiche wie im Stand der Technik, nämlich 3 bis 3,3 Volt. Der Spannungsabfall, der das Sperrsignal erneut auslöst, beträgt vorzugsweise 1 Volt. Wenn die Speisenennspannung Vcc0 5 Volt beträgt, entspricht dies dann einem erneuten Auslösen des Sperrsignals bei einem zweiten Schwellenwert von etwa 4 Volt.
Insbesondere bei Schaltungen mit EEPROM-Speicher, der mit Worten aus mehreren Bits organisiert ist, hat man festgestellt, daß eine solche Schaltung zuverlässiger ist als die Startschaltungen des Stands der Technik. Das Sperrsignal blockiert dann die Schreibschaltkreise in dem Speicher, doch muß es nicht die Leseschaltkreise blockieren.
Vorzugsweise sind Verzögerungsvorrichtungen vorgesehen, damit das Sperrsignal über einen gewissen Zeitraum hinaus andauert, nachdem die Speisespannung den ersten Schwellenwert überschritten hat und nach dem Wiederauslösen durch einen Spannungsabfall. Dieser Zeitraum ist kurz und kann etwa einige Millisekunden dauern. Nach diesem Zeitraum setzt das Sperrsignal aus.
Die Startschaltung der Erfindung umfaßt vorzugsweise:
- eine erste und eine zweite Vorrichtung zur Erfassung einer Schwellenüberschreitung, die beide ein Überschreitungssignal liefern, wenn die Speisespannung den Schwellenwert überschreitet,
- ein erstes logisches Gatter, das die von diesen beiden Erfassungsvorrichtungen kommenden Signale empfängt und umkippt, wenn beide Schaltungen ein Überschreitungssignal liefern,
- eine Vorrichtung zur Erfassung eines Speisespannungsabfalls, die ein Impulssignal liefert, wenn die Speisespannung um mindestens einen bestimmten Wert sinkt, wobei der Ausgang dieser Speisespannungserfassungsvorrichtung an einen ersten Eingang des ersten logischen Gatters gelegt ist, um dieses kurzzeitig in die umgekehrte Richtung umkippen zu lassen,
- wobei der Ausgang des ersten Gatters ein Sperrsignal-Kontrollsignal liefert.
Ebenso vorzugsweise ist die erste Schwellenwertüberschreitungserfassungsvorrichtung an den ersten Eingang des ersten logischen Gatters und die zweite Überschreitungserfassungsvorrichtung an einen zweiten Eingang dieses Gatters angelegt, kann die zweite Erfassungsvorrichtung durch ein Wiederauslösesignal blockiert werden und ist ein zweites logisches Gatter vorgesehen, das einerseits den Ausgang des ersten Gatters und andererseits den Ausgang der Spannungsabfallerfassungsschaltung aufnimmt, wobei dieses zweite Gatter das Wiederauslösesignal liefert, wenn es das Impulssignal empfängt, während die Speisespannung über dem Schwellenwert liegt.
Der Ausgang des ersten logischen Gatters ist vorzugsweise an einen Inverter gelegt und ein C-Glied ist zwischen diesen Ausgang und eine Masse geschaltet. Der Ausgang des Inverters liefert das Sperrsignal, und das C-Glied dient dazu, eine Verzögerung zwischen dem Zeitpunkt, zu dem das erste Gatter umkippt, und dem Zeitpunkt, zu dem der Inverter umkippt und das Sperrsignal unterbricht, herzustellen. Ebenso vorzugsweise umfaßt die zweite Erfassungsschaltung Mittel zur Verzögerung der Ausgabe eines Schwellenwertüberschreitungssignals, bezogen auf den Moment, in dem die Speisespannung diesen Schwellenwert überschreitet, und bezogen auf das Ende des Wiederauslösesignals.
Die Spannungsabfallerfassungsschaltung umfaßt vorzugsweise einen ersten Transistor mit sehr geringer Schwellenspannung, dessen Drain und Gitter an die Speisespannung gelegt sind, und dessen Quelle an ein Speicher-C-Glied gelegt ist, sowie einen zweiten P-Kanal-Transistor, dessen Schwellenspannung im wesentlichen gleich dem Spannungsabfall ist, dessen Überschreitung erfaßt werden soll, wobei die Quelle dieses zweiten Transistors an die Quelle des ersten Transistors und an das C-Glied, sein Gitter an die Speicherspannung angelegt sind und sein Drain den Ausgang der Spannungsabfallerfassungsschaltung bildet.
Weitere Merkmale und Vorteile der Erfindung gehen aus der Lektüre der nachfolgenden detaillierten Beschreibung hervor, die sich auf die beiliegenden Abbildungen bezieht.
- Fig. 1 stellt eine integrierte Schaltung mit einer Startschaltung dar;
- Fig. 2 stellt ein Blockschema der Startschaltung der Erfindung dar;
- Fig. 3 stellt ein Detailschema dieser Schaltung dar;
- Fig. 4 stellt ein Zeitdiagramm des Sperrsignals bei Vorhandensein von Speisespannungsschwankungen dar.
Die Startschaltung CD, die auch zeitliche Sperrschaltung genannt werden kann, ist auch unter der englischen Bezeichnung "Power on reset circuit" bekannt; sie ist Teil einer integrierten Schaltung IC, beispielsweise einer Schaltung einer Speicherkarte mit einem MNV-Speicher des Typs EEPROM.
Dank eines Schreibautomaten CW kann der Speicher beschrieben oder gelöscht werden. Der Speicher muß gegen das Eintragen falscher Informationen geschützt sein, insbesondere, wenn die Speisespannung zu niedrig ist, und dies vor allem, wenn der Speicher mit Worten aus mehreren Bits organisiert ist. Die Startschaltung liefert ein Sperrsignal INH, das an einen Sperreingang der Schaltung CW angelegt wird, um in diesem Fall dessen Betrieb zu blockieren.
Ein vereinfachtes Schema der Startschaltung der Erfindung ist in Fig. 2 dargestellt.
Die Startschaltung umfaßt zwei Schaltungen DS1 und DS'1 zur Erfassung der Überschreitung eines Spannungsschwellenwerts VS1; VS1 kann in der Regel 3 bis 3,3 Volt bei einer Speisenennspannung Vcc0 von 5 Volt betragen.
Diese Schaltungen DS1 und DS'1 liefern jeweils eine logische Ebene in Abhängigkeit von dem Wert der tatsächlichen Speisespannung Vcc bezüglich VS1. Diese logischen Ebenen werden an die beiden Eingänge eines ersten logischen Gatters P1 angelegt. Das Gatter P1, vorzugsweise ein NOR- Gatter, kippt um, wenn die beiden Erfassungsschaltungen eine niedrige logische Ebene liefern, die ein Überschreiten von VS1 durch Vcc anzeigt. Die zweite Erfassungsschaltung DS'1 umfaßt vorzugsweise Mittel zum Verzögern der Zustandsänderung ihres Ausgangs nach dem Zeitpunkt, zu dem Vcc VS1 tatsächlich überschreitet.
In Fig. 2 nicht dargestellte Schaltkreise können vorgesehen werden, damit sichergestellt ist, daß die logischen Ebenen an den Eingängen des Gatters P1 beim Starten der Schaltung beide auf der hohen Ebene sind.
Das von der Schaltung DS'1 kommende Überschreitungserfassungssignal kann von einem äußeren Signal neutralisiert werden. Die niedrige logische Ebene, die von der Schaltung DS'1 ausgegeben wird, kann somit blockiert werden (durch eine hohe logische Ebene oder einen Zustand hoher Impedanz ersetzt werden), auch wenn Vcc immer noch über VS1 liegt.
Der Ausgang des Gatters P1 bildet ein logisches Signal SC, das ein Kontrollsignal des Sperrsignals INH ist, das erzeugt werden soll. Er wird an den Eingang eines Inverters I1 angelegt, dessen Ausgang S das Signal INH liefert. Ein C-Glied C1 wird zwischen den Ausgang des Gatters P1 und eine Masse geschaltet, um den Übergang des Signals INH nach unten bezogen auf den logischen Übergang des Signals SC nach oben zu verzögern.
Zusammengefaßt heißt das: das Gatter P1 liefert während des Starts eine niedrige logische Ebene und INH befindet sich somit während dieser Zeit auf der hohen logischen Ebene, bis Vcc den Schwellenwert VS1 überschreitet; dann geht das Signal SC, eventuell nach einer durch die Erfassungsschaltung DS'1 herbeigeführten Verzögerung, auf die hohe Ebene, aber das Signal INH geht aufgrund des C- Glieds C1 nicht sofort auf null. Die Unterbrechung des Sperrsignals dauert somit so lange, wie Vcc niedriger als VS1 bleibt und eine gewisse Zeit darüber hinaus (im allgemeinen einige Nanosekunden).
Zur Erfassung eines starken Spannungsabfalls von Vcc ist eine Schaltung DCH vorgesehen. Diese Schaltung wird zwischen Vcc und einen der Eingänge des Gatters P1, hier den ersten Eingang, geschaltet, der an den Ausgang des Erfassungsschaltkreises DS1 angelegt ist. Die Schaltung DCH liefert einen Kurzimpuls, wenn Vcc um eine Größe sinkt, die einen bestimmten Wert V1 überschreitet. Der Kurzimpuls ist eine aufsteigende Front, die das Gatter P1 zum Kippen bringt, wobei sich dessen beide Eingänge zu diesem Zeitpunkt auf der niedrigen logischen Ebene befinden.
Dieses Kippen bewirkt eine schnelle Entladung des C- Glieds C1 und somit das Einsetzen eines Sperrimpulses INH. Man weiß die Ausgangsebene des Gatters P1 herzustellen, damit die Entladung von C1 nach dem Negativübergang des Gatters wesentlich schneller erfolgt als die Ladung nach einem Positivübergang.
Zum anderen empfängt ein zweites logisches Gatter P2 (in diesem Beispiel ein NEIN-UND-Gatter) einerseits den Ausgang des Gatters P1 und andererseits den Ausgang der Erfassungsschaltung DCH, die gleichzeitig der Ausgang der Schaltung DS1 ist. Der Ausgang dieses Gatters P2 befindet sich beim normalen Start der integrierten Schaltung auf der hohen logischen Ebene (da sich entweder der Ausgang des Gatters P1 auf der niedrigen Ebene oder der Ausgang der Schaltung DS1 auf der niedrigen Ebene befindet), und er befindet sich auch während des normalen Betriebs der integrierten Schaltung auf der hohen logischen Ebene, d.h., wenn Vcc keinen abrupten Spannungsabfall erfährt; der Ausgang der Schaltung DS1 bleibt dann nämlich auf der niedrigen Ebene.
Wenn aber die Schaltung zur Erfassung eines Spannungsabfalls von Vcc im Normalbetrieb einen Kurzimpuls auf der hohen Ebene liefert, d.h., wenn sich das Signal SC auf der hohen Ebene befindet, kippt dann das Gatter P2 um und liefert einen Wiederauslöse- oder Reinitialisierungsimpuls RDCL. Dieser Impuls RDCL (Strobeimpuis nach unten) wird an die zweite Schaltung zur Erfassung des Schwellenwerts DS'1 angelegt, um deren Ausgang zu neutralisieren, ungeachtet dessen, daß Vcc über VS1 liegt.
Die zweite Schaltung DS'1 hört nun auf, den zweiten Eingang des Gatters P1 auf der niedrigen Ebene zu halten und erlaubt es sogar, diesen Eingang auf die hohe Ebene zu setzen, mittels in Fig. 2 nicht dargestellter Vorrichtungen.
Direkt nach dem Ende des von der Schaltung DCH kommenden Kurzimpulses kehrt das Gatter P2 zu seinem Ursprungszustand zurück, die Erfassungsschaltung DS'1 empfängt nicht mehr das Neutralisationssignal RDCL und übernimmt wieder ihre normale Funktion der Erfassung der Schwellenwertüberschreitung von Vcc.
Man hat dann eine Situation erreicht, welche die gleiche ist wie in dem Moment, in dem Vcc den Schwellenwert VS1 nach dem Unterspannungsetzen erreicht: beide Erfassungsschaltungen DS1 und DS'1 liefern eine niedrige logische Ebene, allerdings bei DS'1 vorzugsweise mit einer bestimmten Verzögerung bezogen auf den Moment, in dem das Wiederauslösesignal RDCL zu Ende ist. Das Gatter P1 kippt erneut, und nach einer Zeitspanne, die an den Wert des C- Glieds C1 gebunden ist, wird das Sperrsignal INH erneut unterbrochen.
Faßt man diesen Teil der Funktion der Startschaltung zusammen, so ergibt sich: wenn Vcc um mindestens einen bestimmten, von der Erfassungsschaltung DCH definierten Wert V1 (beispielsweise 1 Volt) sinkt, sendet die Schaltung DCH einen Kurzimpuls aus; dieser Impuls läßt die Gatter P1 und P2 kippen. Das Sperrsignal INH setzt ein. Gleichzeitig wird die Schwellenwerterfassungsschaltung DS'1 neutralisiert. Dann geht die Erfassungsschaltung DS'1 wieder in Normalbetrieb, und alles läuft so wie im Fall eines Unterspannungsetzens ab. Das Signal INH dauert an, bis DS'1 erneut eine niedrige Ebene geliefert hat und der Inverter I1 wieder gekippt ist.
Die Startschaltung der Erfindung funktioniert also auch als Sicherheitsschaltung im Falle eines starken Abfalls der Speisespannung (beispielsweise geht Vcc auf 4 Volt statt auf seinen Nennwert, nämlich 5 Volt), und dies sogar, wenn die Speisespannung nicht unter den normalen Schwellenwert VS1 zum Wiederingangsetzen der Schaltung sinkt.
Nachfolgend wird eine sehr genaue Ausführungsform der Schaltung der Erfindung beschrieben, die sich auf Fig. 3 bezieht.
Diese Schaltung wird mittels M.O.S.-Transistoren dreier verschiedener Typen hergestellt: angereicherter N- Kanal-Transistoren, angereicherter P-Kanal-Transistoren und natürlicher N-Kanal-Transistoren. Die natürlichen Transistoren haben eine Schwellenspannung, die sehr nahe bei null liegt, und die angereicherten Transistoren haben in absolutem Wert eine höhere Schwellenspannung als die natürlichen Transistoren, beispielsweise 1 oder 1,1 Volt. Die natürlichen N-Kanal-Transistoren haben als Kanalzone zwischen Quelle und Drain das Halbleitersubstrat vom Typ P, in dem alle N-Kanal-Transistoren der integrierten Schaltung gebildet sind, ohne zusätzliches Dopen des Kanals. Die angereicherten Transistoren haben eine zusätzliche Fremdatomeinpflanzung in ihrem Kanal, vom P-Typ bei den N-Kanal- Transistoren und vom N-Typ bei den P-Kanal-Transistoren.
Die Schwellenspannungen der Transistoren werden zur Herstellung der Auslöseschwellenwerten für das Sperrsignal genutzt.
Die erste Schwellenwertüberschreitungserfassungsschaltung DS1 umfaßt drei angereicherte N-Kanal-Transistoren T1, T2, T3 in Serie zwischen Vcc und der Masse und einen vierten Transistor T4. Gitter und Drain von T1 sind an Vcc gelegt; Gitter und Drain von T2 sind an die Quelle von T1 gelegt; das Gitter von T3 ist an das von T2 und sein Drain an die Quelle von T2 gelegt, wobei seine Quelle an Masse gelegt ist. Das Gitter von T4 ist an den Drain von T3 gelegt und seine Quelle an Masse gelegt. Der Drain von T4 bildet den Ausgang der Erfassungsschaltung DS1 und ist an den ersten Eingang des NOR-Gatters P1 gelegt. T4 wird leitend gemacht, wenn Vcc einen Schwellenwert VS1 überschreitet, der in etwa gleich der Summe der Schwellenspannungen der angereicherten N-Kanal-Transistoren T1, T2, T4 ist. Der Transistor T3, der eine geringe Größe aufweist, dient vor allem der Polarisierung der Transistoren T1 und T2.
Die Erfassungsschaltung DS'1 umfaßt vier Transistoren T'1, T'2, T'3, T'4, die praktisch wie die jeweiligen Transistoren T1, T2, T3, T4 montiert sind. Das Gitter von T'3 ist allerdings nicht an das von T'2 gelegt, sondern wird von einem Inverter I2 gesteuert, der am Ausgang des Gatters NAND P2 angeordnet ist, und zwar im Hinblick auf die Neutralisation des Ausgangs DS'1. Mit einem zwischen dem Drain von T'2 und der Masse geschalteten C-Glied C2 können die Transistoren T'4 und T'2 während des Anstiegs von Vcc beim Unterspannungsetzen polarisiert werden. Der Ausgang der Erfassungsschaltung DS'1, der von dem Drain von T'4 genommen wird, wird an den zweiten Eingang des Gatters P1 angelegt.
Außerdem wird vorzugsweise ein C-Glied C3 zwischen dem an die Quelle von T'1 angelegten Gitter von T'2 und der Masse vorgesehen.
Mit diesem C-Glied C3 können außerdem die Transistoren T'1 und T'2 während des Anstiegs von Vcc beim Unterspannungsetzen polarisiert werden.
Dieses C-Glied C3 kann durch einen Transistor T5 entladen werden, der es kurzschließt, wenn das Wiederauslösesignal RDCL vom Gatter P2 gegeben wird. Der Transistor T5 wird von dem Inverter I2 gesteuert.
Ein C-Glied C4 wird vorzugsweise zwischen den Eingang des Inverters I2 und die Masse geschaltet, um das Blockieren der Transistoren T5 und T'3 bezüglich dem Ende des Wiederauslösesignals am Ausgang des Gatters P2 geringfügig zu verzögern. Auf diese Weise stellt man eine ausreichende Neutralisationsdauer für die Erfassungsschaltung DS'1 her.
Die Schaltung zur Erfassung eines Spannungsabfalls DCH umfaßt einen natürlichen N-Transistor T6, der in Serie geschaltet ist mit einem P-Transistor T7, sowie ein C-Glied C5. Drain und Gitter von T6 sind an Vcc gelegt; die Quelle von T7 ist an die Quelle von T6 gelegt, und sein Gitter ist an Vcc gelegt, und sein Drain bildet den Ausgang der Erfassungsschaltung, der an den ersten Eingang des Gatters P1 und ebenfalls an einen Eingang des Gatters P2 gelegt ist. Das Substrat des Transistors T7 ist an seine Quelle gelegt. Das C-Glied C5 ist zwischen die Quelle des Transistors T6 (d.h. auch von T7) und die Masse geschaltet.
Wenn Vcc ansteigt und seinen Nennwert erreicht, kann der P-Kanal-Transistor T7 nur blockiert werden, da seine Quelle ein geringeres Potential aufweist als sein Gitter. Der Transistor T6 dagegen ist so lange leitend, wie das C- Glied C5 entladen ist; das C-Glied C5 lädt sich somit praktisch bis zur Vcc, da der Transistor T6 eine Schwellenspannung hat, die sehr nahe bei null liegt.
Solange Vcc ihren Nennwert Vcc0, beispielsweise Volt, behält, bleibt das C-Glied C5 auf diesen Nennwert Vcc0 geladen. Es kann sich in T7, der blockiert ist, nicht entladen. Wenn Vcc jedoch unter Vcc0 sinkt, wird der Transistor T6 blockiert und verhindert jegliches Entladen des C-Glieds zur Quelle bei Vcc; C5 hält also die Spannung Vcc0. Und wenn die Spannung Vcc mindestens um einen Wert V1 sinkt, der gleich der Schwellenspannung des P-Transistors, beispielsweise 1 Volt, ist, beginnt nun T7 zu leiten (da sein Gitter weit genug unter seinen Drain fällt). Das C- Glied C5 entlädt sich dann abrupt in dem leitenden Transistor T4.
Der daraus am ersten Eingang der Gatter P1 und P2 resultierende Spannungsimpuls ist der Kurzimpuls, der im Zusammenhang mit Fig. 2 erwähnt wurde und der die Reinitialiserung eines Sperrsignals INH auslöst.
In Fig. 3 sieht man auch noch einen P-Kanal-Transistor T8, der zwischen Vcc und den zweiten Eingang des Gatters P1 geschaltet ist und von dem Ausgang des Gatters P1 gesteuert wird. Mit diesem Transistor kann der zweite Eingang des Gatters P1 während des Vorhandenseins des Sperrsignals INH auf der hohen logischen Ebene (und kein schwebender Zustand) gehalten werden. Der Transistor T8 ist bezogen auf T'4 klein genug, um zu bewirken, daß das Gatter P1 dadurch gekippt wird, daß T'4 leitend wird (natürlich nur, wenn auch T4 leitend ist).
Fig. 4 zeigt die Entwicklung des Sperrsignals INH für eine beispielhafte Entwicklung der Spannung Vcc: bei der Inbetriebnahme steigt Vcc an, und das Signal INH wird größer und folgt im wesentlichen Vcc. Wenn Vcc VS1 erreicht, kippt das Gatter P1, eventuell mit einer geringen Verzögerung aufgrund des Vorhandenseins der C-Glieder C2 und C3. Dann kippt der Inverter I1 seinerseits, ebenfalls mit einer durch das C-Glied C1 bewirkten Verzögerung. Das Signal INH fällt nun zurück auf null. Die Dauer des Sperrsignals bei der Inbetriebnahme ist die Summe aus der Zeitspanne, die Vcc benötigt, um VS1 zu erreichen, und einer Zeitspanne t1, die den durch die C-Glieder bewirkten Verzögerungen entspricht.
Während dieser Zeitspanne hat die Spannung Vcc im Prinzip ihren Nennwert Vcc0 erreicht, doch die integrierte Schaltung darf ihre Funktion in jedem Fall bereits mit dem Zurückgehen des Signals INH auf null aufnehmen.
Wenn die Speisespannung anschließend um einen höheren Wert als V1 sinkt: V2 = Vcc0 - VS2, wird das Sperrsignal umgehend wieder ausgelöst. Die einzige Verzögerung beim Auslösen entsteht durch die Reaktionszeit der Gatter P1 und I1 und die Entladungszeit des C-Glieds C1, doch kann man voraussehen, daß letztere wesentlich geringer ist als die Aufladungszeit. Es muß also nur die letzte Ebene von P1 mit einem großen N-Kanal-Transistor und einem kleinen P-Kanal- Transistor vorgesehen werden.
Das Signal INH folgt nun den Spannungsschwankungen von Vcc. Natürlich führt ein Spannungsabfall von Vcc unter den Schwellenwert VS1 zur klassischen Konfiguration einer allgemeinen Wiederinbetriebnahme (wie beim Start).
Bleibt Vcc jedoch über VS1, dauert das Sperrsignal an und folgt den Schwankungen von Vcc während einer Dauer, die im wesentlichen die gleiche Dauer t1 ist, die vorstehend erwähnt wurde und sich aus den Verzögerungen durch die einzelnen C-Glieder ergibt; die Dauer kann sogar länger sein, wenn die Entladungs- und Wiederaufladungszeiten des C- Glieds C4 zum Zeitpunkt der Reinitialiserung berücksichtigt werden.

Claims

1. Startschaltung für eine integrierte Schaltung, die mit einer Speisespannung Vcc versorgt wird und Vorrichtungen zur Herstellung eines Sperrsignals (INH) umfaßt, wenn die Speisespannung einen ersten Spannungsschwellenwert (VS1) noch nicht erreicht hat, wobei dieses Sperrsignal an einen Sperreingang einer Schaltung angelegt wird, deren Funktion während der Unterspannungsetzung der integrierten Schaltung blockiert werden soll, und dieser Startkreis dadurch gekennzeichnet ist, daß er außerdem Vorrichtungen (DCH, P2) zum erneuten Auslosen eines Sperrsignals umfaßt, wenn die Speisespannung Vcc um mindestens einen bestimmten Wert (V1) abfällt, so daß die Speisespannung Vcc dann über dem ersten Schwellenwert (VS1) bleibt.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß Zeitverzögerungsvorrichtungen (C1, C2, C3, C4) vorgesehen sind, damit das Sperrsignal während einer bestimmten Dauer anhält, nachdem die Speisespannung den ersten Schwellenwert überschritten hat und nach Wiederauslösung durch Wirkung eines Speisespannungsabfalls.

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Dauer einige Millisekunden beträgt.

4. Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß sie umfaßt:

- eine erste und eine zweite Vorrichtung zur Erfassung einer Schwellenüberschreitung (DS1, DS'1), die beide ein Überschreitungssignal liefern, wenn die Speisespannung den Schwellenwert (VS1) überschreitet,

- ein erstes logisches Gatter (P1), das die von diesen beiden Erfassungsvorrichtungen kommenden Signale empfängt und umkippt, wenn die beiden Schaltungen ein Überschreitungssignal liefern,

- eine Vorrichtung zur Erfassung (DCH) eines Speisespannungsabfalls, die ein Impulssignal liefert, wenn die Speisespannung um mindestens einen bestimmten Wert sinkt, wobei der Ausgang dieser Speisespannungserfassungsvorrichtung mit einem ersten Eingang des ersten logischen Gatters verbunden ist, um dieses vorübergehend in die umgekehrte Richtung umzukippen,

- wobei der Ausgang des ersten Gatters ein Sperrsignal-Kontrollsignal liefert.

5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die erste Schwellenwertüberschreitungserfassungsvorrichtung (DS1) mit dem ersten Eingang des ersten logischen Gatters (P1) und daß die zweite Überschreitungserfassungsvorrichtung mit einem zweiten Eingang dieses Gatters verbunden ist, dadurch, daß die zweite Erfassungsvorrichtung (DS'1) durch ein Wiederauslösungssignal (RDCL) blockiert werden kann, sowie dadurch, daß ein zweites logisches Gatter (P2) vorgesehen ist, das einerseits den Ausgang des ersten Gatters und andererseits den Ausgang der Spannungsabfallerfassungsschaltung (DCH) aufnimmt, wobei dieses zweite Gatter das Wiederauslösungssignal liefert, wenn es das Impulssignal empfängt, während die Speisespannung über dem Schwellenwert (VS1) liegt.

6. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß der Ausgang des ersten logischen Gatters mit einem Inverter (I1) verbunden ist.

7. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß ein C-Glied (C1) zwischen diesen Ausgang und einer Masse geschaltet ist.

8. Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß die zweite Erfassungsvorrichtung Mittel (C2, C3) zur Verzögerung der Ausgabe eines Schwellenwertüberschreitungssignals bezogen auf den Moment, in dem die Speisespannung diesen Schwellenwert überschreitet, und bezogen auf das Ende des Wiederauslösungssignals (RDCL) umfaßt.

9. Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Spannungsabfallerfassungsschaltung (DCH) einen ersten Transistor (T6) mit sehr geringer Schwellenspannung umfaßt, dessen Drain und Gitter mit der Speisespannung verbunden sind und dessen Quelle mit einer Speicherkapazität (C5) verbunden ist, sowie einen zweiten Transistor (T7) mit einem Kanal P, dessen Schwellenspannung im wesentlichen gleich dem Spannungsabfall ist, dessen Überschreitung erfaßt werden soll, wobei die Quelle dieses zweiten Transistors mit der Quelle des ersten Transistors und sein Gitter mit der Speicherkapazität verbunden ist und sein Drain den Ausgang der Spannungsabfallerfassungsschaltung bildet.

10. Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Speisespannung einen Nennwert von 5 Volt hat, wobei der erste Schwellenwert (VS1) bei 3 bis 3,3 Volt liegt und der bestimmte Spannungsabfall, der das Sperrsignal wiederauslöst, etwa 1 Volt beträgt.

11. Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das Sperrsignal (INH) an einen Sperreingang einer EEPROM-Speicherschreibeschaltung angelegt wird.