DE10019479B4

DE10019479B4 - Schaltungsanordnung zum Initialisieren einer integrierten Schaltung beim Einschalten der Versorgungsspannung

Info

Publication number: DE10019479B4
Application number: DE2000119479
Authority: DE
Inventors: Pramod Acharya
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2000-04-19
Filing date: 2000-04-19
Publication date: 2005-02-17
Anticipated expiration: 2020-04-20
Also published as: DE10019479A1

Abstract

Schaltungsanordnung zum Initialisieren einer chipförmigen integrierten Schaltung (A, B) beim Einschalten ihrer Versorgungsspannung, wobei die Schaltungsanordnung einen ersten Versorgungsspannungsdetektor (1) aufweist, der anspricht, bevor die Versorgungsspannung einen bestimmten Spannungswert erreicht hat, der für eine einwandfreie Funktion der integrierten Schaltung (A, B) erforderlich ist, und ein entsprechendes erstes Detektionssignal (D₁) erzeugt, das ein Flip-Flop (2) in einen ersten Zustand versetzt, und ein erstes, den ersten Zustand angebendes Ausgangssignal (Q, Qnicht) des Flip-Flops (2) jeweiligen Signalleitungen (S₁, S₂,...S_N) der integrierten Schaltung (A, B) über mit ihnen verbundene Pull-Up bzw. Pull-Down-Elemente (PU₁, PD₂,...PD_N) einen jeweils vorbestimmten Standardpegel einprägt, und ein zweiter Versorgungsspannungsdetektor (3) vorgesehen ist, der, wenn die Versorgungsspannung bei dem bestimmten Spannungspegel (V_DD) stabil bleibt und wenn chipeigene Versorgungsspannungsmodule stabile Spannungspegel erzeugen, ein zweites Detektionssignal (D₂) erzeugt, das das Flip-Flop (2) zurücksetzt und dadurch ein dem ersten Ausgangssignal des Flip-Flops (2) inverses zweites Flip-Flop-Ausgangssignal die jeweiligen Pull-Up bzw. Pull-Down-Elemente an den Signalleitungen...

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Initialisieren einer integrierten Schaltung beim Einschalten ihrer Versorgungsspannung.
Beim Einschalten der Versorgungsspannung einer integrierten Schaltung kommt es häufig vor, dass ihre Schaltungsfunktion gestört ist, wenn kritische Signalwerte aufgrund der noch zu niedrigen Versorgungsspannung undefiniert sind. Dies kann Schwierigkeiten bei der korrekten Initialisierung der integrierten Schaltung nach dem Einschalten der Versorgungsspannung mit sich bringen.

DE 37 22 797 C2 beschreibt einen Rücksetzschaltkreis, der für einen Logikschaltkreis, z. B. einen Mikrocomputer, entworfen ist und der einen Versorgungsspannungsdetektor aufweist, durch den beim Einbruch einer Versorgungsspannung VDD ein Flip-Flop gesetzt wird und zwar so, dass dieses auch gesetzt bleibt, wenn mehrere Male hintereinander die Versorgungsspannung in einer bestimmten Zeit einbricht. Dieser bekannte Rücksetzschaltkreis kann aber nur dann wirksam werden, wenn er durch einen Rücksetzeingangssignalgenerator freigegeben ist, d. h. wenn das Signal RI auf hohem Pegel liegt. Dieses Signal RI wird von einem "watch-dog-timer"-artigen Schaltkreis immer. dann auf niedrigen Pegel gesetzt, wenn der Logikschaltkreis, d. h. z. B. der Mikrocomputer 1 längere Zeit kein Signal abgegeben hat, welches eine normale Funktion des Logikschaltkreises anzeigt.

Eine aus DE 693 02 080 T2 bekannte Einschaltrücksetzschaltung mit Schutz gegen Stromunterbrechungen für eine integrierte Schaltung weist zwei Versorgungsspannungsdetektoren auf. Überschreitet bei dieser Einschaltrücksetzschaltung die Versorgungsspannung einen ersten Pegel VS1, so wird nach Ablauf einer vorgegebenen Verzögerungszeit t1 das Reset-Ausgangssignal INH abgeschaltet. Bleibt die Versorgungsspannung jedoch nicht bei einem sicheren Mindest-Versorgungspegel VS2 (oder darüber) stabil, so wird sofort ein Reset-Vorgang ausgelöst, der frühestens nach Ablauf der genannten Verzögerungszeit wieder beendet wird.

Es ist Aufgabe der Erfindung, eine Schaltungsanordnung zum Initialisieren einer integrierten Schaltung beim Einschalten ihrer Versorgungsspannung anzugeben, die die oben beschriebenen Schwierigkeiten vermeidet.

Die obige Aufgabe wird gemäß einem wesentlichen Aspekt der Erfindung gelöst durch eine Schaltungsanordnung zum Initialisieren einer chipförmigen integrierten Schaltung beim Einschalten ihrer Versorgungsspannung, dadurch gekennzeichnet, dass die Schaltungsanordnung einen ersten Versorgungsspannungsdetektor aufweist, der anspricht, bevor die Versorgungsspannung einen bestimmten Spannungswert erreicht hat, der für eine einwandfreie Funktion der integrierten Schaltung erforderlich ist, und ein entsprechendes erstes Detektionssignal erzeugt, das erste Detektionssignal ein Flip-Flop in einen ersten Zustand versetzt, und ein erstes, den ersten Zustand angebendes Ausgangssignal des Flip-Flops jeweiligen Signalleitungen der integrierten Schaltung über mit ihnen verbundene Pull-Up bzw. Pull-Down-Elemente einen jeweils vorbestimmten Standardpegel einprägt, und ein zweiter Versorgungsspannungsdetektor vorgesehen ist, der, wenn die Versorgungsspannung bei dem bestimmten Spannungspegel stabil bleibt und wenn chipeigene Versorgungsspannungsmodule stabile Spannungspegel erzeugen, ein zweites Detektionssignal erzeugt, das das Flip- Flop zurücksetzt und dadurch ein dem ersten Ausgangssignal des Flip-Flops inverses zweites Flip-Flop-Ausgangssignal die jeweiligen Pull-Up bzw. Pull-Down-Elemente an den Signalleitungen frei gibt.

Somit wird, sobald die Versorgungsspannung der integrierten Schaltung hochgefahren ist und stabil bleibt, wobei der für die Funktionsfähigkeit der integrierten Schaltung notwendige Pegel von den Spannungsgeneratoren auf dem Chip erzeugt wird, durch ein zweites Detektionssignal das Flip-Flop zurückgesetzt, so dass die Pull-Up oder Pull-Down-Elemente die Signalleitungen freigeben.

Bevorzugt sind die zu initialisierenden Signalleitungen über Transfergatter geleitet, und das erste Ausgangssignal des Flip-Flops sorgt zusätzlich dafür, dass im gesetzten Zustand des Flip-Flops die Transfergatter ausgeschaltet und damit die Signalleitungen unterbrochen sind. Dadurch kann keine Fehlfunktion und kein Konkurrenzzustand zwischen einem vorangehenden und einem nachfolgenden Schaltungsblock der integrierten Schaltung, die durch die betreffenden Signalleitungen verbunden sind, entstehen.

Nachstehend wird ein Ausführungsbeispiel der Erfindung anhand der einzigen Figur näher beschrieben, die schematisch eine erfindungsgemäße Schaltungsanordnung zum Initialisieren einer integrierten Schaltung beim Einschalten der Versorgungsspannung zeigt.
Beispielhaft sind dabei zwei analoge oder logische (digitale) Schaltungsblöcke A und B durch Signalleitungen S₁, S₂...S_N miteinander verbunden. In dieser Schaltungsanordnung erzeugt ein erster Versorgungsspannungsdetektor 1 ein Signal D₁, wenn die Versorgungsspannung noch nicht den für die Schaltungsfunktion benötigten Schwellenwert (V_DD) erreicht hat oder noch nicht stabilisiert ist. Das Signal D₁ wird durch einen Impulsgenerator 11 in einen Impuls geformt und einem Setzeingang S eines R/S/Flip-Flops 2 zugeführt. Damit wird das Flip-Flop 2 gesetzt. Die Ausgänge Q, Qnicht liegen zum einen an mit den zu initialisierenden Signalleitungen S₁, S₂, S_N verbundenen Pull-Up bzw. Pull-Down-Elementen PU1, PD1,...PDN, die daraufhin den Pegel der Signalleitungen S₁, S₂,...S_N auf einen jeweiligen Standardwert ziehen.
Die Ausgänge Q, Qnicht des Flip-Flops 2 liegen außerdem Transfergattern T₁, T₂,...T_N an, über die die Signalleitungen S₁, S₂,...S_N geleitet sind. Im gesetzten Zustand des Flip-Flops 2 werden die Transfergatter T₁, T₂,...T_N ausgeschaltet und unterbrechen dadurch die Signalleitungen. Im unterbrochenen Zustand wird eine Fehlfunktion bzw. Konkurrenz zwischen den Treibern des ersten Schaltungsblocks A und denen des darauffolgenden Schaltungsblocks B vermieden.
Sobald die Einschaltsequenz vollständig ist und die Versorgungsspannung VDD ihren für eine korrekte Funktion der integrierten Schaltung erforderlichen Wert erreicht hat und dabei stabil bleibt, erzeugt ein zweiter Versorgungsspannungsdetektor 3 ein zweites Detektionssignal D₂, wenn die chipeigenen Versorgungsspannungsmodule einen stabilen Spannungspegel erzeugen. Das zweite Detektionssignal D₂ wird von einem Impulsgenerator 12 in ein Impulssignal geformt und setzt das Flip-Flop 2 über seinen Reset-Eingang R zurück, woraufhin die Ausgänge Q, Qnicht des Flip-Flops 2 invertiert werden. Danach können die betreffenden Schaltungsblöcke A, B über die Signalleitungen S₁, S₂,...S_N dadurch, dass die Pull-Up- bzw. Pull-Down-Elemente PU1, PD1, PDN freigegeben und die Trans fergatter T₁, T₂,...T_N durchgeschaltet sind, ihre bestimmungsgemäße Funktion definiert aufnehmen.

Claims

Schaltungsanordnung zum Initialisieren einer chipförmigen integrierten Schaltung (A, B) beim Einschalten ihrer Versorgungsspannung, wobei die Schaltungsanordnung einen ersten Versorgungsspannungsdetektor (1) aufweist, der anspricht, bevor die Versorgungsspannung einen bestimmten Spannungswert erreicht hat, der für eine einwandfreie Funktion der integrierten Schaltung (A, B) erforderlich ist, und ein entsprechendes erstes Detektionssignal (D₁) erzeugt, das ein Flip-Flop (2) in einen ersten Zustand versetzt, und ein erstes, den ersten Zustand angebendes Ausgangssignal (Q, Qnicht) des Flip-Flops (2) jeweiligen Signalleitungen (S₁, S₂,...S_N) der integrierten Schaltung (A, B) über mit ihnen verbundene Pull-Up bzw. Pull-Down-Elemente (PU₁, PD₂,...PD_N) einen jeweils vorbestimmten Standardpegel einprägt, und ein zweiter Versorgungsspannungsdetektor (3) vorgesehen ist, der, wenn die Versorgungsspannung bei dem bestimmten Spannungspegel (V_DD) stabil bleibt und wenn chipeigene Versorgungsspannungsmodule stabile Spannungspegel erzeugen, ein zweites Detektionssignal (D₂) erzeugt, das das Flip-Flop (2) zurücksetzt und dadurch ein dem ersten Ausgangssignal des Flip-Flops (2) inverses zweites Flip-Flop-Ausgangssignal die jeweiligen Pull-Up bzw. Pull-Down-Elemente an den Signalleitungen frei gibt.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die zu initialisierenden Signalleitungen (S₁, S₂,...S_N) über Transfergatter (T₂, T₂,...T_N) geleitet sind, und das erste Ausgangssignal des Flip-Flops die Transfergatter (T₂, T₂,...T_N) abschaltet und dadurch eine Verbindung einer vorangehenden Logik/Analogschaltungsstufe (A) mit einer nachfolgenden Logik/Analogschaltungsstufe (B) der integrierten Schaltung durch die Signalleitungen verhindert.
Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das erste Detektionssignal (D1) und das zweite Detektionssignal (D2) jeweils in Impulssignale gewandelt werden, die jeweils einem Setzeingang (S) und einem Rücksetzeingang (R) des Flip-Flops (2) angelegt werden.