DE2419521C2

DE2419521C2 - Schaltungsanordnung zur Verzögerung von Impulsen

Info

Publication number: DE2419521C2
Application number: DE19742419521
Authority: DE
Inventors: Wolfgang Ing.(Grad.) 8191 Bairawies Renger
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1974-04-23
Filing date: 1974-04-23
Publication date: 1982-09-02
Also published as: DE2533427C3; DE2533427B2; DE2533427A1; DE2419521B1

Description

Schaltungsanordnungen zur Verzögerung von Impulsen sind bereits bekannt (siehe z. B. DE-AS 58 557; Siemens-Halbleiter-Beispiele 1969, S. 128 bis 131). Solche Schaltungsanordnungen können mehr oder weniger kompliziert aufgebaut sein. Die Verzögerung wird in der Regel mit Hilfe eines Widerstands-Kondensator-Gliedes zustande gebracht. Damit zugeführte Rechteck-Impulse nach der Verzögerung weiterhin eine Rechteckform haben, wird die Ansprechschwelle von Verstärkern oder die Umschaltschwelle von Verknüpfungsgliedern ausgenutzt. Bekanntlich kann bei einem Verstärker oder einem Verknüpfungsglied eine derartige Ansprechschwelle bzw. Umschaltschwelle nur mit einer begrenzten Genauigkeit eingehalten werden. Wenn die Verzögerung durch eine derartige Schwelle mitbeeinflußt wird, also die Dauer der Verzögerung von der Höhe dieser Schwelle mit abhängt, können sich bei einer Veränderung der Schwelle in ungewünschter Weise Verfälschungen der Verzögerung oder Veränderungen der Impulsdauer ergeben. Die Erfindung zeigt nun einen Weg, durch den solche unerwünschten Verfälschungen vorteilhafterweise weitgehend vermieden werden können. Dabei werden Bauelemente der an sich bekannten C-MOS-Technik (siehe*.B. »Elektronik 1971«, S. 111 bis 116) verwendet, die bekanntlich sehr viele Vorteile aufweisen, nämlich unter anderem niedrigen Leistungsverbrauch und zugleich hohe Störsicherheit.

Es ist bereits bekannt, eine Verzögerungsschaltung mit einem Zeitglied aus einem Widerstands-Kondensatorglied und mit einer Schwellwertschaltung dadurch temperaturstabil zu machen, daß eine Betriebsspannung verwendet wird, die mit Hilfe einer besonderen Stabilisierungsschaltung einen dem Temperaturgang der Schwellwertspannung der Schwellwertschaltung proportionalen Temperaturgang erhält (s. DE-AS 17 62 794). Die Schwellwertschaltung

und die Stabilisierungsschaltung unterscheiden sich zwangläufig in ihrem schaltungstechnischen Aufbau, so daß eine genaue Abstimmung der dazugehörigen Bauelemente erforderlich ist, um den angestrebten !proportionalen Temperaturgang zu erreichen. Bei der erfindungsgemäßen Schaltungsanordnung werden derartige unterschiedliche Schaltungsteile vermieden. Außerdem wird dabei insbesondere eine andere Ursache für eine Ungenauigkeit in der Arbeitsweise der Schaltungsanordnung zur Verzögerung von Im-

pulsen vermieden.

Es sind auch bereits Verzögerungsschaltungen mit Widerstands-Kondensator-Gliedern bekannt (siehe das Buch »Integrierte Digital-Bausteine«, SIEMENS AG, Seiten 413 bis 415; »The Electronic Engineer«, Mai 1970, Seiten 51 bis 57). Hierbei handelt es sich aber um Widerstands-Kondensator-Glieder, die als Differenzierschaltungen benutzt sind und die zu monostabilen Multivibratoren gehören. Daher läßt sich dort nicht vermeiden, daß die Impulsdauer verändert wird. Andere

■»ο Schaltungsanordnungen zur Verzögerung von Impulsen (siehe DE-OS 21 48 436; Designing with TTL Integrated Circuits von Texas Instruments Ine, 1971, Seiten 55 bis 57) haben zwar mindestens ein Widerstands-Kondensator-Glied, verwenden jedoch eine Schaltungstechnik, die nicht dazu führt, daß die Impulsdauer unverändert bleibt. Es ist auch bekannt, Kettenschaltungen, zu denen NICHT-Glieder und Kondensatoren bzw. Widerstands-Kondensator-Glieder gehören, zur Verzögerung von Impulsen zu verwenden (siehe das Buch von Kühn-Schmied: »Integrierte Schaltkreise«, Seiten 70 und 71). Werden dort lediglich Kondensatoren in der Kettenschaltung verwendet, so wirken sich die unvermeidlichen Toleranzen für die in der Kettenschaltung wirksamen Widerstände im Weitergabeweg von Impulsen zwangläufig derart aus, daß in den einzelnen Stufen unterschiedliche Verzögerungen auftreten und daß dadurch Abweichungen für die Verzögerung von Hochflanken und Tiefflanken auftreten. Diese Effekte sind bei den dort beschriebenen Schaltungen zur Verzögerung noch nicht einmal beseitigt, wenn sogar auch statt der Kondensatoren Widerstands-Kondensator-Glieder verwendet werden, da auch dann die Verzögerungszeit der Hochflanke sich wesentlich von der Verzögerungszeit der Tiefflanke je Verzögerungsstufe unterscheidet Es ist auch bekannt, Kettenschaltungen, die zur Verzögerung von Impulsen dienen, in C-MOS-Technik aufzubauen (siehe z. B. »The Electronic Engineers«, März 1970, Seiten 56 und 57, Figur 7). Dort wird jedoch die

Verzögerung mit Hilfe von Taktimpulsen zustande gebracht. Hierfür werden aber besondere Impulsquellen benötigt, was sehr unbequem ist

Erst durch die Erfindung wird eine Schaltungsanordnung erzielt, bei der Veränderungen der Impulsdauer weitgehend vermieden werden und bei dei dies mit geringem Aufwand erzielt wird.

Die Erfindung geht von einer Schaltungsanordnung zur Verzögerung von Impulsen aus, wie aus Verknüpfungsgliedern, von denen mindestens eines Negationswirkung hat, wie zum Beispiel ein NAND-Glied, und aus mehreren Widerstands-Kondensator-Gliedern mit Integrationsfunktion aufgebaut ist Die erfindungsgemäße Schaltungsanordnung ist dadurch gekennzeichnet, daß zwischen ihrem durch die Impulse gespeisten Eingang und ihrem Ausgang die Kettenschaltung eines Widerstands-Kondensator-Gliedes, eines Verknüpfungsgliedes mit Negationswirkung, eines weiteren Widerstands-Kondensator-Gliedes, das dieselbe Zeiikonstante wie das erstgenannte Widerstands-Kondensator-Glied hat, und eines weiteren Verknüperstgenannte Verknüpfungsglied hat, liegt, daß die mit den Impulsen nicht belieferten Signaleingänge der Verknüpfungsglieder fest an eine konstante Spannung gelegt sind, und daß die beiden Verknüpfungsglieder in C-MOS-Technik auf demselben Chip integriert sind.

Dadurch, daß zwischen den beiden Widerstands-Kondensator-Gliedern ein Verknüpfungsglied mit Negationswirkung eingefügt ist, ergibt es sich, daß bei den Impulsflanken eines zugeführten Impulses bei dem einen der beiden Verknüpfungsglieder die Ansprechschwelle in der einen Richtung, z. B. von höherer zu niedrigerer Spannung, und beim anderen Verknüpfungsglied die Ansprechschwelle in der anderen Richtung, also z. B. in Richtung von niedrigerer zu höherer Spannung, durchschritten wird. Hat sich die an sich vorgesehene Ansprechschwelle beispielsweise infolge Fertigungstoleranzen etwas verlagert, so werden die Auswirkungen dieser Verlagerung wegen der unterschiedlichen Durchschreitungsrichtung bei den beiden Verknüpfungsgliedern weitgehend kompensiert. Verwendet man Verknüpfungsglieder, die in C-MOS-Technik auf demselben Chip integriert sind, so kann man bekanntlich damit, rechnen, daß die Ansprechschwellt; bei beiden Verknüpfungsschaltungen in derselben Weise verlagert ist (s. McMOS Handbook von Motorola, Oktober 1973, S. 827 und 828). Eine Verlagerung der an sich vorgesehenen günstigen Ansprechschwelle wirkt sich daher kaum in unerwünschter Weise aus. Es ist günstig, wenn die Ansprechschwelle der Verknüpfungsglieder in der Mitte zwischen der oberen und der unteren Impulsspannung liegt. Die Verzögerungszeit für jeweils eine Flanke eines zugeführten Impulses besteht dann aus zwei gleich großen Teilzeiten, von denen die eine Teilzeit durch das eine Widerstands-Kondensator-Glied und die andere Teilzeit durch das andere Widerstands-Kondensator-Glied mitbestimmt wird. Es zeigt sich, daß die prozentuale Abweichung der Verzögerung wesentlich geringer als die prozentuale Abweichung der Ansprechschwelle ist.

Die Erfindung wird im folgenden an Hand von zwei Figuren näher erläutert. In der F i g. 1 ist ein Ausführungsbeispiel für die erfindungsgemäße Schaltungsanordnung gezeigt. In der F i g. 2 sind Diagramme gezeigt, die den Verlauf von Spannungen an mehreren Schaltungspunkten des in F i g. 1 gezeigten Ausführungsbeispiels angibt.

An den Eingang α der in Fig. 1 gezeigten Schaltungsanordnung ist das Widerstands-Kondensator-Glied mit dem Widerstand Al und dem Kondensator Cl angeschlossen. An den Verbindungspunkf b dieser beiden Schaltelemente ist der eine Eingang des NAND-Gliedes Ni angeschlossen. An seinem Ausgang c ist das zweite Widerstands-Kondensator-Glied aus dem Widerstand R 2 und dem Kondensator C 2

ίο angeschlossen. An den Verbindungspunkt d zwischen dem Widerstand R 2 und dem Kondensator C2 ist der eine Eingang des NAND-Gliedes N 2 angeschlossen, welches den Ausgang e hat. Die beiden noch freien Eingänge der NAND-Glieder Nl und TV 2 sind an die Betriebsspannung + UB gelegt. Auch der Eingang α ist an die erwähnte Betriebsspannung + UB gelegt, und zwar über den Widerstand R3, dessen Widerstandswert sehr klein gegen denjenigen des Widerstandes R1 ist, der zum an den Eingang angeschlossenen Widerstands-Kondensator-Glied gehört. Die wirksame Zeitkonstante des Widerstands-Kondensator-GJiedes R l-Cl wird durch das Vorhandensein des Widerstandes R 3 praktisch nicht verändert. Beim Eingang α wird ein Impuls durch Betätigung des Arbeitskontaktes s zugeführt. Ist dieser Kontakt nicht betätigt, so wirkt sich dort über den Widerstand R 3 die Betriebsspannung + UB als Ruhespannung aus. Wird dagegen der Arbeitskontakt s betätigt, so wird der Eingang α auf die Impulsspannung

Masse gelegt. Erst nach öffnung dieses Arbeitskontaktes nimmt der Eingang α wieder die Ruhespannung + UB an.

Wie sich die Betätigung des Arbeitskoniaktes s auf den übrigen Teil der Schaltungsanordnung gemäß

Fig. 1 und insbesondere auf den Ausgang e auswirkt, wird im folgenden an Hand der Diagramme in Fi g. 2 näher erläutert.

Bei diesen Diagrammen erstreckt sich die Zeitachse / jeweils in waagerechter Richtung von links

nach rechts und die Spannungsachse + U in senkrechter Richtung von unten nach oben. In dem Diagramm Ua ist der bereits besprochene Verlauf der Spannung am Schaltungspunkt α dargestellt. Es ist auch die Impulsdauer;/ gezeigt.

Im folgenden werden zunächst die im Zusammenhang mit der Vorderflanke des im Diagramm Ua gezeigten Impulses an den anderen Schaltungspunkten auftretenden Spannungsverläufe näher erläutert. Wie aus dem Diagramm Ub erkennbar ist, liegt am Schal-

tungspunktfc zunächst wie beim Schaltungspunkt a die Ruhespannung +UB, da sich dort über die Widerstände R3 und Al diese Spannung auswirkt. Mit Betätigung des Arbeitskontaktes s und der damit verbundenen Absenkung der Spannung am Schal-

tungspunkta auf Masse beginnt die Entladung des Kondensators Cl auf Masse. In das Diagramm Ub ist auch die Ansprechschwelle Us des NAND-Gliedes Nl eingezeichnet. Wird diese Ansprechschwelle unterschritten, so wird das NAND-Glied /V1 umge-

schaltet. Diesen Umschaltvorgang ersieht man aus dem Diagramm Uc, in welchem die am Ausgang c dieses NAND-Gliedes auftretende Spannung gezeigt ist. Solange an den beiden Eingängen des NAND-Gliedes Nl die Ruhespannung + UB. liegt, liegt an seinem Ausgang Masse. Wenn die am Schaltungspunkt b, also an dem, einen Eingang dieses NAND-Gliedes, liegende Spannung Ub die Ansprechschwelle Us unterschreitet, tritt wesen des Umschalten« rfes

NAND-Gliedes N1 an seinem Ausgang c nunmehr die Spannung +UB auf. Zu diesem Zeitpunkt beginnt die Aufladung des Kondensators Cl über den Widerstand R 2. Dies ist aus dem Diagramm Ud zu ■ersehen, welches die an dem Verbindungspunkt de des Widerstandes R 2 und des Kondensators C 2 auftretende Spannung zeigt. An diesen Verbindungspunkt ist auch der eine Eingang des NAND-Gliedes A/2 angeschlossen, dessen anderer Eingang fest an der Spannung +UB liegt. Am Ausgang des NAND- ίο Gliedes N 2 liegt zunächst die Ruhespannung +UB, da das NAND-Glied N 2 erst in seinen anderen Zustand umschaltet, wenn die an seinem Eingang d liegende Spannung die Ansprechschwelle Us überschreitet, s. Diagramm Ud. Die an seinem Ausgang e '5 liegende Spannung springt zu diesem Zeitpunkt von Her Ruhesnannung +UB auf Masse» wie auch aus dem Diagramm Ue ersichtlich ist. Die dort gezeigte Ansprechverzögerung tan setzt sich also aus zwei Teilverzögerungen zusammen, nämlich aus der Teil- 2" verzögerung für das Umschalten des NAND-Gliedes Nl und der Teüverzögerung für das NAND-Glied N2. Beim NAND-Glied N1 wird dabei die zugehörige Ansprechschwelle Us unterschritten und beim NAND-Glied Nl wird sie danach überschritten. Liegt die Ansprechschwelle Vs in der Mitte zwischen der hier als Impulsspannung wirkenden Masse und der Ruhespannung + UB, so sind die von den NAND-Gliedern jeweils verursachten Teilverzögerungen gleich groß.

In den Diagrammen Ub', Uc', Ud' und Ue' ist auch dargestellt, wie die Spannungsverläufe an den Schaltungspunkten b, c, d und e sind, wenn die Ansprechschwelle Us um den Wert dUs verschoben ist. Der Verlauf der Spannung am Schaltungspunkt Ua wird dadurch nicht beeinflußt. Auch der Verlauf der Spannung am Schaltungspunkt b wird dadurch nicht beeinflußt. Es wird aber der Verlauf am Schaltungspunkt c beeinflußt, nämlich insofern, als das NAND-Glied N1 diesmal früher als beim zuerst betrachteten Betriebsfall umschaltet und damit die Spannung an seinem Ausgang c früher als sonst von Masse auf die Spannung + UB springt. Dies hat zur Folge, daß der Anstieg der Spannung am Schaltungspunkt d mit Aufladung des Kondensators C 2 früher als vorher beginnt, es wird aber erst nach einer längeren Zeit als vorher die jetzt höher liegende Ansprechschwelle 17/ des NAND-Gliedes N 2 erreicht. Dies hat zur Folge, daß das NAND-Glied N 2 erst nach einer längeren Teilverzögerung als vorher umschaltet. Die Verkürzung der Teilverzögerung bei der Umschaltung des NAND-Gliedes N1 wird daher weitfür die Umschaltung des NAND-Gliedes N 2 kompensiert. Insgesamt ergibt sich in diesem Fall die in das Diagramm Ue' eingezeichnete Ansprechverzögerung tan'. Sie setzt sich aus der etwas kürzeren Teilverzögerung 1 für das Umschalten des NAND-Gliedes Nl und der etwas längeren Teilverzögerung 2 für das Umschalten des NAND-Gliedes N 2 zusammen. Voraussetzung für den vorstehend beschriebenen günstigen Effekt ist, daß die Ansprechschwelle bei beiden NAND-Gliedern Nl und N 2 in gleicher Weise verschoben ist. Dies ist gemäß der _ω Erfindung dadurch sichergestellt, daß beide NAND-Glieder auf demselben Chip integriert sind.

Die Vorgänge, die siel, bei der Rückflanke des im Diagramm Ua gezeigten Impulses abspielen, ähneln sich weitgehend den vorstehend beschriebenen Vorgängen, jedoch wird hierbei der Kondensator Cl nach öffnung des Arbeitskontaktes s wieder auf die Ruhespannung +UB aufgeladen und etwas später der Kondensator Cl von dieser Spannung auf Masse entladen. Wie aus den Diagrammen Ub und Ud hervorgeht, wird dabei die Ansprechschwelle beim NAND-Glied Nl überschritten und beim NAND-Glied N 2 unterschritten. Liegt die Ansprechschwelle Us nach wie vor in der Mitte zwischen der Ruhespannung -f UB und Masse, so wird die Umschaltung des NAND-Gliedes Nl genauso viel wie vorher und die Umschaltung des NAND-Gliedes N 2 gegenüber der Umschaltung des NAND-Gliedes Nl genauso viel wie vorher verzögert. Insgesamt ergibt sich dann die Abfallverzögerung tab. s, Diagramm Ue, Sie ist genauso groß wie die Ansprechverzögerung tan und setzt sich ebenfalls aus zwei Teilverzögerungen zusammen. Es wird noch daran erinnert, daß der Widerstandswert des Widerstandes A3 so klein gegenüber dem Widerstandswert des Widerstandes Al ist, daß die Zeitkonstante für die Entladung des Kondensators C1 praktisch genauso groß wie diejenige für seine Aufladung ist.

Ist die Ansprechschwelle bei den NAND-Gliedern Nl und N 2 um den Betrag dUs verschoben, so ergibt sich die Abfallverzögerung tab', s. Diagramm Ue'. Diese setzt sich hier aus der verlängerten Teilverzögerung 1 des NAND-Gliedes Nl und der verkürzten Teilverzögerung 2 des NAND-Gliedes Nl zusammen. In entsprechender Weise wie beim Zustandekommen der Ansprechverzögerung tan' kompensiert sich auch hier weitgehend die Verlängerung der einen Teüverzögerung durch die Verkürzung der anderen Teüverzögerung. Das Zustandekommen der einzelnen Teilverzögerungen ist im einzelnen aus den Diagrammen Ub', Uc' und Ud' erkennbar. Der Umstand, daß auch hier eine Verlängerung der einen Teüverzögerung mit einer Verkürzung der anderen Teilverzögerung einhergeht, ergibt sich daraus, daß auch nach der Hinterflanke des Impulses die AnsprechschweJle des einen NAND-Gliedes überschritten und danach beim anderen NAND-Glied unterschritten wird. Da die Ansprechverzögerung und die Abfallverzögerung insgesamt dabei weitgehend unverändert bleiben, ergibt es sich auch, daß die Impulsdauer weitgehend unverändert bleibt.

Entsprechende Effekte ergeben sich, wenn nicht von vornherein davon ausgegangen wird, daß die Ansprechschwelle in der Mitte zwischen der Ruhespannung and Masse liegt. Es zeigt sich aber, daß es besonders günstig ist, für die AssprechschweHc die erwähnte Mitte zu wählen, da dann am weitesten Spielraum für Abweichungen der Ansprechschwelle vorhanden ist.

Das in Fi g. 1 gezeigte Ausführungsbeispiel für die erfindungsgemäße Schaltungsanordnung kann in verschiedener Weise variiert werden. So können z.B. die Polaritäten der benutzten Spannungen vertauscht werden. Es kann auch bei sinngemäßer Umgestaltung statt eines Arbeitskontaktes ein Ruhekontakt zur Zuführung eines Impulses benutzt werden. Sinngemäß können statt NAND- auch WOR-Glieder verwendet werden, wobei die unbenutzten Eingänge z. B. an Masse gelegt werden.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zur Verzögerung von Impuisen.die aus Verknüpfungsgliedern, von denen mindestens eines Negationsfunktion hat, wie zum Beispiel ein NAND-Glied, und aus mehreren Widerstands-Kondensator-Gliedern mit Integrationsfunktion aufgebaut ist, dadurch gekennzeichnet, daß zwischen ihrem durch die Impulse gespeisten Eingang (a) und ihrem Ausgang (e)die Kettenschaltung eines Widerstands-Kondensator-Gliedes (Ri-Ci), eines Verknüpfungsgliedes mit Negationswirkung (Ni), eines weiteren Widerstands-Kondensator-Gliedes (R2-C2), das dieselbe Zeitkonstante wie das erstgenannte Widerstandskondensator-Glied hat, und eines weiteren Verknüpfungsgliedes (N2), das dieselbe Ansprechschwelle wie das erstgenannte Verknüpfungsglied hat, liegt, daß die mit den Impulsen nicht belieferten Signaleingänge der Verknüpfungsglieder (Ni, N2) fest an eine konstante Spannung gelegt sind, und daß die beiden Verknüpfungsglieder in C-MOS-Technik auf demselben Chip integriert sind.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Verknüpfungsglieder (Nl, N 2) NAND-Glieder mit je zwei Eingängen sind, von denen jeweils ein Eingang fest an eine Betriebsspannung (+ UB) gelegt sind, die sich wie die Ruhespannung auswirkt.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Eingang (α) an die erwähnte Betriebsspannung (+UB) über einen Widerstand (A3) gelegt ist, dessen Widerstandswert klein gegen denjenigen des Widerstandes (Rl) ist, der zum an den Eingang (α) angeschlossenen Widerstands-Kondensator-Glied (R 1-Cl) gehört.

4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Ansprechschwelle der Verknüpfungsglieder in der Mitte zwischen der Impulsspannung (Masse) und der Ruhespannung (+UB) liegt.