DE69131638T2

DE69131638T2 - Verfahren zum Herstellen einer Halbleiterspeicheranordnung mit erhöhter Speicherzellenkapazität

Info

Publication number: DE69131638T2
Application number: DE69131638T
Authority: DE
Inventors: Taiji Ema
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-07-09
Filing date: 1991-07-08
Publication date: 2000-01-05
Anticipated expiration: 2011-07-09
Also published as: EP0466426B1; KR950009895B1; EP0466426A3; DE69131638D1; EP0466426A2; JPH0468566A; US5554556A

Description

Die vorliegende Erfindung betrifft im allgemeinen die Herstellung einer Halbleiterspeichervorrichtung, die einen Speicherzellenkondensator zum Speichern von Informationen hat.
Bei dynamischen Speichern mit wahlfreiem Zugriff (DRAM) werden Speicherzellenkondensatoren zum Speichern von binären Informationen in der Form von elektrischen Ladungen verwendet. Die Speichervorrichtung enthält eine Anzahl von Speicherzellen, und jede Speicherzelle umfaßt einen MOS-Transistor, dessen Gate mit einer Wortleitung verbunden ist, dessen Source mit einer Bitleitung verbunden ist und dessen Drain mit einem Speicherzellenkondensator verbunden ist. Bei Erregung der Wortleitung und der Bitleitung werden die elektrischen Ladungen von dem Speicherzellenkondensator zu der Bitleitung übertragen, wenn Daten gelesen werden. Wenn Daten geschrieben werden, wird die Wortleitung erregt, und die elektrischen Ladungen werden von der Bitleitung zu dem Speicherzellenkondensator übertragen. Die winzige Spannungsveränderung, die auf der Bitleitung als Reaktion auf die Übertragung der elektrischen Ladung zu der Zeit des Lesens erscheint, wird dann durch einen Leseverstärker detektiert.
Der Speicherzellenkondensator umfaßt im allgemeinen einen Polysiliziumelektrodenkörper, auf dem ein dünner dielektrischer Film abgeschieden ist, und ferner ist eine Gegenelektrode auf dem dielektrischen Film abgeschieden, so daß der dielektrische Film zwischen dem Polysiliziumelektrodenkörper und der Gegenelektrode sandwichartig angeordnet ist. Der Polysiliziumelektrodenkörper ist mit dem Drain des MOS-Transistors der Speicherzelle verbunden, während die Gegenelektrode mit der Erde verbunden ist.
Einhergehend mit der Forderung nach erhöhter Speicherkapazität von Halbleiterspeichern nimmt die Integrationsdichte der Halbleiterspeicher immer mehr zu. Solch eine Zunahme der Integrationsdichte führt unvermeidlich zu einer Reduzierung der Größe des Polysiliziumkörpers, der für den Speicherzellenkondensator verwendet wird, und es tritt solch ein Problem auf, daß die Kapazität des Speicherzellenkondensators zum Speichern von Daten nicht ausreicht.
Fig. 1 zeigt eine herkömmliche Halbleiterspeichervorrichtung 10 in der Draufsicht, während Fig. 2 den Querschnitt durch die Vorrichtung von Fig. 1 längs einer Linie 2-2' zeigt.
Unter Bezugnahme auf Fig. 1 und 2 ist ein Substrat 11 vorgesehen, das mit einer Feldoxidzone 12 bedeckt ist, außer einer Vorrichtungszone 14, auf der ein Speicherzellentransistor 16 gebildet ist. In der Draufsicht von Fig. 1 ist die Vorrichtungszone 14 durch eine Grenze 14a definiert.
Bei dem gezeigten Beispiel ist das Substrat 11 auf den p-Typ dotiert, und Diffusionszonen 18 und 20, die beide der n-Typ sind, sind innerhalb des Substrates 11 in Entsprechung zu der Vorrichtungszone 14 als Source und Drain des Speicherzellenkondensators 16 gebildet. Dadurch wird in dem Substrat zwischen den Diffusionszonen 18 und 20 eine p-Typ- Kanalzone 19 gebildet.
In Entsprechung zu der Kanalzone 19 ist ein Gateisolierfilm 22 vorgesehen, und eine Polysiliziumgateelektrode 24 ist wie gewöhnlich auf dem Gateisolierfilm 22 vorgesehen. Die Gateelektrode 24 ist in einer Isolierschicht 26 eingebettet und erstreckt sich im allgemeinen in der Spaltenrichtung in Fig. 1 als Wortleitung WL. In Entsprechung zu dem Verlauf der Wortleitung WL durch die Vorrichtungszone 14 erstreckt sich die Wortleitung WL in der Nähe des Substrates 11 als Gateelektrode 24, wie zuvor beschrieben, während die Wortleitung WL in der restlichen Vorrichtung auf der Feldoxidzone 12 angeordnet ist.
Wie es in dem Speicherzellentransistor üblich ist, ist die Diffusionszone 18 an der Oberfläche des Substrates 11 durch ein Kontaktloch 28 exponiert, das in der Isolierschicht 26 gebildet ist, um den Gateisolierfilm 22 zu durch dringen, und eine Bitleitung BL, die sich in der Reihenrichtung in der Draufsicht von Fig. 1 erstreckt, ist mit der exponierten Diffusionszone 18 über das Kontaktloch 28 in Kontakt.
Die Bitleitung BL ist unter einer Isolierschicht 30 vergraben, und ein Kontaktloch 32 ist durch die Isolierschicht 30 sowie durch die darunterliegende Isolierschicht 26 und den Gateisolierfilm 22 vorgesehen, so daß die Diffusionszone 20, die das Drain des Speicherzellentransistors 16 bildet, exponiert ist. In Kontakt mit der exponierten Diffusionszone 20 ist ein Polysiliziumkörper 34 auf der Isolierschicht 30 als Speicherelektrode eines Speicherzellenkondensators 36 vorgesehen.
Wie in der Draufsicht von Fig. 1 gezeigt, hat der Speicherzellenkondensator 36 im allgemeinen eine rechteckige Form. Demzufolge hat der Polysiliziumkörper 34 eine entsprechende rechteckige Form. Der Polysiliziumkörper 34 hat im allgemeinen eine wellige obere Fläche in Entsprechung zu dem Kontaktloch 32, während sich die Seitenfläche des Körpers 34 in den seitlichen sowie vertikalen Richtungen gerade erstreckt. Die obere Fläche und die Seitenfläche des Polysiliziumkörpers 34 sind mit einem dünnen dielektrischen Film 38 bedeckt, der typischerweise eine Dicke von 60 Å hat, und eine Polysiliziumschicht 40, die als Elektrode dient, die der Speicherelektrode des Speicherzellenkondensators gegenüberliegt, ist auf dem dielektrischen Film 38 vorgesehen.
Ferner ist eine Isolierschicht 42 mit einer planierten oberen Fläche auf der Polysiliziumschicht 40 vorgesehen, und eine Aluminiumschicht 44 ist auf der Isolierschicht 42 für die Zwischenverbindung innerhalb der Vorrichtung vorgesehen. Die Querschnittsansicht von Fig. 2 zeigt den Zustand, bevor die Aluminiumschicht 44 zum Bilden des Verdrahtungsmusters gemustert wird. Somit ist eine Fotoresistschicht 46 zu sehen, die auf der Aluminiumschicht 44 vorgesehen ist. Die Isolierschicht 42 kann aus PSG gebildet sein.
In solch einer Speicherzellenvorrichtung nimmt der Bereich, der durch den Speicherzellenkondensator in der Draufsicht eingenommen wird, mit zunehmender Integrationsdichte ab. In Verbindung damit ist die Tendenz zu verzeichnen, daß die Höhe des Polysiliziumkörpers 34 und damit die Höhe des Speicherzellenkondensators 36 zunimmt, um eine ausreichende Kapazität des Kondensators 36 zu sichern. Solch eine Vergrößerung der Höhe des Speicherzellenkondensators führt jedoch zu einer Erhöhung der Ebene der planierten oberen Fläche der Isolierschicht 42 und damit der Ebene der Aluminiumschicht 44, die unter Verwendung der Fotoresistschicht 46 als Maske zu mustern ist.
Es sei erwähnt, daß die Halbleiterspeichervorrichtung im allgemeinen periphere Vorrichtungen 48 wie etwa Adressenpuffer, Reihen- und Spaltendecodierer, Leseverstärker, Eingabe- und Ausgabepuffer und dergleichen im peripheren Teil der Vorrichtung hat, und die Zwischenverbindung mit diesen peripheren Vorrichtungen wird auch durch Mustern der Aluminiumschicht 44 gebildet. Beim Mustern der Aluminiumschicht 44 ist es erforderlich, einen Belichtungsprozeß auszuführen, um die Fotoresistschicht 46 einer ultravioletten Strahlung auszusetzen, die durch eine zweckmäßig gemusterte Maske hindurchtritt.
Da der Speicherzellenkondensator 36 nach oben ragt, unterscheidet sich das Niveau der Fotoresistschicht 46 in der Speicherzellenzone, die über den Speicherzellentransistoren 16 oder Kondensatoren 36 angeordnet ist, und in der peripheren Zone, die über der peripheren Vorrichtung 48 angeordnet ist. Dadurch erscheint eine Ebenendifferenz d, wie gezeigt. Bei Erhöhung der Integrationsdichte nimmt das aufwärtige Herausragen des Speicherzellenkondensators 36 zu, wie schon beschrieben, und die Ebenendifferenz d vergrößert sich dementsprechend.
Wenn sich die Differenz d derart vergrößert, kommt es zu Schwierigkeiten beim richtigen Fokussieren des ultravio letten Strahls zu der Zeit der Belichtung der Fotoresistschicht 46. Genauer gesagt, es ergibt sich das Problem, daß die Strahlung des ultravioletten Strahls auf der Fotoresistschicht 46 in der peripheren Zone unzureichend wird, wenn der ultraviolette Strahl auf die Fotoresistschicht 46 der Speicherzellenzone fokussiert wird. Wenn der ultraviolette Strahl andererseits auf die periphere Zone fokussiert wird, wird die Strahlung auf der Speicherzellenzone unzureichend. Um ein zufriedenstellendes Fokussieren des Strahls der ultravioletten Strahlung sowohl auf der Speicherzellenzone als auch auf der peripheren Zone zu erreichen, ist es erforderlich, die Schärfentiefe des optischen Systems zu vergrößern, das zum Fokussieren des Strahls verwendet wird. Jedoch führt solch eine Vergrößerung der Schärfentiefe unvermeidlich zu einer Verschlechterung der Auflösung, was im folgenden gleich untersucht wird.
Im allgemeinen ist die Schärfentiefe eines optischen Systems durch die folgende Gleichung gegeben:
Schärfentiefe ∞ λ/NA²,
wobei λ für die Wellenlänge eines optischen Strahls steht, der durch das optische System fokussiert wird, und NA die numerische Apertur des optischen System darstellt, das zum Fokussieren verwendet wird.
Andererseits ist die Auflösungsgrenze, die durch solch ein optisches System erreicht wird, gegeben als:
Auflösungsgrenze ∞ λ/NA.
Wie aus letzterer Gleichung hervorgeht, nimmt die Auflösungsgrenze mit abnehmender Wellenlänge und zunehmender numerischer Apertur NA ab. Mit anderen Worten, unter Verwendung einer kurzwelligen Strahlung und eines optischen Systems, das eine große numerische Apertur NA hat, kann man den Auflösungsgrad des Musterns erhöhen. Solch eine Selektion führt jedoch unvermeidlich zu einer Verringerung der Schärfentiefe, wie aus ersterer Gleichung hervorgeht, und daher zu der Schwierigkeit beim Fokussieren des optischen Strahls gleichzeitig auf das Fotoresist 46, das die Speicherzellenzone bedeckt, und auf das Fotoresist 46, das die periphere Zone bedeckt.
Fig. 3(A) zeigt den Polysiliziumkörper 34, und Fig. 3(B) zeigt eine schematische Darstellung des Polysiliziumkörpers 34 durch einen rechtwinkligen Körper, der durch Seitenränder a und b sowie durch die Höhe d gekennzeichnet ist.
In dem Speicherzellenkondensator 36, der auf solch einem Polysiliziumkörper 34 gebildet ist, ist die Kapazität C gegeben als:
C = S·&epsi;/t
wobei &epsi; die Dielektrizitätskonstante des dielektrischen Films 38 darstellt, S den Oberflächenbereich des Polysiliziumkörpers 34 darstellt, der mit dem dielektrischen Film 38 bedeckt ist, und t die Dicke des dielektrischen Films 38 darstellt.
In der Halbleiterspeichervorrichtung mit der Speicherkapazität von 64 Mbit (64M-DRAM) ist eine Kapazität von etwa 30 fF für den Wert C zum Speichern von Informationen erforderlich, während der Parameter &epsi;/t bei etwa 7 fF/u² liegt. Es sei erwähnt, daß der Parameter &epsi; durch das Material des dielektrischen Films bestimmt wird und nicht nach Belieben vergrößert werden kann. Die Dicke t kann auch nicht übermäßig verringert werden, da der Film 38 die obere Fläche sowie die Seitenflächen des Polysiliziumkörpers 34 gleichförmig und ohne Unterbrechung bedecken muß.
Unter den Umständen muß ein Oberflächenbereich von etwa 4 um² für den Wert S gewährleistet werden. In der 64M-DRAM- Vorrichtung, bei der die Ränder a und b von Fig. 3(B) im allgemeinen auf 1,4 um und 0,6 um festgelegt sind, bedeutet dies, daß eine Größe von etwa 0,8 um für den Wert der Höhe d erforderlich ist. Es sei erwähnt, daß der Oberflächenbereich S unter der Annahme des rechtwinkligen Speicherzellenkondensators als S = a · b + 2(a+b) · d gegeben ist. Andererseits wird eine Auflösungsgrenze von etwa 0,3 um oder weniger zum Mustern solch einer Speichervorrichtung benötigt. Dadurch kann die Schärfentiefe nicht größer als 1 um werden.
Es sei erwähnt, daß die Differenz zwischen der Schärfentiefe und der Höhe d in dem obigen Fall nur 0,2 um beträgt. Dies bedeutet, daß die Herstellung des 64M-DRAM gemäß der obigen Prozedur extrem schwierig ist. Andererseits ist der Einsatz des oben beschriebenen UV-Belichtungsprozesses wegen seinem hohen Durchsatz günstig und zur Massenproduktion der preiswerten Halbleiterspeicher besonders geeignet. Um dieses Problem zu eliminieren, werden verschiedene Anstrengungen unternommen, um den Oberflächenbereich S des Speicherzellenkondensators ohne Vergrößerung der Höhe d zu vergrößern.
Fig. 4 zeigt eine Konstruktion, die durch den Anmelder in der Patentschrift der Vereinigten Staaten 4,910,566 zum Vergrößern des Oberflächenbereiches S des Speicherzellenkondensators vorgeschlagen wurde. Bei dieser Konstruktion ist eine im allgemeinen rechtwinklige Vertiefung 341 in dem rechtwinkligen Polysiliziumkörper 34 gebildet. Wenn zum Beispiel die Größe der Ränder a' und b' der Vertiefung 341 auf 1,2 um und 0,4 um festgelegt wird und die Größe des Randes d' festgelegt wird, um 0,1 um kleiner als die Höhe d zu sein, kann man den obigen Oberflächenbereich S von 4 um² erhalten, während die Höhe d von etwa 0,5 um beibehalten wird. In diesem Fall ist die gleichzeitige Belichtung der Fotoresistschicht 46 in der Speicherzellenzone und in der peripheren Zone möglich. Solch ein Prozeß ist jedoch offensichtlich komplex und für die Massenproduktion der Speicherzellenvorrichtung nicht geeignet.
Fig. 5 zeigt einen anderen herkömmlichen Vorschlag zum Vergrößern des Oberflächenbereiches S des Speicherzellenkondensators, der in der Patentschrift der Vereinigten Staaten 4,742,018 offenbart ist. Bei diesem Vorschlag sind Vorsprünge und Vertiefungen auf der oberen Fläche des Polysiliziumkörpers 34 zum Vergrößern des Oberflächenbereiches S gebildet. Auch diese Konstruktion ist komplex und hat ein Problem bei der Massenproduktion der Halbleiterspeicherzellenvorrichtung.
Fig. 6 zeigt noch einen anderen herkömmlichen Vorschlag zum Vergrößern des Oberflächenbereiches S des Speicherzellenkondensators (siehe zum Beispiel Yoshimura et al., IEDM Tech. Dig., S. 596, 1988). Bei dieser früheren Technik wächst eine Siliziumschicht mit halbkugelförmigen Körnern (HSG-Si) auf einem Polysiliziumkörper 34, der die Elektrode bildet. Da die HSG-Si-Schicht eine unregelmäßige Oberflächenmorphologie hat, wird der Oberflächenbereich der Elektrode beträchtlich vergrößert. Diese Lösung hat jedoch das Problem der Zuverlässigkeit des Kondensators, da eine Anzahl von scharfen Vorsprüngen auf der Oberfläche der Elektrode gebildet ist. Solche scharfen Vorsprünge tendieren dazu, eine Konzentration des elektrischen Feldes in dem dünnen dielektrischen Film 38 herbeizuführen, wenn der dielektrische Film auf solch einer unregelmäßigen Oberfläche abgeschieden wird. Ferner ist der Herstellungsprozeß von solch einer Struktur schwierig, besonders hinsichtlich der Steuerung des Ätzprozesses zum selektiven Entfernen der abgeschiedenen HSG-Si-Schicht von der Vorrichtungsoberfläche, die Oberfläche des Polysiliziumkörpers 34 ausgenommen.
Somit besteht ein akuter Bedarf hinsichtlich der Konstruktion einer Halbleiterspeichervorrichtung mit hoher Dichte, die durch den UV-Belichtungsprozeß mit ausreichender Kapazität des Speicherzellenkondensators hergestellt werden kann, während die Höhe des Speicherzellenkondensators klein bleibt.
JP-A-60 124 822 erläutert die Verhinderung einer Verschlechterung der Auflösung eines Bildes unter Verwendung eines Maskenmusters, das zur Beugung korrigiert wird.
Electronics and Communications in Japan, Teil 2, Bd. 69, Nr. 3, 1986, S. 30-38, erläutert auch die Verwendung eines Maskenmusters, das zur Beugung korrigiert wird, um Halbleiterstrukturen herzustellen, die kleiner als 1 um sind.
JP-A-62 35 560 erläutert das Erhöhen der ladungshaltenden Kapazität einer Halbleiterspeicherzelle des MIS-Typs durch Bilden der Nut eines vergrabenen Kondensators in unregelmäßiger und besonders in kammförmiger Form.
JP-A-2 56 965 offenbart ein Verfahren zum Vergrößern der Kapazität ohne Reduzierung der Dicke des Kondensatorisolierfilms.
Demzufolge ist es eine allgemeine Aufgabe der vorliegenden Erfindung, eine neue und nützliche Halbleiterspeichervorrichtung zu produzieren, bei der die obigen Probleme eliminiert sind.
Gemäß der Erfindung ist somit ein Verfahren zum Herstellen einer Halbleiterspeichervorrichtung vorgesehen, die einen Speicherzellentransistor und einen Speicherzellenkondensator hat, welches Verfahren die folgenden Schritte umfaßt: Bilden des Speicherzellentransistors auf einem Substrat; Bedecken des Speicherzellentransistors mit einer Isolierschicht; Vorsehen eines Kontaktlochs durch die Isolierschicht, um einen Teil des Speicherzellentransistors zu exponieren; Abscheiden einer ersten Leitermaterialschicht auf der Isolierschicht, so daß die erste Leitermaterialschicht einen Kontakt mit dem exponierten Teil des Speicherzellentransistors herstellt; Abscheiden einer Fotoresistschicht auf der ersten Leitermaterialschicht; Belichten der Fotoresistschicht mit einem Strahlungsstrahl durch eine Maske, die eine Vielzahl von Primärmustern enthält, die jeweils im allgemeinen dem Muster des zu bildenden Speicherzellenkondensators entsprechen; Mustern der Fotoresistschicht, die durch den Strahlungsstrahl belichtet wurde; Mustern der ersten Leitermaterialschicht unter Verwendung der gemusterten Fotoresistschicht als Maske, um eine erste Elektrode des Speicherzellenkondensators zu bilden; Abscheiden eines dielektrischen Films auf der ersten Leitermaterialschicht, um eine obere Fläche und eine Seitenwand der ersten Elektrode zu bedecken; und Abscheiden einer zweiten Leitermaterialschicht auf dem dielektrischen Film, um eine obere Fläche und eine Seitenwand des dielektrischen Films zu bedecken, die jeweilig der oberen Fläche und der Seitenwand der ersten Elektrode entsprechen, dadurch gekennzeichnet, daß die Maske ferner eine Vielzahl von Sekundärmustern hat, um jedes der Primärmuster zu umgeben, von welchen Sekundärmustern jedes eine Vielzahl von Vorsprüngen umfaßt, die voneinander getrennt sind und von jedem der Primärmuster nach außen ragen, um in der Seitenwand der Elektrode ein wellenförmiges Muster zu erzeugen, wobei jeder der Vorsprünge eine Breite hat, die kleiner als eine Auflösungsgrenze eines Belichtungssystems festgelegt ist, das zum Mustern der Fotoresistschicht verwendet wird; und wobei die Vorsprünge mit einem gegenseitigen Abstand gebildet sind, der größer als die Auflösungsgrenze des Belichtungssystems festgelegt ist.
Durch das Verfahren der vorliegenden Erfindung kann eine Halbleiterspeichervorrichtung mit einem Speicherzellenkondensator zum Speichern von Informationen in der Form von elektrischen Ladungen erzeugt werden, wobei die Höhe des Speicherzellenkondensators verringert wird, während für den Speicherzellenkondensator eine ausreichende Kapazität beibehalten wird.
Alternativ kann durch das Verfahren der vorliegenden Erfindung eine Halbleiterspeichervorrichtung mit einem Speicherzellenkondensator erzeugt werden, welcher Speicherzel lenkondensator eine im allgemeinen rechtwinklige Form hat, die durch eine obere Fläche und Seitenwände definiert ist, die den Speicherzellenkondensator umgeben, wobei die Seitenwand des Speicherzellenkondensators wellenförmig ist, wodurch der Oberflächenbereich des Speicherzellenkondensators und daher die Kapazität vergrößert werden kann, ohne die Höhe des Speicherzellenkondensators zu vergrößern. Dadurch wird die Ebenendifferenz der Speicherzellenvorrichtung zwischen der Speicherzellenzone und der peripheren Zone reduziert, und der Belichtungsprozeß zum Mustern der Halbleiterspeichervorrichtung wird unter Verwendung von optischer Strahlung bei einem einzelnen Schritt sowohl für die Speicherzellenzone als auch für die periphere Zone erreicht.
Zum besseren Verstehen der Erfindung und um zu zeigen, wie die Erfindung verwirklicht werden kann, wird nun nur als Beispiel Bezug auf die beiliegenden Zeichnungen genommen, in denen:
Fig. 1 ein Diagramm ist, das eine Draufsicht auf eine herkömmliche Halbleiterspeichervorrichtung zeigt;
Fig. 2 eine Querschnittsansicht ist, die den Querschnitt durch die Speichervorrichtung von Fig. 1 zeigt;
Fig. 3(A) und 3(B) Diagramme sind, die einen Speicherzellenkondensator in perspektivischer Ansicht zeigen, der in der Halbleiterspeichervorrichtung von Fig. 1 verwendet wird;
Fig. 4-6 Diagramme sind, die die Konstruktion des Speicherzellenkondensators zeigen, der früher vorgeschlagen wurde;
Fig. 7 eine Draufsicht ist, die eine erste Ausführungsform der Halbleiterspeichervorrichtung zeigt, die durch das Verfahren der vorliegenden Erfindung hergestellt wurde;
Fig. 8 eine Querschnittsansicht ist, die die Halbleiterspeichervorrichtung von Fig. 7 zeigt;
Fig. 9(A)-9(E) Diagramme sind, die den Herstellungsprozeß der Halbleiterspeichervorrichtung von Fig. 7 zeigen;
Fig. 10(A) und 10(B) Diagramme sind, die jeweilig die Maske, die zum Mustern der Vorrichtung von Fig. 7 verwendet wird, und das Muster des Fotoresists zeigen, das unter Verwendung der Maske von Fig. 10(A) erhalten wird;
Fig. 11(A) und 11(B) Diagramme sind, die die Maske und das gemusterte Fotoresist im vergrößerten Maßstab zeigen;
Fig. 12(A) und 12(B) Diagramme sind, die andere Beispiele der Maske zeigen.
Fig. 7 und 8 zeigen eine dynamische Speichervorrichtung mit wahlfreiem Zugriff 100, die gemäß einer ersten Ausführungsform der vorliegenden Erfindung produziert wurde. In den Zeichnungen sind die Teile, die den unter Bezugnahme auf Fig. 1 und 2 zuvor beschriebenen entsprechen, mit denselben Bezugszeichen versehen, und die Beschreibung wird weggelassen.
Unter Bezugnahme auf Fig. 7 und 8 enthält die Halbleiterspeichervorrichtung 100 von Fig. 7 eine Anzahl von Speicherzellen 101, die wie gewöhnlich jeweils den Speicherzellentransistor 16 und einen im allgemeinen rechtwinkligen Speicherzellenkondensator 102 enthalten, wobei der rechtwinklige Speicherzellenkondensator 102 nun mit einer wellenförmigen Seitenwand 102a gebildet ist.
Im Zusammenhang mit der oben beschriebenen Konstruktion des Speicherzellenkondensators 102 hat der Polysiliziumelektrodenkörper, der durch Bezugszeichen 134 bezeichnet ist und einen Kontakt mit der Drainzone 20 des Speicherzellentransistors 16 herstellt, nun eine im allgemeinen rechtwinklige Form, die durch eine wellenförmige Seitenwand 134a gekennzeichnet ist. Der Polysiliziumkörper 134 entspricht natürlich dem Polysiliziumkörper 34 von Fig. 2 und ist mit einem dielektrischen Film 138 bedeckt, der dem dielektrischen Film 38 entspricht. Siehe Querschnitt von Fig. 8. Der dielektrische Film 138 kann aus Siliziumoxid sein und hat typischerweise eine Dicke von 60 Å. Ferner ist der dielektrische Film 138 mit einer Polysiliziumschicht 140 bedeckt, die der Polysiliziumschicht 40 entspricht, und er bildet eine Kondensatorstruktur, wobei der dielektrische Film 138 zwischen dem Polysiliziumkörper 134 und der Polysiliziumschicht 140 sandwichartig angeordnet ist.
Der so gebildete Speicherzellenkondensator 102 wird dann unter der PSG-Schicht 42 vergraben, und die Aluminiumschicht auf der PSG-Schicht 42 wird gemustert, um Zwischenverbindungsmuster 44A, 44B, 44C zu bilden, wie im Querschnitt von Fig. 8 gezeigt. Gleichzeitig mit dem Mustern der Zwischenverbindungsmuster 44A-44C wird eine Zwischenverbindungselektrode 44D in Entsprechung zu der peripheren Vorrichtung 48 gebildet. Wie in Fig. 8 gezeigt, umfaßt die periphere Vorrichtung 48 einen MOS-Transistor mit n-Typ-Diffusionszonen 48A und 48B, die in dem Substrat 11 als Source und Drain gebildet sind. Ferner ist eine Gateelektrode 48C gebildet, wie es bei dem MOS-Transistor üblich ist.
Bei der vorliegenden Ausführungsform wird der Oberflächenbereich S des Speicherzellenkondensators 102 auf Grund der wellenförmigen Konfiguration der Seitenwand 134a des Polysiliziumkörpers 134 vergrößert. Typischerweise beträgt die Amplitude der Wellenform, die in Fig. 7 mit δ bezeichnet ist, etwa 0,15 um. Die Bildung von solch einer wellenförmigen Seitenwand durch fotolithografisches Mustern wird später beschrieben.
Unter erneuter Bezugnahme auf Fig. 3(B) ist der Oberflächenbereich S der Oberfläche des Polysiliziumkörpers 34 gegeben als:
S = a · b + 2(a + b) · d
Wenn nun die Umrandung a + b des Polysiliziumkörpers 134 um das 1,5fache gegenüber jener des Polysiliziumkörpers 34 im Zusammenhang mit der wellenförmigen Konstruktion der Seitenoberfläche 134a vergrößert wird, kann durch einfache Berechnung nachgewiesen werden, daß die Höhe d auf etwa 0,5 um reduziert werden kann, während der Oberflächenbereich S von 4 um² beibehalten wird. Wie zuvor erwähnt, ist ein Oberflächenbereich von etwa 4 um² zum Sichern einer ausreichenden Kapazität des Speicherzellenkondensators für die 64M- DRAM-Vorrichtung erforderlich.
Wenn eine Auflösungsgrenze von 0,3 um und eine Schärfentiefe von 1 um bei dem UV-Belichtungsprozeß zum Mustern der Zwischenverbindungen 44A-44D ähnlich wie zuvor angenommen werden, sieht diese Reduzierung der Höhe d eine Toleranz in der Größe von 0,5 um für die Schärfentiefe des ultravioletten Strahls vor, während die gewünschte Kapazität von 30 fF für den Speicherzellenkondensator 102 noch beibehalten wird. Mit anderen Worten, die Höhe des Speicherzellenkondensators 102 wird von etwa 0,8 um auf etwa 0,5 um reduziert, während eine ausreichende Kapazität aufrechterhalten wird, und das Mustern mit hoher Auflösung der Zwischenverbindungsverdrahtung 44A-44D sowohl für die Speicherzellenzone als auch für die periphere Zone wird durch den fotolithografischen Prozeß möglich. Dadurch wird eine effektive Produktion von Halbleiterspeichervorrichtungen mit großer Kapazität wie etwa von 64M-DRAM-Vorrichtungen mit Sicherheit erreicht, während der fotolithografische Musterungsprozeß eingesetzt wird.
Als nächstes wird unter Bezugnahme auf Fig. 9(A)-9(E) der Herstellungsprozeß der Halbleiterspeichervorrichtung von Fig. 8 beschrieben.
Unter Bezugnahme zuerst auf Fig. 9(A) wird das Substrat 11 mit der Feldoxidzone 12 gebildet, und der Gateoxidfilm 22 wird auf der exponierten Oberfläche der Vorrichtungszone 14 gebildet. Nach dem Vorsehen der Gateelektrode 24 aus Polysilizium werden die Diffusionszonen 18 und 20 auf beiden Seiten der Gateelektrode 24 durch Ionenimplantation gebildet. Dadurch wird der Speicherzellentransistor 16 gebildet. Gleichzeitig mit der Bildung des Speicherzellentransistors 16 wird ähnlich die periphere Vorrichtung 48 in der peripheren Zone gebildet.
Nach der Bildung des Speicherzellentransistors 16 und der peripheren Vorrichtung 48 werden die Transistoren 16 und 48 mit der Isolierschicht 26 bedeckt, und das Kontaktloch 28 wird durch die Isolierschicht 26 und weiter durch den Gateisolierfilm 22 gebildet. Ferner wird eine Polysiliziumschicht auf der so erhaltenen Struktur abgeschieden, um einen Kontakt mit der exponierten Diffusionszone 18 über das Kontaktloch 28 herzustellen, und anschließend gemustert, um die Bitleitung BL zu bilden. Als nächstes wird die Isolierschicht 30 auf der so gebildeten Struktur abgeschieden, und ein Kontaktloch 32 wird durch die Schichten 22, 26 und 30 gebildet, um die Diffusionszone 20 zu exponieren. Dadurch wird die Struktur von Fig. 9(A) erhalten.
Als nächstes wird eine Polysiliziumschicht 150 auf der gesamten Oberfläche der Struktur von Fig. 9(A) abgeschieden, und eine Fotoresistschicht 160 wird auf der Polysiliziumschicht 150 abgeschieden. Ferner wird unter Verwendung einer Maske 200, die später eingehend beschrieben wird, das Fotoresist 160 mit einer ultravioletten Strahlung UV belichtet, wie in Fig. 9(B) gezeigt. Die Maske 200 enthält ein opakes Muster 201 aus Chrom und dergleichen zum Schreiben eines gewünschten Musters auf das Fotoresist 160.
Nach der Belichtung von Fig. 9(B) wird das Fotoresist 160 entwickelt, wie in Fig. 9(C) gezeigt, wobei ein gemustertes Fotoresist 160A gebildet wird. Ferner wird unter Verwendung des gemusterten Fotoresists 160A als Maske die Polysiliziumschicht 150 durch einen RIE-Prozeß gemustert, und eine Struktur wird erhalten, die in Fig. 9(D) gezeigt ist.
Als nächstes wird das Fotoresist 160A entfernt, und der dielektrische Film 138 und die Polysiliziumschicht 140 werden sukzessive abgeschieden. Ferner werden der dielektrische Film 138 und die Polysiliziumschicht 140 von der peripheren Zone entfernt. Dadurch wird die in Fig. 9(E) gezeigte Struktur erhalten. Die Struktur von Fig. 9(E) wird dann mit der PSG-Schicht 42 bedeckt, und die Aluminiumschicht wird auf der PSG-Schicht 42 abgeschieden. Durch Mustern der Aluminiumschicht durch einen RIE-Prozeß wird die Vorrichtung von Fig. 8 erhalten.
Fig. 10(A) zeigt die Maske 200, die bei dem Schritt von Fig. 9(B) verwendet wird, und Fig. 10(B) zeigt das Fotoresistmuster 160A, das durch die Belichtung durch die Maske 200 gebildet wird.
Unter Bezugnahme auf Fig. 10(A) enthält die Maske 200 das opake Chrommuster 201, das mit einer Anzahl von Fenstern 202 gebildet ist, so daß die Fenster 202 eine rechteckige Zone B im allgemeinen mit gleichförmigem Abstand umgeben. Dadurch ist die rechteckige Zone B mit den benachbarten rechteckigen Zonen B durch einen opaken Teil 203 verbunden, der von der Zone B hin zu der benachbarten Zone B nach außen ragt. So sind die Vorsprünge 203 durch die Fenster 202 voneinander getrennt, während die Fenster 202 durch die Vorsprünge 203 voneinander getrennt sind.
Die rechteckige Zone B entspricht im allgemeinen dem Speicherzellenkondensator 102 und kann eine Größe von 0,9 um · 1,6 um haben. Das Fenster 202 kann eine Größe von 0,6 um · 0,6 um haben, und die Breite 1 des Vorsprungs 203 kann auf etwa 0,15 um festgelegt sein und liegt beträchtlich unter der Auflösungsgrenze des UV-Belichtungssystems. Das UV-Belichtungssystem kann zum Beispiel eine Auflösungsgrenze von etwa 0,5 um haben.
Bei der UV-Belichtung wird die Belichtungsdauer größer als üblich eingestellt. Zum Beispiel kann die Dauer auf mehrere zig Millisekunden festgelegt werden und ist damit doppelt so lang wie der übliche Prozeß. Dadurch verursacht der ultraviolette Strahl, der durch die Fenster 202 hindurchtritt, eine Beugung, und er erreicht das Fotoresist 160 in der Zone über den Teil hinaus, der normalerweise belichtet wird. Durch Anordnen der Fenster 202, um die Zone B zu umgeben, erhält man das Fotoresistmuster 160A, das von der wellenförmigen Seitenfläche umgeben ist. Als Resultat des Musterns bei dem Prozeß von Fig. 9(D) unter Verwendung des Fotoresistmusters 160A als Maske wird der Polysiliziumkörper 134 erhalten, der die wellenförmige Seitenwand hat. Da das Muster als Resultat der Beugung des optischen Strahls gebildet wird, ist die Seitenwand des Polysiliziumkörpers 134 durch eine sanfte Kurve definiert, die zum Eliminieren der lokalen Konzentration eines elektrischen Feldes vorteilhaft ist. In dieser Hinsicht ist die Halbleiterspeichervorrichtung, die durch das Verfahren der vorliegenden Erfindung produziert wird, eindeutig günstiger als die Vorrichtung nach Stand der Technik von Fig. 6.
Fig. 11(A) zeigt eine vergrößerte Ansicht eines Teils der Maske 200 von Fig. 10(A), und Fig. 11(B) zeigt ein gemustertes Fotoresist 160A, das durch die Maske von Fig. 10(A) belichtet wird. Wie zuvor beschrieben, ist die Breite 1 des Teils 203 kleiner als die Auflösungsgrenze des Belichtungssystems festgelegt. Dadurch bewirkt der ultraviolette Strahl, der durch die Fenster 202 hindurchtritt, eine Beugung, und er zerstreut sich außerhalb des Fensters 202. Somit nimmt das optische Muster, das auf die Fotoresistschicht geschrieben wird, eine Form wie in Fig. 11(B) an, die durch die sanfte wellenförmige Seitenwand gekennzeichnet ist.
Das Maskenmuster, das die wellenförmige Seitenwand des Speicherzellenkondensators 102 bildet, ist nicht auf die in Fig. 10(A) und 11(A) gezeigten begrenzt. Fig. 12(A) und 12(B) zeigen andere Beispiele des Maskenmusters, das für denselben Zweck verwendet wird. In einer Maske 210 von Fig. 12(A) ist eine Anzahl von opaken Chrommustern B&sub1; mit einer im allgemeinen rechteckigen Form mit einem Abstand gebildet, der ausreichend größer als die Auflösungsgrenze ist, wobei jedes Muster B&sub1; mit rechteckigen Vorsprüngen gebildet ist, die im allgemeinen der wellenförmigen Seitenwand des zu bil denden Speicherzellenkondensators entsprechen. Es ist zu sehen, daß diese Vorsprünge den Vorsprüngen 203 von Fig. 10(A) entsprechen. Bei dem Beispiel von Fig. 12(A) verbinden die Vorsprünge jedoch die benachbarten Muster B&sub1; nicht. Ein ähnlicher Vorsprung ist in einer Maske 220 von Fig. 12(B) gebildet, die ein opakes Muster B&sub2; enthält. Die Vorsprünge sind bei dem Beispiel von Fig. 12(A) im allgemeinen symmetrisch gebildet, und jeder rechteckige Vorsprung hat einen Rand, der kleiner als die Auflösungsgrenze ist. Bei der Maske 220 von Fig. 12(B) ist das opake Muster B&sub2; asymmetrisch gebildet.
Jede dieser Masken 210 und 220 kann für den Belichtungsprozeß verwendet werden, um die wellenförmige Seitenwand des Speicherzellenkondensators zu bilden. Die Größe l' des Musters 210 von Fig. 12(A) kann größer als die Auflösungsgrenze der optischen Belichtung sein, solange sie keine Kontaktierung der gemusterten Speicherzellenkondensatoren bewirkt. Es ist jedoch besser, die Größe l' kleiner als die Auflösungsgröße festzulegen, um eine sanfte wellenförmige Seitenwand für den Speicherkondensator zu erhalten. Offensichtlich reduziert solch eine sanfte Seitenwand die Konzentration des elektrischen Feldes und verbessert die Zuverlässigkeit der Speichervorrichtung.
Natürlich ist der Prozeß zum Bilden des Speicherzellenkondensators mit der wellenförmigen Seitenwand nicht auf das obige fotolithografische Mustern begrenzt. Zum Beispiel kann ein Elektronenstrahlbelichtungsprozeß eingesetzt werden. Ferner kann die Maske selbst leicht durch Elektronenstrahllithografie gebildet werden.
Die vorliegende Erfindung ermöglicht, wie zuvor beschrieben, die Herstellung von Halbleiterspeichervorrichtungen mit erhöhter Speicherkapazität. Zum Beispiel kann nun die 64M-DRAM-Vorrichtung mit erhöhtem Produktionsdurchsatz hergestellt werden. Durch Kombinieren der Strukturen von Fig. 4 oder Fig. 5 kann ferner eine Halbleiterspeichervor richtung mit einer Kapazität von 256 Mbit hergestellt werden, während eine ausreichende Kapazität für die Speicherzelle gewährleistet wird.

Claims

1. Verfahren zum Herstellen einer Halbleiterspeichervorrichtung, die einen Speicherzellentransistor (16) und einen Speicherzellenkondensator (102) hat, welches Verfahren die folgenden Schritte umfaßt:

Bilden des Speicherzellentransistors auf einem Substrat (11);

Bedecken des Speicherzellentransistors mit einer Isolierschicht (30);

Vorsehen eines Kontaktlochs (32) durch die Isolierschicht, um einen Teil des Speicherzellentransistors zu exponieren;

Abscheiden einer ersten Leitermaterialschicht (150) auf der Isolierschicht, so daß die erste Leitermaterialschicht einen Kontakt mit dem exponierten Teil des Speicherzellentransistors herstellt;

Abscheiden einer Fotoresistschicht (160) auf der ersten Leitermaterialschicht;

Belichten der Fotoresistschicht mit einem Strahlungsstrahl durch eine Maske (200), die eine Vielzahl von Primärmustern (B) enthält, die jeweils im allgemeinen dem Muster des zu bildenden Speicherzellenkondensators entsprechen;

Mustern der Fotoresistschicht, die durch den Strahlungsstrahl belichtet wurde;

Mustern der ersten Leitermaterialschicht unter Verwendung der gemusterten Fotoresistschicht als Maske, um eine erste Elektrode (134) des Speicherzellenkondensators zu bilden;

Abscheiden eines dielektrischen Films (138) auf der ersten Leitermaterialschicht, um eine obere Fläche und eine Seitenwand der ersten Elektrode zu bedecken; und

Abscheiden einer zweiten Leitermaterialschicht auf dem dielektrischen Film, um eine obere Fläche und eine Seitenwand des dielektrischen Films zu bedecken, die jeweilig der oberen Fläche und der Seitenwand der ersten Elektrode entsprechen,

dadurch gekennzeichnet, daß die Maske ferner eine Vielzahl von Sekundärmustern (202, 203) hat, um jedes der Primärmuster (B) zu umgeben, von welchen Sekundärmustern jedes eine Vielzahl von Vorsprüngen (203) umfaßt, die voneinander getrennt sind und von jedem der Primärmuster nach außen ragen, um in der Seitenwand der Elektrode ein wellenförmiges Muster zu erzeugen,

wobei jeder der Vorsprünge (203) ferner eine Breite (1) hat, die kleiner als eine Auflösungsgrenze eines Belichtungssystems festgelegt ist, das zum Mustern der Fotoresistschicht verwendet wird; und

wobei die Vorsprünge mit einem gegenseitigen Abstand gebildet sind, der größer als die Auflösungsgrenze des Belichtungssystems festgelegt ist.

2. Verfahren nach Anspruch 1, bei dem die Primärmuster (B) durch die Vielzahl von Vorsprüngen (203) miteinander verbunden sind, wobei das Sekundärmuster ferner eine Vielzahl von Öffnungen (202) umfaßt, die durch die Vorsprünge voneinander getrennt sind, so daß die Vorsprünge ihrerseits durch die Öffnungen voneinander getrennt sind.

3. Verfahren nach Anspruch 1 oder Anspruch 2, bei dem der Strahlungsstrahl ein ultravioletter Strahl ist und die Breite (1) einen Wert von etwa 0,15 um hat.

4. Verfahren nach Anspruch 1 oder Anspruch 2, bei dem der Schritt zum Belichten der Fotoresistschicht einen Schritt zum Belichten der Fotoresistschicht mit einem optischen Strahl enthält.

5. Verfahren nach Anspruch 1 oder Anspruch 2, bei dem der Schritt zum Belichten der Fotoresistschicht einen Schritt zum Belichten der Fotoresistschicht mit einem Elektronenstrahl enthält.