DE3832414A1 - Halbleiterspeichereinrichtung - Google Patents

Description

Die Erfindung betrifft im allgemeinen eine Halbleiterspeicher­ einrichtung und im besonderen eine Halbleiterspeichereinrich­ tung mit einer zum Erhöhen der Integrationsdichte auf einem Vorsprung bzw. einer Insel gebildeten Transistor-Kondensator- Zelle.

Fig. 1 ist ein Blockschaltbild, das beispielhaft den Aufbau eines allgemeinen RAM zeigt. Gemäß Fig. 1 wird eine Speicher­ zellenanordnung 101 von einer Mehrzahl von Wortleitungen und einer Mehrzahl von Bitleitungen gebildet, die sich miteinander schneiden und an den entsprechenden Schnittstellen mit Spei­ cherzellen versehen sind. Eine Speicherzelle wird auf der Grundlage einer Schnittstelle zwischen einer von einem X- Adressenpufferdecodierer 102 ausgewählten Wortleitung und einer von einem Y-Adressenpufferdecodierer 103 ausgewählten Bitleitung ausgewählt. Ein Hinweis zum Schreiben bzw. Lesen von Daten in die bzw. aus der ausgewählten Speicherzelle er­ folgt durch ein Lese-Schreib-Steuersignal R/W, das an eine Lese-Schreib-Steuerschaltung 104 angelegt wird. Beim Ein­ schreiben von Daten werden Eingangsdaten D _in über die Lese- Schreib-Steuerschaltung 104 in die ausgewählte Speicherzelle eingegeben. Beim Auslesen von Daten werden dagegen die in der ausgewählten Speicherzelle gespeicherten Daten von einem Leseverstärker 105 erfaßt und danach verstärkt und als Aus­ gangsdaten D _out über einen Datenausgangspuffer 106 nach außen abgegeben.

Fig. 2 zeigt ein Ersatzschaltbild einer dynamischen Speicher­ zelle zum Illustrieren des Schreib-Lese-Betriebs der Spei­ cherzelle.

Gemäß Fig. 2 ist die dynamische Speicherzelle aus einem Feld­ effekttransistor 108 und einem Kondensator 109 gebildet. Die Gate-Elektrode des Feldeffekttransistors 108 ist mit einer Wortleitung 110 verbunden und eine mit dem Kondensator 109 verbundene Source-/Drain-Elektrode ist mit einer entsprechen­ den Bitleitung 107 verbunden. Beim Einschreiben von Daten leitet der Feldeffekttransistor 108 durch Anlegen eines vor­ geschriebenen Potentials an die Wortleitung 110, wodurch an die Bitleitung 107 angelegte Ladungen im Kondensator 109 ge­ speichert werden. Beim Auslesen von Daten leitet dagegen der Feldeffekttransistor 108 durch Anlegen eines vorgeschriebenen Potentials an die Wortleitung 110, wodurch die im Kondensator 109 gespeicherten Ladungen durch die Bitleitung 107 heraus­ gezogen werden.

Fig. 3 stellt eine Draufsicht eines Speicherteils eines dynamischen MOSRAM (metal oxide semiconductor random access memory; Metalloxidhalbleiterdirektzugriffsspeicher) mit ge­ falteter Bitleitungsstruktur dar, und Fig. 4 ist eine Schnitt­ ansicht entlang der Linie IV-IV in Fig. 3.

Der Aufbau des dynamischen MOSRAM wird nun mit Bezug auf diese Figuren beschrieben.

Der RAM weist in aktiven Gebieten 112 gebildete Paare von MOS-Transistoren und -Kondensatoren auf, die von den benach­ barten Elementen durch Trennoxidfilme 2 getrennt sind, die in vorbestimmten Positionen auf der Hauptoberfläche eines Halbleitersubstrats 1 gebildet sind. Jeder MOS-Transistor wird durch auf der Hauptoberfläche des Halbleitersubstrats 1 gebildete und als Source- bzw. Drain-Gebiete dienende Stör­ stellengebiete 5 und 11 und eine als eine Gate-Elektrode die­ nende, auf einem Gebiet zwischen den Störstellengebieten 5 und 11 mit einem dielektrischen Gate-Film 7 gebildete Wort­ leitung 4 gebildet. Jeder Kondensator wird von einem in einem Gebiet zwischen dem Störstellengebiet 5 und dem Trennoxid­ film 2 vorgesehenen Störstellengebiet 5 b und einer auf dem Störstellengebiet 5 b vorgesehenen und den Trennoxidfilm 2 und einen dielektrischen Kondensatorfilm 6 bedeckenden Zellen­ platte 3 gebildet. Ein Zwischenschichttrennfilm 9 wird von einem Oxidfilm gebildet und bedeckt den Transistor und den Kondensator, und eine auf dem Zwischenschichttrennfilm 9 ge­ bildete Bitleitung 8 ist über einen Kontakt 111 in einem im Zwischenschichttrennfilm 9 vorgesehenen Kontaktloch 113 mit dem Störstellengebiet 11 verbunden. Außerdem ist die Bitlei­ tung 8 mit einer aus einem Nitridfilm gebildeten Oberflächen­ schutzschicht 10 bedeckt und geschützt.

Im RAM eines solchen Aufbaus wird ein vorgeschriebenes Poten­ tial an eine ausgewählte Wortleitung 4 gelegt und ermöglicht das Leiten des Gebiets zwischen den Störstellengebieten 5 und 11 unter der Wortleitung 4, wodurch Lese-/Schreib-Betrieb ausgeführt wird.

In einer Halbleiterspeichereinrichtung sind MOS-Aufbauteile, die jeweils eine Halbleitereinrichtung wie den vorstehend genannten MOS-Transistor und den Kondensator zum Speichern von Informationsladungen bilden, in der Ebene des Halbleiter­ substrats 1 angeordnet. Damit hat das durch derartige Elemente besetzte Gebiet seine Grenze bei der derzeitigen 1-Mb-Halb­ leiterspeichereinrichtung vom MOSRAM-Typ, der auf Erhöhung der Integrationsdichte gerichtet ist, erreicht.

In "A High Density 4M DRAM Process Using Folded Bitline Adaptive Side-Wall Isolated Capacitor (FASIC) Cell" von M. Nagatomo u.a., 1986 IEDM, Seiten 144-147 ist eine Technik zum Bilden von Kondensatoren entsprechender Elemente durch Vorsehen von Störstellengebieten in Seitenwänden von um Ele­ mentgebiete herum länglich gebildeten Gräben beschrieben.

Das im vorstehend beschriebenen Dokument Veröffentlichte schafft es jedoch nicht, eine der vorliegenden Erfindung ent­ sprechende hohe Integrationsdichte und hohe Zuverlässigkeit zu erzielen, da ein Transistorteil in einem ebenen Teil ge­ bildet ist oder ein Verfahren zum Verhindern von gegenseitiger Beeinflussung zwischen einem auf der Seitenwand eines Grabens gebildeten Kondensator und einer benachbarten Zelle nicht klar gezeigt ist.

Aufgabe der Erfindung ist es, eine Halbleiterspeichereinrich­ tung zur Verfügung zu stellen, die die Integrationsdichte erhöhen kann.

Aufgabe der Erfindung ist es weiter, eine Halbleiterspeicher­ einrichtung zur Verfügung zu stellen, die die Integrations­ dichte ohne Vergrößerung der Bereichsfläche auf einem Halb­ leitersubstrat erhöhen kann.

Aufgabe der Erfindung ist es weiterhin, eine Halbleiterspei­ chereinrichtung zur Verfügung zu stellen, die sicher zwischen zwei aneinandergrenzenden Elementen trennt.

Aufgabe der Erfindung ist es ebenfalls, eine Halbleiterspei­ chereinrichtung zur Verfügung zu stellen, die die Beeinflus­ sung der gespeicherten Ladungen zwischen aneinandergrenzenden Elementen ausschließt.

Diese Aufgabe wird gelöst durch eine Halbleiterspeicherein­ richtung mit einem Halbleitersubstrat, das eine Hauptober­ fläche und einen auf der Hauptoberfläche gebildeten Vorsprung aufweist, wobei der Vorsprung eine Seitenwand und einen oberen Endabschnitt aufweist, einem auf der Seitenwand des Vorsprungs gebildeten Transistor und einem auf der Hauptoberfläche des Halbleitersubstrats gebildeten und mit dem Transistor verbun­ denen Kondensator.

Die oben genannte Aufgabe wird ebenfalls gelöst durch eine Halbleiterspeichereinrichtung mit einem Halbleitersubstrat, das eine Hauptoberfläche und einen auf der Hauptoberfläche gebildeten Vorsprung aufweist, wobei der Vorsprung eine flache obere Oberfläche und eine Seitenwand aufweist, einem auf der oberen Oberfläche des Vorsprungs gebildeten Transistor, einem auf der Seitenwand des Vorsprungs gebildeten und mit dem Tran­ sistor verbundenen Kondensator und einem auf einem Gebiet der Hauptoberfläche des Halbleitersubstrats um den Vorsprung und unter dem Kondensator gebildeten Trennfilm.

Ferner wird die oben genannte Aufgabe gelöst durch eine Halb­ leiterspeichereinrichtung mit einem Halbleitersubstrat, das eine Hauptoberfläche aufweist, auf der ein erster Vorsprung mit einer flachen oberen Oberfläche und einem darauf gebil­ deten zweiten Vorsprung, der kleiner ist als der erste Vor­ sprung, gebildet ist. Jeder der ersten und zweiten Vorsprünge hat eine Seitenwand. Die Halbleiterspeichereinrichtung weist ferner einen auf der Seitenwand des zweiten Vorsprungs gebil­ deten Transistor, einen auf der Seitenwand des ersten Vor­ sprungs gebildeten und mit dem Transistor verbundenen Konden­ sator und einen auf einem Gebiet der Hauptoberfläche des Halb­ leitersubstrats um den ersten Vorsprung und unter dem Konden­ sator gebildeten Trennfilm auf.

In einer Ausführungsform der vorliegenden Erfindung ist der Transistor auf der Seitenwand des auf der Halbleitervorrich­ tung vorgesehenen Vorsprungs gebildet, wobei seine von ihm belegte Fläche in Richtung der Ebene reduziert werden kann, um die Integrationsdichte der Halbleiterspeichereinrichtung zu erhöhen.

In einer anderen Ausführungsform der vorliegenden Erfindung ist der Kondensator auf der Seitenwand des auf dem Halbleiter­ substrat vorgesehenen Vorsprungs gebildet, während der Oxid­ trennfilm auf der Hauptoberfläche des Halbleitersubstrats um den Vorsprung gebildet ist, um die Integrationsdichte zu er­ höhen, wodurch ein Durchschlagphänomen in einem Kondensator­ teil zwischen jedem Paar aneinandergrendender Elemente mit hoher Zuverlässigkeit verhindert werden kann.

In einer weiteren Ausführungsform der vorliegenden Erfindung wird der Kondensator auf der Seitenwand des ersten Vorsprungs des Halbleitersubstrats gebildet, und der Transistor wird auf der Seitenwand des auf dem ersten Vorsprung vorgesehenen zweiten Vorsprungs gebildet, während der Oxidtrennfilm auf der Hauptoberfläche des Halbleitersubstrats um den ersten Vorsprung zum weiteren Erhöhen der Integrationsdichte gebil­ det wird, wodurch ein Durchschlagphänomen in einem Kondensa­ torteil zwischen jedem Paar aneinandergrenzender Elemente mit hoher Zuverlässigkeit verhindert werden kann.

Daher werden der Transistor und den Kondensator in Form von Vorsprüngen des Halbleitersubstrats gebildet, so daß die In­ tegrationsdichte erhöht wird, ohne die Fläche in Richtung der Ebene zu vergrößern. Außerdem wird der Oxidtrennfilm ge­ eignet angeordnet, so daß die Halbleiterspeichereinrichtung mit hoher Zuverlässigkeit erhalten wird.

Weitere Merkmale und Zweckmäßigkeiten der vorliegenden Erfin­ dung ergeben sich aus der Beschreibung von Ausführungsbeispie­ len anhand der Figuren. Von den Figuren zeigt:

Fig. 1 ein Blockschaltbild, das beispielhaft einen Aufbau eines allgemeinen RAM zeigt;

Fig. 2 ein Ersatzschaltbild einer dynamischen Speicherzelle;

Fig. 3 eine Draufsicht auf die Anordnung einer Speicherzelle eines dynamischen MOSRAM mit gefalteter Bitleitungsstruktur;

Fig. 4 eine Schnittansicht entlang der Linie IV-IV von Fig. 3;

Fig. 5 eine Anordnung in einer weiteren Ausfüh­ rungsform der vorliegenden Erfindung;

Fig. 6 eine Schnittansicht entlang der Linie VI-VI von Fig. 5;

Fig. 7 eine Schnittansicht entlang der Linie VII-VII von Fig. 5;

Fig. 8A bis 8N Schnittansichten, die die Schritte eines Verfahrens zum Herstellen der Ausführungs­ form der vorliegenden Erfindung darstellen;

Fig. 9 und 10 Schnittansichten einer anderen Ausführungs­ form der vorliegenden Erfindung;

Fig. 11A bis 11N Schnittansichten, die die Schritte eines Verfahrens zum Herstellen einer anderen, in den Fig. 9 und 10 gezeigten Ausfüh­ rungsform der Erfindung darstellen;

Fig. 12 eine Draufsicht auf noch eine weitere Aus­ führungsform der vorliegenden Erfindung;

Fig. 13 eine Schnittansicht entlang der Linie XIII-XIII von Fig. 12;

Fig. 14 eine Schnittansicht entlang der Linie XIV-XIV von Fig. 12;

Fig. 15A bis 15L Schnittansichten, die die Schritte eines Verfahrens zum Herstellen der in Fig. 12 gezeigten Ausführungsform darstellen;

Fig. 16 und 17 Schnittansichten, die wiederum eine andere Ausführungsform gemäß den Fig. 13 bzw. 14 darstellen;

Fig. 18A bis 18L Schnittansichten, die die Schritte eines Verfahrens zum Herstellen der in den Fig. 16 und 17 gezeigten Ausführungsform darstellen;

Fig. 19 eine Draufsicht einer wiederum weiteren Ausführungsform der vorliegenden Erfindung;

Fig. 20 eine Schnittansicht entlang der Linie XX-XX von Fig. 19;

Fig. 21 eine Schnittansicht entlang der Linie XXI-XXI von Fig. 19;

Fig. 22A bis 22R Schnittansichten, die die Schritte eines Verfahrens zum Herstellen der in Fig. 19 gezeigten Ausführungsform darstellen;

Fig. 23 und 24 Schnittansichten, die noch eine weitere Ausführungsform entsprechend den Fig. 20 bzw. 21 darstellen;

Fig. 25 und 26 Schnittansichten, die noch eine weitere Ausführungsform entsprechend den Fig. 20 bzw. 21 darstellen; und

Fig. 27 und 28 Schnittansichten, die eine wiederum andere Ausführungsform entsprechend den Fig. 20 bzw. 21 darstellen.

Fig. 5 stellt eine Draufsicht auf eine Halbleiterspeicherein­ richtung in einer erfindungsgemäßen Ausführungsform dar, Fig. 6 ist eine Schnittansicht entlang der Linie VI-VI von Fig. 5, und Fig. 7 ist eine Schnittansicht entlang der Linie VII-VII von Fig. 5.

Nun wird mit Bezug auf die Fig. 5 bis 7 der Aufbau der erfindungsgemäßen Halbleiterspeichereinrichtung beschrieben.

In den Fig. 5 bis 7 ist eine MOS-Halbleiterspeichereinrich­ tung vom Direktzugriffstyp dargestellt, die aus Speicherzellen vom Ein -Transistor-Ein -Kondensator-Typ gebildet ist, von denen jede einen MOS-Transistor und einen mit diesem in Reihe verbundenen Informationsladungsspeicherkondensator aufweist. Auf einem Silizium-Halbleitersubstrat 1 sind auf seiner Haupt­ oberfläche Inselgebiete mit Vorsprüngen 22 mit regelmäßig zylindrisch hervorstehenden Oberflächen vorgesehen. Wie in den Fig. 6 und 7 dargestellt ist, ist für jede der Spei­ cherzellen ein auf der Seitenwandoberfläche jedes Vorsprungs 22 gebildeter MOS-Transistor (4, 5, 7, 11), ein in Reihe damit auf einem größeren Oberflächenteil des Halbleitersubstrats 1 in Nähe des Vorsprungs 22 gebildeter Kondensator (3, 5, 6), eine Bitleitung 8 und eine Wortleitung 4 vorgesehen. Der obere Endabschnitt des Vorsprungs 22 ist mit einem als ein Source-Gebiet oder ein Drain-Gebiet des MOS-Transistors die­ nenden Störstellengebiet 11 versehen, während die auch als eine Gate-Elektrode des MOS-Transistors dienende Wortleitung 4 in Form eines Rings entlang der Seitenwandoberfläche des Vorsprungs 22 mit einem dielektrischen Gatefilm 7 vorgesehen ist. Eine als eine der Kondensatorelektroden dienende Zellen­ platte 3 ist auf der Hauptoberfläche des Halbleitersubstrats 1 gebildet, während Oxidtrennfilme 2 zum Trennen der Elemente auf solchen Gebieten der Hauptoberfläche wie in Fig. 5 gezeigt gitterartig angeordnet sind. Die auch als Gate-Elektrode jedes MOS-Transistors dienende Wortleitung 4 wird durch Ver­ binden der entsprechenden Gate-Elektroden der MOS-Transistoren der unter Kreuzung mit der Bitleitung 8 angeordneten Speicher­ zellen gebildet. Wie in den Fig. 6 und 7 gezeigt ist, ist die Wortleitung 8 direkt in Kontakt mit der Ebene des zylin­ drischen Endabschnitts des als ein Source-Gebiet bzw. Drain- Gebiet jedes MOS-Transistors dienenden Störstellengebiets 11, d.h. ohne Kontaktloch. Und zwar belegen die MOS-Transi­ storen, wie dies in Fig. 5 gezeigt ist, im wesentlichen keine Fläche auf der Hauptebene, und tragen so zur hohen Integra­ tionsdichte bei.

Die Fig. 8A bis 8N sind Schnittansichten, die Schritte eines Verfahrens zur Herstellung der in den Fig. 5 bis 7 gezeigten Ausführungsform darstellen.

Nun wird dieses Herstellungsverfahren mit Bezug auf die Figu­ ren 8 A bis 8 N beschrieben.

Zunächst wird ein Halbleitersubstrat 1 aus einem monokristal­ linen Siliziumsubstrat vom p-Typ vorbereitet, und ein dünner Siliziumoxidfilm 14 wird durch thermische Oxidation auf dessen Oberfläche aufgewachsen. Ein Siliziumnitridfilm 15 wird durch chemisches Aufdampfen (chemical vapor deposition, CVD) darauf gebildet, und ein dicker Siliziumoxidfilm 16 wird ebenfalls durch CVD wiederum darauf gebildet. Dann werden die Silizium­ oxidfilme 14 und 16 und der Siliziumnitridfilm 15 durch Foto­ gravur von Gebieten des Halbleitersubstrats 1 entfernt, auf denen kein Vorsprung gebildet werden soll (Fig. 8A).

Jeder so durch die Mustergebung belassene Siliziumoxidfilm 16 dient als Ätzmaske zum Bilden eines mit einem hervorstehen­ den Inselgebiet vorgesehenen Gebietes auf dem monokristallinen Siliziumsubstrat 1 vom p-Typ. Dann wird der Siliziumoxidfilm 16 als eine solche Maske zum Durchführen des reaktiven Ionen­ ätzens (reactive ion etching, RIE) am monokristallinen Sili­ ziumsubstrat 1 vom p-Typ zum Erhalten eines Grabens verwendet. Dann wird das Gebiet des monokristallinen Siliziumsubstrats 1 vom p-Typ, dessen Hauptoberfläche zum Bestimmen des Grabens belichtet wird, zum Aufwachsen eines dünnen Siliziumoxidfilms 18 thermisch oxidiert, und dann wird über die ganze Oberfläche durch CVD ein Siliziumnitridfilm 19 gebildet, während ein dicker Siliziumoxidfilm 20 wiederum darauf ebenfalls durch CVD gebildet wird (Fig. 8B).

RIE wird zum Entfernen der Oxidfilme 20 und 18 und des Nitrid­ films 19 angewendet, so daß nur ein Teil des auf der Seiten­ wandoberfläche des Grabens vorgesehenen Siliziumoxidfilms 20 nicht weggeätzt wird, sondern in Form eines Films gelassen wird, da solch ein Teil eine große vertikale Dicke aufweist. Dann wird Arsen in die auf der Bodenoberfläche und dem unteren Teil der Seitenwandoberfläche des Grabens freigelegten Teile des monokristallinen Siliziumsubstrats 1 vom p-Typ durch schräge Ionenimplantation implantiert (Fig. 8C).

Das mit einem durch eine derartige Arsenimplantation mit einem als Source-Gebiet oder Drain-Gebiet dienenden Störstellendif­ fusionsgebiet 23 gebildete Halbleitersubstrat 1 wird einem isotropen Plasmaätzen mit Freongas ausgesetzt, so daß die Bodenoberfläche des Grabens und dessen Seitenwandabschnitt, der sich dicht an der Bodenoberfläche befindet, quer geätzt werden. Dieser Ätzvorgang wird so gesteuert, daß die Siliziumsubstratoberfläche auf der Seitenwand des Grabens in dem mit dem restlichen Siliziumoxidfilm 20 verse­ henen Gebiet mit der Siliziumsubstratoberfläche auf einem Seitenwandabschnitt in der Nähe der Bodenoberfläche des durch das vorgenannte Plasmaätzverfahren quer verbrei­ terten Grabens ausgerichtet wird. Dann wird chemisches Naß­ ätzen zum Entfernen des Siliziumoxidfilms 20 angewendet, und das auf dem unteren Oberflächenteil des Grabens freigelegte Siliziumsubstrat 1 wird zum Aufwachsen eines (nicht gezeigten) dünnen Siliziumoxidfilms thermisch oxidiert. Anschließend wird Plasmaätzen mit Freongas zum Entfernen des restlichen Siliziumnitridfilms 19 und anschließend chemisches Naßätzen zum Entfernen des über die gesamte Oberfläche belassenen Sili­ ziumoxidfilms 18 ausgeführt (Fig. 8D).

Dann wird RIE zum Entfernen des Oberflächenteils des mit einem Teil des Störstellendiffusionsgebietes 23 in der Bodenober­ fläche des Grabens des Siliziumsubstrats 1 ausgeführt, wobei nur ein Seitenwandabschnitt des Grabens als ein Störstellen­ gebiet 5 a übriggelassen wird. Eine dünne Siliziumoxidschicht 25 wird durch thermische Oxidation und ein Siliziumnitridfilm 26 darauf durch CVD gebildet. Dann werden der Siliziumnitrid­ film 26 und der Siliziumoxidfilm 25 teilweise von einem mit einem Oxidtrennfilm zu bildenden Gebiet durch ein Fotogravur­ verfahren entfernt (Fig. 8E).

Dann wird ein als ein Zwischenschichttrennfilm dienender dic­ ker Oxidtrennfilm 2 durch thermische Oxidation gebildet. Dann werden der Siliziumnitridfilm 26 und die Siliziumoxidschicht 25, die beide als Oxidationsmasken dienen, vollständig ent­ fernt, und Arsen wird senkrecht in die Bodenoberfläche des Grabens und die obere Oberfläche des Vorsprungs 22 unter einem Winkel von 0° ionenimplantiert (Fig. 8F).

Das mit einem Störstellengebiet 5 in der Bodenoberfläche des Grabens mit dem restlichen Störstellengebiet 5 a und mit einem anderen Störstellengebiet 11 auf dem oberen Teil des Vor­ sprungs 22 durch Arsenimplantation versehene Halbleitersub­ strat 1 wird zum Bilden eines als ein dielektrischer Konden­ satorfilm dienender Oxidfilm 6 über die gesamte Bodenoberflä­ che des Grabens thermisch oxidiert. Dann wird ein als eine Kondensatorplattenelektrode dienender leitender Polysilizium­ film 29 durch Zerstäubungsablagerung (sputtering) ganz über die Bodenoberfläche des Grabens gebildet. Der durch Zerstäu­ bungsablagerung gebildete Polysiliziumfilm 29 ist in einem Abschnitt auf der Seitenwand des Grabens von extrem geringer Dicke (Fig. 8G).

Dann wird zum vollständigen Umwandeln des dünnen Polysilizium­ films auf der Seitenwand des Grabens in einen Siliziumoxidfilm eine thermische Oxidation auf der Oberfläche des Polysilizium­ films 29 durchgeführt, und chemisches Naßätzen wird zum Ent­ fernen des Siliziumoxidfilms durchgeführt. Dann wird ein als eine Kondensatorplattenelektrode dienender Polysiliziumfilm 3 auf der Bodenoberfläche des mit einem Silziumoxidfilm 31 durch SOG (spin on glas) aufgefüllten Grabens gebildet, und ein als ein dielektrischer Gatefilm dienender Siliziumoxidfilm 30 wird durch thermische Oxidation gebildet (Fig. 8H).

Die nachstehende Beschreibung wird mit Bezug auf die Schnitt­ ansichten entlang der Linien VI-VI und VII-VII in Fig. 5 gemacht.

In dem in Fig. 8H gezeigten Zustand wird ein als Wortleitung 4 dienender leitender Polysiliziumfilm 33 durch CVD auf der Oberfläche des Halbleitergegenstands abgeschieden. Dann wird der Polysiliziumfilm 33 durch ein Mehrschichtverfahren bemustert. Die Fig. 8I und 8J sind Schnittansichten ent­ lang der Linien VI-VI bzw. VIl-VII, bei denen eine untere Ätzlackschicht 36 ausgeführt ist. Dann wird der Polysilizium­ film 33 durch RIE geätzt. Anschließend wird, nach Entfernen der unteren Ätzlackschicht 36, ein als der Zwischenschicht­ trennfilm 9 dienender Oxidfilm durch CVD zum Auffüllen des Grabens aufgebracht, und dann wird der Siliziumoxidfilm durch ein Rückätzverfahren geätzt, bis er mit dem auf dem oberen Endabschnitt des Vorsprungs 22 vorgesehenen Polysiliziumfilm 29 a fluchtet. Die Fig. 8K und 8L sind Schnittansichten entlang der Linien VI-VI bzw. VII-VII, um solch einen Zustand zu zeigen.

Dann wird Plasmaätzen mit Freongas zum Ätzen des an der Ober­ fläche freistehenden Polysiliziumfilms 33 ausgeführt, und danach wird der Siliziumoxidfilm 30 entfernt, gefolgt vom Entfernen des durch Zerstäuben gebildeten Polysiliziumfilms 29 a. Anschließend wird ein chemisches Naßätzen angewendet, um den Siliziumoxidfilm 9, der zum Auffüllen des Grabens durch CVD gebildet worden ist, zu ätzen, bis er mit der Silizium­ substratoberfläche des Vorsprungs 22 fluchtet. Die Fig. 8M und 8N sind Schnittansichten entlang der Linien VI-VI bzw. VII-VII, bei denen ein konkaver Abschnitt im Graben­ gebiet mit einem Siliziumoxidfilm 37 durch SOG aufgefüllt ist.

Schließlich wird ein auf dem Oxidfilm 37 gebildeter Aluminium­ film zum Bilden der Bitleitung 8 geformt, und die gesamte Oberfläche ist mit einer durch einen Siliziumnitridfilm vor­ bereiteten Oberflächenschutzschicht 10 bedeckt, um so die Halbleiterspeichereinrichtung fertigzustellen, wie dies in den Fig. 6 und 7, welche Schnittansichten entlang der Linien VI-VI bzw. VII-VII von Fig. 5 sind, dargestellt ist.

Die Fig. 9 und 10 sind Schnittansichten, die eine andere Ausführungsform der vorliegenden Erfindung gemäß den Fig. 6 und 7 zeigen.

Diese Ausführungsform ist vom Aufbau her mit der vorgenannten Ausführungsform identisch, außer daß die von der Hauptoberflä­ che des Halbleitersubstrats hervorstehenden Vorsprünge in Form von Kegelstümpfen vorgesehen sind. Und zwar ist ein Tran­ sistor auf der Seitenwand jedes kegelstumpfförmigen Vorsprungs gebildet, und ein mit dem Transistor verbundener Kondensator ist auf der Hauptoberfläche des Halbleitersubstrats gebildet. Damit ist die Seitenwand des Vorsprungs in dieser Ausführungs­ form so schräg, daß die Integrationsdichte im Vergleich zu jener von anderen Halbleiterspeichereinrichtungen erhöht ist.

Die Fig. 11A bis 11N sind Schnittansichten, die Schritte eines Verfahrens zum Herstellen der in den Fig. 9 und 10 gezeigten Ausführungsform darstellen.

Nun wird dieses Herstellungsverfahren mit Bezug auf die Fig. 11A bis 11N beschrieben.

Zunächst wird ein Halbleitersubstrat 1 aus einem monokristal­ linen Siliziumsubstrat vom p-Typ vorbereitet, und ein dünner Siliziumoxidfilm 14 wird durch thermische Oxidation auf der Oberfläche des Substrats aufgewachsen. Auf diesem wird ein Siliziumnitridfilm 15 durch CVD gebildet, und ein dicker Sili­ ziumoxidfilm 16 wird wiederum darauf ebenfalls durch CVD ge­ bildet. Dann werden die Siliziumoxidfilme 14 und 16 und der Siliziumnitridfilm 15 durch ein Fotogravurverfahren von Ge­ bieten des Halbleitersubstrats 1, die ohne Vorsprung gebildet werden sollen, teilweise entfernt (Fig. 11A).

Jeder so durch Musterbildung zurückgelassene Siliziumoxidfilm 16 dient als eine Ätzmaske zum Bilden eines mit einem hervor­ stehenden Inselgebiet vorgesehenen Gebietes auf dem monokri­ stallinen Siliziumsubstrat 1 vom p-Typ. Dann wird der Sili­ ziumoxidfilm 16 als solch eine Maske zum Ausführen von RIE auf dem monokristallinen Siliziumsubstrat 1 vom p-Typ zum Bilden eines Grabens mit schrägen Seitenwänden verwendet. Dann wird das Gebiet des monokristallinen Siliziumsubstrats 1 vom p-Typ, dessen Hauptoberfläche zum Bilden des Grabens freisteht, zum Aufwachsen eines dünnen Siliziumoxidfilms 18 thermisch oxidiert, und anschließend wird über die ganze Oberfläche ein Siliziumnitridfilm 19 durch CVD gebildet, wäh­ rend wiederum darauf ein dicker Siliziumoxidfilm 20 ebenfalls durch CVD gebildet wird. (Fig. 11B).

Dann wird RIE zum Entfernen der Oxidfilme 20 und 18 und des Nitridfilms 19 angewendet, so daß nur ein Teil des auf der Seitenwandoberfläche des Grabens vorgesehenen Siliziumoxid­ films 20 nicht geätzt wird, sondern in Form eines Films belas­ sen wird, da solch ein Teil eine große vertikale Dicke auf­ weist. Dann wird durch schräge Ionenimplantation Arsen in Teile des monokristallinen Siliziumsubstrats 1 vom p-Typ im­ plantiert, die auf der Bodenoberfläche und dem unteren Teil der Seitenwandoberfläche des Grabens freiliegen (Fig. 11C).

Das durch solch eine Arsenimplantation mit einer als ein Source- oder Drain-Gebiet dienenden Störstellendiffusions­ schicht 23 gebildete Halbleitersubstrat 1 wird einem isotropen Plasmaätzen mit Freongas ausgesetzt, so daß die Bodenoberflä­ che des Grabens und dessen nahe der Bodenoberfläche liegender Seitenwandabschnitt quer geätzt werden. Dieses Ätzen wird so gesteuert, daß die Siliziumsubstratoberfläche auf der Seitenwand des Grabens in dem mit dem restlichen Sili­ ziumoxidfilm 20 versehenen Gebiet auf die Siliziumsubstrat­ oberfläche auf einem Seitenwandabschnitt nahe der Bodenober­ fläche des durch das vorgenannte Plasmaätzen in Querrichtung verbreiterten Grabens ausgerichtet wird. Dann wird chemisches Naßätzen zum Entfernen des Siliziumoxidfilms 20 angewendet, und das auf dem unteren Oberflächenteil des Grabens freilie­ gende Siliziumsubstrat 1 wird zum Aufwachsen eines (nicht gezeigten) dünnen Siliziumoxidfilms thermisch oxidiert. Dann wird Plasmaätzen mit Freongas zum Entfernen des restlichen Siliziumnitridfilms 19 ausgeführt, und danach wird chemisches Naßätzen zum Entfernen des über die gesamte Oberfläche belas­ senen Siliziumoxidfilms 18 angewendet (Fig. 11D) .

Dann wird RIE zum Entfernen des Oberflächenteils des mit einem Teil der Störstellendiffusionsschicht 23 in der Bodenoberflä­ che des Grabens gebildeten Siliziumsubstrats 1 angewendet, während nur der Seitenwandabschnitt des Grabens als ein Stör­ stellengebiet 5 a stehengelassen wird. Eine dünne Siliziumoxid­ schicht 25 wird durch thermische Oxidation gebildet, und ein Siliziumnitridfilm 26 wird darauf durch CVD gebildet. Dann werden der Siliziumnitridfilm 26 und der Siliziumfilm 25 durch ein Fotogravurverfahren teilweise von einem mit einem Oxid­ trennfilm zu bildenden Gebiet entfernt (Fig. 11E).

Dann wird ein als ein Zwischenschichttrennfilm dienender dic­ ker Oxidtrennfilm 2 durch thermische Oxidation gebildet. Dann werden der Siliziumnitridfilm 26 und der Siliziumoxidfilm 25, die als Oxidationsmasken dienen, vollständig entfernt, und Arsen wird senkrecht in die Bodenoberfläche des Grabens und die obere Oberfläche des Vorsprungs 22 unter einem Winkel von 0° ionenimplantiert (Fig. 11F).

Das mit einem Störstellengebiet 5 in der Bodenoberfläche des Grabens mit dem restlichen Störstellengebiet 5 a und einem anderen Störstellengebiet 11 auf dem oberen Teil des Vor­ sprungs 22 durch Arsenimplantation versehene Halbleitersub­ strat 1 wird zum Bilden eines als ein dielektrischer Konden­ satorfilm dienender Oxidfilm 6 vollständig über die Bodenober­ fläche des Grabens thermisch oxidiert. Danach wird ein als eine Kondensatorplattenelektrode dienender leitender Polysili­ ziumfilm 29 vollständig über die Bodenoberfläche des Grabens durch Zerstäubungsablagerung gebildet. Der durch Zerstäubung gebildete Polysiliziumfilm 29 ist in einem Abschnitt auf der Seitenwand des Grabens von extrem geringer Dicke (Fig. 11G).

Dann wird eine thermische Oxidation auf der Oberfläche des Polysiliziumfilms 29 ausgeführt, um den dünnen Polysilizium­ teil auf der Seitenwand des Grabens in einen Siliziumoxidfilm umzuwandeln, und chemisches Naßätzen wird zum Entfernen des Siliziumoxidfilms angewendet. Dann wird ein als eine Konden­ satorplattenelektrode dienender Polysiliziumfilm 3 auf der Bodenoberfläche des mit einem Siliziumoxidfilm 31 durch SOG aufzufüllenden Grabens gebildet, und ein als ein dielektri­ scher Gatefilm dienender Siliziumoxidfilm 30 wird durch ther­ mische Oxidation gebildet (Fig. 11H).

Die folgende Beschreibung wird mit Bezug auf die Schnittan­ sichten entlang der Linien VI-VI bzw. VII-VII in Fig. 5 gemacht.

In dem wie in Fig. 11H dargestellten Zustand wird ein als die Wortleitung 4 dienender leitender Polysiliziumfilm 33 auf der Oberfläche des Halbleitergegenstands durch CVD aufge­ bracht. Dann wird der Polysiliziumfilm 33 durch ein Mehr­ schichtabdeckverfahren ausgeführt. Die Fig. 11I und 11J sind Schnittansichten entlang der Linien VI-VI und VII-VII, bei denen eine untere Ätzlackschicht 36 ausgeführt ist. Dann wird der Polysiliziumfilm 33 durch RIE geätzt. Nach Entfernen der unteren Abdeckschicht 36 wird dann ein als Zwischenschichttrennfilm 9 dienender Siliziumoxidfilm durch CVD abgeschieden zum Auffüllen des Grabens, und dann wird der Siliziumoxidfilm durch ein Rückätzverfahren so geätzt, daß er mit dem auf dem oberen Endabschnitt des Vorsprungs 22 vorgesehenen Polysilizium 29 a fluchtet. Die Fig. 11K und 11L sind Schnittansichten entlang der Linien VI-VI bzw. VII-VII und zeigen solch einen Zustand.

Dann wird Plasmaätzen mit Freongas zum Ätzen des auf der Ober­ fläche freiliegenden Polysiliziumfilms 33 ausgeführt, und danach wird der Siliziumoxidfilm 30 entfernt, gefolgt von einem Entfernen des durch Zerstäuben gebildeten Polysilizium­ films 29 a. Dann wird chemisches Naßätzen zum Ätzen des den Graben durch CVD auffüllenden Siliziumoxidfilms 9 ausgeführt, bis er mit der Siliziumsubstratoberfläche des Vorsprungs 22 fluchtet. Die Fig. 11M und 11N sind Schnittansichten ent­ lang der Linien VI-VI bzw. VII-VII, in denen ein konkaver Abschnitt im Grabengebiet durch SOG mit einem Siliziumoxidfilm 37 aufgefüllt ist.

Schließlich wird ein auf dem Oxidfilm 37 gebildeter Aluminium­ film zum Bilden der Bitleitung 8 ausgeführt, und die gesamte Oberfläche wird mit einer durch einen Siliziumnitridfilm vor­ bereiteten Oberflächenschutzschicht 10 bedeckt, wodurch die in den Fig. 6 und 7, die Schnittansichten entlang der Linie VI-VI bzw. VII-VII von Fig. 5 sind, dargestellte Halblei­ terspeichereinrichtung fertiggestellt ist.

Obwohl die Vorsprünge in den vorgenannten Ausführungsformen zylindrisch und kegelstumpfförmig gebildet sind, können diese auch mit anderen Formen von Vorsprüngen, wie zum Beispiel als Prismen, Pyramidenstumpfe oder elliptische Zylinder, vorgesehen werden. Insbesondere, wenn die in den Fig. 6 und 7 dargestellten Vorsprünge in Form von Prismen vorgesehen sind, sind die Schnittformen die gleichen wie die in den Fi­ guren 6 und 7 gezeigten und erzielen den gleichen Effekt. Außerdem sind die Schnittformen, wenn die in Fig. 9 und 10 gezeigten Vorsprünge in Form von Pyramidenstumpfen vorge­ sehen sind, die gleichen wie die in den Fig. 9 und 10 ge­ zeigten und erzielen einen ähnlichen Effekt.

Ferner gilt, obwohl jede Ausführungsform mit einer ringförmigen Gate-Elektrode versehen ist, daß die Gate-Elektrode nicht unbedingt durchgehend wie ein Ring gebildet ist, solange diese um den Vorsprung herum vorgesehen ist. In diesem Falle ist es erforderlich, daß das Gebiet, das von dem Gebiet auf dem Vorsprung unter der ringförmigen Gate-Elektrode entfernt ist, d.h. das Gebiet auf dem Vorsprung unter der nicht fortlaufen­ den Gate-Elektrode, das Gebiet zum Trennen des Source-Gebiets und des Drain-Gebiets sein sollte.

Fig. 12 stellt eine Draufsicht auf eine weitere Ausführungs­ form der vorliegenden Erfindung dar, Fig. 13 ist eine Schnitt­ ansicht entlang der Linie XIII-XIII in Fig. 12, und Fig. 14 ist eine Schnittansicht entlang der Linie XIV-XIV in Fig. 12.

Mit Bezug auf die Fig. 12 bis 14 wird nun der Aufbau dieser Ausführungsformen beschrieben.

Ein Halbleitersubstrat 1 aus Silizium ist auf seiner Haupt­ oberfläche mit aus Vorsprüngen 22 mit regelmäßig zylindrisch hervorstehenden Oberflächen gebildeten Inselgebieten versehen. In jeder Speicherzelle ist, wie in den Fig. 13 und 14 ge­ zeigt ist, eine einen Kondensator (3, 5, 6) zum Speichern von Informationsladungen bildende Zellenplatte 3 in Form eines Rings auf dem Seitenwandabschnitt jedes Vorsprungs 22 mit einem in einem Graben zwischen jedem Paar aneinanderliegender Zylinder einzubettenden dielektrischen Kondensatorfilm 6 vor­ gesehen. Ein Oxidtrennfilm 2 zum Trennen der Elemente ist in einem Bodenoberflächengebiet zwischen jedem Paar aneinan­ dergrenzender Vorsprünge 22 vorgesehen. In einem oberen mitt­ leren Abschnitt jedes Vorsprungs 22 ist ein Kontaktloch 113 für eine Bitleitung 8 in einem den Vorsprung 22 bedeckenden Zwischenschichttrennfilm 9 vorgesehen, während eine auch als eine Gate-Elektrode eines MOS-Transistors (4, 5, 7, 11) die­ nende Wortleitung 4 in Form eines das Kontaktloch 113 um­ schließenden Rings vorgesehen ist. Ein Kanalabschnitt solch einer ringförmigen Gate-Elektrode ist auf der oberen Oberflä­ che des Vorsprungs 22 vorgesehen, der nicht mit dem Gebiet des Oxidtrennfilms 2 in Kontakt ist. Die Wortleitung 5 wird durch Miteinander-Verbinden der Gate-Elektroden der MOS-Tran­ sistoren der an den Kreuzungspunkten mit der Bitleitung 8 angeordneten Speicherzellen gebildet. Bei diesem Aufbau ist daher die als der Kondensator für das Speichern von Informa­ tionsladungen dienende Zellenplatte 3 auf der Seitenwand des Vorsprungs 22 vorgesehen, d.h. auf dem Gebiet des Oxidtrenn­ films 2, und trägt zur hohen Integrationsdichte bei.

Die Fig. 15A bis 15L sind Schnittansichten, die Schritte eines Verfahrens zum Herstellen der in den Fig. 12 bis 14 gezeigten Ausführungsform darstellen.

Nun wird das Herstellungsverfahren mit Bezug auf die Fig. 15A bis 15L beschrieben.

Zunächst wird ein Halbleitersubstrat 1 durch ein monokristal­ lines Siliziumsubstrat vom p-Typ vorbereitet und auf seiner Oberfläche ein dünner Siliziumoxidfilm 41 durch thermische Oxidation aufgewachsen. Ein Siliziumnitridfilm 42 wird darauf durch CVD gebildet, und ein dicker Siliziumoxidfilm 43 wird wiederum darauf entsprechend durch CVD gebildet (Fig. 15A).

Die Siliziumoxidfilme 41 und 43 und der Siliziumnitridfilm 42 werden durch ein Fotogravurverfahren von einem Gebiet zum Bestimmen eines Grabens in einem späteren Schritt wahlweise entfernt (Fig. 15B) .

Der durch Musterbildung belassene Siliziumoxidfilm 43 dient als eine Ätzmaske zum Bilden eines Aufbaus mit inselförmigen Vorsprüngen auf dem monokristallinen Siliziumsubstrat 1 vom p-Typ.

Dann wird auf dem monokristallinen Siliziumsubstrat 1 vom p-Typ durch die Maske des Siliziumoxidfilms 43 zum Bilden eines Grabens 40 von vorbestimmter Tiefe RIE durchgeführt (Fig. 15C).

Dann wird das monokristalline Siliziumsubstrat 1 vom p-Typ in einem inneren Bereich des Grabens 40 zum Aufwachsen eines dünnen Siliziumoxidfilms 44 thermisch oxidiert, und dann wird ein dünner Siliziumnitridfilm 45 durch CVD über die gesamte Oberfläche einschließlich des Inneren des Grabens 40 gebildet, während ein dicker Siliziumoxidfilm 46 wiederum darauf eben­ falls durch CVD gebildet wird (Fig. 15D).

Dann wird RIE zum Entfernen der Oxidfilme 44 und 46 und des Nitridfilms 45 ausgeführt, so daß nur ein Teil des auf der Seitenwandoberfläche des Grabens 40 gebildeten Siliziumoxid­ films 46 nicht geätzt wird, da seine Dicke in einer senkrech­ ten Richtung groß ist, und als ein Film zurückbleibt (Fig. 15E).

Dann wird chemisches Naßätzen zum Entfernen der Siliziumoxid­ filme 43 und 46 angewendet (Fig. 15F), und der freiliegende Nitridfilm 42 wird als eine Maske zum Bilden eines Oxidtrenn­ films 2 aus einem dicken Siliziumoxidfilm durch thermische Oxidation verwendet. Damit sind die Elemente im Bodenabschnitt des Grabens 30 voneinander getrennt. Der Siliziumnitridfilm 42 wird dann entfernt, und danach wird der Siliziumoxidfilm 44 im Inneren des Grabens 40 entfernt und das Halbleitersub­ strat 1 in der inneren Oberfläche des Grabens 40 mit Ausnahme des Abschnitts des Oxidtrennfilms 2 freigelegt. Dann wird Arsen durch schräge Ionenimplantation im Siliziumsubstrat 1 implantiert, um eine als eine der Kondensatorelektroden dienende Störstellenschicht zu bilden. Der Silizumoxidfilm 41 auf jedem Vorsprung wird dicker gemacht als der nach Ent­ fernen des Siliziumoxidfilms 44 zu belassende Oxidfilm 44 auf der Seitenwand des Grabens 40, so daß kein Arsen in der oberen Oberfläche des Vorsprungs bei diesem Schritt implan­ tiert wird (Fig. 15G).

Der Siliziumoxidfilm 41 wird nach Arsenimplantation entfernt, und die obere Oberfläche des Vorsprungs, wie auch die Seiten­ wand des Grabens 40, die mit einem als die andere Kondensator­ elektrode dienenden Störstellengebiet 5 b gebildet ist, werden zum Bilden eines dünnen Oxidfilms 47 thermisch oxidiert. Dann wird ein leitender Polysiliziumfilm 48 zum Bilden einer Kon­ densatorplattenelektrode über die gesamte Oberfläche des Oxid­ films 47 einschließlich des Inneren des Grabens 40 gebildet (Fig. 15H).

Die folgende Beschreibung wird mit Bezug auf die Schnittan­ sichten entlang der Linien XIII-XIII bzw. XIV-XIV in Fig. 12 gemacht.

Im Anschluß an den in Fig. 15H gezeigten Schritt wird der Polysiliziumfilm 48 geätzt, wobei der Oxidfilm 47 mit dem Siliziumsubstrat auf der Oberfläche des Vorsprungs durch eine Maske zum Übriglassen von Abschnitten zum Bilden von Gate­ Elektroden aus leitendem Polysiliziummaterial durch ein Rück­ ätzverfahren fluchtet. Nach Entfernen des Oxidfilms 47 wird ein als ein dielektrischer Gatefilm dienender Siliziumoxidfilm 7 durch thermische Oxidation gebildet. Dann wird der auf dem Oxidfilm 7 gebildete leitende Polysiliziumfilm zum Bilden von Wortleitungen 4 durch ein Fotogravurverfahren ausgeführt. Dann wird ein chemisches Naßätzen zum Entfernen des Silizium­ oxidfilms 7 mit Ausnahme des Abschnitts des Polysiliziumfilms 4 ausgeführt. Die Wortleitung 4 wird als eine Maske zum Inji­ zieren von Arsen verwendet, um ein Source-Gebiet oder Drain- Gebiet eines Transistors zu bilden. Die Fig. 15I und 15J sind Schnittansichten entlang der Linien XIII-XIII bzw. XIV-XIV zum Darstellen dieses Zustands.

Dann wird ein Zwischenschichttrennfilm 9 über die gesamte Oberfläche zum Bedecken der Gate-Elektrode gebildet, wobei ein Kontaktloch 113 für eine Bitleitung durch ein Fotogravur­ verfahren gebildet wird, wie dies in den Fig. 15K und 15L, die Schnittansichten entlang der Linien XIII - XIII bzw. XIV-XIV sind, dargestellt ist.

Schließlich wird ein zum Auffüllen des Kontaktlochs 113 auf dem Zwischenschichttrennfilm 9 gebildeter Aluminiumfilm zum Bilden einer Bitleitung 8 ausgeführt, und die gesamte Ober­ fläche wird mit einer durch einen Siliziumnitridfilm vorbe­ reiteten Oberflächenschutzschicht 10 bedeckt, wodurch die in den Fig. 13 und 14, die Schnittansichten entlang der Linien XIII-XIII bzw. XIV-XIV sind, dargestellte Halb­ leiterspeichereinrichtung fertiggestellt wird.

Obwohl in der vorstehenden Ausführungsform jeder Vorsprung zylinderförmig gebildet ist, kann dies auch in Form anderer Vorsprünge, wie zum Beispiel einem Kegelstumpf, einem Prisma, einem Pyramidenstumpf oder einem elliptischen Zylinder zum Erreichen eines ähnlichen Effekts erfolgen. Ist zum Beispiel der Vorsprung in Form eines Prismas vorgesehen, ist die Schnittform die gleiche wie die in den Fig. 13 und 14 dar­ gestellte und erzielt einen ähnlichen Effekt.

Die Fig. 16 und 17 sind Schnittansichten einer weiteren Ausführungsform, die ein geändertes Beispiel zeigt, das den Fig. 13 und 14 entsprechend dem oben beschriebenen Ausfüh­ rungsbeispiel entspricht.

Der Aufbau der vorliegenden Ausführungsform ist der gleiche wie der der zuvor beschriebenen Ausführungsform, mit der Aus­ nahme, daß die auf der Hauptoberfläche eines Halbleitersub­ strats hervorstehenden Vorsprünge in Form von Kegelstumpfen vorgesehen sind. Insbesondere zeichnet sich die vorliegende Erfindung dadurch aus, daß ein Kondensator auf einer konischen Seitenwand eines Vorsprungs 22 gebildet ist.

Die Fig. 18A bis 18L sind Schnittansichten, die Schritte eines Verfahrens zum Herstellen einer weiteren Ausführungsform der vorliegenden Erfindung, wie sie in den Fig. 16 und 17 gezeigt ist, darstellen.

Mit Bezug auf die Figuren wird nun das Herstellungsverfahren beschrieben.

Zunächst wird ein Halbleitersubstrat 1 durch ein monokristal­ lines Siliziumsubstrat vom p-Typ vorbereitet und ein dünner Siliziumoxidfilm 41 durch thermische Oxidation auf seine Ober­ fläche aufgewachsen. Ein Siliziumnitridfilm 42 wird durch CVD darauf gebildet, und ein dicker Siliziumoxidfilm 43 wird wiederum darauf ebenfalls durch CVD gebildet (Fig. 18A).

Die Siliziumoxidfilme 41 und 43 und der Siliziumnitridfilm 42 werden durch ein Fotogravurverfahren von einem Gebiet zum Bestimmen eines Grabens in einem späteren Schritt wahlweise entfernt (Fig. 18B).

Der durch die Mustergebung belassene Siliziumoxidfilm 43 dient als eine Ätzmaske zum Bilden eines inselförmig hervorstehenden Aufbaus auf dem monokristallinen Siliziumsubstrat 1 vom p-Typ.

Dann wird RIE auf dem monokristallinen Siliziumsubstrat 1 vom p-Typ durch die Maske des Siliziumoxidfilms 43 zum Bilden eines Grabens 40 mit konischen Seitenwänden in vorgeschriebe­ ner Tiefe ausgeführt (Fig. 18C).

Dann wird das monokristalline Siliziumsubstrat 1 vom p-Typ in einem inneren Bereich des Grabens 40 zum Aufwachsen eines dünnen Siliziumoxidfilms 44 thermisch oxidiert, und dann wird ein dünner Siliziumnitridfilm 45 durch CVD über der ge­ samten Oberfläche einschließlich des Inneren des Grabens 40 gebildet, während ein dicker Siliziumoxidfilm 46 wiederum darauf ebenfalls durch CVD gebildet wird (Fig. 18D).

Dann wird zum Entfernen der Oxidfilme 44 und 46 und des Nitridfilms 45 RIE ausgeführt, so daß nur ein Teil des auf der Seitenwandoberfläche des Grabens 40 gebildeten Silizium­ oxidfilms 46 nicht geätzt wird, da seine Dicke in einer senk­ rechten Richtung groß ist, und als ein Film übrigbleibt (Fig. 18E).

Dann wird chemisches Naßätzen zum Entfernen der Siliziumoxid­ filme 43 und 46 ausgeführt (Fig. 18F), und der freiliegende Nitridfilm 42 wird als eine Maske zum Bilden eines Oxidtrenn­ films 2 aus einem dicken Siliziumoxidfilm durch thermische Oxidation verwendet. Damit sind die Elemente im Bodenabschnitt des Grabens 40 voneinander getrennt. Der Siliziumnitridfilm 42 wird dann entfernt, und danach wird der Siliziumoxidfilm 44 im Inneren des Grabens 40 entfernt und das Halbleitersub­ strat 1 auf der inneren Oberfläche des Grabens 40 mit Ausnahme des Abschnitts des Oxittrennfilms 2 freigelegt. Dann wird durch schräge Ionenimplantation Arsen in das Siliziumsubstrat 1 implantiert, um eine als eine der Kondensatorelektroden dienende Störstellenschicht zu bilden. Der Siliziumoxidfilm 41 auf jedem Vorsprung wird dicker gebildet als der nach Ent­ fernen des Siliziumoxidfilms 44 auf der Seitenwand des Grabens 40 zu belassende Siliziumoxidfilm 44, so daß in diesem Schritt kein Arsen in der oberen Oberfläche des Vorsprungs implantiert wird (Fig. 18E).

Nach der Arsenimplantation wird der Siliziumoxidfilm 41 ent­ fernt, und die obere Oberfläche des Vorsprungs und die Seiten­ wand des Grabens 40, der mit einem als die andere Kondensator­ elektrode dienenden Störstellengebiet 5 b gebildet ist, werden zum Bilden eines dünnen Oxidfilms 47 thermisch oxidiert. Dann wird ein leitender Polysiliziumfilm 48 zum Bilden einer Kon­ densatorplattenelektrode über der gesamten Oberfläche des Oxidfilms 47 einschließlich des Inneren des Grabens 40 gebil­ det (Fig. 18H).

Die folgende Beschreibung wird mit Bezug auf die Schnittan­ sichten entlang der Linien XIII-XIII bzw. XIV-XIV in Fig. 12 gemacht.

Nach dem wie in Fig. 18H dargestellten Schritt wird der Poly­ siliziumfilm 48 durch ein Rückätzverfahren geätzt, bis er mit dem Siliziumsubstrat auf der Oberfläche des Vorsprungs fluchtet. Dann wird der Siliziumoxidfilm 47 durch chemisches Naßätzen entfernt, und danach wird ein als ein dielektrischer Gatefilm dienender Siliziumoxidfilm 7 durch thermische Oxida­ tion gebildet. Dann wird ein leitender Polysiliziumfilm durch CVD abgeschieden und eine auch als eine Gate-Elektrode die­ nende Wortleitung 4 durch ein Fotogravurverfahren gebildet. Dann wird ein chemisches Naßätzen zum Entfernen des Silizium­ oxidfilms 7 mit Ausnahme des Polysiliziumfilms 4 ausgeführt. Die Wortleitung 4 wird als eine Maske zum Injizieren von Arsen verwendet, um ein Source-Gebiet oder ein Drain-Gebiet eines Transistors zu bilden. Die Fig. 18I und 18J sind Schnitt­ ansichten entlang der Linien XIII-XIII bzw. XIV-XIV und stellen diesen Zustand dar.

Dann wird ein Zwischenschichttrennfilm 9 zum Bedecken der Gate-Elektrode über die ganze Oberfläche abgeschieden, wobei ein Kontaktloch 113 für eine Bitleitung durch ein Fotogravur­ verfahren gebildet wird, wie dies in den Fig. 18K und 18L, die Schnittansichten entlang der Linien XIII-XIII und XIV-XIV sind, dargestellt ist.

Schließlich wird ein auf dem Zwischenschichttrennfilm 9 zum Auffüllen des Kontaktlochs 113 gebildeter Aluminiumfilm zum Bilden einer Bitleitung 8 ausgeführt, und die ganze Oberfläche wird mit einer durch einen Siliziumnitridfilm vorbereiteten Oberflächenschutzschicht 10 bedeckt, wodurch die Halbleiter­ speichereinrichtung, wie sie in den Fig. 16 und 17, die Schnittansichten entlang der Linien XIII-XIII bzw. XIV-XIV sind, dargestellt ist, fertiggestellt wird.

Darüberhinaus gilt, daß, obwohl die Gate-Elektrode in der vorstehenden Ausführungsform in Form eines Ringes vorgesehen ist, diese nicht unbedingt fortlaufend wie ein Ring sein muß, sondern daß sie unterbrochen sein kann. In diesem Falle ist es erforderlich, daß das Gebiet, das vom Gebiet auf dem Vor­ sprung unter der ringförmigen Gate-Elektrode entfernt ist, d.h. das Gebiet auf dem Vorsprung unter der nicht-fortlaufen­ den Gate-Elektrode, das Gebiet zum Trennen des Source- und des Drain-Gebietes sein sollte.

Während sich die Hauptoberfläche des Halbleitersubstrats mit Ausnahme der Vorsprünge vollständig auf der gleichen Ebene befindet, können die Vorsprünge von Gebieten gebildet werden, die von anderen Gebieten durch ringförmige, auf der Hauptober­ fläche des Halbleitersubstrats gebildete Gräben getrennt sind. In diesem Falle können Gräben zwischen benachbarten Element­ gebieten voneinander unabhängig sein, oder jedes Paar ring­ förmiger Gräben, welche teilweise einander gemein sind, können in Kontakt miteinander sein.

Fig. 19 stellt eine Draufsicht auf noch eine weitere Ausfüh­ rungsform der vorliegenden Erfindung dar, Fig. 20 ist eine Schnittansicht entlang der Linie XX-XX in Fig. 19 und Fig. 21 ist eine Schnittansicht entlang der Linie XXI-XXI in Fig. 19.

Nun wird mit Bezug auf die Fig. 19 bis 21 der Aufbau dieser Ausführungsform beschrieben.

Ein Halbleitersubstrat 1 aus Silizium ist auf seiner Haupt­ oberfläche mit Inselgebieten versehen, die durch erste Vor­ sprünge 62 mit regelmäßig zylindrisch hervortretenden Ober­ flächen gebildet sind und die mit kleineren zweiten Vorsprün­ gen 22 mit ebenfalls zylindrisch hervorstehenden Oberflächen versehen sind. Ein MOS-Transistor (4, 5, 7, 11) ist auf der Seitenwandoberfläche jedes zweiten Vorsprungs 22 gebildet, und ein mit dem MOS-Transistor verbundener Kondensator (3, 5, 6) ist in Reihe auf der Seitenwand jedes ersten Vorsprungs 62 unter Bereitstellung einer Bitleitung 8 und einer Wortlei­ tung 4 gebildet. Und zwar ist der obere Endabschnitt des zwei­ ten Vorsprungs 22 mit einem als Source-Gebiet oder Drain- Gebiet des MOS-Transistors dienenden Störstellendiffusions­ gebiet 11 versehen, und die auch als eine Gate-Elektrode des MOS-Transistors dienende Wortleitung 4 ist in Form eines Rin­ ges auf der Seitenwandoberfläche des zweiten Vorsprungs 22 mit einem dielektrischen Gatefilm 7 vorgesehen. Ein Störstel­ lengebiet 5, das als eine den Kondensator bildende Elektrode dient, ist auf der Seitenwand des ersten Vorsprungs 62 auch zusammen mit einem flachen Abschnitt des ersten Vorsprungs 62 gebildet und mit einem Source-Gebiet oder Drain-Gebiet des auf der Seitenwand des zweiten Vorsprungs 22 gebildeten MOS-Transistors verbunden. Eine Zellenplatte 3, die als eine andere den Kondensator bildende Elektrode dient, ist in Form eines Rings auf der Seitenwandoberfläche des ersten Vorsprungs 62 mit einem dielektrischen Kondensatorfilm 6 gegenüber dem Störstellendiffusionsgebiet 5 vorgesehen und in einem Graben zwischen jedem Paar solcher erster Vorsprünge 62 einzubetten. Ein Oxidtrennfilm 2 zum Trennen von Elementen ist in einem Bodenoberflächenbereich zwischen jedem Paar erster Vorsprünge 62 gebildet. Damit belegt jeder MOS-Transistor in der Haupt­ ebene im wesentlichen keine Fläche und trägt so zur Erhöhung der Integrationsdichte bei, während die einen Informations­ ladungsspeicherkondensator bildende Zellenplatte 3 auf der Seitenwand des ersten Vorsprungs 62 vorgesehen ist, d.h. auf dem Gebiet des Oxidtrennfilms 2, und ebenfalls zur Erhöhung der Integrationsdichte beiträgt.

Die Fig. 22A bis 22R sind Schnittansichten, die Schritte eines Verfahrens zum Herstellen der in den Fig. 19 bis 21 gezeigten Ausführungsform darstellen.

Dieses Herstellungsverfahren wird nun mit Bezug auf die Fig. 22A bis 22R beschrieben.

Zunächst wird ein Halbleitersubstrat 1 durch ein monokristal­ lines Siliziumsubstrat vom p-Typ vorbereitet und auf seiner Oberfläche ein dünner Siliziumoxidfilm 14 durch thermische Oxidation aufgewachsen. Ein Siliziumnitridfilm 15 wird darauf durch CVD gebildet, und ein dicker Siliziumoxidfilm 16 wird wiederum darauf ebenfalls durch CVD gebildet. Die Silizium­ oxidfilme 14 und 16 und der Siliziumnitridfilm 15 werden dann von Gebieten des Halbleitersubstrats 1, die nicht mit zweiten Vorsprüngen gebildet werden, durch ein Fotogravurverfahren teilweise entfernt (Fig. 22A).

Der durch die Musterbildung gelassene Siliziumoxidfilm 16 dient als eine Ätzmaske zum Bilden zweiter Vorsprünge als inselartig hervorstehende Gebiete auf dem monokristallinen Siliziumsubstrat 1 vom p-Typ. Dann wird auf dem monokristal­ linen Siliziumsubstrat 1 vom p-Typ mit der Maske des Silizium­ oxidfilms 16 zum Bilden von Gräben RIE ausgeführt. Dann wird das Siliziumsubstrat 1 in Gebieten, in denen dessen Hauptober­ fläche freigelegt ist, zum Bilden der Gräben und zum Bilden eines dünnen Siliziumoxidfilms 18 thermisch oxidiert, und danach wird ein Siliziumnitridfilm 19 durch CVD über die ge­ samte Oberfläche gebildet, während ein dicker Oxidfilm 20 wiederum darauf ebenfalls durch CVD gebildet wird (Fig. 22B).

Dann wird RIE zum Entfernen der Oxidfilme 20 und 18 und des Nitridfilms 19 durch Atzen ausgeführt, so daß nur der Sili­ ziumoxidfilm 20 auf der Seitenwandoberfläche jedes Grabens nicht geätzt wird, da seine Dicke in einer senkrechten Rich­ tung groß ist, und als ein Film übrigbleibt. Dann wird Arsen durch schräge Ionenimplantation in das in der Bodenoberfläche des Grabens freigelegte Siliziumsubstrat 1 implantiert (Fig. 22C).

Zum Entfernen der Siliziumoxidfilme 16 und 20 wird chemisches Naßätzen auf dem Halbleitersubstrat 1, welches mit einem als ein Source-Gebiet oder Drain-Gebiet dienenden, durch Arsen­ implantation gebildeten Störstellendiffusionsgebiet 23 ge­ bildet ist, ausgeführt, und danach wird das im Bodenabschnitt des Grabens freigelegte Siliziumsubstrat 1 zum Aufwachsen eines (nicht gezeigten) dünnen Siliziumoxidfilms thermisch oxidiert. Dann wird Plasmaätzen zum Entfernen der Siliziumni­ tridfilme 15 und 19 mit Freongas ausgeführt, und danach wird chemisches Naßätzen zum Entfernen der Siliziumoxidfilme 14 und 18 ausgeführt (Fig. 22D).

Dann wird RIE zum Ätzen des Siliziumsubstrats 1 auf dem Stör­ stellendiffusionsgebiet 23 auf der Bodenoberfläche des Grabens ausgeführt und nur auf dem Seitenwandabschnitt eines zweiten Vorsprungs 22 ein Störstellengebiet 5 a gelassen. Dann wird die freie Oberfläche des Siliziumsubstrats 1 zum Aufwachsen eines dünnen Siliziumoxidfilms 50 thermisch oxidiert, während ein Siliziumnitridfilm 51 darauf durch CVD und ein dicker Siliziumoxidfilm 52 wiederum darauf ebenfalls durch CVD gebil­ det wird. Dann werden die Siliziumoxidfilme 50 und 52 und der Siliziumnitridfilm 51 von vorgeschriebenen Gebieten auf dem Halbleitersubstrat 1, die mit den zweiten Vorsprüngen gebildet sind, durch ein Fotogravurverfahren entfernt (Fig. 22E).

Der durch die Musterbildung belassene Siliziumoxidfilm 52 dient als eine Ätzmaske zum Bilden abgestufter erster Vor­ sprünge 62 auf dem Siliziumsubstrat 1.

Dann wird auf dem Siliziumsubstrat 1 RIE mit der Maske des Siliziumoxidfilms 52 zum Bilden von Gräben 40 ausgeführt. Danach wird das Siliziumsubstrat 1 in den Gebieten, in denen seine Oberfläche zum Bilden von Gräben 40 freigelegt ist, zum Aufwachsen eines dünnen Siliziumoxidfilms 50 a thermisch oxidiert, und danach wird ein Siliziumnitridfilm 53 durch CVD auf der gesamten freien Oberfläche gebildet, während ein dicker Siliziumoxidfilm 54 darauf ebenfalls durch CVD gebil­ det wird (Fig. 22F).

Dann wird zum Entfernen der Oxidfilme 52 und 54 und des Ni­ tridfilms 53 durch Ätzen RIE ausgeführt, so daß nur der Sili­ ziumoxidfilm 54 auf der Seitenwandoberfläche jedes Grabens 40 nicht geätzt wird, da seine Dicke in einer senkrechten Richtung groß ist, und als ein Film übrigbleibt (Fig. 22G).

Dann wird chemisches Naßätzen zum Entfernen der Siliziumoxid­ filme 52 und 54 ausgeführt. Die Siliziumnitridfilme 51 und 53 auf der Seitenwand jedes zweiten Vorsprungs 22 sind in Form einer Doppelschicht vorgesehen, und das Ätzen wird so gesteuert, daß der äußere Siliziumnitridfilm 53 mit dem Oxid­ film 52 entfernt wird (Fig. 22H).

Dann wird der Nitridfilm 51 als eine Maske zum Bilden eines Oxidtrennfilms 2 durch einen dicken Siliziumoxidfilm durch thermische Oxidation auf dem Bodenabschnitt des Grabens 40 verwendet, wodurch Elemente im Bodenabschnitt des Grabens 40 getrennt werden. Der Siliziumnitridfilm 51 wird entfernt, und dann wird der Siliziumoxidfilm 50 a vom Inneren des Gra­ bens 40 entfernt und das Siliziumsubstrat 1 auf der inneren Oberfläche des Grabens 40 mit Ausnahme des Abschnitts des Oxidtrennfilms 2 freigelegt. Dann wird Arsen durch schräge Ionenimplantation zum Bilden eines als eine der Kondensator­ elektroden dienenden Störstellengebiets implantiert. Der Si­ liziumoxidfilm 50 in einem anderen Gebiet als dem Seitenwand­ gebiet des Grabens 40 wird dicker ausgeführt als der Silizium­ oxidfilm 50 a auf dem Seitenwandgebiet des Grabens 40, so daß das andere Gebiet als die Seitenwand des Grabens 40 in diesem Schritt durch einen Siliziumoxidfilm bedeckt wird, welcher als eine Maske gegen Arsenimplantation verwendet wird (Fig. 22I).

Nach der Arsenimplantation wird der Silziumoxidfilm 50 ent­ fernt, und die oberen Oberflächen des ersten und des zweiten Vorsprungs einschließlich der mit einem als die andere Konden­ satorelektrode dienenden Störstellengebiete 5 b versehenen Seitenwand des Grabens 40 werden zum Bilden eines dünnen Oxid­ films 55 thermisch oxidiert. Dann wird ein als eine Kondensa­ torplattenelektrode dienender leitender Polysiliziumfilm 56 auf der ganzen Oberfläche des Oxidfilms 55 einschließlich des Inneren des Grabens 40 gebildet (Fig. 22J).

Dann wird der Polysiliziumfilm 56 durch ein Rückätzverfahren geätzt, bis der Oxidfilm 55 mit der oberen Oberfläche des ersten Vorsprungs fluchtet, und Arsen wird senkrecht unter einem Winkel von 0° ionenimplantiert und bildet als Source- oder Drain-Gebiet eines Transistors auf den entsprechenden oberen Oberflächen des ersten und des zweiten Vorsprungs die­ nende Störstellengebiete (Fig. 22K).

Dann wird die obere Oberfläche des ersten Vorsprungs mit einem Siliziumoxidfilm 57 von vorgeschriebener Dicke durch SOG auf­ gefüllt (Fig. 22L).

Die folgende Beschreibung wird mit Bezug auf die Schnittan­ sichten entlang der Linien XX-XX bzw. XXI-XXI in Fig. 19 gemacht.

In dem in Fig. 22L gezeigten Zustand wird ein als ein dielek­ trischer Gatefilm dienender Siliziumoxidfilm 58 über die ge­ samte Oberfläche des zweiten Vorsprungs durch thermische Oxi­ dation gebildet, und ein als eine Wortleitung dienender lei­ tender Polysiliziumfilm 59 wird darauf durch CVD gebildet. Dann wird der Polysiliziumfilm 59 durch ein Mehrschichtabdeck­ verfahren ausgeführt. Ein durch das Mehrschichtabdeckverfahren ausgeführter unterer Abdeckfilm 60 wird als eine Maske zum Entfernen des Polysiliziumfilms 59 auf der oberen Oberfläche des ersten Vorsprungs 62 durch RIE verwendet, wie dies in Fig. 22M im Schnitt entlang der Linie XX-XX dargestellt ist. Fig. 22N zeigt eine Schnittansicht entlang der Linie XXI-XXI, bei der der Abdeckfilm 60 nicht ausgeführt ist, sondern über die gesamte Oberfläche gelassen ist, wodurch der Polysiliziumfilm 59 nicht geätzt wird.

Dann wird ein Siliziumoxidfilm 61 durch CVD zum Auffüllen eines Gebietes zwischen jedem Paar angrenzender zweiter Vor­ sprünge abgeschieden, und der Siliziumoxidfilm 61 wird durch ein Rückätzverfahren geätzt, bis seine Oberfläche mit der Oberfläche des Siliziumoxidfilms 58 auf dem zweiten Vorsprung 22 fluchtet. Die Fig. 220 und 22P sind Schnittansichten entlang der Linien XX-XX bzw. XXI-XXI und zeigen einen solchen Zustand.

Dann wird Plasmaätzen mit Freongas zum Ätzen des auf der Ober­ fläche freigelegten Polysiliziumfilms 59 in vorgeschriebener Tiefe ausgeführt, und eine Vertiefung in dem Gebiet zwischen jedem Paar angrenzender zweiter Vorsprünge wird durch SOG mit einem Siliziumoxidfilm 63 aufgefüllt, wie dies in den Fig. 22Q und 22R, die Schnittansichten entlang der Linien XX-XX bzw. XXI-XXI zeigen, dargestellt ist.

Schließlich wird ein auf dem Oxidfilm 63 gebildeter Aluminium­ film zum Bilden einer Bitleitung 8 ausgeführt, und die gesamte Oberfläche wird von einer durch einen Siliziumnitridfilm vor­ bereiteten Oberflächenschutzschicht 10 bedeckt, wodurch die Halbleiterspeichereinrichtung, wie sie in den Fig. 20 und 21, die Schnittansichten entlang der Linien XX-XX bzw. XXI-XXI sind, dargestellt ist, fertiggestellt wird.

Obwohl die ersten und die zweiten Vorsprünge in der vorste­ henden Ausführungsform zylindrisch gebildet sind, können diese auch die Form anderer Erhebungen, wie z.B. von Kegelstumpfen, Prismen, Pyramidenstumpfen oder elliptischen Zylindern oder Kombinationen davon vorgesehen werden und erreichen einen ähnlichen Effekt. Wenn z.B. die ersten und die zweiten Vor­ sprünge in Form von Prismen vorgesehen werden, ist die Schnittform die gleiche wie die in den Fig. 20 und 21 gezeigte, und es wird ein ähnlicher Effekt erzielt.

Die Fig. 23 bis 28 sind Schnittansichten, die geänderte Beispiele einer weiteren Ausführungsform darstellen.

Die Fig. 23 und 24 entsprechen den Fig. 20 und 21, wobei der erste Vorsprung in Form eines Zyinders oder eines Prismas vorgesehen ist und der zweite Vorsprung in Form eines Kegel­ stumpfes oder eines Pyramidenstumpfes vorgesehen ist.

Die Fig. 25 und 26 entsprechen den Fig. 20 und 21, wobei der erste Vorsprung in Form eines Kegelstumpfes oder eines Pyramidenstumpfes vorgesehen ist und der zweite Vorsprung in Form eines Zylinders oder eines Prismas vorgesehen ist.

Die Fig. 27 und 28 entsprechen den Fig. 20 und 21, wobei der erste Vorsprung in Form eines Kegelstumpfes oder eines Pyramidenstumpfes und der zweite Vorsprung in Form eines Ke­ gelstumpfes oder eines Pyramidenstumpfes vorgesehen ist.

Entsprechend dieser Ausführungsformen wird die Integrations­ dichte erhöht.

Obwohl die Gate-Elektrode in der vorstehenden Ausführungsform in Form eines Ringes vorgesehen ist, muß diese nicht unbedingt kontinuierlich wie ein Ring sein, solange diese um den Vor­ sprung herum angeordnet ist. In diesem Fall ist es erforder­ lich, daß das Gebiet, welches von dem Gebiet auf dem Vorsprung unter der ringförmigen Gate-Elektrode entfernt wird, d.h. das Gebiet auf dem Vorsprung unter der nicht-kontinuierlichen Gate-Elektrode das Gebiet zum Trennen des Source- und des Drain-Gebietes sein sollte.

Während die Hauptoberfläche des Halbleitersubstrats mit Aus­ nahme der ersten Vorsprünge vollständig in derselben Ebene liegt, können die ersten Vorsprünge von Gebieten gebildet werden, die von anderen Gebieten durch ringförmige, auf der Hauptoberfläche des Halbleitersubstrats gebildete Gräben ge­ bildet sind. In diesem Falle können Gräben zwischen angrenzen­ den Elementgebieten unabhängig voneinander sein, oder zwei ringförmige Gräben, die teilweise jedem gemein sind, können miteinander in Kontakt sein.

Obwohl in der vorstehenden Ausführungsform der Kondensator nur auf der Seitenwand des ersten Vorsprungs gebildet ist, kann dieser auch auf der oberen Oberfläche des ersten Vor­ sprungs gebildet sein und die Informationsspeicherkapazität wirksam erhöhen.

Wie in den vorstehenden Ausführungsbeispielen gezeigt ist, sind der Transistor und der Kondensator in Form von auf der Hauptoberfläche des Halbleitersubstrats gebildeten Vorsprüngen gebildet, so daß die Integrationsdichte ohne Vergrößerung der ebenen Fläche erhöht wird. Außerdem ist die Halbleiter­ speichereinheit durch geeignete Anordnung des Oxidtrennfilms in hoher Zuverlässigkeit vorgesehen.

Claims (33)

1. Halbleiterspeichereinrichtung, gekennzeichnet durch ein Halbleitersubstrat (1) mit einer Hauptoberfläche und einem auf der Hauptoberfläche gebildeten Vorsprung (22), wobei der Vorsprung (22) eine Seitenwand und einen oberen Endabschnitt aufweist, einen auf der Seitenwand des Vorsprungs (22) gebildeten Transistor (4, 5, 7, 11) und einen auf der Hauptoberfläche des Halbleitersubstrats (1) gebildeten und mit dem Transistor (4, 5, 7, 11) verbundenen Kondensator (3, 5, 6).

2. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Transistor (4, 5, 7, 11) ein an dem oberen Endabschnitt des Vorsprunges (22) gebildetes erstes Störstellengebiet (11) , ein auf der Seitenwand des Vorsprungs (22) gebildetes und vom ersten Störstellengebiet (11) durch ein vorgeschriebenes Gebiet getrenntes zweites Störstellengebiet (5) und eine zwischen dem ersten und dem zweiten Störstellengebiet (5, 11) auf der Seitenwand des Vor­ sprungs (22) gebildete erste Elektrode (4) aufweist.

3. Halbleiterspeichereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Kondensator (3, 5, 6) ein auf der Hauptoberfläche des Halbleitersubstrats (1) in ge­ ringem Abstand zum Vorsprung (22) gebildetes und mit dem zweiten Störstellengebiet (5) verbundenes drittes Störstel­ lengebiet (5), einen auf dem dritten Störstellengebiet (5) gebildeten ersten Isolierfilm (6) und eine auf dem ersten Isolierfilm (6) gebildete zweite Elektrode (3) aufweist.

4. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Halbleiterspeichereinrichtung zusätzlich eine Verbindungsschicht (8) aufweist, die mit dem ersten Störstellengebiet (11) auf dem oberen Endabschnitt des Vorsprungs (22) in Kontakt ist.

5. Halbleiterspeichereinrichtung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß das zweite Störstellengebiet (5) auf dem Oberflächenteil der Seitenwand des Vorsprungs (22) gebildet ist.

6. Halbleiterspeichereinrichtung, gekennzeichnet durch ein Halbleitersubstrat (1) mit einer Hauptoberfläche und einem auf der Hauptoberfläche gebildeten Vorsprung (22), wobei der Vorsprung (22) eine flache obere Oberfläche und eine Seitenwand aufweist, einen auf der oberen Oberfläche des Vorsprungs (22) gebildeten Transistor (4, 5, 7, 11), einen auf der Seitenwand des Vorsprungs (22) gebil­ deten und mit dem Transistor (4, 5, 7, 11) verbundenen Kon­ densator (3, 5, 6) und einen auf einem Gebiet der Hauptober­ fläche des Halbleitersubstrats (1) um den Vorsprung (22) und unter dem Kondensator (3, 5, 6) gebildeten Trennfilm (2).

7. Halbleiterspeichereinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der Transistor (4, 5, 7, 11) ein auf einem zentralen Abschnitt der oberen Oberfläche des Vor­ sprungs (22) gebildetes erstes Störstellengebiet (11), ein in einem Teilgebiet des Umfangsrandes der oberen Oberfläche des Vorsprungs (22) von einer durch einen vorgeschriebenen Abstand vom ersten Störstellengebiet (11) getrennten Position gebildetes zweites Störstellengebiet (5) und eine auf der oberen Oberfläche des Vorsprungs (22) zwischen dem ersten und dem zweiten Störstellengebiet (11, 5) gebildete erste Elektrode (4) aufweist.

8. Halbleiterspeichereinrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der Kondensator (3, 5, 6) ein auf der Seitenwand des Vorsprungs (22) gebildetes und mit dem zweiten Störstellengebiet (5) verbundenes drittes Stör­ stellengebiet (5), einen auf dem dritten Störstellengebiet (5) gebildeten ersten Isolierfilm (6) und eine auf dem ersten Isolierfilm (6) gebildete zweite Elektrode (3) aufweist.

9. Halbleiterspeichereinrichtung nach einem der Ansprüche 2 bis 8, dadurch gekennzeichnet, daß die erste Elektrode (4) einen zwi­ schen der ersten Elektrode (4) und dem Vorsprung (22) gebil­ deten zweiten Isolierfilm (7) aufweist.

10. Halbleiterspeichereinrichtung nach einem der Ansprüche 2 bis 9, dadurch gekennzeichnet, daß die erste Elektrode (4) eine Ringform aufweist.

11. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß der Vorsprung (22) die Form eines Zylinders aufweist.

12. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß der Vorsprung (22) die Form eines Kegelstumpfes aufweist.

13. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß der Vorsprung (22) die Form eines Prismas aufweist.

14. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß der Vorsprung (22) die Form eines Pyramidenstumpfes aufweist.

15. Halbleiterspeichereinrichtung nach einem der Ansprüche 6 bis 14, dadurch gekennzeichnet, daß mindestens zwei Vorsprünge (22) vorgesehen sind und daß der Trennfilm (2) ein auf einem Ge­ biet der Hauptoberfläche des Halbleitersubstrats (1), das zwischen zwei Vorsprüngen (22) liegt, gebildeter Oxidfilm ist.

16. Halbleiterspeichereinrichtung nach einem der Ansprüche 6 bis 15, dadurch gekennzeichnet, daß die zweite Elektrode (3) ein Leiter ist, der ein Gebiet zwischen einem nicht mit einem Vorsprung (22) versehenen Abschnitt auf der Hauptoberfläche des Halbleitersubstrats (1) und einer Position der oberen Oberfläche des Vorsprungs (22) ausfüllt.

17. Halbleiterspeichereinrichtung, gekennzeichnet durch ein Halbleitersubstrat (1) mit einer Hauptoberfläche, einem auf der Hauptoberfläche gebildeten und eine flache obere Oberfläche aufweisenden ersten Vor­ sprung (62) und einem auf dem ersten Vorsprung (62) gebilde­ ten zweiten Vorsprung (22), der kleiner ist als der erste Vorsprung (62), wobei der erste Vorsprung (62) einen oberen Oberflächenabschnitt und eine Seitenwand aufweist und der zweite Vorsprung (22) einen oberen Endabschnitt und eine Sei­ tenwand aufweist, einen auf der Seitenwand des zweiten Vor­ sprungs (22) gebildeten Transistor (4, 5, 7, 11), einen auf der Seitenwand des ersten Vorsprungs (62) gebildeten und mit dem Transistor (4, 5, 7, 11) verbundenen Kondensator (3, 5, 6) und einen auf einem Gebiet der Hauptoberfläche des Halb­ leitersubstrats (1) um den ersten Vorsprung (62) und unter dem Kondensator (3, 5, 6) gebildeten Trennfilm (2).

18. Halbleiterspeichereinrichtung nach Anspruch 17, dadurch gekennzeichnet, daß der Transistor (4, 5, 7, 11) ein auf dem oberen Endabschnitt des zweiten Vorsprungs (22) ge­ bildetes erstes Störstellengebiet (11), ein auf der Seiten­ wand des zweiten Vorsprungs (22) gebildetes und durch einen vorgeschriebenen Abstand vom ersten Störstellengebiet (11) getrenntes zweites Störstellengebiet (5) und eine auf der Seitenwand des ersten Vorsprungs (62) zwischen dem ersten und dem zweiten Störstellengebiet (11, 5) gebildete erste Elektrode (4) aufweist.

19. Halbleiterspeichereinrichtung nach Anspruch 17 oder 18, dadurch gekennzeichnet, daß der Kondensator (3, 5, 6) ein auf dem oberen Oberflächenabschnitt und der Seitenwand des ersten Vorsprungs (62) gebildetes und mit dem zweiten Stör­ stellengebiet (5) verbundenes drittes Störstellengebiet (5), einen auf dem dritten Störstellengebiet (5) auf der Seiten­ wand gebildeten ersten Isolierfilm (6) und eine auf dem er­ sten Isolierfilm (6) gebildete zweite Elektrode (3) aufweist.

20. Halbleiterspeichereinrichtung nach Anspruch 18 oder 19, dadurch gekennzeichnet, daß die erste Elektrode (4) einen zwischen der ersten Elektrode (4) und dem zweiten Vorsprung (22) gebildeten zweiten Isolierfilm (7) aufweist.

21. Halbleiterspeichereinrichtung nach einem der Ansprüche 18 bis 20, dadurch gekennzeichnet, daß die erste Elektrode (4) die Form eines Ringes aufweist.

22. Halbleiterspeichereinrichtung nach einem der Ansprüche 17 bis 21, dadurch gekennzeichnet, daß der erste Vorsprung (62) die Form eines Zylinders aufweist.

23. Halbleiterspeichereinrichtung nach einem der Ansprüche 17 bis 21, dadurch gekennzeichnet, daß der erste Vorsprung (62) die Form eines Kegelstumpfes aufweist.

24. Halbleiterspeichereinrichtung nach einem der Ansprüche 17 bis 21, dadurch gekennzeichnet, daß der erste Vorsprung (62) die Form eines Prismas aufweist.

25. Halbleiterspeichereinrichtung nach einem der Ansprüche 17 bis 21, dadurch gekennzeichnet, daß der erste Vorsprung (62) die Form eines Pyramidenstumpfes aufweist.

26. Halbleiterspeichereinrichtung nach einem der Ansprüche 17 bis 25, dadurch gekennzeichnet, daß der zweite Vorsprung (22) die Form eines Zylinders aufweist.

27. Halbleiterspeichereinrichtung nach einem der Ansprüche 17 bis 25, dadurch gekennzeichnet, daß der zweite Vorsprung (22) die Form eines Kegelstumpfes aufweist.

28. Halbleiterspeichereinrichtung nach einem der Ansprüche 17 bis 25, dadurch gekennzeichnet, daß der zweite Vorsprung (22) die Form eines Prismas aufweist.

29. Halbleiterspeichereinrichtung nach einem der Ansprüche 17 bis 25, dadurch gekennzeichnet, daß der zweite Vorsprung (22) die Form eines Pyramidenstumpfes aufweist.

30. Halbleiterspeichereinrichtung nach einem der Ansprüche 17 bis 29, dadurch gekennzeichnet, daß die Halbleiterspeichereinrichtung zusätzlich eine Verbindungsschicht (8) aufweist, die mit dem ersten Störstellengebiet (11) auf dem oberen Endabschnitt des zweiten Vorsprungs (22) in Kontakt ist.

31. Halbleiterspeichereinrichtung nach einem der Ansprüche 18 bis 30, dadurch gekennzeichnet, daß das zweite Störstellengebiet (5) auf dem oberen Oberflächenteil der Seitenwand des zweiten Vorsprungs (22) gebildet ist.

32. Halbleiterspeichereinrichtung nach einem der Ansprüche 18 bis 31, dadurch gekennzeichnet, daß mindestens zwei Paar erster und zweiter Vorsprünge (62, 22) vorgesehen sind und daß ein Trenn­ film (2), der ein Oxidfilm ist, auf der Hauptoberfläche des Halbleitersubstrats (1) zwischen den Vorsprungspaaren (62, 22) gebildet ist.

33. Halbleiterspeichereinrichtung nach einem der Ansprüche 19 bis 32, dadurch gekennzeichnet, daß die zweite Elektrode (3) ein Lei­ ter ist, der ein Gebiet zwischen einem nicht mit den Vor­ sprüngen (62, 22) versehenen Abschnitt der Hauptoberfläche des Halbleitersubstrats (1) und einer Position des oberen Oberflächenabschnitts des ersten Vorsprungs (62) ausfüllt.