DE69123295T2 - Silizid/Metall-Kapazität für Polysiliziumgate - Google Patents

Silizid/Metall-Kapazität für Polysiliziumgate

Info

Publication number
DE69123295T2
DE69123295T2 DE69123295T DE69123295T DE69123295T2 DE 69123295 T2 DE69123295 T2 DE 69123295T2 DE 69123295 T DE69123295 T DE 69123295T DE 69123295 T DE69123295 T DE 69123295T DE 69123295 T2 DE69123295 T2 DE 69123295T2
Authority
DE
Germany
Prior art keywords
layer
forming
dielectric
capacitor
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69123295T
Other languages
English (en)
Other versions
DE69123295D1 (de
Inventor
James L Paterson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of DE69123295D1 publication Critical patent/DE69123295D1/de
Publication of DE69123295T2 publication Critical patent/DE69123295T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

  • Die Erfindung bezieht sich auf einen Floating-Gate-Transistor gemäß Anspruch 1 und auf ein Verfahren zum Herstellen eines Floating-Gate-Transistors gemäß dem Anspruch 7 und dem Anspruch 13.
  • Ein zum Stand der Technik gehörender Floating-Gate-Transistor des oben erwähnten Typs ist in der EP-A-0 354 457 erwähnt. Diese Druckschrift offenbart außerdem einen Kondensator, der entfernt von dem Transistor gebildet ist. Außerdem offenbart die EP-A-0 295 935 eine EEPROM-Struktur mit einem Floating-Gate-Transistor. Diese Druckschriften offenbaren Transistorstrukturen dieses Typs und sie offenbaren außerdem eine Kondensatorstruktur, die sich von der hierin beschriebenen unterscheidet.
  • Die Druckschrift POLYCIDE/METAL CAPACITORS FOR HIGH PRECISION A/D CONVERTERS, International Electronic Devices Meeting, San Francisco, 11-14 Dez. 1988, Kaya et al. offenbart einen neuen Kondensator, bei dem Metall silizidbeschichtetem Polysilizium gegenüberliegt (MSPC), um einen Hochpräzisionskondensator für einen A/D-Umsetzer zu erzielen.
  • Auf dem Gebiet integrierter Schaltungen werden Schaltungselemente vorzugsweise in dem kleinsten erzielbaren Oberflächenbereich gebildet, um einen hohen Grad an Schaltungskomplexität in einer geringen Größe des Chips der integrierten Schaltung zu realisieren, was zu geringeren Kosten pro Funktion führt. Bei Schaltungen mit Kondensatoren, wie sie in Analog-Digital-Umsetzern (ADCs) und in nichtflüchtigen Speichern erforderlich sind, die eine kapazitive Kopplung zwischen einem Steuer-Gate und einem Floating-Gate verwenden, erfordert das Ziel einer dichten Integration das Vorsehen von Kondensatoren, die trotz geringer Querschnittsfläche eine große Kapazität aufweisen. Besonders auf dem Gebiet der ADCs kommt es zusätzlich auf die Stabilität des Kapazitätswerts in einem Bereich der angelegten Spannung und in einem bestimmten Temperaturbereich an, um ein schnelles und genaues Umsetzen zu liefern.
  • Ein weiterer Gesichtspunkt bei den Kosten der Herstellung integrierter Schaltungen ist die Komplexität des Herstellungsprozesses. Die Prozeßkomplexität kann bei dem Versuch erhöht werden, Oberflächenbereich durch Erhöhen der Anzahl der Verbindungsstufen einzusparen. Z.B. kann der Oberflächenbereich einer gegebenen integrierten Schaltung dadurch reduziert werden, daß anstelle von einer zwei Stufen mit Polysilizium-Gates und -Verbindungen unter der (den) darüber liegenden Metallisierungsschicht(en) verwendet werden. Dadurch, daß eine zusätzliche Polysiliziumschicht mit hinzugenommen wird, wird jedoch die Prozeßkomplexität wegen der zusätzlichen Prozeßschritte der Abscheidung einer zusätzlichen Polysiliziumschicht, der Abscheidung einer zusätzlichen Dielektrikumschicht und des Strukturierens und Ätzens der zusätzlichen Polysiliziumschicht und der zu dieser gehörenden Kontakte erhöht.
  • Außerdem sind zusätzliche Hochtemperaturprozeßschritte, die nach der Bildung von diffundierten Übergängen durchgeführt werden, schädlich in bezug auf die Fähigkeit, die Transistoren in einer integrierten Schaltung zu skalieren, da die zusätzlichen Hochtemperaturschritte dazu führen, daß die diffundierten Dotierstoffe, die bei der Übergangsbildung verwendet wurden, weiterdiffundieren, was zu tieferen Übergängen und breiterer Seitendiffusion führt.
  • Es ist daher eine Aufgabe dieser Erfindung, einen Kondensator zu liefern, der eine hohe spezifische Kapazität besitzt und daher ein hohes Verhältnis von Kapazität zu Oberflächengröße, wie er insbesondere durch eine Silizidschicht von hoher Qualität auf der Oberfläche der unteren Kondensatorplatte geliefert wird.
  • Eine weitere Aufgabe dieser Erfindung besteht darin, ein Verfahren zur Bildung eines solchen Kondensators zu schaffen.
  • Es ist eine weitere Aufgabe dieser Erfindung, ein entsprechendes Verfahren zu schaffen, das eine Verarbeitung bei relativ niedriger Temperatur erfordert.
  • Es ist eine weitere Aufgabe dieser Erfindung, ein entsprechendes Verfahren zu schaffen, das nur eine einzige Polysiliziumstufe erfordert, um den Kondensator zu bilden.
  • Es ist eine weitere Aufgabe dieser Erfindung, einen derartigen Kondensator zu liefern, der einen niedrigen Spannungskoeffizienten der Kapazität besitzt.
  • Weitere Aufgaben und Vorteile der Erfindung werden für Fachleute auf dem Gebiet mit Bezug auf die folgende Beschreibung in Verbindung mit den Zeichnungen ersichtlich werden.
  • Bei einer Struktur dieser Erfindung wird ein Floating- Gate-Transistor auf einer Oberfläche eines Halbleiterkörpers gebildet. Die Struktur umfaßt: ein Felddielektrikum auf nichtvertieften Abschnitten der Oberfläche; eine Source- Diffusion an der Vertiefung; eine Drain-Diffusion an der Vertiefung; ein Floating-Gate aus polykristallinem Silizium, mit einem unteren Kondensatorbelagabschnitt, der über dem Felddielektrikum angeordnet ist, und mit einem Gate- Abschnitt, der von dem Felddielektrikum wegragt und zwischen der Source- und der Drain-Diffusion angeordnet ist; einen Silizidfilm, der nur auf einem Teil der oberen Fläche des unteren Kondensatorbelagabschnitts angeordnet ist (Silizid kann sich auch auf den Source- und Drain-Diffusionen befinden, jedoch nur auf den Kontaktbereichen); ein mehrlagiges Dielektrikum, das über der Oberfläche des Halbleiterkörpers von dem unteren Kondensatorbelagabschnitt entfernt angeordnet ist; eine Kondensatordielektrikumschicht, die über dem Silizidfilm und in Kontakt mit diesem an dem unteren Kondensatorbelagabschnitt angeordnet ist und über dem mehrlagigen Dielektrikum entfernt von dem unteren Kondensatorbelagabschnitt liegt; und eine strukturierte Leiterschicht aus einer Metalischicht mit einem ersten Abschnitt, der ein Steuer-Gate bildet und über und in Kontakt mit der Kondensatordielektrikumschicht an dem unteren Kondensatorbelagabschnitt angeordnet ist, und einem zweiten Abschnitt, der über und unmittelbar in Kontakt mit der Source-Diffusion oder der Drain-Diffusion angeordnet ist.
  • Vorzugsweise umfaßt das Steuer-Gate in dem Floating- Gate-Transistor folgendes: eine erste Metall-Schicht in Kontakt mit dem Kondensatordielektrikum; und eine zweite Metallschicht in Kontakt mit der ersten Metallschicht, wobei die erste Metallschicht vorzugsweise aus Titan und Wolfram beteht und das Kondensatordielektrikum aus Siliziumdioxid und Siliziumnitrid besteht, wobei die Schicht aus Siliziumnitrid über der Schicht aus Siliziumdioxid liegt.
  • Bei einem Verfahren dieser Erfindung zur Herstellung eines Floating-Gate-Transistors an der Oberfläche eines Halbleiterkörpers umfaßt das Verfahren die folgenden Schritte: Bilden einer Felddielektrikumstruktur an der Oberfläche, um eine Vertiefungszone festzulegen, die nicht von der Felddielektrikumstruktur bedeckt ist; Bilden einer Source-Diffusion und einer Drain-Diffusion an der Vertiefungszone; Bilden eines Floating-Gates aus polykristallinem Silizium, wobei das Floating-Gate einen unteren Kondensatorbelagabschnitt aufweist, der über der Felddielektrikumstruktur angeordnet ist und einen Gate-Abschnitt enthält, der sich von dem Felddielektrikum weg erstreckt und zwischen der Sourceund der Drain-Diffusion angeordnet ist; Bilden einer mehrlagigen Dielektrikumschicht an allen Stellen; Entfernen eines Teils der mehrlagigen Dielektrikumschicht über dem unteren Kondensatorbelagabschnitt zum Freilegen eines Teils dieses Abschnitts (möglicherweise auch Entfernen von Teilen der mehrlagigen Dielektrikumschicht über der Source-Diffusion und der Drain-Diffusion, jedoch nur auf den Kontaktbereichen); Bilden eines Silizidfilms auf dem freigelegten Teil des unteren Kondensatorbelagabschnitts (und möglicherweise den Source- und Drain-Kontaktbereichen); Bilden eines Kondensatordielektrikums an allen Stellen; Entfernen eines Teils des Kondensatordielektrikums und der mehrlagigen Dielektrikumschicht (oder nur der Dielektrikumschicht, wenn die mehrlagige Dielektrikumschicht über den Source- und Drain-Diffusion-Kontaktbereichen schon vorher entfernt wurde) über der Vertiefungszone zum Freilegen eines Abschnitts dieser Zone; und Bilden einer strukturierten Leiterschicht aus einer Metallschicht mit einem ersten Abschnitt, der einen über der Kondensatordielektrikumschicht an dem unteren Kondensatorbelagabschnitt angeordneten und mit der Kondensatordielektrikumschicht in Kontakt stehenden oberen Belag enthält, und mit einem zweiten Abschnitt, der über der Source-Diffusion oder der Drain-Diffusion direkt in Kontakt damit angeordnet ist.
  • Bei diesem Verfahren umfaßt der Schritt des Bildens des oberen Belags vorzugsweise folgendes: Bilden einer ersten Metallschicht in Kontakt mit dem Kondensatordielektrikum vor dem Schritt des Entfernens eines Teils der mehrlagigen Dielektrikumschicht über der Vertiefungszone; und Bilden einer zweiten Metallschicht in Kontakt mit der ersten Metallschicht nach dem Schritt des Entfernens eines Teils der mehrlagigen Dielektrikumschicht über der Vertiefungszone, wobei die zweite Metallschicht direkt mit dem freigelegten Abschnitt der Vertiefungszone in Kontakt steht. Vorzugsweise umfaßt die erste Metallschicht Titan und Wolfram. Vorzugsweise umfaßt der Schritt des Bildens eines Kondensatordielektrikums folgendes: Bilden einer Schicht aus Siliziumdioxid an allen Stellen; und Bilden einer Schicht aus Siliziumnitrid über der Schicht aus Siliziumdioxid, wobei die Aufbringungsschritte mittels einer chemischen Dampfabscheidung bei niedrigem Druck ausgeführt werden.
    • Kurze Beschreibung der zeichnungen
  • Fig. 1 ist eine Querschnittsansicht eines fertiggestellten Kondensators, der gemäß der bevorzugten Ausführungsform der Erfindung aufgebaut ist.
  • Fig. 2a bis 2j sind Querschnittsansichten, die verschiedene Schritte bei der Bildung des Kondensators der Fig. 1 zeigen;
  • Fig. 3 ist eine Querschnittsansicht eines Floating- Gate-Transistors, der gemäß der Erfindung aufgebaut ist.
  • Fig. 4 ist eine Draufsicht des Floating-Gate-Transistors der Fig. 3.
    • Genaue Beschreibung der bevorzugten Ausführungsform
  • In Fig. 1 wird ein Querschnittsbild eines Metall-Polysilizium-Kondensators 2 dargestellt, der gemäß der Erfindung aufgebaut ist. Der Kondensator 2 wird bei dieser Ausführungsform auf dem Feldoxid 8 gebildet, das auf der Oberfläche des p-Typ-Substrats 4 angeordnet ist. Der Kondensator 2 weist einen unteren Belag aus polykristallinem Silizium auf, der bei dieser Ausführungsform mit einem schwer schmelzbaren Metallsilizid 14 bedeckt ist. Solch eine Bedeckung liefert eine zusätzliche Stabilität für den Kondensator 2. Das Kondensatordielektrikum für den Kondensator 2 besteht aus einer Schicht 20 aus Siliziumdioxid, die unter einer Schicht 22 aus Siliziumnitrid liegt. Bei der in Fig. 1 dargestellten Ausführungsform weist das Oxid 20 eine Dicke von 25 nm und das Nitrid 22 eine Dicke von 25 nm auf und diese Ausführungsform liefert eine spezifische Kapazität von ungefähr 1 fF pro Quadratmikrometer. Der obere Belag des Kondensators 2 besteht vorzugsweise aus einer Titan-Wolfram- Legierungsschicht 24, die unter einer Aluminium- oder Aluminiumlegierungsschicht 30 liegt. Das Vorsehen der Schicht 24 erleichtert die Herstellung des Kondensators 2, wie unten erklärt wird, ist jedoch für den Aufbau des Kondensators 2 nicht wesentlich. Die Schichten 24 und 30 können in alternativer Weise aus irgendeinem von einer Reihe von Standardmetallen gebildet werden, die bei der Metallisierung integrierter Schaltungen verwendet werden, z.B. aus reinem Aluminium, dotiertem Aluminium (z.B. kupferdotiertem Aluminium und siliziumdotiertem Aluminium) oder aus einem Mehrschichtmetallsystem, z.B. einem, das aus einer Schicht einer Legierung aus Titan-Wolfram besteht, die unter einer Schicht von kupferdotiertem Aluminium liegt.
  • Es hat sich gezeigt, daß der Kondensator 2, wenn er wie in Fig. 1 dargestellt als ein Metall-Polysilizium-Kondensator aufgebaut ist, im Vergleich zu Polysilizium-Polysilizium-Kondensatoren verminderte, d.h. verbesserte, Kapazität-zu-Spannung-Koeffizienten und Kapazität-zu-Temperatur-Koeffizienten aufweist. Diese Stabilität wird weiter verbessert, wo das darunter liegende Polysilizium mit einem Silizidfilm bedeckt ist. Wie bei der Beschreibung des Verfahrens, das zur Bildung des Kondensators 2 verwendet wird, weiter unten hierin deutlich werden wird, kann die Bildung des Dielektrikums und des oberen Belags des Kondensators 2 im Vergleich zur Bildung von modernen Poly-Poly-Kondensatoren bei relativ niedrigen Temperaturen erfolgen.
  • Das bisherige Verfahren, das zur Herstellung eines Metall-Polysilizium-Kondensators verwendet wurde, ist in der anhängigen Anmeldung S.N. 189,930 (TI-13428) beschrieben, die am 3. Mai 1988 eingereicht wurde. Bei dem bisherigen Aufbau wird der Silizidfilm auf der oberen Fläche der Polysiliziumschichten 10 und 12 und dem Diffusionsbereich 6 gebildet, bevor das mehrlagige Dielektrikum 16 abgeschieden wird. Das Silizid bedeckt den gesamten Oberflächenbereich der Schichten 101 12 und 6. Nachdem das Silizid gebildet wurde, wird das mehrlagige Dielektrikum 16 abgeschieden. Dann wird die Kondensatoröffnung 18 in die Schicht 16 bis zur Oberfläche des Silizidfilms auf dem Polybereich 10 geätzt. Dann werden die Dielektrikumschichten 20 und 22 abgeschieden, um den Kondensatorzwischenraum zu bilden. Die restlichen Schritte des Prozesses entsprechen denen des neuen Aufbaus, der in Fig. 1 dargestellt ist, und werden weiter unten im einzelnen beschrieben.
  • Ein Vorteil des neuen Ansatzes in Fig. 1 besteht darin, daß der Silizidfilm 14 in dem Kondensator 2 in dem Prozeß später als bei dem bisherigen oben beschriebenen Aufbau gebildet wird. Bei dem bisherigen Ansatz wird der Silizidfilm vor der Schicht 16 und daher vor dem Ätzen der Kondensatoröffnung 18 gebildet. Da bei dem alten Ansatz die Kondensatoröffnung bis auf die Oberfläche des Silizidfilms geätzt wird, kann ein Teil des Silizidfilms während des Ätzens der Kondensatoröffnung 18 weggeätzt werden. Das ist ein unerwünschter Nebeneffekt. Der Vorteil dieses neuen Verfahrens besteht darin, daß die Kondensatoröffnung 18 geätzt wird, bevor das Silizid gebildet wird und daher nichts von dem Silizidfilm verlorengeht, während die Kondensatoröffnung 18 gebildet wird. Der neue Kondensator 2 weist einen besseren Silizidfilm 14 und einen besseren Kondensator als der bisherige Ansatz der Fig. 1 auf. Außerdem ist das ein Verfahren, um zu einem Ablauf, bei dem sonst keine silizidbeschichteten Gates vorgesehen sind, einen Metall-Polysilizium-Kondensator hinzuzufügen.
  • Nun wird unter Bezug auf die Fig. 2a bis 2j ein Verfahren zur Bildung des Kondensators 2 der Fig. 1 im einzelnen beschrieben. Die Fig. 2a zeigt im Querschnitt eine teilweise hergestellte integrierte Schaltung, die in einem p-Typ-Substrat 4 gebildet ist. Die Feldoxidstrukturen 8 werden in einer gemäß dem Stand der Technik wohlbekannten Weise gebildet, z.B. durch das wohlbekannte Verfahren lokaler Oxidation (LOCOS). Eine polykristalline Schicht wird an allen Stellen abgeschieden, strukturiert und geätzt, um die Polysiliziumstrukturen 10 und 12 zu bilden. Wie oben beschrieben, dient die Polysiliziumstruktur 10 als unterer Belag des Kondensators 2; die Polysiliziumstruktur 12 ist eine Struktur, die keinen Bezug zum Kondensator 2 besitzt, jedoch hier zu Zwecken der Erklärung dargestellt ist. Die hier bei der Bildung der Strukturen 10 und 12 verwendete Polysiliziumschicht ist vorzugsweise stark dotiert, so daß sie relativ leitfähig ist, wie bei herkömmlichen integrierten Schaltungen; im allgemeinen wird die Polysiliziumschicht n-dotiert sein und in der Schicht wird entweder ein Dotierstoff vom n-Typ implantiert oder sie kann während ihrer Abscheidung in-situ dotiert werden. Die Diffusion 6 vom n-Typ wird mittels Ionenimplantation und darauffolgender Diffusion an einer Stelle der Oberfläche des Substrats 4 vom p-Typ gebildet, die nicht von Feldoxid 8 bedeckt ist; die Diffusion 6 wird im allgemeinen nach der oben beschriebenen Bildung und Strukturierung der Polysiliziumschicht durchgeführt, um die Source- und Drain-Bereiche der MOS-Transistoren in selbstausrichtender Weise zu der Polysilizium-Gate-Elektrode zu bilden.
  • Eine mehrlagige Dielektrikumschicht 16 wird über der Oberfläche der integrierten Schaltung abgeschieden, wie in Fig. 2b dargestellt ist. Die mehrlagige Schicht 16 kann aus einem herkömmlichen dielektrischen Material bestehen, das für die Isolation von Polysiliziumschichten gegenüber einer darüber liegenden Metallisierung verwendet wird. Ein Beispiel für ein herkömmliches mehrlagiges Dielektrikum 16 ist phosphordotiertes Siliziumdioxid. Wie in Fig. 2c dargestellt, wird dann der Durchgang 18 durch die mehrlagige Schicht 16 auf das Polysilizium 10 an der Stelle gebildet, wo der Kondensator 2 gebildet werden soll. Es ist zu erkennen, daß der Durchgang 18 nicht gleichzeitig mit den Kontaktdurchgängen zu der Polysiliziumstruktur 12 oder zu der Diffusion 6 gebildet wird; solche Kontakte werden später gebildet, wie hierin weiter unten beschrieben wird. Der Durchgang 18 wird gemäß herkömmlicher Photolithographieverfahren strukturiert und durch eine herkömmliche Naß- oder Plasmaätze für das spezielle Material der mehrlagigen Schicht 16 geätzt.
  • Der Silizidfilm wird durch die Abscheidung eines schwer schmelzbaren Metalls wie Titan, Molybdän, oder irgendeines gemäß dem Stand der Technik verwendeten schwer schmelzbaren Metalls für Silizid-Bedeckung gebildet, gefolgt von einem Ausheilprozeß, um die direkte Reaktion des schwer schmelzbaren Metalls mit dem darunter liegenden Silizium zu verursachen, um den Silizidfilm 14 zu bilden, wobei eine solche direkte Reaktionssilizidbeschichtung im Stand der Technik wohlbekannt ist. Schwer schmelzbares Metall oder schwer schmelzbare Metallverbindungen, die nicht reagiert haben und über dem mehrlagigen Dielektrikum 16 liegen, werden nachfolgend entfernt, wobei die in Fig. 2d dargestellte Struktur zurückgelassen wird. Wie oben erwähnt, wird die Spannungsstabilität des Kondensators 2 durch die Silizidbeschichtung der Polysiliziumelektrode 10 verbessert.
  • Als Alternative können die Kontaktdurchgänge 26 und 28 gleichzeitig mit dem Durchgang 18 gebildet werden. Dann wird der Silizidfilm auch an der Oberfläche der Polysiliziumstruktur 12 und der Diffusion 6 in den Kontaktöffnungen gebildet. Dieser Prozeß liefert einen Silizidfilm auf den Schichten 12 und 6, der dem in den Kondensatoröffnungen 18 auf der Schicht 10 gebildeten Silizidfilm entspricht. Da das Silizid keine wesentliche Wirkung auf die Kontakte hat, ist das Silizid auf den Schichten 12 und 6 optional. Die restlichen Schritte in dem Prozeß sind die gleichen, unabhängig davon, ob die Duchgänge 26 und 28 gebildet werden, wenn der Durchgang 18 gebildet wird.
  • Das dielektrische Material des Kondensators wird nun über der Oberfläche der integrierten Schaltung abgeschieden und berührt den Silizidfilm 14 an der Stelle, an der der Kondensator 2 gebildet werden soll, wie in Fig. 2e dargestellt ist. Bei dieser Ausführungsform besteht das Kondensatordielektrikum aus einer 25 nm dicken Siliziumdioxidschicht 20, über der eine 25 nm dicke Siliziumnitridschicht 22 gebildet ist. Vorzugsweise werden beide Schichten 20 und 22 mittels chemischer Dampfabscheidung bei niedrigem Druck ausgeführt, was bei relativ niedrigen Temperaturen erfolgen kann (z.B. bei Temperaturen in der Größenordnung von 800ºC oder darunter)
  • Ein Beispiel eines solchen Verfahrens zur Bildung der Schichten 20 und 22 ist in dem U.S.-Patent Nr. 4,697,330 beschrieben, das am 6. Oktober 1987 erteilt wurde und auf Texas Instruments Incorporated übertragen wurde. Nach der Abscheidung der Schichten 20 und 22 mittels CVD kann eine Verdichtung in einer inerten oder Sauerstoffatmosphäre bei einer Temperatur in der Größenordnung von 800ºC durchgeführt werden. Die niedrige Temperatur bei der Bildung der Schichten 20 und 22 durch LPCVD vermindert eine zusätzliche vertikale und seitliche Diffusion der Diffusion 6.
  • Es ist zu erkennen, daß eine einzelne Schicht dielektrischen Materials, z.B. eine einzelne Schicht aus Siliziumdioxid oder eine Schicht aus oxidiertern Siliziumnitrid als Alternative für das Dielektrikum des Kondensators 2 verwendet werden kann. Zusätzliche Schichten dielektrischen Materials, z.B. ein Dielektrikum mit einer Schichtstruktur Oxid/Nitrid/Oxid, oder ein Dielektrikum mit einer Schichtstruktur Nitrid/Oxid/Nitrid, wie in der U.S. Patentschrift Nr. 4,882,649 beschrieben, die auf Texas Instruments Incorporated übertragen wurde, können als Alternative für das Kondensatordielektrikum verwendet werden.
  • Ein bevorzugter optionaler Schritt bei der Bildung des Kondensators 2 besteht darin&sub1; vor dem Ätzen der Kontakte für die Polysiliziumstruktur 12 und die Diffusion 6 die Metallschicht 24 über den dielektrischen Schichten 20 und 22 zu bilden. Die Fig. 2f zeigt die integrierte Schaltung, wobei eine. derartige Schicht 24 gebildet ist. Ein bevorzugtes Metall für die Bildung der Schicht 24 ist eine Titan-Wolfram-Legierung, die bis zu einer Dicke in der Größenordnung von 50 nm abgeschieden wird. Wie weiter unten detailliert beschrieben wird, schützt die Anwesenheit der Schicht 24 über dem Kondensatorbereich die dielektrischen Schichten 20 und 22 während der Kontaktbildungsschritte.
  • Die Metallschicht 24 wird dann strukturiert und geätzt, so daß nur der Kondensator von der Schicht 24 bedeckt wird, wie es in der Fig. 29 dargestellt ist. Dieser Schritt soll durchgeführt werden, bevor die Kontaktdurchgänge 26 und 28 gebildet werden, da das Reflexionsvermögen des Metalls die Bildung der Kontaktdurchgänge erschwert.
  • Nun zu Fig. 2h, in der eine Schicht Maskierungsmaterial 27, z.B. Photoresist, auf der Oberfläche der Metallschicht 24 und der Dielektrikumschicht 22 dargestellt ist. Das Maskierungsmaterial 27 wird gemäß herkömmlichen Photolithographieverfahren belichtet und entwickelt, um die Kontaktstellen 26 (zur Polysiliziumstruktur 12) und 28 (zur Diffusion 6) zu definieren. Die Struktur wird dann einer Plasmaätze (oder alternativ einer Naßätze) ausgesetzt, um durch die Dielektrikumschichten 22, 20 und 16 zu ätzen, so daß die Polysiliziumstruktur 12 an der Kontaktstelle 26 und die Diffusion 6 an der Kontaktstelle 28 freigelegt werden. Das Maskierungsmaterial 27 wird dann entfernt, was zu der in der Fig. 2i dargestellten Struktur führt.
  • Es ist zu erkennen, daß die Metallschicht 24 über den Dielektrikumschichten 20 und 22 an der Stelle sitzen bleibt, an der der Kondensator 2 gebildet werden soll. Bei der herkömmlichen Halbleiterverarbeitung ist es üblich, eine Glättung durchzuführen, die aus einem Plasmasputterätzprozeß oder einem Eintauchen des Wafers in Flußsäure besteht, z.B. nach dem Ätzen der Kontaktdurchgänge und vor der Abscheidung der Metallisierung. Solch eine Glättung befreit die Strukturen, auf denen die Kontakte hergestellt werden sollen, z.B. das Polysilizium 12 an der Kontaktstelle 26 und die Diffusion 6 an der Kontaktstelle 28, von irgendwelchen natürlichen Oxiden, die sich nach der Kontaktätze und vor der Metallisierungsabscheidung bilden können. Die Gegenwart von natürlichen Oxiden an den Kontaktstellen 26 und 28 wird natürlich dazu führen, daß die Kontakte widerstandsbehaftet werden. Diese Glättung wird natürlich auch anderes freigelegtes dielektrisches Material ätzen; wenn die Kondensatordielektrikumschichten 20 und 22 dem Glättungsprozeß ausgesetzt werden, werden die Schichten 20 und 22 selbst natürlich auch dadurch geätzt werden. Das Vorhandensein der Metallschicht 24 schützt jedoch die Schicht 22 vor dem Glättungsprozeß, wodurch das Dielektrikum des Kondensators 2 so bleibt, wie es abgeschieden wurde.
  • Als Alternative zu dem Vorsehen der Metallschicht 24 kann die Schicht 22 bis zu einer größeren Dicke abgeschieden werden, damit die sich ergebende Dicke der Schichten 20 und 22 nach dem Glättungsschritt wie gewünscht ist; das erfordert es, daß die Glättung unter kontrollierten Bedingungen durchgeführt wird. Ferner kann als Alternative der Wafer nach der Kontaktätze und vor der Metallabscheidung in einer sauerstofffreien Umgebung gehalten werden, wodurch die Bildung von natürlichem Oxid an den Kontaktstellen 26 und 28 verhindert wird. Die Verwendung der Metallschicht 24 beseitigt jedoch diese Beschränkungen für den Glättungsprozeß und für die Speicherung von Material nach dem Kontaktätzprozeß, ohne einen zusätzlichen Maskierungsschritt zu erfordern.
  • Nun zu Fig. 2j, in der die Metallschicht 30 nach der Kontaktätze und dem Glätten über der Struktur abgeschieden ist. Die Metallschicht 30 kann irgendeine bekannte Zusammensetzung aufweisen, die für die Bildung integrierter Schaltungen geeignet ist. Ein Beispiel für eine Metallschicht 30 ist eine Legierung aus Titan und Wolfram, in der Größenordnung von 300 nm Dicke, die unter einer kupferdotierten Aluminiumschicht liegt, die bis zu einer Dicke in der Größenordnung von 750 nm aufgesputtert wurde. Es ist zu erkennen, daß das Sputtern der Metallschicht 30 im allgemeinen auch bei einer relativ niedrigen Temperatur erfolgt (in der Größenordnung von 350ºC). Die Dicke der Metallschicht 30 ist natürlich ausreichend, um sowohl die Kontaktstellen 26 und 28 auf der Polysiliziumstruktur 12 und der Diffusion 6 zu füllen als auch die Vertiefung über der Polysiliziumstruktur 10 an der Stelle des Kondensators 2 zu füllen. Eine Maske wird über der Metallschicht 30 strukturiert, um die Stellen der Metalleitungen auf der integrierten Schaltung zu definieren, und die Metallschicht 30 und die Metallschicht 24 werden beide durch eine bekannte Metallätze geätzt. Die Metallschichten 24 und 30 werden dann natürlich von der Oberfläche der Dielektrikumschichten 20 und 22 an den Stellen entfernt, wo keine Metallverbindung hergestellt werden soll. Schließlich wird die in der Fig. 1 dargestellte Struktur hergestellt.
  • In Fig. 3 und 4 wird ein Floating-Gate-Transistor dargestellt, der einen Kondensator 22 einschließt, der im wesentlichen wie oben beschrieben gebildet wurde. In den Fig. 3 und 4 werden die gleichen Bezugszeichen verwendet wie in den Fig. 1 und 2a bis 2i.
  • In Fig. 3 ist der Kondensator 2 im wesentlichen wie in Fig. 1 dargestellt. Das Polysilizium 10 erstreckt sich jedoch unterhalb des Kondensators 2 und über den Rand des Feldoxids 8, so daß es eine dünne Gate-Oxid-Schicht 9 in einem Vertiefungsbereich überlagert. Wie in der Draufsicht in Fig. 4 dargestellt ist, trennt das Polysilizium 10 die Diffusionsbereiche 40 und 42 vom n-Typ, wobei die Diffusion 40 als Drain eines MOS-Transistors und die Diffusion 42 als dessen Source dient. Das Polysilizium 10 erstreckt sich auf dem Feldoxid 8 auf der gegenüberliegenden Seite der Vertiefungsregion von dem Kondensator 2 und ist elektrisch isoliert.
  • Der Floating-Gate-Transistor der Fig. 3 und 4 weist daher als Floating-Gate das Polysilizium 10 auf und als Steuergate die Metallschichten 24 und 30 (d.h. den oberen Belag des Kondensators 2). Der Kondensator 2 koppelt in kapazitiver Weise ein an der Metallschicht 30 liegendes Signal an das Polysilizium 10, was das Programmieren und Lesen des Floating-Gate-Transistors der Fig. 3 und 4 in der herkömmlichen Weise für elektrisch programmierbare Nurlesespeicher(EPROM)-Vorrichtungen und elektrisch löschbare programmierbare Nurlesespeicher-(EEPROM)-Vorrichtungen erlaubt.

Claims (14)

1. Auf einer Oberfläche eines Halbleiterkörpers (4) gebildeter Floating-Gate-Transistor, enthaltend: eine Source- Diffusion (42), eine Drain-Diffusion (40) und ein Floating- Gate (10) aus polykristallinem Silizium, wobei ein Felddielektrikum (8) an der Oberfläche des Halbleiterkörpers (4) zur Festlegung einer Vertiefungszone vorgesehen ist, die durch das Felddielektrikum (8) nicht bedeckt ist, wobei die Source-Diffusion (42) an einem ersten Abschnitt der Vertiefungszone vorgesehen ist, wobei die Drain-Diffusion (40) an einem zweiten Abschnitt der Vertiefungszone vorgesehen ist, wobei das Floating-Gate (10) einen unteren Kondensatorbelagabschnitt aufweist, der über dem Felddielektrikum (8) angeordnet ist, und einen Gate-Abschnitt aufweist, der von dem Felddielektrikum (8) wegragt und zwischen der Source(42)- und der Drain(40)-Diffusion angeordnet ist, wobei ein mehrlagiges Dielektrikum (16) über der Oberfläche des Halbleiterkörpers von dem unteren Kondensatorbelagabschnitt entfernt angeordnet ist, wobei ein Silizidfilm (14) nur auf einem Teil einer oberen Fläche des unteren Kondensatorbelagabschnitts (10) angeordnet ist, wobei eine Kondensatordielektrikumschicht (20, 22) über dem Silizidfilm (14) und in Kontakt mit diesem an dem unteren Kondensatorbelagabschnitt angeordnet ist und über dem mehrlagigen Dielektrikum (16) entfernt von dem unteren Kondensatorbelagabschnitt liegt, und wobei eine strukturierte Leiterschicht (24, 30) aus einer Metallschicht einen ersten Abschnitt aufweist, der ein Steuer-Gate bildet und über und in Kontakt mit der Kondensatordielektrikumschicht (20, 22) an dem unteren Kondensatorbelagabschnitt angeordnet ist, sowie einen zweiten Abschnitt aufweist, der über und in Kontakt mit der Source- Diffusion (42) oder der Drain-Diffusion (40) angeordnet ist.
2. Floating-Gate-Transistor nach Anspruch 1, bei welchem das Steuer-Gate folgendes enthält:
eine erste Metall-Schicht (24) aus Titan und Wolfram in Kontakt mit dem Kondensatordielektrikum; und
eine zweite Metallschicht (30) in Kontakt mit der ersten Metallschicht.
3. Floating-Gate-Transistor nach Anspruch 1, bei welchem das Kondensatordielektrikum (20, 22) Siliziumdioxid und Siliziumnitrid umfaßt.
4. Floating-Gate-Transistor nach Anspruch 1, bei welchem der Silizidfilm (14) auch auf einem Teil, jedoch nicht auf der gesamten Vertiefungszone angeordnet ist.
5. Floating-Gate-Transistor nach Anspruch 4, bei welchem der Silizidfilm (14) in der Vertiefungszone dort verläuft, wo die strukturierte leitfähige Schicht (24, 30) mit der Source-Diffusion (42) oder mit der Drain-Diffusion (40) in Kontakt steht.
6. Floating-Gate-Transistor nach Anspruch 3, bei welchem die Schicht (22) aus Siliziumnitrid über der Schicht (20) aus Siliziumdioxid liegt.
7. Verfahren zum Herstellen eines Floating-Gate-Transistors auf einer Oberfläche eines Halbleiterkörpers (4), enthaltend folgende Schritte:
Bilden einer Felddielektrikumstruktur (8) an der Oberfläche zur Festlegung einer Vertiefungszone, die nicht von der Felddielektrikumstruktur (8) bedeckt ist;
Bilden einer Source-Diffusion (42) und einer Drain- Diffusion (40) an der Vertiefungszone;
Bilden eines Floating-Gates (10) aus polykristallinem Silizium, wobei das Floating-Gate einen unteren Kondensatorbelagabschnitt aufweist, der über der Felddielektrikumsstruktur (8) angeordnet ist und einen Gate-Abschnitt enthält, der sich von dem Felddielektrikum weg erstreckt und der zwischen der Source(42)- und der Drain(40)-Diffusion angeordnet ist;
Bilden einer mehrlagigen Dielektrikumschicht (16) an allen Stellen;
Entfernen eines Teils der mehrlagigen Dielektrikumschicht (16) über dem unteren Kondensatorbelagabschnitt zum Freilegen eines Teils dieses Abschnitts;
Bilden eines Silizidfilms (14) auf dem freigelegten Teil des unteren Kondensatorbelagabschnitts;
Bilden eines Kondensatordielektrikums (20, 22) an allen Stellen;
Entfernen eines Teils des Kondensatordielektrikums (20, 22) und der mehrlagigen Dielektrikumschicht (16) über der Vertiefungszone zum Freilegen eines Abschnitts dieser Zone; und
Bilden einer strukturierten Leiterschicht (24, 30) aus einer Metallschicht mit einem ersten Abschnitt, der einen über der Kondensatordielektrikumschicht (20, 22) an dem unteren Kondensatorbelagabschnitt angeordneten und mit der Kondensatordielektrikumschicht (20, 22) in Kontakt stehenden oberen Belag enthält, und mit einem zweiten Abschnitt, der über der Source-Diffusion (42) oder der Drain-Diffusion (40) direkt in Kontakt damit angeordnet ist.
8. Verfahren nach Anspruch 7, bei welchem der Schritt des Bildens des oberen Belags folgendes enthält:
Bilden einer ersten Metallschicht (24) in Kontakt mit dem Kondensatordielektrikum (20, 22) vor dem Schritt des Entfernens eines Teils der mehrlagigen Dielektrikumschicht (16) über der Vertiefungszone; und
Bilden einer zweiten Metallschicht (30) in Kontakt mit der ersten Metallschicht (24) nach dem Schritt des Entfernens eines Teils der mehrlagigen Dielektrikumschicht (16) über der Vertiefungszone, wobei die zweite Metallschicht (30) direkt mit dem freigelegten Abschnitt der Vertiefungszone in Kontakt steht.
9. Verfahren nach Anspruch 8, bei welchem die erste Metallschicht (24) Titan und Wolfram umfaßt.
10. Verfahren nach Anspruch 7, bei welchem der Schritt des Bildens eines Kondensatordielektrikums folgendes enthält:
Bilden einer Schicht (20) aus Siliziumdioxid an allen Stellen; und
Bilden einer Schicht (22) aus Siliziumnitrid über der Schicht (20) aus Siliziumdioxid.
11. Verfahren nach Anspruch 7, bei welchem die Aufbringungsschritte mittels einer chemischen Dampfabscheidung bei niedrigem Druck ausgeführt werden.
12. Verfahren nach Anspruch 7, bei welchem der Schritt des Entfernens eines Teils der mehrlagigen Dielektrikumschicht (16) über dem unteren Kondensatorbelagabschnitt zum Freilegen eines Teils dieses Abschnitts auch Teile der mehrlagigen Dielektrikumschicht (16) über der Source-Diffusion (42) oder der Drain-Diffusion (40) freilegt, und bei welchem der Schritt des Bildens eines Silizidfilms (14) auf dem freigelegten Teil des unteren Kondensatorbelagabschnitts auch einen Silizidfilm auffreigelegten Teilen der Source- Diffusion (42) oder der Drain-Diffusion (40) erzeugt.
13. Verfahren zum Herstellen eines Kondensators auf der Oberfläche eines Halbleiterkörpers, enthaltend folgende Schritte:
Bilden einer Felddielektrikumstruktur (18) an der Oberfläche zur Festlegung einer Vertiefungszone, die nicht von der Felddielektrikumstruktur (8) bedeckt ist;
Bilden eines unteren Belags (10) aus polykristallinem Silizium über der Felddielektrikumstruktur (8);
Bilden einer mehrlagigen Dielektrikumschicht (16) an allen Stellen;
Entfernen eines Teils des mehrlagigen Dielektrikums (16) über dem unteren Belag (10), um einen Teil dieses Belags (10) freizulegen;
Bilden eines Silizidfilms (14) an dem freigelegten Teil des unteren Belags (10);
Bilden eines Kondensatordielektrikums (20, 22) über dem Silizidfilm (14); und
Bilden eines oberen Belags (24, 30) aus einer Metallschicht, die mit dem Kondensatordielektrikum (20, 22) über dem unteren Belag (10) in Kontakt steht.
14. Verfahren nach Anspruch 13, bei welchem der Schritt des Entfernens eines Teils der mehrlagigen Dielektrikumschicht (16) über dem unteren Kondensatorbelagabschnitt zum Freilegen eines Teils dieses Abschnitts auch Teile der mehrlagigen Dielektrikumschicht (16) über der Source(42)- oder der Drain(40)-Diffusion freilegt, und der Schritt des Bildens eines Silizidfilms (14) auf dem freigelegten Teil des unteren Kondensatorbelagabschnitts auch einen Silizidfilm auffreigelegten Abschnitten der Source(42)- oder der Drain(40)-Diffusion erzeugt.
DE69123295T 1990-07-09 1991-07-03 Silizid/Metall-Kapazität für Polysiliziumgate Expired - Fee Related DE69123295T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/549,862 US5057447A (en) 1990-07-09 1990-07-09 Silicide/metal floating gate process

Publications (2)

Publication Number Publication Date
DE69123295D1 DE69123295D1 (de) 1997-01-09
DE69123295T2 true DE69123295T2 (de) 1997-04-24

Family

ID=24194660

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69123295T Expired - Fee Related DE69123295T2 (de) 1990-07-09 1991-07-03 Silizid/Metall-Kapazität für Polysiliziumgate

Country Status (5)

Country Link
US (1) US5057447A (de)
EP (1) EP0466016B1 (de)
JP (1) JPH04233279A (de)
KR (1) KR100208846B1 (de)
DE (1) DE69123295T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10219116A1 (de) * 2002-04-29 2003-11-13 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Verbindungslagen sowie zugehörige Herstellungsverfahren

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04155835A (ja) * 1990-10-18 1992-05-28 Mitsubishi Electric Corp 集積回路装置の製造方法
JP2601022B2 (ja) * 1990-11-30 1997-04-16 日本電気株式会社 半導体装置の製造方法
JPH04242970A (ja) * 1991-01-01 1992-08-31 Tadahiro Omi ダイナミック型半導体メモリ
JP3118785B2 (ja) * 1991-05-23 2000-12-18 ソニー株式会社 バリヤメタル構造の形成方法
JPH04359557A (ja) * 1991-06-06 1992-12-11 Nec Corp 半導体装置の製造方法
US5641703A (en) * 1991-07-25 1997-06-24 Massachusetts Institute Of Technology Voltage programmable links for integrated circuits
US5208170A (en) * 1991-09-18 1993-05-04 International Business Machines Corporation Method for fabricating bipolar and CMOS devices in integrated circuits using contact metallization for local interconnect and via landing
US5674771A (en) * 1992-04-20 1997-10-07 Nippon Telegraph And Telephone Corporation Capacitor and method of manufacturing the same
US5232874A (en) * 1992-06-22 1993-08-03 Micron Technology, Inc. Method for producing a semiconductor wafer having shallow and deep buried contacts
US5312768A (en) * 1993-03-09 1994-05-17 Micron Technology, Inc. Integrated process for fabricating raised, source/drain, short-channel transistors
US5716862A (en) * 1993-05-26 1998-02-10 Micron Technology, Inc. High performance PMOSFET using split-polysilicon CMOS process incorporating advanced stacked capacitior cells for fabricating multi-megabit DRAMS
US5425392A (en) * 1993-05-26 1995-06-20 Micron Semiconductor, Inc. Method DRAM polycide rowline formation
US5747375A (en) * 1993-07-22 1998-05-05 Sanyo Electric Co., Ltd. Method of manufacturing a semiconductor integrated circuit device
JP3025733B2 (ja) * 1993-07-22 2000-03-27 三洋電機株式会社 半導体集積回路装置
US5338701A (en) * 1993-11-03 1994-08-16 Taiwan Semiconductor Manufacturing Company Method for fabrication of w-polycide-to-poly capacitors with high linearity
US5498558A (en) * 1994-05-06 1996-03-12 Lsi Logic Corporation Integrated circuit structure having floating electrode with discontinuous phase of metal silicide formed on a surface thereof and process for making same
US5661081A (en) * 1994-09-30 1997-08-26 United Microelectronics Corporation Method of bonding an aluminum wire to an intergrated circuit bond pad
US5576240A (en) * 1994-12-09 1996-11-19 Lucent Technologies Inc. Method for making a metal to metal capacitor
JPH08222648A (ja) * 1995-02-14 1996-08-30 Canon Inc 記憶装置
US5703408A (en) * 1995-04-10 1997-12-30 United Microelectronics Corporation Bonding pad structure and method thereof
US5665625A (en) * 1995-05-19 1997-09-09 Micron Technology, Inc. Method of forming capacitors having an amorphous electrically conductive layer
US5663088A (en) 1995-05-19 1997-09-02 Micron Technology, Inc. Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer
US5707894A (en) * 1995-10-27 1998-01-13 United Microelectronics Corporation Bonding pad structure and method thereof
US5754390A (en) * 1996-01-23 1998-05-19 Micron Technology, Inc. Integrated capacitor bottom electrode for use with conformal dielectric
US6115233A (en) * 1996-06-28 2000-09-05 Lsi Logic Corporation Integrated circuit device having a capacitor with the dielectric peripheral region being greater than the dielectric central region
KR100267087B1 (en) * 1997-01-07 2000-10-02 Samsung Electronics Co Ltd Manufacturing method of capacitor device
US5876788A (en) * 1997-01-16 1999-03-02 International Business Machines Corporation High dielectric TiO2 -SiN composite films for memory applications
JPH11150195A (ja) * 1997-11-19 1999-06-02 Nec Corp 半導体装置及びその製造方法
US6090656A (en) 1998-05-08 2000-07-18 Lsi Logic Linear capacitor and process for making same
TW503568B (en) * 1999-04-07 2002-09-21 Taiwan Semiconductor Mfg Manufacture method of capacitor with low voltage coefficient
US6086951A (en) * 1999-06-14 2000-07-11 United Microelectronics Corp. Method for forming metallic capacitor
KR100431814B1 (ko) * 2002-05-30 2004-05-17 주식회사 하이닉스반도체 메모리 소자의 제조 방법
US7101813B2 (en) * 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
EP1713926B1 (de) 2004-02-06 2012-08-01 Bayer HealthCare, LLC Oxidierbare verbindungen als interne referenz in biosensoren und deren verwendung
US7235501B2 (en) 2004-12-13 2007-06-26 Micron Technology, Inc. Lanthanum hafnium oxide dielectrics
ES2717135T3 (es) 2005-07-20 2019-06-19 Ascensia Diabetes Care Holdings Ag Método para señalar al usuario para que añada una muestra adicional a una tira de prueba, método para medir la temperatura de una muestra y métodos para determinar la concentración de un analito basados en amperometría controlada
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
EP3483598A1 (de) 2005-09-30 2019-05-15 Ascensia Diabetes Care Holdings AG Gesteuerte voltammetrie
US7345915B2 (en) * 2005-10-31 2008-03-18 Hewlett-Packard Development Company, L.P. Modified-layer EPROM cell
US7592251B2 (en) 2005-12-08 2009-09-22 Micron Technology, Inc. Hafnium tantalum titanium oxide films
US7972974B2 (en) 2006-01-10 2011-07-05 Micron Technology, Inc. Gallium lanthanide oxide films
US7365387B2 (en) * 2006-02-23 2008-04-29 Hewlett-Packard Development Company, L.P. Gate-coupled EPROM cell for printhead
US7759747B2 (en) 2006-08-31 2010-07-20 Micron Technology, Inc. Tantalum aluminum oxynitride high-κ dielectric
MX2009004400A (es) 2006-10-24 2009-05-11 Bayer Healthcare Llc Amperimetria de decadencia transitoria.
US11092567B2 (en) 2017-03-21 2021-08-17 International Business Machines Corporation Biosensor electrode having three-dimensional structured sensing surfaces

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4288256A (en) * 1977-12-23 1981-09-08 International Business Machines Corporation Method of making FET containing stacked gates
US4198693A (en) * 1978-03-20 1980-04-15 Texas Instruments Incorporated VMOS Read only memory
US4203125A (en) * 1978-07-03 1980-05-13 Texas Instruments Incorporated Buried storage punch through dynamic ram cell
US4410867A (en) * 1978-12-28 1983-10-18 Western Electric Company, Inc. Alpha tantalum thin film circuit device
JPS57159055A (en) * 1981-03-25 1982-10-01 Toshiba Corp Manufacture of semiconductor device
US4472726A (en) * 1981-05-06 1984-09-18 The United States Of America As Represented By The Secretary Of The Air Force Two carrier dual injector apparatus
US4419812A (en) * 1982-08-23 1983-12-13 Ncr Corporation Method of fabricating an integrated circuit voltage multiplier containing a parallel plate capacitor
JPS5955071A (ja) * 1982-09-24 1984-03-29 Hitachi Micro Comput Eng Ltd 不揮発性半導体装置
JPS59105351A (ja) * 1982-12-08 1984-06-18 Hitachi Ltd 半導体集積回路装置の製造方法
US4613956A (en) * 1983-02-23 1986-09-23 Texas Instruments Incorporated Floating gate memory with improved dielectric
US4466177A (en) * 1983-06-30 1984-08-21 International Business Machines Corporation Storage capacitor optimization for one device FET dynamic RAM cell
JPS6022355A (ja) * 1983-07-19 1985-02-04 Nec Corp シリコンゲ−トｍｏｓ集積回路装置及びその製造方法
JPS60148168A (ja) * 1984-01-13 1985-08-05 Seiko Instr & Electronics Ltd 半導体不揮発性メモリ
US4606114A (en) * 1984-08-29 1986-08-19 Texas Instruments Incorporated Multilevel oxide as diffusion source
US4589056A (en) * 1984-10-15 1986-05-13 National Semiconductor Corporation Tantalum silicide capacitor
JPS61136274A (ja) * 1984-12-07 1986-06-24 Toshiba Corp 半導体装置
JPH0682783B2 (ja) * 1985-03-29 1994-10-19 三菱電機株式会社 容量およびその製造方法
US4635347A (en) * 1985-03-29 1987-01-13 Advanced Micro Devices, Inc. Method of fabricating titanium silicide gate electrodes and interconnections
US4686000A (en) * 1985-04-02 1987-08-11 Heath Barbara A Self-aligned contact process
US4811076A (en) * 1985-05-01 1989-03-07 Texas Instruments Incorporated Device and process with doubled capacitors
US4597060A (en) * 1985-05-01 1986-06-24 Texas Instruments Incorporated EPROM array and method for fabricating
JPS621262A (ja) * 1985-06-26 1987-01-07 Matsushita Electronics Corp 半導体記憶装置
US4628405A (en) * 1985-08-19 1986-12-09 National Semiconductor Corporation Integrated circuit precision capacitor
US4683554A (en) * 1985-09-13 1987-07-28 Ncr Corporation Direct write nonvolatile memory cells
US4619887A (en) * 1985-09-13 1986-10-28 Texas Instruments Incorporated Method of plating an interconnect metal onto a metal in VLSI devices
US4638400A (en) * 1985-10-24 1987-01-20 General Electric Company Refractory metal capacitor structures, particularly for analog integrated circuit devices
US4799992A (en) * 1985-10-31 1989-01-24 Texas Instruments Incorporated Interlevel dielectric fabrication process
JPS62163376A (ja) * 1986-01-14 1987-07-20 Fujitsu Ltd 半導体記憶装置の製造方法
US4825271A (en) * 1986-05-20 1989-04-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory
JP2518617B2 (ja) * 1986-07-10 1996-07-24 セイコー電子工業株式会社 不揮発性メモリおよびその製造方法
JPS6394664A (ja) * 1986-10-08 1988-04-25 Sony Corp 半導体装置
US4760034A (en) * 1987-06-15 1988-07-26 Motorola, Inc. Method of forming edge-sealed multi-layer structure while protecting adjacent region by screen oxide layer
US5008212A (en) * 1988-12-12 1991-04-16 Chen Teh Yi J Selective asperity definition technique suitable for use in fabricating floating-gate transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10219116A1 (de) * 2002-04-29 2003-11-13 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Verbindungslagen sowie zugehörige Herstellungsverfahren
US7759768B2 (en) 2002-04-29 2010-07-20 Infineon Technologies Ag Integrated circuit with intergrated capacitor and methods for making same

Also Published As

Publication number Publication date
KR920003502A (ko) 1992-02-29
KR100208846B1 (ko) 1999-07-15
EP0466016A3 (en) 1993-09-15
DE69123295D1 (de) 1997-01-09
EP0466016A2 (de) 1992-01-15
EP0466016B1 (de) 1996-11-27
JPH04233279A (ja) 1992-08-21
US5057447A (en) 1991-10-15

Similar Documents

Publication Publication Date Title
DE69123295T2 (de) Silizid/Metall-Kapazität für Polysiliziumgate
DE60034369T2 (de) Mos-transistor und speicherzelle mit eingekapselter wolfram-gate, und herstellungsverfahren
DE69021419T2 (de) Halbleiterspeicheranordnung mit einem ferroelektrischen Material.
EP0258657B1 (de) Transistorvaraktoranordnung für dynamische Halbleiterspeicher
DE3856543T2 (de) Dynamische Spreicheranordnung mit wahlfreiem Zugriff und Herstellungsverfahren dafür
DE69524376T2 (de) Herstellungsverfahren für einen ein eeprom und einen kondensator enthaltenden integrierten schaltungschip
EP0600063B1 (de) Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit 'local interconnects'
DE69226987T2 (de) Lokalverbindungen für integrierte Schaltungen
DE69218048T2 (de) Verfahren zur Herstellung einer nichtflüchtigen Speicherzelle und dadurch hergestellte Speicherzelle
DE2832388A1 (de) Verfahren zum herstellen einer integrierten mehrschichtisolator-speicherzelle in silizium-gate-technologie mit selbstjustierendem, ueberlappenden polysilizium-kontakt
DE19719699A1 (de) Verfahren zur Bildung eines dynamischen Speichers mit hoher Dichte und wahlfreiem Zugang
DE2741152A1 (de) Speicherzelle fuer einen silizium- gate-n-kanal-mos-direktzugriffspeicher und verfahren zu ihrer herstellung
DE102005014619A1 (de) Integriertes Schaltkreisbauelement mit Gatestruktur und zugehöriges Herstellungsverfahren
DE69609224T2 (de) Kondensator für eine integrierte Schaltung mit leitendem Graben
DE102004030806B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE2716691A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE4332074A1 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE4215001A1 (de) Halbleitervorrichtung und herstellungsverfahren dafuer
DE69322928T2 (de) Verfahren zur Herstellung eines nicht-flüchtigen Halbleiter-Speicherbauteils
EP1145319B1 (de) Integrierte schaltungsanordnung und verfahren zu deren herstellung
DE3877282T2 (de) Verfahren zum herstellen einer halbleiter-vorrichtung.
DE3446643C2 (de)
DE69026530T2 (de) Halbleiteranordnung mit zwei leitenden Schichten und Verfahren zu ihrer Herstellung
DE102021112077A1 (de) Floating-gate-vorrichtungen in hochspannungsanwendungen
DE4102184C2 (de) Verfahren zum Herstellen einer DRAM-Zelle

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee