JPH04233279A - フローティング・ゲート・トランジスタおよびその形成方法 - Google Patents

フローティング・ゲート・トランジスタおよびその形成方法

Info

Publication number
JPH04233279A
JPH04233279A JP3166862A JP16686291A JPH04233279A JP H04233279 A JPH04233279 A JP H04233279A JP 3166862 A JP3166862 A JP 3166862A JP 16686291 A JP16686291 A JP 16686291A JP H04233279 A JPH04233279 A JP H04233279A
Authority
JP
Japan
Prior art keywords
capacitor
dielectric
layer
bottom plate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3166862A
Other languages
English (en)
Inventor
James L Paterson
ジェームス　エル．　パターソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH04233279A publication Critical patent/JPH04233279A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は大容量のコンデンサを有
するフローティング・ゲート・トランジスタとその形成
方法に関する。金属・ポリ化物・コンデンサは、本譲受
人に譲渡された１９８８年５月３日出願の係属中の米国
特許出願第１８９，９３０号で説明している。この係属
中の出願では多層誘電体を加える前にケイ化処理してか
ら多層誘電体からケイ化物の下まで腐食する。
【０００２】
【従来の技術】集積回路の分野では、小さな集積回路チ
ップ内に高度で複雑な回路を備えるために、最小の完成
表面積内に形成することが好ましく、その結果、機能に
対するコストは下がる。コンデンサを持続させる回路に
対して、アナログ−デジタル変換器（ＡＤＣ）および不
揮発性メモリにおけるそのような要求に対しては制御ゲ
ートとフローティング・ゲートとの間で容量的な結合を
用い、大規模な集積化には少断面ながら大容量のコンデ
ンサを必要とする。とりわけＡＤＣの分野では、印加さ
れた電圧範囲を越え、与えられた温度範囲を越える容量
値の安定性は、迅速で正確な変換がさらに重要になる。
【０００３】
【発明が解決しようとする課題】集積回路の形成コスト
における他の重要性は形成工程の複雑さにある。相互接
続のレベル数を増やして表面積を保つ試みにおいて、工
程は一段と複雑になることがある。例えば、与えられた
集積回路の表面積は、全体にわたる金属層の下部に１つ
だけではなくポリシリコン・ゲートと相互接続の２つの
レベルを用いて減少することができる。しかし、追加の
ポリシリコン層、追加の誘電体層が配列され、追加のポ
リシリコン層がパターン化されかつ腐食されて前記誘電
体層に接触する追加の工程段階のために追加のポリシリ
コン層を含むことで工程は一段と複雑になる。
【０００４】さらに、拡散結合を形成して行われる追加
の高温工程段階は規模に対する性能を劣化させるが、追
加の高温工程段階はさらに拡散する結合形成に用いる不
純物を拡散させ、その結果より深い結合とより広い横方
向の拡散を生じる。
【０００５】従って本発明の目的は、独特な大容量、す
なわち表面積に比べて大容量を有するコンデンサを提供
し、とりわけコンデンサの底板の上部に高品質のケイ化
物層を提供することである。本発明の他の目的はそのよ
うなコンデンサを形成する方法を提供することである。 本発明の他の目的は比較的低温処理を必要とする方法を
提供することである。本発明の他の目的はコンデンサを
形成するポリシリコンの単一レベルだけを必要とする方
法を提供することである。本発明の他の目的は容量の低
い電圧係数を有するコンデンサを提供することである。 本発明のその他の目的および利点は付図と共に以下の説
明を参照にして当業者にとって明白となるであろう。
【０００６】
【課題を解決するための手段】本発明は、底板としての
ケイ化処理されたポリシリコン電極（ケイ化物は腐食を
停止するようには使用されたことはない）と、上板とし
ての金属層を伴う集積回路コンデンサを提供する。パタ
ーン化されたポリシリコン層が形成されてから、多重レ
ベル誘電体は形成され、さらに通路はそれらを通してポ
リシリコン・コンデンサの底板まで腐食される。それか
らポリシリコンの底板は高融点金属ケイ化物で覆われる
。酸化物または窒化物の層になって誘電体から成ること
が好ましいコンデンサ誘電体が次に配列される。拡散部
分およびポリシリコン電極まで腐食して所望の接触が得
られ、金属層は、コンデンサ誘電体の上にコンデンサの
上部電極を形成し、また拡散部分およびポリシリコン電
極までの所望の接触が得られるように金属層が配列され
かつパターン化される。これは、酸化物から下のケイ化
物まで腐食する工程と比較して、改善されたケイ化物層
をコンデンサに提供すること、つまり腐食を停止するよ
うなケイ化物を用いることである。
【０００７】本発明の構造物の１つにおいて、フローテ
ィング・ゲート・トランジスタは半導体ボデーの表面に
形成される。その構造物は、表面の堀のない部分上のフ
ィールド誘電体と、堀におけるソース拡散部分と、堀に
おけるドレイン拡散部分と、フィールド誘電体の上に配
列されたコンデンサ底板部分およびフィールド誘電体の
外まで広がりかつソースとドレイン拡散部分との間に配
列されたゲート部分を有するポリシリコンから成るフロ
ーティング・ゲートと、コンデンサ底板部分（ケイ化物
は接触区域上だけでなく、おそらくソースおよびドレイ
ン拡散部分上にも存在する）の上部表面部分だけに配列
されたケイ化物膜と、コンデンサ底板部分から離れた半
導体ボデー表面の上に配列される多重レベル誘電体と、
上面かつコンデンサ底板部分でケイ化物と接触されて配
列され、またコンデンサ底板部分から離れたコンデンサ
底板多重レベル誘電体の上に配列されるコンデンサ誘電
体層と、第１部分を伴う金属層を含み、コンデンサ底板
部分の上に配列されかつコンデンサ誘電体層と接触する
制御ゲート、またソース拡散部分およびドレイン拡散部
分の上に配列されその少なくとも１つと直接接触して配
列される第２部分を含むパターン化された導電体層とか
ら成る。
【０００８】フローティング・ゲート・トランジスタで
は、制御ゲートは、コンデンサ誘電体に接触する第１金
属層と、第１金属層に接触する第２金属層から成ること
が好ましく、第１金属層はチタンおよびタングステンか
ら成ることが好ましくコンデンサ誘電体は二酸化シリコ
ンおよび窒化シリコンから成ると共に窒化シリコン層は
二酸化シリコン層全体を覆う。
【０００９】本発明の、半導体ボデーの表面でフローテ
ィング・ゲート・トランジスタの形成方法の１つにおい
て、その方法は、フィールド誘電体構造物で被覆されな
い堀領域を形成するように表面でフィールド誘電体構造
物を形成する段階と、堀領域でソース拡散部分とドレイ
ン拡散部分を形成する段階と、ポリシリコンから成り、
フィールド誘電体構造物の上に配列されたコンデンサ底
板部分およびフィールド誘電体の外に広がるゲート部分
を有し、かつソースおよびドレイン拡散部分の間に配列
されたフローティング・ゲートを形成する段階と、底板
の一部分を露出するようにコンデンサ底板部分の上の多
重レベル誘電体層の一部分を除去する（おそらく接触区
域だけでなく、ソースおよびドレイン拡散部分の上の多
重レベル誘電体層の部分も除去される）段階と、コンデ
ンサ底板部分（またおそらくソースおよびドレインの接
触区域）露出部分上にケイ化物膜を形成する段階と、コ
ンデンサ誘電体の全体を形成する段階と、堀領域の一部
分を露出するように堀領域の上のコンデンサ誘電体およ
び多重レベル誘電体層（または、ソースおよびドレイン
拡散接触区域の上の多重レベル誘電体層があらかじめ除
去されたならば、誘電体層のみ）を除去する段階と、金
属層から成り、コンデンサ底板部分の上に配列されかつ
コンデンサ誘電体層と接触する上板を含む第１部分と、
ソース拡散部分およびドレイン拡散部分の上に配列され
かつその少なくとも１つと直接接触する第２部分を伴う
パターン化された導電層を形成する段階から成る。
【００１０】その方法では、上板の形成は、堀領域の上
の多重レベル誘電体層の一部分を除去する段階の前にコ
ンデンサ誘電体層と接触する第１金属層を形成する段階
と、堀領域の上の多重レベル誘電体層の一部分を除去す
る段階のあとで第１金属層と接触する第２金属層、つま
り第２金属層は堀領域の露出部分と直接接触する段階か
ら成ることが好ましい。第１金属層はチタンおよびタン
グステンから成ることが好ましい。コンデンサ誘電体の
形成は、全体に二酸化シリコンの層を形成する段階と、
低圧化学蒸気付着法で処理される配列段階と共に、二酸
化シリコン層の上に窒化シリコン層を形成する段階から
成ることが好ましい。
【００１１】
【実施例】図１を参照して、本発明に従って造られた金
属−ポリシリコン・コンデンサ２の断面図が示されてい
る。この実施例ではコンデンサ２はＰが基板４の表面に
配列されるフィールド酸化物上に形成される。この実施
例では、コンデンサ２は高融点金属ケイ化膜１４で覆わ
れるポリシリコンで形成された下板を有する。そのよう
な被膜はコンデンサ２をさらに安定させる。コンデンサ
２のコンデンサ誘電体は窒化シリコン層２２の下にわた
る二酸化シリコン層から成る。図１に示す実施例では２
５ｎｍの厚さの酸化物２０と２５ｎｍの厚さの窒化物２
２は約１ｆＦ／平方ミクロンの独特なコンデンサが供給
される。コンデンサ２の上板はアルミニウムまたはアル
ミニウム合金３０の下にわたるチタン−タングステン合
金層から成ることが好ましい。以下の明細書で述べる通
り、供給される層２４はコンデンサの組み立てを容易に
するが、コンデンサ２の構成には必ず必要ではない。層
２４と３０は、集積回路の金属化に用いられる純粋なア
ルミニウム、ドープ処理アルミニウム（銅・ドープ処理
アルミニウムおよびシリコン・ドープ処理アルミニウム
のような）のような多種の標準的な金属の任意な１種、
または銅・ドープ処理アルミニウムの下にわたるチタン
−タングステンの合金層で１つに構成された多重金属シ
ステムで選択的に形成される。
【００１２】図１に示すような金属−ポリシリコン・コ
ンデンサで構成されたコンデンサ２は、ポリシリコン−
ポリシリコン・コンデンサと比べて減少し、それによっ
て電圧に対する容量係数、また温度に対する容量が改善
されたことが分かった。下部にわたるポリシリコンがケ
イ化物膜で覆われてこの安定性はさらに改善される。現
在のポリシリコン−ポリシリコン・コンデンサの形成と
比較して、コンデンサ２の形成法は以下の説明でさらに
明白になると思うが、誘電体の形成およびコンデンサ２
の上板は比較的低温で処理される。
【００１３】従来の金属−ポリシリコン・コンデンサ製
法は１９８８年５月３日出願の係属中の米国特許出願第
１８９，９３０（ＴＩ−１３４２８）号で説明されてい
る。従来の設計ではケイ化物膜は、多重レベル誘電体１
６が配列される前にポリシリコン層１０，１２および拡
散領域６の上部に形成される。ケイ化物は完成した表面
区域層１０，１２，および６を被覆する。ケイ化物が形
成されてから、多重レベル誘電体１６が配列される。次
にポリシリコン領域１０上の表面の層１６を腐食してコ
ンデンサ開口部１８となる。それからコンデンサを隔置
して形成するように誘電体層２０および２２が配列され
る。図１に示される残りの工程段階は新設計と同様であ
り、以下詳細に説明する。
【００１４】図１の新設計の１つの利点は、コンデンサ
２のケイ化物膜１４が上述の従来設計と比べて工程上遅
く形成されることである。従って、従来設計では、ケイ
化物膜は層１６を施す前、つまりコンデンサ開口部１８
が腐食される前に形成される。過去の設計におけるコン
デンサ開口部はケイ化物膜の表面まで腐食されるが、コ
ンデンサ開口部１８を腐食する際に若干のケイ化物膜が
腐食される。これは所望されない付随作用である。この
新方法の利点はコンデンサ開口部１８はケイ化物が形成
される前に腐食されることであり、すなわち、コンデン
サ開口部１８が形成されるときにケイ化物膜は失われな
い。新しいコンデンサ２は図１の従来設計のコンデンサ
と比べて一段と良質なケイ化物膜１４およびコンデンサ
を有する。また、これはケイ化されたゲートを持たない
他の方法への移行に対抗して金属−ポリ化物コンデンサ
を加える方法である。
【００１５】図２（ａ）〜図２（ｊ）を参照して、図１
のコンデンサ２の形成方法が詳細に示されている。図２
の断面図はＰ形基板４内に形成された一部組み立てられ
た集積回路を例示する。フィールド物８は、局所酸化（
ＬＯＣＯＳ）法として、技術上周知の方法で形成される
。多結晶層は全体に置かれ、ポリシリコン体１０および
１２を形成するようにパターン化されかつ腐食される。 上述の通り、ポリシリコン体１０はコンデンサ２の底板
として保たれ、またポリシリコン体１２はコンデンサ２
と関連しない構造物であるが、説明を容易にするために
ここに示されている。構造物１０および１２の形成に用
いられるポリシリコン層は、従来の集積回路と同様に、
かなりの導電性を得るように密にドープ処理されること
が好ましく、一般に、ポリシリコン層はｎ形にドープ処
理されるが、ｎ形不純物が注入されるか、配列中に内部
位置でドープ処理される。ｎ形拡散部分６は、フィール
ド酸化物８で被覆されないｐ形基板４の表面位置にイオ
ン注入法および連続拡散によって形成され、すなわち拡
散部分６は一般に、ポリシリコン・ゲート電極による自
己配列形状の際にＭＯＳトランジスタのソースおよびド
レイン領域を形成するように上述のポリシリコン層が形
成されかつパターン処理された後で形成される。
【００１６】図２（ｂ）で示す通り、多重レベル誘電体
層１６は集積回路の表面にわたって付着される。多重レ
ベル誘電体層１６は上部を覆う金属からポリシリコン層
を隔置するために用いられる従来の誘電体材料である。 従来の誘電体材料１６の一例はリン・ドープ処理された
二酸化シリコンである。図２で示す通り、通路１８は次
に、コンデンサ２を形成すべき位置で多重レベル誘電体
層１６からポリシリコン体１０まで形成される。注目す
べき点は通路１８は同時にポリシリコン体１２または拡
散部分６への通路に接触するようには形成されないが、
以下説明するように、そのような接触は後に形成される
。通路１８は従来のホトリソグラフ技法に従ってパター
ン化され、また多重レベル誘電体層１６の特殊材料にた
いしては従来の湿式またはプラズマ腐食法で腐食される
。
【００１７】ケイ化物膜は、ケイ化物閉止用技術に用い
られるチタン、モリブデン等のような高融点金属を配列
して形成され、ケイ化物膜１４を形成するために下部に
わたるシリコンと共に高融点金属が直接反応するように
徐冷され、直接反応するようなケイ化は技術上周知のこ
とである。反応しない高融点金属または多重レベル誘電
体１６上の高融点金属混成物は順次除去され、図２（ｄ
）に示す構造物が残る。上述の通り、コンデンサ２の電
圧安定度はポリシリコン電極１０をケイ化することで高
められる。
【００１８】代替法として、通路１８と同時に接触通路
２６，２８を形成することができるる。それからケイ化
物膜は、接触開口部内のポリシリコン体１２および拡散
部分６の表面にも形成される。この工程では層１０の上
のコンデンサ開口部１８にケイ化物膜が形成されるのと
同様に層１２，６の上にケイ化物膜が供給される。ケイ
化物は接触に関して何も効果を持たないが、層１２，６
の上のケイ化物については選択自由である。その工程の
残りの段階では通路１８が形成される際に通路２６と２
８のどちらが形成されるかは特に考慮しない。
【００１９】図２（ｅ）に示す通り、コンデンサ誘電体
材料は、集積回路の表面にわたって付着され、コンデン
サ２が形成されるべき位置でケイ化物膜１４と接触する
。この実施例では、コンデンサ誘電体は、２５ｎｍの厚
さの二酸化シリコン層２０から成り、その上に２５ｎｍ
の厚さの窒化シリコン層２２が形成される。層２０と層
２２のいずれも低圧化学蒸気付着法で形成され、比較的
低温（例えば、セ氏８００度程度以下）で処理され得る
ことが好ましい。
【００２０】層２０と層２２のそのような形成法の一例
は１９８７年１０月６日に発行され、テキサス・インス
ツルメント社（Ｔｅｘａｓ　　Ｉｎｓｔｒｕｍｅｎｔｓ
　　Ｉｎｃｏｒｐｏｒａｔｅｄ）に譲渡された米国特許
第４，６９７，３３０号の中で説明されている。層２０
と層２２がＣＶＤ法で付着されてから、セ氏８００度程
度の温度で不活性物質または大気酸素の中で高密度に処
理される。ＬＰＣＶＤ法による層２０と層２２の低温形
成は拡散部分６をさらに縦横方向に拡散することを減少
する。
【００２１】注目すべき点、二酸化シリコンの単一層ま
たは酸化された窒化シリコンの単一層のような誘電体材
料の単一層はコンデンサ２の誘電体として交互に用いら
れる。テキサス・インスツルメント社（Ｔｅｘａｓ　　
Ｉｎｓｔｒｕｍｅｎｔｓ　　Ｉｎｃｏｒｐｏｒａｔｅｄ
）に譲渡された米国特許第４，８８２，６４９号で説明
されたように、酸化物／窒化物／酸化物の誘電体層また
は窒化物／酸化物／窒化物の誘電体層のような誘電体材
料の追加層も、コンデンサ誘電体として交互に用いられ
る。
【００２２】コンデンサ２を形成する好適な選択段階は
、ポリシリコン体１２および拡散部分６まで接触するま
で腐食される前に、誘電体層２０および２２の上に金属
層２４を形成することである。そのような層２４で形成
された集積回路を図２（ａ）に例示する。層２４を形成
する金属は５０ｎｍ程度の厚さで付着されたチタン−タ
ングステン合金が好ましい。以下詳細に説明する通り、
コンデンサ領域の上に供給された層２４は接触形成の際
に誘電体層２０および２２を保護する。
【００２３】図２（ｇ）に示す通り、金属層２４は次に
、コンデンサだけが層２４で被覆されるようにパターン
化され、腐食される。この段階は、接触通路２６および
２８が形成される前に処理されるのが望ましいが、それ
は金属の反発性が接触通路の形成を一段と困難にするか
らである。
【００２４】図２（ｈ）を参照して、マスク材料層２７
、例えばホトレジストが金属層２４および誘電体層２２
の表面上に示されている。マスク材料層２７は、接触位
置２６（ポリシリコン体１２まで）および２８（拡散部
分６まで）を定めるように従来のホトリソグラフィ技法
によって露出されかつ作られる。それから構造物に、接
触位置２６でポリシリコン体１２を露出しかつ接触位置
２８で拡散部分６を露出するように誘電体層２２，２０
および１６を通して腐食するようにプラズマ腐食法（ま
たは代わりに湿式腐食法）が供給される。マスク材料層
２７は次に除去され、図２（ｉ）に示す構造体になる。
【００２５】注目すべき点は、金属層２４は、コンデン
サ２が形成すべき位置の誘電体層２０および２２上の定
位置に残ることである。例えば、接触通路を腐食した後
かつ金属付着の前に、うわ薬をかけず、プラズマ・スパ
ッタ腐食から成り、あるいはフッ化水素酸にウエーハを
浸すことが従来の半導体処理においては普通である。例
えば、接触位置２６におけるポリシリコン体１２、接触
位置２８における拡散部分６に接触するように作られ、
接触腐食の後でかつ金属付着の前に形成される任意の天
然酸化物から成る構造物はそのようなうわ薬をかけない
ことで純粋度を保つ。接触位置２６および２８に用いら
れる天然酸化物は、もちろん接触に抵抗性を持たせる。 もちろん、他の露出された誘電体材料を腐食するときも
うわ薬をかけないが、もしコンデンサ誘電体層２０およ
び２２がうわ薬をかけないで露出されると、もちろん層
２０および２２自体が腐食される。しかし、供給される
金属層２４はうわ薬をかけない腐食から層２２を保護し
、コンデンサ２の誘電体は付着されたまま残る。
【００２６】代替法として、供給される金属層２４、層
２２は、うわ薬をかけない段階後の層２０および２２が
所望の厚さになるように一段と厚く付着されることがあ
る。別の代替法として、ウエーハは、接触腐食後かつ金
属付着前に無酸素状態に置かれ、接触位置２６および２
８で天然酸化物の形成を防止することがある。しかし、
金属層２４を用いることは、追加のマスク段階を必要と
せずに、接触腐食後に、うわ薬をかけないことや材料の
保持といった抑制を取り除く。
【００２７】図２（ｊ）を参照して、金属層３０は、う
わ薬をかけずに接触腐食した後で構造物上にわたって付
着されている。金属層３０は集積回路の形成に適した周
知の混合物とすることができる。金属層３０の一例とし
て７５０ｎｍ程度の厚さにスパッタされた銅ドープ処理
されたアルミニウム層の下に付着する３００ｎｍ程度の
厚さを有するチタン−タングステン合金があげられる。 注目すべき点は金属層３０のスパッタ処理は比較的低温
（セ氏３５０度程度）で一般にも実施されていることで
ある。もちろん、金属層３０の厚さは、コンデンサ２の
ポリシリコン体１０の上部位置の窪みを満たすと同様に
、ポリシリコン体１２、拡散部分６までの接触位置２６
および２８を満たすのには十分である。マスクは、集積
回路の金属ラインの位置を定めるように金属層３０にわ
たってパターン化され、かつ金属層３０および金属層２
４はいずれも周知の金属腐食の方法で腐食される。もち
ろん、金属層２４および３０は、金属と接続されてはな
らない位置における誘電体層２０および２２の表面から
取り除かれる。結果として、図１に示す構造物が組み立
てられる。
【００２８】図３および図４を参照して、事実上、上述
されたように形成されたコンデンサ２を含むフローティ
ング・ゲート・トランジスタが示されている。図３およ
び図４の参照番号は図１および図２（ａ）〜２（ｊ）で
用いられたものと同じである。
【００２９】図３を参照して、コンデンサ２は図１のコ
ンデンサと事実上同じである。しかし、ポリシリコン体
１０は、堀領域内の薄いゲート酸化物層９の上に付着す
るようにコンデンサ２の下からフィールド酸化物８の外
まで広がる。図４の平面図に示すように、ポリシリコン
体１０は、ｎ形拡散領域４０および４２と隔置され、拡
散領域４０はＭＯＳトランジスタのドレインとして供給
されかつ拡散領域４２はソースとして供給されている。 ポリシリコン体１０はコンデンサ２から堀領域の反対側
のフィールド酸化物８の上まで伸び、さらに電気絶縁さ
れる。
【００３０】図３および図４のフローティング・ゲート
・トランジスタは、つまりフローティング・ゲートとし
てのポリシリコン体１０、また制御ゲートとしての金属
層２４および３０（すなわち、コンデンサ２の上板）を
有する。コンデンサ２、はポリシリコン体１０までの金
属層３０の上に置かれた信号を容量結合し、消去可能プ
ログラマブル読み出し専用メモリ（ＥＰＲＯＭ）装置お
よび電気的消去可能プログラマブル読み出し専用メモリ
（ＥＥＰＲＯＭ）装置を用いる従来方法で図３および図
４のフローティング・ゲート・トランジスタのプログラ
ミングおよび読み取りを行わせる。
【００３１】本発明は好適実施例に関してこの明細書で
詳細に説明されたが、言うまでもなくこの説明は唯一の
例によるものであり、定まった観念で造られたものでは
ない。さらに言うまでもなく本発明の実施例および追加
の実施例の数々の変更は明白であり、この説明を参照す
る当業者によって実行されると思う。そのような変更お
よび追加の実施例は特許請求の範囲および以下の開示項
として本発明の主旨および実際の範囲内にあることが期
待される。
【００３２】以上の説明に関して更に次の項を開示する
。 （１）フィールド誘電体で被覆されない堀領域を形成す
るような、表面におけるフィールド誘電体と、前記堀領
域の第１部分におけるソース拡散部と、前記堀領域の第
２部分におけるドレイン拡散部と、ポリ・シリコンから
成り、前記フィールド誘電体の上に配列されたコンデン
サ底板部分を有し、また前記フィールド誘電体から広が
りかつ前記ソースとドレイン拡散部との間に配列された
ゲート部分を有するフローティング・ゲートと、前記コ
ンデンサ底板部分から離れた前記フィールド誘電体の上
に配列された多重レベル誘電体と、前記コンデンサ底板
部分の上部表面部分にだけ配列されたケイ化物膜と、前
記コンデンサ底板の上に配列されかつ前記ケイ化物膜と
接触し、また前記コンデンサ底板部分から離れた前記多
重レベル誘電体の上に配列されたコンデンサ誘電体層と
、第１部分を伴う金属層から成り、前記コンデンサ底板
部分の上に配列されかつ前記コンデンサ誘電体層と接触
する制御ゲートと、前記ソース拡散部と前記ソース拡散
部の上に配列され、その少なくとも１つと接触する第２
部分から成るパターン化された導電体層と、から成る半
導体ボデーの表面に形成されたフローティング・ゲート
・トランジスタ。
【００３３】（２）前記制御ゲートは、前記コンデンサ
誘電体と接触するチタンおよびタングステンを含む第１
金属層と、前記第１金属層と接触する第２金属層から成
る第１項記載のフローティング・ゲート・トランジスタ
。
【００３４】（３）前記コンデンサ誘電体は二酸化シリ
コンおよび窒化シリコンから成る第１項記載のフローテ
ィング・ゲート・トランジスタ。
【００３５】（４）前記ケイ化物膜は前記堀領域の上の
一部分にも配列されるが、すべてには配列されない第１
項記載のフローティング・ゲート・トランジスタ。
【００３６】（５）前記堀領域内の前記ケイ化物膜は、
前記パターン化された導電層がソース拡散部分および前
記ドレイン拡散部分の少なくとも１つと接触している第
４項記載のフローティング・ゲート・トランジスタ。
【００３７】（６）前記窒化シリコン層を付着する第３
項記載のフローティング・ゲート・トランジスタ。
【００３８】（７）半導体ボデーの表面でフローティン
グ・ゲート・トランジスタを形成する方法であり、その
方法は前記フィールド誘電体構造物によって被覆されて
いない堀領域を形成する前記表面でフィールド誘電体構
造物を形成し、前記堀領域でソース拡散部分および前記
ドレイン拡散部分を形成し、ポリシリコンから成り、前
記フィールド誘電体構造物の上に配列されたコンデンサ
の底板部分を有し、また前記フィールド誘電体の外に広
がるゲート部分を有しかつ前記ソース拡散部分とドレイ
ン拡散部分との間に配列されるフローティング・ゲート
を形成し、多重レベル誘電体層全体を形成し、その部分
を露出する前記コンデンサの底板部分の上に前記多重レ
ベル誘電体層の一部分を除去し、前記コンデンサの底板
部分の前記露出された部分の上に配列されたケイ化物膜
を形成し、全体にコンデンサ誘電体を形成し、前記堀領
域の一部分を露出するように前記堀領域の上の前記コン
デンサ誘電体および前記多重レベル誘電体層の一部分を
除去し、前記コンデンサの底板部分の上に配列されかつ
前記コンデンサ誘電体層と接触する上板を含む第１部分
と、前記ソース拡散部分とドレイン拡散部分の上に配列
されかつ少なくとも１つと直接接触する第２部分を伴う
パターン化された導電層を形成するフローティング・ゲ
ート・トランジスタの形成方法。
【００３９】（８）前記堀領域の上の前記多重レベル誘
電体層の一部分を除去する段階の前に前記コンデンサ誘
電体と接触する第１金属層を形成する段階と、前記堀領
域の上の前記多重レベル誘電体層の一部分を除去する段
階の後で前記第１金属層と接触する第２金属層を形成す
る段階、つまり第２金属層は前記堀領域と直接接触する
段階とから成る第７項記載の方法。
【００４０】（９）前記第１金属層はチタンおよびタン
グステンから成る第８項記載の方法。
【００４１】（１０）コンデンサ誘電体を形成する前記
段階は、全体の二酸化シリコン層を形成する段階と、前
記二酸化シリコン層の上の窒化シリコン層を形成する段
階から成る第７項記載の方法。
【００４２】（１１）前記付着段階は低圧化学蒸気付着
法によって実行される第７項記載の方法。
【００４３】（１２）底板の一部分を露出するように前
記コンデンサ底板部分の上の前記多重レベル誘電体層の
一部分を除去する前記段階は、前記ソースまたはドレイ
ン拡散部分の上の前記多重レベル誘電体層の一部分も露
出し、かつ前記コンデンサ底板部分の前記露出した部分
の上にケイ化物膜を形成する前記段階は前記ソースまた
はドレイン拡散部分の露出した部分の上にもケイ化物膜
を形成する第７項記載の方法。
【００４４】（１３）半導体ボデーの表面の所定位置で
形成されたコンデンサは、前記表面でのフィールド誘電
体構造物と、前記フィールド誘電体構造物の上に配列さ
れたポリシリコンを有する底板と、前記コンデンサの位
置から離れた前記表面の上に配列された多重レベル誘電
体と、前記底板の表面の一部分のみに配列されたケイ化
物膜と、前記コンデンサの位置で前記底板の上に配列さ
れかつ前記底板と接触するコンデンサ誘電体層と、前記
コンデンサの位置で前記コンデンサの上に配列されかつ
前記コンデンサ誘電体層と接触する金属層を有する上板
から成るコンデンサ。
【００４５】（１４）半導体ボデーの表面でコンデンサ
を形成する方法であって、前記フィールド誘電体構造物
によって被覆されない堀領域を形成するように、前記表
面でフィールド誘電体構造物を形成する段階と、前記フ
ィールド誘電体構造物の上に付着するポリシリコンを有
する底板を形成する段階と、全体に多重レベル誘電体を
形成する段階と、底板部分を露出するように前記底板の
上の前記多重レベル誘電体層の一部分を除去する段階と
、前記底板の前記露出部分でケイ化物膜を形成する段階
と、前記ケイ化物膜の上にコンデンサ誘電体を形成する
段階と、前記底板のうえで前記コンデンサ誘電体と接触
する金属層を有する上板を形成する段階から成る方法。
【００４６】（１５）前記コンデンサ底板部分の一部分
を露出するようにその上の前記多重レベル誘電体層の一
部分を除去する段階は前記ソースまたはドレイン拡散部
分の上の前記多重レベル誘電体層の部分も露出し、前記
コンデンサ底板部分の前記露出された部分上に付着され
たケイ化物膜を形成する段階は前記ソースまたはドレイ
ンの露出された部分上にケイ化物膜も形成する第１４項
記載の方法。
【００４７】（１６）本発明は、底板としてのケイ化ポ
リシリコン電極１４（腐食停止用には用いられないケイ
化物）と上板としての金属層２４および３０を備えた集
積回路コンデンサ２を提供する。パターン化ポリシリコ
ン層が形成されてから、多重レベル誘電体１６が形成さ
れ、更に通路はポリシリコン・コンデンサの底板１０ま
で貫通して腐食される。それからポリシリコン底板１０
は高融点金属ケイ化物１４によって閉止される。コンデ
ンサ誘電体が次に付着されるが、誘電体は酸化物２０お
よび窒化物２２の誘電体層から成ることが好ましい。拡
散部分およびポリシリコン電極は腐食されて所望の接触
が得られ、コンデンサ誘電体の上のコンデンサの上部電
極を形成し、また拡散部分およびポリシリコン電極まで
所望の接触が得られるように金属は付着されかつパター
ン化される。酸化物を通してケイ化物の下まで比較され
て、改善されたケイ化物層がコンデンサに提供されるが
、つまり腐食を停止するようなケイ化物を用いることで
ある。
【図面の簡単な説明】
【図１】本発明の好適な実施例に従って作られた、完成
したコンデンサの断面図。
【図２】図１のコンデンサの様々な形成段階を例示する
断面図。
【図３】本発明に従って作られたフローティング・ゲー
ト・トランジスタの断面図。
【図４】図３のフローティング・ゲート・トランジスタ
の平面図。
【符号の説明】
２　　コンデンサ ４　　基板 ６　　拡散部分 ８　　フィールド酸化物 ９　　酸化物層 １０　　ポリシリコン体 １２　　ポリシリコン体 １４　　高融点金属ケイ化物膜 １６　　多重レベル誘電体 １８　　通路 ２０　　誘電体層 ２２　　誘電体層 ２４　　金属層 ２６　　通路 ２７　　マスク材料 ２８　　通路 ３０　　金属層 ４０　　拡散部分 ４２　　拡散部分

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】　　半導体ボデーの表面に形成されたフロ
    ーティング・ゲート・トランジスタにおいて、フィール
    ド誘電体で被覆されない堀領域を形成するような、表面
    におけるフィールド誘電体と、前記堀領域の第１部分に
    おけるソース拡散部と、前記堀領域の第２部分における
    ドレイン拡散部と、ポリ・シリコンから成り、前記フィ
    ールド誘電体の上に配列されたコンデンサ底板部分を有
    し、また前記フィールド誘電体から広がりかつ前記ソー
    スとドレイン拡散部との間に配列されたゲート部分を有
    するフローティング・ゲートと、前記コンデンサ底板部
    分から離れた前記フィールド誘電体の上に配列された多
    重レベル誘電体と、前記コンデンサ底板部分の上部表面
    部分にだけ配列されたケイ化物膜と、前記コンデンサ底
    板の上に配列されかつ前記ケイ化物膜と接触し、また前
    記コンデンサ底板部分から離れた前記多重レベル誘電体
    の上に配列されたコンデンサ誘電体層と、第１部分を伴
    う金属層から成り、前記コンデンサ底板部分の上に配列
    されかつ前記コンデンサ誘電体層と接触する制御ゲート
    と前記ソース拡散部と前記ソース拡散部の上に配列され
    、その少なくとも１つと接触する第２部分とから成るパ
    ターン導電体層と、を備えたフローティング・ゲート・
    トランジスタ。
  2. 【請求項２】　　半導体ボデーの表面にフローティング
    ・ゲート・トランジスタを形成する形成方法において、
    前記フィールド誘電体構造物によって被覆されていない
    堀領域を形成する前記表面でフィールド誘電体構造物を
    形成し、前記堀領域でソース拡散部分および前記ドレイ
    ン拡散部分を形成し、ポリシリコンから成り、前記フィ
    ールド誘電体構造物の上に配列されたコンデンサの底板
    部分を有し、前記フィールド誘電体の外に広がるゲート
    部分を有し、かつ前記ソース拡散部分とドレイン拡散部
    分との間に配列されるフローティング・ゲートを形成し
    、多重レベル誘電体層全体を形成し、その部分を露出す
    る前記コンデンサの底板部分の上に前記多重レベル誘電
    体層の一部分を除去し、前記コンデンサの底板部分の前
    記露出された部分の上に配列されたケイ化物膜を形成し
    、全体にコンデンサ誘電体を形成し、前記堀領域の一部
    分を露出するように前記堀領域の上の前記コンデンサ誘
    電体および前記多重レベル誘電体層の一部分を除去し、
    前記コンデンサの底板部分の上に配列されかつ前記コン
    デンサ誘電体層と接触する上板を含む第１部分と、前記
    ソース拡散部分とドレイン拡散部分の上に配列され、か
    つ少なくとも１つと直接接触する第２部分を伴うパター
    ン化された導電層を形成するフローティング・ゲート・
    トランジスタの形成方法。
JP3166862A 1990-07-09 1991-07-08 フローティング・ゲート・トランジスタおよびその形成方法 Pending JPH04233279A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/549,862 US5057447A (en) 1990-07-09 1990-07-09 Silicide/metal floating gate process
US549862 1990-07-09

Publications (1)

Publication Number Publication Date
JPH04233279A true JPH04233279A (ja) 1992-08-21

Family

ID=24194660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3166862A Pending JPH04233279A (ja) 1990-07-09 1991-07-08 フローティング・ゲート・トランジスタおよびその形成方法

Country Status (5)

Country Link
US (1) US5057447A (ja)
EP (1) EP0466016B1 (ja)
JP (1) JPH04233279A (ja)
KR (1) KR100208846B1 (ja)
DE (1) DE69123295T2 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04155835A (ja) * 1990-10-18 1992-05-28 Mitsubishi Electric Corp 集積回路装置の製造方法
JP2601022B2 (ja) * 1990-11-30 1997-04-16 日本電気株式会社 半導体装置の製造方法
JPH04242970A (ja) * 1991-01-01 1992-08-31 Tadahiro Omi ダイナミック型半導体メモリ
JP3118785B2 (ja) * 1991-05-23 2000-12-18 ソニー株式会社 バリヤメタル構造の形成方法
JPH04359557A (ja) * 1991-06-06 1992-12-11 Nec Corp 半導体装置の製造方法
US5641703A (en) * 1991-07-25 1997-06-24 Massachusetts Institute Of Technology Voltage programmable links for integrated circuits
US5208170A (en) * 1991-09-18 1993-05-04 International Business Machines Corporation Method for fabricating bipolar and CMOS devices in integrated circuits using contact metallization for local interconnect and via landing
US5674771A (en) * 1992-04-20 1997-10-07 Nippon Telegraph And Telephone Corporation Capacitor and method of manufacturing the same
US5232874A (en) * 1992-06-22 1993-08-03 Micron Technology, Inc. Method for producing a semiconductor wafer having shallow and deep buried contacts
US5312768A (en) * 1993-03-09 1994-05-17 Micron Technology, Inc. Integrated process for fabricating raised, source/drain, short-channel transistors
US5716862A (en) * 1993-05-26 1998-02-10 Micron Technology, Inc. High performance PMOSFET using split-polysilicon CMOS process incorporating advanced stacked capacitior cells for fabricating multi-megabit DRAMS
US5425392A (en) * 1993-05-26 1995-06-20 Micron Semiconductor, Inc. Method DRAM polycide rowline formation
JP3025733B2 (ja) * 1993-07-22 2000-03-27 三洋電機株式会社 半導体集積回路装置
US5747375A (en) * 1993-07-22 1998-05-05 Sanyo Electric Co., Ltd. Method of manufacturing a semiconductor integrated circuit device
US5338701A (en) * 1993-11-03 1994-08-16 Taiwan Semiconductor Manufacturing Company Method for fabrication of w-polycide-to-poly capacitors with high linearity
US5498558A (en) * 1994-05-06 1996-03-12 Lsi Logic Corporation Integrated circuit structure having floating electrode with discontinuous phase of metal silicide formed on a surface thereof and process for making same
US5661081A (en) * 1994-09-30 1997-08-26 United Microelectronics Corporation Method of bonding an aluminum wire to an intergrated circuit bond pad
US5576240A (en) * 1994-12-09 1996-11-19 Lucent Technologies Inc. Method for making a metal to metal capacitor
JPH08222648A (ja) * 1995-02-14 1996-08-30 Canon Inc 記憶装置
US5703408A (en) * 1995-04-10 1997-12-30 United Microelectronics Corporation Bonding pad structure and method thereof
US5665625A (en) * 1995-05-19 1997-09-09 Micron Technology, Inc. Method of forming capacitors having an amorphous electrically conductive layer
US5663088A (en) * 1995-05-19 1997-09-02 Micron Technology, Inc. Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer
US5707894A (en) * 1995-10-27 1998-01-13 United Microelectronics Corporation Bonding pad structure and method thereof
US5754390A (en) * 1996-01-23 1998-05-19 Micron Technology, Inc. Integrated capacitor bottom electrode for use with conformal dielectric
US6115233A (en) * 1996-06-28 2000-09-05 Lsi Logic Corporation Integrated circuit device having a capacitor with the dielectric peripheral region being greater than the dielectric central region
KR100267087B1 (en) * 1997-01-07 2000-10-02 Samsung Electronics Co Ltd Manufacturing method of capacitor device
US5876788A (en) * 1997-01-16 1999-03-02 International Business Machines Corporation High dielectric TiO2 -SiN composite films for memory applications
JPH11150195A (ja) * 1997-11-19 1999-06-02 Nec Corp 半導体装置及びその製造方法
US6090656A (en) 1998-05-08 2000-07-18 Lsi Logic Linear capacitor and process for making same
TW503568B (en) * 1999-04-07 2002-09-21 Taiwan Semiconductor Mfg Manufacture method of capacitor with low voltage coefficient
US6086951A (en) * 1999-06-14 2000-07-11 United Microelectronics Corp. Method for forming metallic capacitor
DE10219116A1 (de) 2002-04-29 2003-11-13 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Verbindungslagen sowie zugehörige Herstellungsverfahren
KR100431814B1 (ko) * 2002-05-30 2004-05-17 주식회사 하이닉스반도체 메모리 소자의 제조 방법
US7101813B2 (en) * 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
CN1914331A (zh) 2004-02-06 2007-02-14 拜尔健康护理有限责任公司 作为生物传感器的内部参照的可氧化种类和使用方法
US7235501B2 (en) 2004-12-13 2007-06-26 Micron Technology, Inc. Lanthanum hafnium oxide dielectrics
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
KR101321296B1 (ko) 2005-07-20 2013-10-28 바이엘 헬스케어 엘엘씨 게이트형 전류 측정법 온도 결정 방법
JP5671205B2 (ja) 2005-09-30 2015-02-18 バイエル・ヘルスケア・エルエルシー ゲート化ボルタンメトリー
US7345915B2 (en) * 2005-10-31 2008-03-18 Hewlett-Packard Development Company, L.P. Modified-layer EPROM cell
US7592251B2 (en) 2005-12-08 2009-09-22 Micron Technology, Inc. Hafnium tantalum titanium oxide films
US7972974B2 (en) 2006-01-10 2011-07-05 Micron Technology, Inc. Gallium lanthanide oxide films
US7365387B2 (en) * 2006-02-23 2008-04-29 Hewlett-Packard Development Company, L.P. Gate-coupled EPROM cell for printhead
US7759747B2 (en) 2006-08-31 2010-07-20 Micron Technology, Inc. Tantalum aluminum oxynitride high-κ dielectric
JP5244116B2 (ja) 2006-10-24 2013-07-24 バイエル・ヘルスケア・エルエルシー 過渡減衰電流測定法
US11092567B2 (en) 2017-03-21 2021-08-17 International Business Machines Corporation Biosensor electrode having three-dimensional structured sensing surfaces

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4288256A (en) * 1977-12-23 1981-09-08 International Business Machines Corporation Method of making FET containing stacked gates
US4198693A (en) * 1978-03-20 1980-04-15 Texas Instruments Incorporated VMOS Read only memory
US4203125A (en) * 1978-07-03 1980-05-13 Texas Instruments Incorporated Buried storage punch through dynamic ram cell
US4410867A (en) * 1978-12-28 1983-10-18 Western Electric Company, Inc. Alpha tantalum thin film circuit device
JPS57159055A (en) * 1981-03-25 1982-10-01 Toshiba Corp Manufacture of semiconductor device
US4472726A (en) * 1981-05-06 1984-09-18 The United States Of America As Represented By The Secretary Of The Air Force Two carrier dual injector apparatus
US4419812A (en) * 1982-08-23 1983-12-13 Ncr Corporation Method of fabricating an integrated circuit voltage multiplier containing a parallel plate capacitor
JPS5955071A (ja) * 1982-09-24 1984-03-29 Hitachi Micro Comput Eng Ltd 不揮発性半導体装置
JPS59105351A (ja) * 1982-12-08 1984-06-18 Hitachi Ltd 半導体集積回路装置の製造方法
US4613956A (en) * 1983-02-23 1986-09-23 Texas Instruments Incorporated Floating gate memory with improved dielectric
US4466177A (en) * 1983-06-30 1984-08-21 International Business Machines Corporation Storage capacitor optimization for one device FET dynamic RAM cell
JPS6022355A (ja) * 1983-07-19 1985-02-04 Nec Corp シリコンゲ−トｍｏｓ集積回路装置及びその製造方法
JPS60148168A (ja) * 1984-01-13 1985-08-05 Seiko Instr & Electronics Ltd 半導体不揮発性メモリ
US4606114A (en) * 1984-08-29 1986-08-19 Texas Instruments Incorporated Multilevel oxide as diffusion source
US4589056A (en) * 1984-10-15 1986-05-13 National Semiconductor Corporation Tantalum silicide capacitor
JPS61136274A (ja) * 1984-12-07 1986-06-24 Toshiba Corp 半導体装置
US4635347A (en) * 1985-03-29 1987-01-13 Advanced Micro Devices, Inc. Method of fabricating titanium silicide gate electrodes and interconnections
JPH0682783B2 (ja) * 1985-03-29 1994-10-19 三菱電機株式会社 容量およびその製造方法
US4686000A (en) * 1985-04-02 1987-08-11 Heath Barbara A Self-aligned contact process
US4811076A (en) * 1985-05-01 1989-03-07 Texas Instruments Incorporated Device and process with doubled capacitors
US4597060A (en) * 1985-05-01 1986-06-24 Texas Instruments Incorporated EPROM array and method for fabricating
JPS621262A (ja) * 1985-06-26 1987-01-07 Matsushita Electronics Corp 半導体記憶装置
US4628405A (en) * 1985-08-19 1986-12-09 National Semiconductor Corporation Integrated circuit precision capacitor
US4683554A (en) * 1985-09-13 1987-07-28 Ncr Corporation Direct write nonvolatile memory cells
US4619887A (en) * 1985-09-13 1986-10-28 Texas Instruments Incorporated Method of plating an interconnect metal onto a metal in VLSI devices
US4638400A (en) * 1985-10-24 1987-01-20 General Electric Company Refractory metal capacitor structures, particularly for analog integrated circuit devices
US4799992A (en) * 1985-10-31 1989-01-24 Texas Instruments Incorporated Interlevel dielectric fabrication process
JPS62163376A (ja) * 1986-01-14 1987-07-20 Fujitsu Ltd 半導体記憶装置の製造方法
US4825271A (en) * 1986-05-20 1989-04-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory
JP2518617B2 (ja) * 1986-07-10 1996-07-24 セイコー電子工業株式会社 不揮発性メモリおよびその製造方法
JPS6394664A (ja) * 1986-10-08 1988-04-25 Sony Corp 半導体装置
US4760034A (en) * 1987-06-15 1988-07-26 Motorola, Inc. Method of forming edge-sealed multi-layer structure while protecting adjacent region by screen oxide layer
US5008212A (en) * 1988-12-12 1991-04-16 Chen Teh Yi J Selective asperity definition technique suitable for use in fabricating floating-gate transistor

Also Published As

Publication number Publication date
US5057447A (en) 1991-10-15
DE69123295T2 (de) 1997-04-24
EP0466016A3 (en) 1993-09-15
EP0466016B1 (en) 1996-11-27
DE69123295D1 (de) 1997-01-09
KR100208846B1 (ko) 1999-07-15
EP0466016A2 (en) 1992-01-15
KR920003502A (ko) 1992-02-29

Similar Documents

Publication Publication Date Title
JPH04233279A (ja) フローティング・ゲート・トランジスタおよびその形成方法
US5065220A (en) Metal-to-polysilicon capacitor and method for making the same
US5108941A (en) Method of making metal-to-polysilicon capacitor
JP3033979B2 (ja) キャパシタの製法
US4971924A (en) Metal plate capacitor and method for making the same
EP0279588B1 (en) Contact in a contact hole in a semiconductor and method of producing same
KR940003608B1 (ko) 반도체 기억장치와 그 제조방법
US8580666B2 (en) Methods of forming conductive contacts
KR0140379B1 (ko) 도전 구조체를 반도체 소자내에 선택적으로 인캡슐레이션하기 위한 방법
US5918118A (en) Dual deposition methods for forming contact metallizations, capacitors, and memory devices
US5079670A (en) Metal plate capacitor and method for making the same
EP0971393A1 (en) Capacitor for integrated circuit and its fabrication method
US20020187633A1 (en) Capacitor and method for forming the same
US6162671A (en) Method of forming capacitors having high dielectric constant material
JPS6173370A (ja) 半導体装置及びその製造方法
KR100374370B1 (ko) 뛰어난 내산화성을 갖는 스택 커패시터
US4933297A (en) Method for etching windows having different depths
US5801443A (en) Semiconductor device with short circuit prevention and method of manufacturing thereof
US6498094B2 (en) Method for providing a contact hole formed in an insulating film
US6037247A (en) Method of manufacturing semiconductor device having a self aligned contact
KR970077674A (ko) 반도체 집적회로장치의 제조방법
US7157761B2 (en) Capacitor with noble metal pattern
US5457070A (en) Method of forming a step compensated semiconductor device
US20040089891A1 (en) Semiconductor device including electrode or the like having opening closed and method of manufacturing the same
US5602050A (en) Method of making a semiconductor device with conductors on stepped substrate having planar upper surfaces