DE69115082T2 - Halbleitervorrichtung mit vielschichtiger Verdrahtungsstruktur und Verfahren zu ihrer Herstellung. - Google Patents

Halbleitervorrichtung mit vielschichtiger Verdrahtungsstruktur und Verfahren zu ihrer Herstellung.

Info

Publication number
DE69115082T2
DE69115082T2 DE69115082T DE69115082T DE69115082T2 DE 69115082 T2 DE69115082 T2 DE 69115082T2 DE 69115082 T DE69115082 T DE 69115082T DE 69115082 T DE69115082 T DE 69115082T DE 69115082 T2 DE69115082 T2 DE 69115082T2
Authority
DE
Germany
Prior art keywords
layer
wiring
wiring layer
silicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69115082T
Other languages
English (en)
Other versions
DE69115082D1 (de
Inventor
Naoki Ikeda
Fumitomo Matsuoka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE69115082D1 publication Critical patent/DE69115082D1/de
Publication of DE69115082T2 publication Critical patent/DE69115082T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit einer vielschichtigen Verdrahtungsstruktur und ein Verfahren zum Herstellen derselben und insbesondere eine Halbleitervorrichtung, in der verschiedene Vedrahtungsschichten miteinander verbunden sind über ein Durchgangsloch, sowie ein Verfahren zum Herstellen derselben.
  • Die US-A-4 807 013 offenbart eine Herstellungstechnik für eine integrierte Schaltung, das auf der Benutzung von Polysiliziumfüllungen beruht. Dabei wird eine Polysiliziumfüllung vorgesehen in der Ecke, die gebildet ist durch eine steile Seitenwand einer strukturierten Polysiliziumschicht und einer Schicht zum Haltern der letzteren, wobei die Füllung einer gerundete Oberfläche hat.
  • Ein herkömmliches Verfahren zunt Herstellen einer Halbleitervorrichtung mit einer vielschichtigen Verdrahtungsstruktur, in der jeweilige Verdrahtungsschichten miteinander verbunden sind über ein Durchgangsloch, wird nachstehend beschrieben werden mit Bezug auf Figuren 1A bis 1B. Wie in Figur 1A gezeigt, wird ein Siliziumoxydfilm 32 als eine isolierende Zwischenschicht gebildet auf einem Siliziumsubstrat 31 durch ein CVD (chemische Dampfabscheidung)-Verfahren. Darauffolgend wird eine erste Aluminiumschicht abgeschieden auf der gesamten Oberfläche des Siliziumoxydfilms 32 und strukturiert zum Bilden einer ersten Verdrahtungsschicht 33.
  • Wie in Figur 1B gezeigt, wird ein dicker Siliziumoxydfilm 34 gebildet auf der gesamten Oberfläche der resultierenden Struktur unter einer niedrigen Temperatur 300ºC bis 380ºC durch ein Plasma-CVD-Verfahren. Darauffolgend, wie in Figur 1C gezeigt, wird der Siliziumoxydfilm 34, der auf der ersten Verdrahtungsschicht 33 gebildet ist, selektiverweise entfernt durch ein RIE (Reaktives Tonenätzen)-Verfahren unter Benutzung einer vorbestimmten Maske, um dadurch ein Durchgangsloch 35 zu bilden. Darauffolgend wird eine zweite Aluminiumschicht abgeschieden auf der gesamten Oberfläche und strukturiert zum Bilden einer zweiten Verdrahtungsschicht 36.
  • Beim obigen herkömmlichen Verfahren jedoch kann bei der Bildung des Durchgangslochs, durchgeführt durch RIE im in Figur 1C gezeigten Schritt, eine Bildungsposition des Durchgangsloches 35 abweichen von einer korrekten Position auf der ersten Verdrahtungsschicht 33, wie gezeigt in einer ebenen Ansicht von Figur 2, und zwar aufgrund von einer Maskenfehlausrichtung oder einer Prozessvariation. Falls das Durchgangsloch 35 abweicht von der korrekten Position auf diese Art und Weise, wird der Siliziumoxydfilm 32 geätzt zu einem Abschnitt, der unterhalb der ersten Verdrahtungsschicht 33 gelegen ist. In diesem Fall wird ein Leckstrom erzeugt zwischen der zweiten Verdrahtungsschicht 36 und einer unterliegenden polykristall inen Silizium-Verdrahtungsschicht (nicht gezeigt) oder dem Siliziumsubstrat 31, oder Unbequemlichkeiten, wie z.B. ein Kurzschluß, treten im schlimmsten Fall auf.
  • Wenn die zweite Verdrahtungsschicht 36 geätzt wird, um vom Durchgangsloch 35 abzuweichen, wird die erste Verdrahtungsschicht 33 geätzt, um eine Unzuverlässigkeit oder einen Entkopplungsdefekt zu bilden.
  • Zum Bilden eines Durchgangsloches wird deshalb, wie in einer ebenen Ansicht von Figur 3 gezeigt, die Verdrahtungsbreite der ersten Verdrahtungsschicht 33 an einer vorgesehenen Bildungsposition des Durchgangslochs 35 viel größer eingestellt als eine Minimalbreite der ersten Verdrahtungsschicht, d.h. eine vorbestimmte Größenspanne, welche eine Maskenfehlausbildung oder eine Prozessvariation erlauben kann, wird eingestellt zwischen dem Durchgangsloch 35 und der ersten Verdrahtungsschicht 33. Daraus resultierend treten die obigen Unbequemlichkeiten nicht auf, sogar wenn das Durchgangsloch 35 abweicht von der vorgesehenen Bildungsposition.
  • Wenn die Verdrahtungsbreite der ersten Verdrahtungsschicht an der vorgesehenen Bildungsposition des Durchgangslochs erhöht ist, wie gezeigt in Figur 3, wird jedoch ein Vedrahtungsabstand unvermeidbarermaßen erhöht, um zu einer Erhöhung im Chipbereich zu führen.
  • Deshalb ist es Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zu schaffen, welche verschiedene Verdrahtungsschichten verbinden kann, ohne einen Verdrahtungsabstand zu erhöhen, und deshalb eine hochdichte vielschichtige Verdrahtungsstruktur hat, sowie ein Verfahren zum Herstellen derselben.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung ist eine Halbleitervorrichtung mit einer vielschichtigen Vedrahtungsstruktur mit den Merkmalen des Anspruchs 1 geschaffen.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung ist ein Verfahren zum Herstellen einer Halbleitervorrichtung mit einer vielschichtigen Verdrahtungsstruktur mit den Schriten, die in Ansüurch 9 aufgelegt sind, geschaffen.
  • Die Erfindung wird vollständiger verstanden werden aus der folgenden detaillierten Beschreibung in Zusammenhang mit der begleitenden Zeichnung.
  • Die Figuren zeigen im einzelnen:
  • Figuren 1A bis 1D Querschnittsansichten zum Zeigen eines herkömmlichen Herstellungsverfahren in einer Reihenfolge der Schritte;
  • Figur 2 eine ebene Ansicht zum Zeigen eines Musters einer Halbleitervorrichtung, die hergestellt ist durch das herkömmliche Verfahren, das in Figuren 1A bis 1D gezeigt ist;
  • Figur 3 eine ebene Ansicht zum Zeigen eines Musters der herkömmlichen Halbleitervorrichtung, verschieden von dem in Figur 2 gezeigten;
  • Figuren 4A bis 4F Querschnittsansichten zum Zeigen eines Verfahrens einer Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung in der Reihenfolge der Schritte;
  • Figur 5 eine ebene Ansicht zum Zeigen eines Musters einer Halbleitervorrichtung der vorliegenden Erfindung, hergestellt durch das Verfahren, das in Figuren 4A bis 4F gezeigt ist;
  • Figuren 6A bis 6E Querschnittsansichten zum Zeigen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung in der Reihenfolge der Schritte; und
  • Figur 7 eine ebene Ansicht eines Musters einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
  • Ausführungs formen der vorliegenden Erfindung werden nachstehend beschrieben werden mit Bezug auf die begleitende Zeichnung.
  • In einem Verfahren gemäß einer Ausführungsform, gezeigt in Figuren 4A bis 4F, wird eine Halbleitervorrichtung folgendermaßen hergestellt.
  • Wie in Figur 4A gezeigt, wird eine Siliziumoxydschicht 12 als eine isolierende Zwischenschicht abgeschieden auf einem Siliziumsubstrat 11, und zwar durch ein Normal- oder Reduzier-Druck-CVD-Verfahren. Eine Siliziumoxydschicht mit Phosphor oder Phosphor und Bor wird benutzt als die Siliziumschicht 12. Die Dicke der Schicht 12 ist etwa 1 um. Wie in Figur 4B gezeigt, wird eine Aluminium enthaltende Schicht mit einer Dicke von etwa 400 bis 800 nm gebildet auf der Siliziumoxydschicht 12 durch ein Sputterverfahren. Diese Aluminium enthaltende Schicht ist eine von beispielsweise einer Schicht bestehend nur aus Aluminium, eine Legierungsschicht bestehend aus Aluminium und Silizium oder eine legierungsschicht bestehend aus Aluminium, Silizium und Kupfer.
  • Darauffolgend wird die Aluminium enthaltende Schicht selektivermaßen entfernt durch PEP (Photoeingravierprozess) und RIE zum Strukturieren einer ersten Verdrahtungsschicht 13 mit einer vorbestimmten Verdrahtungsbreite und einer vorbestimmten Gestalt.
  • Darauffolgend wird, wie gezeigt in Figur 4C, eine amorphe Siliziumschicht 14 abgeschieden, um eine Dicke von etwa 200 bis 400 nm zu haben, und zwar auf der gesamten Oberfläche unter einer niedrigen Temperatur durch ein CVD-Verfahren.
  • Wie in Figur 4D gezeigt, wird die amorphe Siliziumschicht 14 selektivermaßen entfernt durch eine anisotropes RTE- Verfahren, um nur auf der Seitenwand der ersten Verdrahtungsschicht 13 zurückzubleiben. Die Breite der verbleibenden Schicht 14 ist im wesentlichen dieselbe wie ihre Dicke, d.h. etwa 200 bis 400nm.
  • Darauffolgend wird, wie gezeigt in Figur 4E, eine dicke Siliziumoxydschicht 15 gebildet als eine Isolationszwischenschicht auf der gesamten Oberfläche. Da die erste Verdrahtungsschicht 13 als eine unterliegene Schicht Aluminium enthält, wird die Siliziumoxydschicht in allgemeiner Weise gebildet durch ein Niedrigtemperatur- Plasma-CVD-Verfahren unter einer Temperatur von 300ºC bis 350ºC. Nach einer Bildung der Siliziumoxydschicht 15 wird die Oberfläche der Schicht 15 geglättet, beispielsweise durch ein Rückätzverfahren. Darauffolgend wird ein Durchgangsloch 16 in der Schicht 15 gebildet durch PEP und RIE unter Benutzung einer vorbestimmten Maske. Die Öffnungsbreite des Durchgangslochs ist gleich oder größer als die Verdrahtungsbreite der ersten Verdrahtungsschicht 13.
  • Wie in Figur 4F gezeigt, wird eine Schicht bestehend aus Wolfram als hochschmelzendes Metall selektiv aufgewachsen in dem Durchgangsloch durch ein Reduzierdruck-CVD-Verfahren unter Benutzung einer Reduktions-Reaktion zwischen WF6 (Wolfram-Hexafluorid)-Gas und H&sub2; (Wasserstoff) -Gas oder einer Reduktionsreaktion zwischen WF6-Gas und SiH&sub4; (Silan)-Gas um dadurch eine vergebene Metallschicht 17 zu bilden. Danach wird eine Legierungsschicht bestehend aus Aluminium und Silizium oder einer Legierungsschicht bestehend aus Aluminium, Silizium und Kupfer gebildet auf der gesamten Oberfläche durch ein Sputterverfahren, und dann wird die gebildete Legierungsschicht strukturiert durch PEP und RIE, um eine zweite Verdrahtungsschicht 18 zu bilden.
  • Figur 5 ist eine ebene Ansicht zum Zeigen eines Musters der Halbleitervorrichtung, die durch das obige Verfahren und entsprechend Figur 4F hergestellt ist.
  • Beim Verfahren der obigen Ausführungsform wird die amorphe Siliziumschicht 14 gebildet auf der Seitenwand der ersten Verdrahtungsschicht 13. Aus diesem Grund dient bei der Bildung eines Durchgangslochs 16, sogar falls eine Bildungsposition des Durchgangslochs abweicht von der ersten Verdrahtungsschicht 13, wie gezeigt in Figur 4F oder 5, aufgrund einer Maskenfehlausrichtung oder einer Prozessvariation, die amorphe Siliziumschicht 14 als ein Stopper zum Verhindern, daß die unterliegene Siliziumoxydschicht 12 geätzt wird. Beispielsweise ist bei den vorliegenden Technologiestandards ein Positionsabweichungsbetrag einschließlich eines Umwandlungsfehlers bei der Bildung des Durchgangslochs etwa 200 bis 300nm. Wenn die amorphe Siliziumschicht 14 gebildet wird, eine Dicke von etwa 400 nm zu haben, kann deshalb die Schicht 14 gelassen werden mit einer Breite von 400nm entsprechend der Filmdicke auf der Seitenwand der ersten Verdrahtungsschicht 13 in folgendem Ätzschritt. Deshalb wird, sogar falls der obige Grad der Positonsabweichung auftritt, das Durchgangsloch 16 nicht abweichen von der zurückbleibenden amorphen Siliziumschicht 14. Daraus resultierend kann ein Leckstrom zwischen der zweiten Verdrahtungsschicht 18 und einer Polysiliziumschicht-Verdrahtungsschicht oder dem Siliziumsubstrat 11 oder ein Kurzschluß zwischen der zweiten Vedrahtungsschicht 18 und einer weiteren Verdrahtungsschicht verhindert werden. Wenn zusätzlich Ätzen durchzuführen ist, für das Muster der zweiten Verdrahtungsschicht 18, wird die vergrabene Metallschicht 17 mit einer hinreichenden Selektivität bezüglich der zweiten Verdrahtungsschicht 18 im Durchgangsloch 16 gebildet. Aus diesem Grund wird, sogar falls die zweite Verdrahtungsschicht 18 so gebildet wird, daß sie vom Durchgangsloch 16 abweicht, die erste Verdrahtungsschicht 17 nicht geätzt werden durch die Gegenwart der vergrabenen Metallschicht 17.
  • Da weiterhin beim Verfahren der obigen Ausführungsformen keine Größenspanne eingestellt werden muß zwischen der ersten und zweiten Verdrahtungsschicht 13 und 18 und dem Durchgangsloch 16, kann ein Anstieg in einem Verdrahtungsabstand verhindert werden, um zu verhindern, daß ein Chipbereich erhöht ist.
  • Bei der obigen Ausführungsform wird die amorphe Siliziumschicht 17 gebildet auf der Oberfläche der Siliziumoxydschicht 12 als eine isolierende Zwischenschicht. Da jedoch jegliche leitfähige Schicht mit einer hinreichenden Selektivität bezüglich der Siliziumoxydschicht 15 beim Ätzen der Schicht 15 benutzt werden kann, kann eine Polysiliziumschicht beispielsweise anstelle der amorphen Siliziumschicht benutzt werden.
  • Zusätzlich wird bei der obigen Ausführungsform die vergrabene Metallschicht zum Verbinden der ersten und zweiten Verdrahtungsschicht 13 und 18 durch ein Reduzierdruck-CVD- Verfahren gebildet. Die Schicht 17 kann jedoch gebildet werden durch Bilden einer Wolframschicht auf der gesamten Oberfläche durch ein CVD-Verfahren und dann Durchführen eines Rückätzverfahrens.
  • Die zweite Ausführungsform der vorliegenden Erfindung wird nachstehend beschrieben werden. Ein Herstellungsverfahren gemäß der zweiten Ausführungsform wird durchgeführt in derselben Art und Weise wie das der ersten Ausführungsform bis eine Siliziumoxydschicht 12 als eine isolierende Zwischenschicht gebildet wird auf einem Siliziumsubstrat 11 wie in Figur 4A gezeigt.
  • Wie in Figur 6A gezeigt, wird eine Aluminium enthaltende Schicht 13 mit einer Dicke von etwa 400 bis 800 um gebildet auf der Siliziumoxydschicht 12 durch ein Sputterverfahren, und eine Wolframschicht 19 wird darauf gebildet. Darauffolgend werden die zwei Metallschichten, d.h. die Aluminium enthaltende Schicht 13 und die Wolframschicht 19 als eine hochschmelzende Metallschicht selektivermaßen entfernt durch PEP und RIE zum Bilden einer ersten Verdrahtungsschicht 20 mit einem vorbestimmten Verdrahtungsbreite und einer vorbestimmten Gestalt durch Strukturieren. D.h. bei dieser Ausführungsform werden die zwei Metallschichten als die erste Verdrahtungsschicht 20 benutzt. Darauffolgend wird, wie im Fall der ersten Ausführungsform, eine amorphe Siliziumschicht mit einer Dicke von etwa 200 bis 400 nm abgeschieden auf der gesamten Oberfläche unter einer niedrigen Temperatur durch ein CVD- Verfahren, wie in Figur 6B gezeigt.
  • Wie in Figur 6C gezeigt, wird die amorphe Siliziumschicht 14 selektivermaßen entfernt durch ein anisotropes RIE-Verfahren, um auf der Seitenwand der ersten Verdrahtungsschicht 20 zurückzubleiben.
  • Darauffolgend wird, wie in Figur 6D gezeigt, eine dicke Siliziumoxydschicht 15 als eine isolierende Zwischenschicht auf der gesamten Oberfläche gebildet. Da eine der zwei Schichten, die die erste Verdrahtungsschicht bildet, als eine unterliegende Schicht Aluminium enthält, wird eine Bildung der Siliziumoxydschicht 17 im algemeinen durch ein Niedrigtemperatur-Plasma-CVD-Verfahren unter einer Temperatur von 300ºC bis 350ºC durchgeführt. Nach der Bildung der Siliziumschicht 15 wird die Oberfläche der Schicht 15 durch beispielsweise ein Rückätzverfahren geglättet. Darauffolgend wird ein Durchgangsloch 16 gebildet in der Siliziumschicht 15 durch PEP und RIE und unter Benutzung einer vorbestimmten Maske. Die Öffnungsbreite des Durchgangslochs 16 ist gleich oder größer als die Verdrahtungsbreite der ersten Verdrahtungsschicht 20.
  • Wie in Figur 6E gezeigt, wird eine Legierungsschicht bestehend aus Aluminium, Silizium und Kupfer gebildet auf der gesamten Oberfläche durch ein Sputterverfahren und strukturiert durch PEP und RIE, um dadurch eine zweite Verdrahtungsschicht 18 zu bilden.
  • D.h. bei dem Verfahren der zweiten Ausführungsform wird anders als bei der ersten Ausführungsform die zweite Verdrahtungsschicht 18 gebildet im Kontakt mit der ersten Verdrahtungsschicht 13, ohne eine leitfähige Schicht in dem Durchgangsloch 16 zu vergraben.
  • Bei der zweiten Ausführungsform wird die erste Verdrahtungsschicht 20 aus zwei Schichten gebildet, d.h. der Aluminium enthaltenden Schicht 17 und der Wolfram-Schicht 19. Nichtsdestoweniger kann gemäß der Erfindung die erste Verdrahtungsschicht 20 aus der Wolframschicht 19 allein gebildet werden.
  • Figur 7 zeigt eine Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung. Bei der Halbleitervorrichtung nach dieser Ausführungsform werden erste und zweite Verdrahtungsschichten 21 und 23 jeweils bestehend aus polykristallinem Silizium gebildet anstelle der ersten und zweiten Verdrahtungsschichten 13 und 18 der ersten Ausführungsform.
  • Obwohl die vergrabene Metallschicht 17 aus Wolfram in jeder der obigen Ausführungs formen besteht, kann jegliches Metall benutzt werden, solange es ein Metall mit einem hohen Schmelzpunkt ist und einen niedrigen Widerstand hat.
  • Wie oben beschrieben wurde kann, gemäß der vorliegenden Erfindung, da ein Durchgangsloch ausgebildet werden kann ohne einen Verdrahtungsabstand zu erhöhen, eine Halbleitervorrichtung mit einer hochdichten vielschichtigen Verdrahtungstruktur gebildet werden, sowie ein Verfahren zum Herstellen derselben.
  • Bezugszeichen in den Patentansprüchen sollen dem besseren Verständnis dienen und den Schutzumfang nicht beschränken.

Claims (12)

1. Halbleitervorrichtung mit einer vielschichtigen Verdrahtungsstruktur, umfassend:
eine erste Verdrahugnsschicht (13; 20; 21) mit einer vorbestimmten Verdrahtungsbreite und ausgebildet in einer vorbestimmten Gestalt durch Strukturieren;
eine Schutzfüllung (14), gebildet auf einer Seitenwand der ersten Verdrahtungsschicht (13; 20; 21);
eine Isolierschicht (15) zum Bedecken der ersten Verdrahtungsschicht (13; 20; 21) und der Schutzfüllung (14);
eine Öffnung (16), gebildet in Isolierschicht (15) und mit einer Breite gleich oder größer als der Verdrahtungsbreite der ersten Verdrahtungsschicht; und
eine zweite Verdrahtungsschicht (18; 22), gebildet über der Isolierschicht (15), strukturiert in einer vorbestimmten Gestalt und verbunden mit der ersten Verdrahtungsschicht (13; 20; 21).
2. Halbleitervorrichtung nach Anspruch 1, gekennzeichnet durch
eine leitfähige Schicht (17) zum Füllen der Öffnung (16).
3. Vorrichtung nach Anspruch 1 oder 2, gekennzeichnet, daß die erste Verdrahtungsschicht (13) aus einem der folgenden Materialien besteht, Aluminium, einer Legierung bestehend aus Aluminium und Silizium und einer Legierung bestehend aus Aluminium, Silizium und Kupfer.
4. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Füllung (14) aus Silizium ist.
5. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Füllung (14) aus amorphem Silizium ist.
6. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die leitfähige Schicht (17) aus einer hochschmelzenden Metallschicht besteht.
7. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Verdrahtungsschicht (20) aus zwei Metallschichten besteht einschließlich einer Aluminiumschicht (13) und einer oberen hochschmelzenden Metallschicht (19)
8. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Verdrahtungsschicht (20) aus einer hochschmelzenden Metallschicht besteht.
9. Verfahren zum Herstellen einer Halbleitervorrichtung mit einer vielschichtigen Verdrahtungsstruktur mit den Schritten:
Bilden einer ersten Verdrahtungsschicht (13; 20, 21) mit einer vorbestimmten Verdrahtungsbreite und einer vorbestimmten Gestalt auf einer ersten Isolierschicht (12);
Bilden einer Schutzfüllung (14) auf einer Seitenwand der ersten Verdrahtungsschicht;
Bilden einer zweiten Isolierschicht (15) auf der gesamten Oberfläche,
Bilden einer Öffnung (16) erreichend eine Oberfläche der ersten Verdrahtungsschicht (13; 20; 21) in der zweiten Isolierschicht (15), wobei die Öffnung (16) eine Breite gleich oder größer der Verdrahtungsbreite der ersten Verdrahtungsschicht hat; und
Abscheiden einer leitfähigen Schicht (18) auf der gesamten Oberfläche und Strukturieren der leitfähigen Schicht (18), um somit die Öffnung (16) teilweise zu füllen und dadurch eine zweite Verdrahtungsschicht (18; 22) zu bilden, die mit der ersten Verdrahtungsschicht (13; 20; 21) verbunden ist.
10. Verfahren nach Anspruch 9 gekennzeichnet durch den Schritt
Bilden einer ersten leitfähigen Schicht (17) zum Füllen der Öffnung (16) vor Abscheiden der leitfähigen Schicht (18; 21).
11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß der Schritt des Bildens der Schutzfüllung (14) auf der Seitenwand der ersten Verdrahtungsschicht (13; 20; 21) die Unterschritte umfaßt:
Bilden einer Siliziumschicht auf der gesamten Oberfläche einschließlich der ersten Verdrahtungsschicht (13; 20; 21); und
Ätzen der Siliziumschicht durch ein anisotropes Ätzverfahren, Zurücklassen der Siliziumschicht auf nur der Seitenwand der ersten Verdrahtungsschicht (13; 20; 21).
12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die erste leitfähige Schicht (17) durch ein Reduzierdruck- CVD-Verfahren gebildet wird.
DE69115082T 1990-03-02 1991-03-01 Halbleitervorrichtung mit vielschichtiger Verdrahtungsstruktur und Verfahren zu ihrer Herstellung. Expired - Fee Related DE69115082T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4950090 1990-03-02
JP3112658A JPH04226054A (ja) 1990-03-02 1991-02-20 多層配線構造を有する半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE69115082D1 DE69115082D1 (de) 1996-01-18
DE69115082T2 true DE69115082T2 (de) 1996-05-15

Family

ID=26389898

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69115082T Expired - Fee Related DE69115082T2 (de) 1990-03-02 1991-03-01 Halbleitervorrichtung mit vielschichtiger Verdrahtungsstruktur und Verfahren zu ihrer Herstellung.

Country Status (4)

Country Link
US (2) US5462893A (de)
EP (1) EP0444695B1 (de)
JP (1) JPH04226054A (de)
DE (1) DE69115082T2 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321211A (en) * 1992-04-30 1994-06-14 Sgs-Thomson Microelectronics, Inc. Integrated circuit via structure
JPH06104341A (ja) * 1992-09-18 1994-04-15 Toshiba Corp 半導体集積回路およびその製造方法
US5471094A (en) * 1994-02-24 1995-11-28 Integrated Device Technology, Inc. Self-aligned via structure
JP2616706B2 (ja) * 1994-08-04 1997-06-04 日本電気株式会社 半導体装置およびその製造方法
US5736457A (en) 1994-12-09 1998-04-07 Sematech Method of making a damascene metallization
US5858875A (en) * 1995-02-03 1999-01-12 National Semiconductor Corporation Integrated circuits with borderless vias
US5757077A (en) * 1995-02-03 1998-05-26 National Semiconductor Corporation Integrated circuits with borderless vias
US5656543A (en) * 1995-02-03 1997-08-12 National Semiconductor Corporation Fabrication of integrated circuits with borderless vias
US5619072A (en) * 1995-02-09 1997-04-08 Advanced Micro Devices, Inc. High density multi-level metallization and interconnection structure
US5759867A (en) * 1995-04-21 1998-06-02 International Business Machines Corporation Method of making a disposable corner etch stop-spacer for borderless contacts
US5547892A (en) * 1995-04-27 1996-08-20 Taiwan Semiconductor Manufacturing Company Process for forming stacked contacts and metal contacts on static random access memory having thin film transistors
US5654231A (en) * 1996-03-25 1997-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of eliminating buried contact trench in SRAM technology
US5756396A (en) * 1996-05-06 1998-05-26 Taiwan Semiconductor Manufacturing Company Ltd Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
JP3068462B2 (ja) * 1996-05-29 2000-07-24 日本電気株式会社 半導体装置の製造方法
US5869393A (en) * 1996-06-19 1999-02-09 Vanguard International Semiconductor Corp. Method for fabricating multi-level interconnection
US5891805A (en) * 1996-12-13 1999-04-06 Intel Corporation Method of forming contacts
JP2897827B2 (ja) 1997-04-08 1999-05-31 日本電気株式会社 半導体装置の多層配線構造
US6074943A (en) * 1997-04-16 2000-06-13 Texas Instruments Incorporated Sidewalls for guiding the via etch
WO1999000840A1 (en) * 1997-06-26 1999-01-07 Advanced Micro Devices, Inc. Interconnect spacer structures
US6015751A (en) * 1998-04-06 2000-01-18 Taiwan Semiconductor Manufacturing Company Self-aligned connection to underlayer metal lines through unlanded via holes
US6214737B1 (en) * 1999-01-20 2001-04-10 Advanced Micro Devices, Inc. Simplified sidewall formation for sidewall patterning of sub 100 nm structures
US7482278B1 (en) 1999-02-11 2009-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. Key-hole free process for high aspect ratio gap filling with reentrant spacer
WO2012108884A1 (en) 2011-02-11 2012-08-16 Halliburton Energy Services, Inc. Broadband flex joint isolator for acoustic tools

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4433004A (en) * 1979-07-11 1984-02-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device and a method for manufacturing the same
JPS58137231A (ja) * 1982-02-09 1983-08-15 Nec Corp 集積回路装置
JPS59154040A (ja) * 1983-02-22 1984-09-03 Toshiba Corp 半導体装置の製造方法
JPS59200439A (ja) * 1983-04-27 1984-11-13 Toshiba Corp 半導体装置の製造方法
JPS6080264A (ja) * 1983-10-07 1985-05-08 Toshiba Corp 半導体装置
JPS60115221A (ja) * 1983-11-28 1985-06-21 Toshiba Corp 半導体装置の製造方法
JPS60115245A (ja) * 1983-11-28 1985-06-21 Toshiba Corp 半導体装置の製造方法
JPS6196734A (ja) * 1984-10-17 1986-05-15 アメリカン　テレフォン　アンド　テレグラフ　カムパニー ポリシリコン　フイレツト
US4807013A (en) * 1984-10-17 1989-02-21 American Telephone And Telegraph Company At&T Bell Laboratories Polysilicon fillet
JPS6450443A (en) * 1987-08-20 1989-02-27 Toshiba Corp Semiconductor device
JPH02222148A (ja) * 1989-02-22 1990-09-04 Yamaha Corp 半導体装置
US4931353A (en) * 1989-03-01 1990-06-05 The Boeing Company Structure and method for selectively producing a conductive region on a substrate
US4933303A (en) * 1989-07-25 1990-06-12 Standard Microsystems Corporation Method of making self-aligned tungsten interconnection in an integrated circuit
US5286674A (en) * 1992-03-02 1994-02-15 Motorola, Inc. Method for forming a via structure and semiconductor device having the same

Also Published As

Publication number Publication date
JPH04226054A (ja) 1992-08-14
US5543360A (en) 1996-08-06
US5462893A (en) 1995-10-31
EP0444695A3 (en) 1992-04-15
EP0444695A2 (de) 1991-09-04
DE69115082D1 (de) 1996-01-18
EP0444695B1 (de) 1995-12-06

Similar Documents

Publication Publication Date Title
DE69115082T2 (de) Halbleitervorrichtung mit vielschichtiger Verdrahtungsstruktur und Verfahren zu ihrer Herstellung.
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE69535502T2 (de) Dielektrische Zwischenschicht für eine Halbleitervorrichtung
DE69625975T2 (de) Halbleiteranordnung mit in selbstjustierter Weise gebildeter Leiternut und Kontaktloch und deren Herstellungsverfahren
DE4234666C2 (de) Verbindungsstruktur und Herstellungsverfahren dafür
DE69332136T2 (de) Halbleiterbauelement mit einem Kontakt und Verfahren zu seiner Herstellung
DE69023541T2 (de) Kontaktstruktur für integrierte Halbleiterschaltung.
DE69512125T2 (de) Herstellung von Löchern in polymerischen Materialien
DE4214391C2 (de) Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE69429951T2 (de) Herstellungsverfahren für Halbleiteranordnung unter Verwendung der selektiven CVD-Methode
DE69315278T2 (de) Anschlussflächen-Struktur einer integrierten Schaltung und Verfahren zu ihrer Herstellung
DE3640249A1 (de) Halbleitervorrichtung (halbleiterbaustein)
DE19626038C2 (de) Verfahren zum Herstellen der Verbindungsstruktur eines Halbleiterbauteils
DE19614164C2 (de) Verfahren zum Bilden einer Mehrschichtverbindung
DE112017007238T5 (de) Halbleiteranordnung
DE19653614C2 (de) Verfahren zur Herstellung von Zwischenverbindungen in Halbleitereinrichtungen
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE10104204A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE4306322A1 (en) Layer connecting structure mfr. for semiconductor memory device - filling hole between upper and lower conductive layers with blocking metal film and tungsten film in two-stage process
DE19608208A1 (de) Verfahren zur Herstellung von Metallzwischenverbindungen in Halbleitereinrichtungen
DE3877282T2 (de) Verfahren zum herstellen einer halbleiter-vorrichtung.
DE4342817B4 (de) Verfahren zur Bildung eines Kontaktloches für eine Metall-Leitung in einem Halbleiter-Bauelement
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE69030433T2 (de) Herstellungsmethode für Halbleiterspeicher

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee