DE69033615T2 - Ätzen von Kontaktlöchern in einer dielektrischen Doppelschicht mit einer einzigen Ätzkammer - Google Patents

Ätzen von Kontaktlöchern in einer dielektrischen Doppelschicht mit einer einzigen Ätzkammer

Info

Publication number
DE69033615T2
DE69033615T2 DE69033615T DE69033615T DE69033615T2 DE 69033615 T2 DE69033615 T2 DE 69033615T2 DE 69033615 T DE69033615 T DE 69033615T DE 69033615 T DE69033615 T DE 69033615T DE 69033615 T2 DE69033615 T2 DE 69033615T2
Authority
DE
Germany
Prior art keywords
layer
nitride
etching
oxide
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69033615T
Other languages
English (en)
Other versions
DE69033615D1 (de
Inventor
Valerie A. Bach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of DE69033615D1 publication Critical patent/DE69033615D1/de
Application granted granted Critical
Publication of DE69033615T2 publication Critical patent/DE69033615T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/009—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone characterised by the material treated
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/53—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone involving the removal of at least part of the materials of the treated article, e.g. etching, drying of hardened concrete
    • C04B41/5338—Etching
    • C04B41/5346—Dry etching
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/91—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics involving the removal of part of the materials of the treated articles, e.g. etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00—Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00474—Uses not provided for elsewhere in C04B2111/00
    • C04B2111/00844—Uses not provided for elsewhere in C04B2111/00 for electronic applications

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

    Hintergrund der Erfindung
  • Die Erfindung bezieht sich allgemein auf das Ätzen von dielektrischen Schichten bei einem Fertigungsverfahren für integrierte Schaltungen und insbesondere auf ein Verfahren zum Ätzen von Durchgangslöchern in ein Doppelschicht-Dielektrikum für die Metallisierung der Schaltung.
  • Bei herkömmlichen Fertigungsverfahren für integrierte Schaltungen, werden Schaltungsbauelemente, wie z. B. Transistoren, in einem Halbleitersubstrat gebildet. Metallkontakte oder andere leitfähige Kontakte und Verbindungen werden über und durch eine Dielektrikum-Schicht oder dielektrische Schicht, wie z. B. eine Feldoxid-Schicht, gebildet, die über dem Halbleitersubstrat aufgebracht ist. Bei hochintegrierenden (LSI; LSI = Large-Scale) und größtintegrierenden (VLSI; VLSI = Very Large Scale) Technologien für integrierte Schaltungen ist es üblich, daß mehrere Schichten einer Metallisierung Verbindungen über die Oberfläche einer integrierten Schaltung bilden. Ein isolierendes Dielektrikum ist zwischen jeder Metallisierungs-Schicht aufgebracht. Elektrische Kontaktdurchgänge sind zwischen Metallisierungs-Schichten durch Bilden von Durchgangslöchern in der dielektrischen Schicht bei vorbestimmten Positionen gebildet, um ausgewählte Bereiche der vorhergehenden Metall-Schicht für einen Kontakt durch Aufbringen einer folgenden Metallisierungs-Schicht freizulegen.
  • Herkömmliche Metallisierungsverfahren für integrierte Schaltungen verwenden entweder Siliziumoxid oder Siliziumnitrid als das dielektrische Zwischenschichtmaterial. Das U. S. -Patent Nr. 4,545,852, das hiermit gemeinschaftlich übertragen ist, offenbart ein Doppelschicht-Dielektrikum-Verfahren. Dieses Doppelschicht-Dielektrikum liefert eine Anzahl von Verfahrensvorteilen, ein Nachteil besteht jedoch darin, daß das Ätzen der Durchgangslöcher durch zwei unterschiedliche Schichten zwei unterschiedliche Ätzungen erfordert.
  • Die obere Schicht des Doppel-Dielektrikum-Films ist Siliziumnitrid, das plasmaunterstützt chemisch durch Dampf aufgebracht ist (PECVD; PECVD = Plasma-Enhanced Chemical Vapor-deposited), und die untere Schicht ist PECVD-Siliziumoxid. Siliziumnitrid-Schichten werden typischerweise bei einer fluorreichen Plasmaätzung geätzt, während Siliziumoxid-Schichten typischerweise bei einer fluorarmen Fluorkohlenwasserstoffplasmaätzung geätzt werden. Nitrid-Schichten werden durch chemische Reaktionen mehr geätzt, während das Oxidätzen allgemein einen Ionenbeschuß erfordert. Das chemische Ätzen von Siliziumnitrid führt zu einem isotropen Profil der Öffnung, die in die Schicht geätzt ist. Der Ionenbeschuß einer Siliziumoxid-Schicht führt zu einem Effekt, der ein anisotroges, geradwandiges Profil genannt wird. Wie im vorhergehenden praktiziert, wurden diese zwei unterschiedlichen Ätzverfahren mit diskreten Verfahren und in getrennten Ätzkammern ausgeführt.
  • Um Durchgangslöcher in einem Doppelschicht-Dielektrikum unter Verwendung dieser Ätzverfahren zu bilden, ist es erforderlich, daß die Nitrid-Schicht in einem ersten Schritt in einer Verarbeitungskammer geätzt wird, zu einer zweiten Verarbeitungskammer übertragen wird, nachdem die Durchgangslöcher durch die Nitrid-Schicht geätzt wird, und in einem zweiten Verarbeitungsschritt geätzt werden, um die Durchgangslöcher durch die Oxid-Schicht zu verlängern, um eine obere Oberfläche einer Metall-Schicht unterhalb der Oxid- Schicht freizulegen. Die getrennten Verfahren erfordern folglich mehr Zeit, Ausrüstung, Arbeit und Verarbeitungskomplexität als Einzel-Dielektrikum-Schicht-Metallisierungsverfahren. Es besteht ferner das Risiko einer Wafer-Verunreinigung (Scheiben-Verunreinigung) während der Übertragung zwischen den Verarbeitungskammern.
  • Ein weiteres Problem, das allgemein beim Bilden von Durch gängen auftritt, besteht darin, daß die Metall-Aufbringung/Bedeckung hinunter in ein geradwandiges Durchgangsloch (vertikales anisotropes Profil) schwierig ist. Ohne eine ordnungsgemäße Metallbedeckung wird die integrierte Schaltung nicht ordnungsgemäß funktionieren. Vorzugsweise sollte das Durchgangsloch eine geneigte Seitenwand aufweisen, die bei einem Doppelschicht-Dielektrikum schwer zu erhalten ist, das aus einer Siliziumnitrid-Schicht auf einer SiliziumoxidSchicht zusammengesetzt ist. Das isotrope chemische Ätzen von Nitrid stellt ein zweifaches Problem dar: eines der Probleme besteht darin, daß die Dicke der Nitrid-Schicht typischerweise, insbesondere bei Mehrschicht-Metallisierungen, ungleichmäßig ist. Da mehrere Schichten aufgebaut werden, machen Verbindungen und Überkreuzungen von Verbindungen in unterschiedlichen Schichten die Oberfläche uneben. Diese Unebenheit wird in die PECVD-Oxid- und die Nitrid-Schichten kopiert. Herkömmlicherweise erfordert das Reduzieren der Unebenheit, so daß eine folgende Metallisierungs-Schicht zuverlässiger aufgebracht werden kann, einen zwischenplanarisierungsschritt. Bei diesem Schritt werden erhabene Bereiche der Nitrid-Schicht gedünnt. Wenn die Nitrid-Schicht chemisch geätzt wird, wie es üblich ist, dann wird dort, wo die Nitrid-Schicht dünn ist, die chemische Ätzung weiter das Nitrid lateral unterhalb der Resist-Schicht ätzen. Folglich werden Durchgangslöcher, die dort gebildet sind, wo der Nitridfilm dünn ist, größer sein als dieselben, die dort gebildet sind, wo der Nitridfilm dick ist. Diese Verteilung von Durchgangslochgrößen über einen Wafer führt zu Verfahrensproblemen, wobei die Metallbedeckung der großen Löcher eines dieser Probleme ist. Selbst eine Einzel-Oxid-Schicht- Dielektrikums-Durchgangsätzung erfordert allgemein zwei unterschiedliche Ätzungen, eine isotrope Ätzung gefolgt von einer anisotropen Ätzung, in unterschiedlichen Ätzkammern; andernfalls werden Metallbedeckungsprobleme auftreten.
  • Das bekannte Verfahren des Ätzens von Durchgangslöchern in ein Doppelschicht-Dielektrikum erzeugt allgemein Durchgangslöcher mit vertikalen Seitenwänden durch die Nitrid-Schicht, ein Treppenstufenprofil in dem oberen Abschnitt der Oxid- Schicht und ein Loch eines reduzierten Durchmessers, das sich durch die Oxid-Schicht erstreckt, wie es in gestrichelten Linien in Fig. 2 gezeigt ist.
  • Dementsprechend besteht ein Bedarf nach einem besseren Verfahren zum Bilden von Durchgangslöchern in einem Doppelschicht-Dielektrikum für die Bildung von Durchgängen. R. C. Langley u. a. von Micron Technology haben in jüngster Zeit ein Einkammer-Polycid-Sandwich-Ätzverfahren zum Bilden von Polycid-Hybrid-Gatestrukturen, die aus einem Metallsilicid bestehen, auf dem oberen Ende von Polysilizium (Semiconductor International, Oktober 1989, Seiten 95-97) vorgeschlagen. Es ist ein Einkammer-Durchgangs-Ätzverfahren wünschenswert, das effektiv und zuverlässig ist, um Löcher in einem Doppelschicht-Dielektrikum zu bilden.
  • Die US-A-4484979 beschreibt ein anisotropes Zweischritt-Ätzverfahren zum Strukturieren einer relativ dicken Siliziumnitrid Schicht, die eine relativ dünne Siliziumdioxid- Schicht beschichtet, ohne vollständig durch die Siliziumdioxid-Schicht durchzudringen. Bei dem ersten Ätzschritt wird die Siliziumnitrid-Schicht nicht vollständig durchdrungen; bei dem zweiten Ätzschritt wird die Nitrid-Schicht jedoch nicht die Siliziumoxid-Schicht vollständig durchdrungen. Die Gasmischung wird zwischen den Ätzschritten variiert, um eine gewünschte Änderung der Ätzselektivität zwischen den Ätzschritten zu erreichen.
  • Die EP-A-0050972 beschreibt ein Verfahren zum Herstellen von Durchgangsverbindungen durch dielektrische Schichten eines Halbleiterbauelements. Das Verfahren weist folgende Schritte auf: Bilden einer ersten dielektrischen Schicht (z. B. Siliziumdioxid) auf einem Halbleitersubstrat; Bilden einer zweiten dielektrischen Schicht aus Siliziumnitrid auf der ersten dielektrischen Schicht; Bilden einer Ätzmaske über der zweiten dielektrischen Schicht; selektives Entfernen der zweiten dielektrischen Schicht durch ein reaktives Ionenätzen, um eine Öffnung in der zweiten dielektrischen Schicht mit geneigten Seitenwänden zu bilden, gefolgt von einem selektiven Entfernen der ersten dielektrischen Schicht in einer zweiten Ätzung, um einen Durchgang mit einer geneigten Seitenwand durch die erste und die zweite dielektrische Schicht zu bilden.
  • Ein Ziel der vorliegenden Erfindung besteht darin, die Bildung von Durchgangslöchern in einem Doppelschicht-Dielektrikum beim Verbinden mit der Metallisierung einer integrierten Schaltung zu verbessern.
  • Ein weiteres Ziel der Erfindung besteht darin, das Verfahren zum Bilden von Durchgangslöchern in einem Doppelschicht-Dielektrikum zu vereinfachen.
  • Ein weiteres Ziel besteht darin, das Seitenwandprofil von Durchgangslöchern zu verbessern, die in ein Doppelschicht- Dielektrikum geätzt sind, das aus folgenden Siliziumoxid- und Siliziumnitrid-Schichten gebildet ist.
  • Ein noch weiteres Ziel besteht darin, Durchgangslöcher in ein Doppelschicht-Dielektrikum über einer darunterliegenden Metalleitung zu ätzen, ohne im wesentlichen die obere Oberfläche des Metalls zu ätzen oder zu oxidieren.
  • Ein weiteres Ziel besteht darin, die Variation des Durchgangslochsdurchmessers zu reduzieren, die aus Variationen der Nitrid-Schicht-Dicke in einem Doppelschicht-Dielektrikum resultiert.
  • Ein zusätzliches Ziel der erwähnten Erfindung besteht darin, vollständig Durchgangslöcher in einem Doppelschicht-Dielektrikum in einer einzigen Verarbeitungskammer zu bilden. Die Erfindung sieht ein Verfahren zum Bilden von Durchgangslöchern in einem Doppelschicht-Dielektrikum vor, das eine Siliziumoxid-Schicht, die auf einem Substrat einer inte grierten Schaltung gebildet ist, und eine Siliziumnitrid- Schicht umfaßt, die auf der Oxid-Schicht gebildet ist, wobei das Verfahren folgende Schritte aufweist:
  • Bilden einer Photolack-Schicht oder Photoresist-Schicht auf der Nitrid-Schicht;
  • Strukturieren der Photoresist-Schicht, um ein Durchgangslcch in derselben zu definieren;
  • aufeinanderfolgendes Ätzen sowohl der Nitrid- als auch der Oxid-Schicht durch das Durchgangsloch, das in der Photoresist-Schicht definiert ist, in einer einzigen Verarbeitungskammer, um ein Durchgangsloch durch das Doppelschicht- Dielektrikum zu bilden, wobei eine Seitenwand des verjüngten Durchgangslochs ein Profil aufweist, das eine nach innen und nach unten verjüngte durchgehende Oberfläche aufweist, dadurch gekennzeichnet, daß das Ätzen einen ersten Teilschritt des überwiegend anisotropen Plasmaätzens der Nitrid-Schicht gleichzeitig mit der Photoresist-Schicht und bevorzugt gegenüber der Oxid-Schicht mit einer Fluor-Verbindung und Sauerstoff, die mit einem inerten Gas verdünnt sind, um ein verjüngtes Durchgangsloch zu der Oxid-Schicht zu erzeugen, gefolgt von einem zweiten Teilschritt des überwiegend anisotropen Plasmaätzens der Oxid-Schicht bevorzugt gegenüber der Nitrid-Schicht und gegenüber der Photoresist-Schicht mit einer Fluor-Verbindung, die mit einem inerten Gas jedoch ohne Sauerstoff verdünnt ist, aufweist.
  • Nach dem Ätzen durch das Doppelschicht-Dielektrikum nach unten zu einer oberen Oberfläche einer darunterliegenden Metallleitung durch selektives Plasmaätzen zu dem Metall kann dann eine Metallisierungs-Schicht gegenüber dem Dielektrikum und einschließlich innerhalb der Durchgangslöcher aufgebracht werden, um einen Kontakt zu der darunterliegenden Metalleitung zu bilden. Die Ätzprozedur wird in Teilschritten ausgeführt, bei denen die Chemie des Plasmas variiert wird, um die Ätzselektivität zu steuern. Sauerstoff wird insbeson dere bei dem Nitrid-Schicht-Ätzteilschritt hinzugefügt und bei dem Oxid-Schicht-Ätzteilschritt entfernt. Es wird eine einzige Verarbeitungskammer für beide Ätzteilschritte verwendet.
  • Das Verfahren wird gesteuert, um ein gewünschtes Durchgangslochseitenwandprofil zu erzeugen. Das Durchgangsloch wird mit einer verjüngten Seitenwand gebildet, die sich durchgehend durch die Nitrid- und Oxid-Schicht erstreckt, um eine Aufbringung des Metalls in demselben zu unterstützen. Eine derartige Steuerung umfaßt das anisotrope Ätzen des Durchgangslochs, das in dem Photoresist definiert ist.
  • Der Ausdruck "Substrat" bezieht sich allgemein auf einen Wafer oder einen Chip, der eine Zwischenstruktur einer integrierten Schaltung aufweist, die auf demselben gebildet ist, und die typischerweise eine Silizium- oder eine andere Halbleiter-Schicht, die Transistor- oder andere Halbleiter-Bauelemente aufweist, die in derselben gebildet sind, eine passivierende Feldoxid-Schicht über der Halbleiter-Schicht, Metallkontakte oder andere leitfähige Kontakte, die sich nach unten durch die Oxid-Schicht zu der Halbleiter-Schicht erstrecken, und Verbindungen, die sich lateral über die Oberfläche der passivierenden Schicht erstrecken, umfaßt. Der Ausdruck "selektiv gegenüber" kann alternativ als "bevorzugt gegenüber" definiert sein. Mit anderen Worten bedeutet das Ätzen eines ersten Materials selektiv gegenüber einem zweiten Material, daß das erste Material bevorzugt gegenüber dem geätzten zweiten Material geätzt wird.
  • Die vorhergehenden und weiteren Ziele, Merkmale und Vorteile der Erfindung werden ohne weiteres aus der folgenden detaillierten Beschreibung eines bevorzugten Ausführungsbeispiels offensichtlich werden, die unter Bezugnahme auf die Zeichnungen fortgefahren.
  • Fig. 1 ist eine Querschnittansicht eines Abschnitts eines Substrats einer integrierten Schaltung, die die Ätzschritte bei dem Verfahren der vorliegenden Erfindung zeigt.
  • Fig. 2 ist eine Querschnittsansicht ähnlich zu Fig. 1, die ein Durchgangsloch zeigt, das vollständig in dem Doppelschicht-Dielektrikum gemäß der Erfindung gebildet ist, wobei gestrichelte Linien das Treppenstufenseitenwandprofil, das unter Verwendung des bekannten Verfahrens erzeugt wird, im Vergleich zu dem verjüngten Seitenwandprofil, das durch die vorliegende Erfindung erzeugt wird, zeigen.
  • Ein Durchgangsloch 10 wird gemäß der Erfindung in einer integrierten Schaltung gebildet, die wie teilweise in Fig. 1 gezeigt gefertigt wird. Schaltungsbauelementstrukturen (nicht gezeigt) werden in einem Siliziumwafer 12 gebildet, und Zwischenbereiche der Siliziumoberfläche werden durch Bildung oder Aufbringung einer Siliziumoxid- (SiO&sub2;-) Schicht 14 (z. B. 550 nm (5500 Angström) dick) passiviert. Eine erste Schicht von Metalleitungen verbindet die Schaltungsbauelemente über die Oxid-Schicht. Bei dem bevorzugten Ausführungsbeispiel weisen die Metalleitungen eine Aluminium- (Al/1%Si-) Schicht 16 (z. B. 500 nm (5000 Angström)) und eine darüberliegende Wolfram- (W-) Schicht 17 (z. B. 50 nm (500 Angström)) auf. Für Zwecke der vorliegenden Erfindung wird auf die vorhergehende Struktur als Substrat Bezug genommen.
  • Ein Doppelschicht-Dielektrikum wird über den Metalleitungen der ersten Schicht vorzugsweise, wie in dem gemeinschaftlich übertragenen U. S. -Patent Nr. 4,545,852, das hierin durch Bezugnahme aufgenommen ist, beschrieben ist, gebildet. Dieses Dielektrikum wird durch eine plasmaunterstützte Aufbringung durch chemischen Dampf (PECVD) einer ersten Siliziumoxid- (SiO&sub2;-) Schicht 18 (z. B. 500 nm (5000 Angström)) auf dem Substrat (d. h. über dem Feldoxid 14 und den Metalleitungen 16, 17) und einer Siliziumnitrid- (SiN&sub3;-) Schicht 20 (z. B. 450 nm (4500 Angström)) auf der Oxid-Schicht 18 gebildet. Dann wird die Nitrid-Schicht planarisiert (z. B. durch Plasmaätzen). Die Planarisierung reduziert die Dicke der erhabenen Bereiche der Nitrid-Schicht, wie z. B. des Bereichs 21, über den darunterliegenden Metalleitungen.
  • Als nächstes wird eine Photoresist-Schicht (z. B. 1400 nm (14000 Angström)) über der zweiten freigelegten Wafer-Oberfläche aufgebracht und strukturiert, um Durchgangslöcher in derselben zu bilden, wie es in gestrichelten Linien 24 gezeigt ist. Die Photoresist-definierten Durchgangslöcher weisen vorzugsweise einen oberen Anfangsöffnungsdurchmesser von 1,85 um und einen Basisdurchmesser an der Oberfläche der Nitrid-Schicht 21 von 1,2 um auf.
  • Der Wafer wird dann in einer Verarbeitungskammer, wie z. B. einem LRC-4500-Rainbow-Oxidätzer, der durch die Lam Research aus Fremont, California, hergestellt wird, zum Ätzen der Durchgangslöcher 10 durch das Doppelschicht-Dielektrikum zu der Metall-Schicht 17 in einer Serie von Teilschritten oder bei Verfahren gemäß der Erfindung plaziert.
  • Bei einem ersten Teilschritt oder Verfahren wird die Nitrid-Schicht durch die Photoresist-definierten Durchgangslöcher 24 geätzt, um ein teilweise Dielektrikum-definiertes oder Nitrid-definiertes Durchgangsloch durch dieselbe, wie es durch die gestrichelten Linien 26 gezeigt ist, zu bilden. Dieser Teilschritt oder dieses Verfahren ist überwiegend anisotrop. Der Photoresist wird ebenfalls mit etwa der gleichen Rate wie das Nitrid geätzt, so daß sich die Seitenwände des Photoresist-definierten und Nitrid-definierten Durchgangslochs allmählich verbreitern und ein Profil annehmen, das nach unten und nach innen verjüngt ist. Zu dem Zeitpunkt, zu dem die Nitrid-Schicht zu der Oxid-Schicht durchgeätzt ist, ist die Basis des Teildurchgangslochs an der oberen Oberfläche des Oxids etwa 1,45 um breit. Dieses erste Ätzverfahren ist gegenüber Oxid selektiv. Das heißt Nitrid und Photoresist werden beide bevorzugt gegenüber Oxid mit einer Selektivität von etwa 2,5 : 1 geätzt.
  • Bei der Erfassung eines Endpunktes des Nitridätzschritts wird der Sauerstoffluß für die Oxid-Ätzverfahren beendet. Das Beenden des Sauerstofflusses bei den Oxid-Ätzschritten reduziert die Photoresist-Ätzrate.
  • Bei einem zweiten Teilschritt oder Verfahren wird die Oxid- Schicht, wie es in gestrichelten Linien 21 gezeigt ist, mit einer Selektivität gegenüber Nitrid und Photoresist nach unten zu der Metalloberfläche 30 geätzt. Das heißt das Oxid wird bevorzugt gegenüber Nitrid (die Selektivität ist etwa 1, 2 : 1) und gegenüber Photoresist (die Selektivität ist etwa 2 : 1) geätzt. Die Oxid-Ätzung ist gegenüber der Wolfram- (W-; Schicht ebenfalls sehr selektiv (etwa 18 : 1).
  • Bei einem dritten Teilschritt oder Verfahren wird das Oxid überätzt. Dieser Schritt wird verwendet, um sicherzustellen, daß alle Durchgangslöcher von der Oxid-Schicht befreit werden. Der Oxid-Überätzungsschritt ist gegenüber Nitrid (etwa 1,3 : 1) und Photoresist (etwa 3, 3 : 1) sogar noch selektiver und gegenüber Wolfram (etwa 12 : 1) etwas weniger selektiv.
  • Jedes der Plasmaätzverfahren wird gesteuert, um das Durchgangsloch 10 in dem Doppelschicht-Dielektrikum mit einer Seitenwand 32 zu bilden, die ein Profil aufweist, das eine nach innen und nach unten gerichtete verjüngte durchgehende Oberfläche definiert. Diese Steuerung umfaßt das Steuern der chemischen Zusammensetzung und anderer Bedingungen der Plasmaatmosphäre, bei der die Ätzverfahren durchgeführt werden, um die Selektivität jedes Ätzverfahrens seinerseits zu variieren. Die Plasmaätzung wird insbesondere anfangs gesteuert, um die Photoresist- und Nitrid-Schichten bevorzugt gegenüber der Oxid-Schicht zu ätzen, die dadurch innerhalb des Durchgangslochs freigelegt wird. Dann wird dieselbe gesteuert, um das Oxid bevorzugt gegenüber der Photoresist- und der Nitrid-Schicht und einer darunterliegenden Metall-Schicht zu ätzen.
  • Die Zufuhr zu dem Plasmareaktor umfaßt einen Fluß einer Fluor-Verbindung (vorzugsweise CF&sub4;, alternativ SF&sub6;) und einen Fluß von Sauerstoff während des Nitrid-Ätzverfahrens. Die Hinzufügung von Sauerstoff zu einer CF&sub4;- oder SF&sub6;- Plasmachemie erhöht die Fluor-Atomdichte, was zu höheren Nitrid-Ätzraten führt. Ferner führt eine Erhöhung des Sauerstofflusses zu einer niedrigeren Oxid-Ätzrate.
  • Die chemische Zusammensetzung wird ferner während des Nitrid-Ätzverfahrens ebenfalls gesteuert, um die Photoresist- Schicht im wesentlichen durch Oxidation gleichzeitig zu dem Ätzen der Nitrid-Schicht und etwa mit der gleichen Ätzrate zu ätzen. Der Fluß von Sauerstoff während des Nitrid-Ätzverfahrens unterstützt das Profilieren des Photoresist-definierten Durchgangslochs in eine nach innen und unten gerichtete verjüngte Form. Diese Form wird bei folgenden anisotropen Oxid-Ätzschritten bewahrt.
  • Ein weiteres Element der Steuerung ist die Flußrate des inerten Gases, vorzugsweise Argon, das verwendet wird, um das Plasma zu bilden. Das inerte Gas verdünnt die Ätzmittelchemie, und diese Verdünnung wird während der Ätzverfahren geändert. Bei dem Beispiel, das in Tabelle 1 im folgenden gezeigt ist, ist anfangs die Argonflußrate 1200 sccm (Standardkubikzentimeter) im Vergleich zu Flußraten von 10 sccm von CF&sub4; und 30 sccm von O&sub2;. Gleichzeitig mit dem Ändern der Gaschemie, um das Oxid bevorzugt gegenüber dem Nitrid zu ätzen, wird die Verdünnung auf 600 sccm Argon mit 70 sccm CF&sub4;, 30 sccm CHF&sub3; und fehlendem Sauerstoff um die Hälfte reduziert. Für das Überätzungsverfahren wird die Verdünnung wiederum um etwa die Hälfte auf 250 sccm, mit 25 sccm CF&sub4;, 25 sccm CHF&sub3; und wiederum fehlendem Sauerstoff reduziert. Die Leistung, die dem Plasma zugeführt wird, wird ebenfalls gesteuert, um seinerseits das Variieren der Selektivität jedes Ätzverfahrens gegenüber Oxid und Nitrid zu variieren. Die Leistung wird bei dem Nitrid-Ätzverfahren auf einen ersten Leistungspegel in einem Bereich von 325 bis 350 Watt eingestellt. Die Photoresist- und Nitrid-Schichten werden mit etwa gleichen Ätzraten, die größer als eine Ätzrate für die Oxid-Schicht sind, geätzt. Die Leistung wird bei dem Oxid-Ätzverfahren auf einen zweiten, erhöhten Leistungspegel von etwa 375 Watt eingestellt. Die Ätzrate für die Oxid- Schicht wird erhöht, während die Nitrid-Ätzrate konstant bleibt. Der Effekt besteht darin, daß die Selektivität der Oxid-Ätzung gegenüber Nitrid erhöht wird.
  • Das Substrat der integrierten Schaltung umfaßt eine erste Metall-Schicht, die unter dem Doppelschicht-Dielektrikum liegt. Das Ätzen wird ferner gesteuert, um das Ätzen dieses Metalls zu minimieren. Dies umfaßt das Steuern des Ätzens der Oxid-Schicht, so daß dasselbe gegenüber der Metall- Schicht selektiv ist. Das Metall umfaßt vorzugsweise eine obere Schicht 17 aus Wolfram, die gegenüber der Oxid-Ätzung sehr widerstandsfähig ist und gegenüber der Überätzung etwas weniger widerstandsfähig ist.
  • Ein Betriebsbeispiel der Ätzgaschemie und der Plasmabedingungen für jeden Ätzteilschritt oder jedes Verfahren ist in den drei Spalten in Tabelle 1 aufgelistet. Entsprechende experimentelle Resultate sind in den drei Spalten der Tabelle 2 gezeigt.
  • Tabelle 1: Durchgangsätzungsrezept
  • HF-Anpassung: Last = 6 Einstellen = 4
  • (1 mTorr = 0,133 Pa)
  • Jene Merkmale der Ätzchemie und der Ätzbedingungen, die den größten Effekt bei der vorliegenden Erfindung aufweisen, sind im vorhergehenden erörtert. Die Ätzvorrichtung umfaßt eine bekannte chemische Erfassungseinrichtung zum Erfassen eines Endpunktes für jeden Ätzteilschritt oder jedes Ätzverfahren. Die Endpunkterfassungseinstellungen und Kanäle, die in dem LRC 4500 verwendet werden, sind in Tabelle 1 gezeigt. Bei der Erfassung des Endpunktes des Ätzens der Nitrid- Schicht wird der zweite Ätzteilschritt oder das zweite Verfahren begonnen, indem die Gaschemie geändert wird. Ähnlicherweise wird der Endpunkt der Oxid-Ätzung erfaßt und verwendet, um das Überätzverfahren auszulösen. Die Dauer der Oxid-Ätzung wird verwendet, um das Überätzungsverfahren zeitlich abzustimmen. Jedes Verfahren wird folglich automatisch gesteuert, die Ätzzeitgrenzen werden jedoch ebenfalls als Vorkehrung, wie es in der letzten Zeile von Ta belle 1 aufgelistet ist, programmiert. Eine typische Nitrid-Ätzzeit beträgt 45 Sekunden; typische Oxid-Ätzzeiten und Überätzungs-Zeiten betragen 30 Sekunden. Der Druck und Druckänderungen sind bestimmt, um die Gleichmäßigkeit der Ätzschritte zu verbessern, und besitzen einen kleinen Effekt auf das relative Ätzen der unterschiedlichen Materialien. Die in Tabelle 1 verbleibenden Bedingungen sollten Fachleuten selbsterklärend sein. Tabelle 2: Resultate
  • Tabelle 2 zeigt, daß unter den Bedingungen der ersten Spalte von Tabelle 1 die Nitrid- und die Resist-Schicht mehr als die Oxid-Schicht geätzt werden, und daß unter den Bedingungen in der zweiten und der dritten Spalte von Tabelle 1 das Oxid mehr als das Nitrid und der Photoresist geätzt werden.
  • Die Hauptparameter, die die Nitrid-Ätzung bewirken, sind die Leistung, und in einem geringeren Maße, der Fluß von Sauerstoff in einer Plasmaumgebung, die ein geeignetes Ätzmittel umfaßt, wie z. B. CF&sub4; (oder SF&sub6;). Das Photoresist-Ätzen ist hauptsächlich durch die Anwesenheit oder Abweisenheit eines Sauerstofflusses bestimmt, dasselbe wird jedoch in einem geringeren Maß auch durch die Leistung beeinflußt. Das Oxid- Ätzen bei der Anwesenheit von CF&sub4; in einem Bereich von 10-50 sccm wird am meisten durch den Sauerstoffluß und die Plasmaleistung beeinflußt. Die darunterliegende Metall-Schicht weist eine obere Oberfläche aus Wolfram auf, die gegenüber Oxid-Überätzungsverfahren der Tabelle 1 widerstandsfähig ist.
  • Sobald Durchgangslöcher 10 gebildet sind, wird eine zweite Schicht aus Metall über dem Doppelschicht-Dielektrikum einschließlich in den Durchgangslöchern in einem Kontakt mit der Schicht 17 aufgebracht. Diese Schicht kann dann strukturiert werden, um eine zweite Verbindungs-Metallisierungs- Schicht zu bilden. Die Prozedur des Aufbringens eines Doppelschicht-Dielektrikums, des Planarisierens, des Bildens von Durchgangslöchern und des Aufbringens und Strukturierens einer Metall-Schicht können wiederholt werden, um eine dritte Verbindungs-Metallisierungs-Schicht zu bilden.
  • Da die Prinzipien der Erfindung in einem bevorzugten Ausführungsbeispiel derselben dargestellt und beschrieben wurden, sollte es Fachleuten ohne weiteres offensichtlich sein, daß die Erfindung innerhalb des Schutzbereichs der beigefügten Ansprüche modifiziert werden kann.

Claims (6)

1. Ein Verfahren zum Bilden von Durchgängen (10) in einem Doppelschicht-Dielektrikum, das eine Siliziumoxid- Schicht (18), die auf einem Substrat (12, 14) einer integrierten Schaltung gebildet ist, und eine Siliziumnitrid-Schicht (20), die auf der Oxid-Schicht gebildet ist, aufweist, wobei das Verfahren folgende Schritte aufweist:
Bilden einer Photoresist-Schicht (22) auf der Nitrid- Schicht;
Strukturieren der Photoresist-Schicht, um ein Durchgangsloch (24) in derselben zu bilden;
aufeinanderfolgendes Ätzen sowohl der Nitrid- als auch der Oxid-Schicht (20, 18) durch das Durchgangsloch (24), das in der Photoresist-Schicht (24) definiert ist, in einer einzigen Verarbeitungskammer, um ein verjüngtes Durchgangsloch (10) durch das Doppelschicht-Dielektrikum zu bilden, wobei eine Seitenwand (32) des verjüngten Durchgangslochs (10) ein Profil aufweist, das eine nach innen und nach unten verjüngte durchgehende Oberfläche definiert, dadurch gekennzeichnet, daß das Ätzen einen ersten Teilschritt des überwiegend anisotropen Plasmaätzens der Nitrid-Schicht gleichzeitig mit der Photoresist-Schicht (22) und gegenüber der Oxid-Schicht (18) bevorzugt mit einer Fluor-Verbindung und Sauerstoff, verdünnt mit einem inerten Gas, um ein verjüngtes Durchgangsloch zu der Oxid-Schicht (18) zu erzeugen, gefolgt von einem zweiten Teilschritt des überwiegend anisotropen Plasmaätzens der Oxid-Schicht (18) gegenüber der Nitrid-Schicht und gegenüber der Photoresist-Schicht bevorzugt mit einer Fluor-Verbin dung, die mit einem inerten Gas verdünnt ist, jedoch ohne Sauerstoff, aufweist.
2. Ein Verfahren gemäß Anspruch 1, bei dem das Substrat der integrierten Schaltung eine erste leitfähige Schicht (16, 17) aufweist, die unter dem Doppelschicht-Dielektrikum liegt, wobei das Ätzen der Oxid- Schicht (18) gesteuert wird, um die Oxid-Schicht (18) gegenüber der leitfähigen Schicht (17) bevorzugt zu ätzen.
3. Ein Verfahren gemäß Anspruch 1 oder Anspruch 2, bei dem die Plasmaätzschritte bei einer Frequenz von 400 kHz ausgeführt werden.
4. Ein Verfahren gemäß einem vorhergehenden Anspruch, das das Steuern der Leistung eines Plasmas, in dem die Ätzverfahren durchgeführt werden, aufweist, um dadurch die Selektivität jedes Ätzverfahrens gegenüber Oxid und gegenüber Nitrid der Reihe nach zu variieren.
5. Ein Verfahren gemäß Anspruch 4, bei dem die Leistung bei dem Nitrid-Ätzverfahren auf einen ersten Leistungspegel eingestellt wird, derart, daß die Photoresist- und die Nitrid-Schicht (22, 20) mit etwa gleichen Ätzraten geätzt werden, die größer als eine Ätzrate für die Oxid-Schicht (18) sind, und bei dem das Oxid-Ätzverfahren auf einen zweiten, erhöhten Leistungspegel eingestellt wird, derart, daß die Ätzrate für die Oxid-Schicht (18) erhöht ist.
6. Ein Verfahren gemäß einem vorhergehenden Anspruch, bei dem das Substrat der integrierten Schaltung eine erste leitfähige Schicht (16, 17) aufweist, die unter dem Doppelschicht-Dielektrikum liegt, und das Verfahren den Schritt des Aufbringens einer leitfähigen Schicht auf das Doppelschicht-Dielektrikum, einschließlich in das verjüngte Durchgangsloch (10), aufweist.
DE69033615T 1990-01-03 1990-12-27 Ätzen von Kontaktlöchern in einer dielektrischen Doppelschicht mit einer einzigen Ätzkammer Expired - Fee Related DE69033615T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/460,421 US4978420A (en) 1990-01-03 1990-01-03 Single chamber via etch through a dual-layer dielectric

Publications (2)

Publication Number Publication Date
DE69033615D1 DE69033615D1 (de) 2000-09-28
DE69033615T2 true DE69033615T2 (de) 2000-12-28

Family

ID=23828640

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69033615T Expired - Fee Related DE69033615T2 (de) 1990-01-03 1990-12-27 Ätzen von Kontaktlöchern in einer dielektrischen Doppelschicht mit einer einzigen Ätzkammer

Country Status (4)

Country Link
US (1) US4978420A (de)
EP (1) EP0436387B1 (de)
JP (1) JPH04137751A (de)
DE (1) DE69033615T2 (de)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315147A (en) * 1989-09-25 1994-05-24 Grumman Aerospace Corporation Monolithic focal plane array
US5614756A (en) 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
US5381035A (en) * 1992-09-23 1995-01-10 Chen; Wenn-Jei Metal-to-metal antifuse including etch stop layer
US5780323A (en) 1990-04-12 1998-07-14 Actel Corporation Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug
US5022958A (en) * 1990-06-27 1991-06-11 At&T Bell Laboratories Method of etching for integrated circuits with planarized dielectric
EP0509631A1 (de) * 1991-04-18 1992-10-21 Actel Corporation Antischmelzsicherungen mit minimalischen Oberflächen
EP0516334A3 (en) * 1991-05-30 1992-12-09 American Telephone And Telegraph Company Method of etching a window in a dielectric layer on an integrated circuit and planarization thereof
US5269879A (en) * 1991-10-16 1993-12-14 Lam Research Corporation Method of etching vias without sputtering of underlying electrically conductive layer
US5658425A (en) * 1991-10-16 1997-08-19 Lam Research Corporation Method of etching contact openings with reduced removal rate of underlying electrically conductive titanium silicide layer
US5294295A (en) * 1991-10-31 1994-03-15 Vlsi Technology, Inc. Method for moisture sealing integrated circuits using silicon nitride spacer protection of oxide passivation edges
US5269880A (en) * 1992-04-03 1993-12-14 Northern Telecom Limited Tapering sidewalls of via holes
JP2988122B2 (ja) * 1992-05-14 1999-12-06 日本電気株式会社 ドライエッチング装置および半導体装置の製造方法
US5880036A (en) 1992-06-15 1999-03-09 Micron Technology, Inc. Method for enhancing oxide to nitride selectivity through the use of independent heat control
US5286344A (en) * 1992-06-15 1994-02-15 Micron Technology, Inc. Process for selectively etching a layer of silicon dioxide on an underlying stop layer of silicon nitride
EP0592078A1 (de) * 1992-09-23 1994-04-13 Actel Corporation Antisicherung und Verfahren zu ihrer Herstellung
US5468339A (en) * 1992-10-09 1995-11-21 Advanced Micro Devices, Inc. Plasma etch process
US5468340A (en) * 1992-10-09 1995-11-21 Gupta; Subhash Highly selective high aspect ratio oxide etch method and products made by the process
US5391513A (en) * 1993-12-22 1995-02-21 Vlsi Technology, Inc. Wet/dry anti-fuse via etch
KR100366910B1 (ko) * 1994-04-05 2003-03-04 소니 가부시끼 가이샤 반도체장치의제조방법
US5493096A (en) * 1994-05-10 1996-02-20 Grumman Aerospace Corporation Thin substrate micro-via interconnect
TW295695B (de) * 1994-09-19 1997-01-11 Motorola Inc
US5789764A (en) * 1995-04-14 1998-08-04 Actel Corporation Antifuse with improved antifuse material
US5621193A (en) * 1995-05-23 1997-04-15 Northrop Grumman Corporation Ceramic edge connect process
CA2196557A1 (en) 1995-06-02 1996-12-05 Frank W. Hawley Raised tungsten plug antifuse and fabrication process
US5672242A (en) * 1996-01-31 1997-09-30 Integrated Device Technology, Inc. High selectivity nitride to oxide etch process
US5795833A (en) * 1996-08-01 1998-08-18 Taiwan Semiconductor Manufacturing Company, Ltd Method for fabricating passivation layers over metal lines
US5746884A (en) * 1996-08-13 1998-05-05 Advanced Micro Devices, Inc. Fluted via formation for superior metal step coverage
US5922622A (en) * 1996-09-03 1999-07-13 Vanguard International Semiconductor Corporation Pattern formation of silicon nitride
JP3323889B2 (ja) * 1996-10-28 2002-09-09 三菱電機株式会社 薄膜トランジスタの製造方法
US5972796A (en) * 1996-12-12 1999-10-26 Texas Instruments Incorporated In-situ barc and nitride etch process
DE19710401C1 (de) * 1997-03-13 1998-11-19 Bosch Gmbh Robert Verfahren zur Herstellung von Flüssigkristallzellen
US5952156A (en) * 1997-07-11 1999-09-14 Vanguard International Semiconductor Corporation Enhanced reflectivity coating (ERC) for narrow aperture width contact and interconnection lithography
US6051504A (en) * 1997-08-15 2000-04-18 International Business Machines Corporation Anisotropic and selective nitride etch process for high aspect ratio features in high density plasma
US6165375A (en) * 1997-09-23 2000-12-26 Cypress Semiconductor Corporation Plasma etching method
KR100258875B1 (ko) * 1998-01-15 2000-06-15 김영환 다층배선용 비아형성방법
US6183940B1 (en) * 1998-03-17 2001-02-06 Integrated Device Technology, Inc. Method of retaining the integrity of a photoresist pattern
US6080676A (en) * 1998-09-17 2000-06-27 Advanced Micro Devices, Inc. Device and method for etching spacers formed upon an integrated circuit gate conductor
US6175087B1 (en) 1998-12-02 2001-01-16 International Business Machines Corporation Composite laminate circuit structure and method of forming the same
US6184119B1 (en) * 1999-03-15 2001-02-06 Vlsi Technology, Inc. Methods for reducing semiconductor contact resistance
US6461529B1 (en) 1999-04-26 2002-10-08 International Business Machines Corporation Anisotropic nitride etch process with high selectivity to oxide and photoresist layers in a damascene etch scheme
JP2001007468A (ja) * 1999-06-24 2001-01-12 Nec Kansai Ltd 配線基板，多層配線基板およびその製造方法
JP3387478B2 (ja) * 1999-06-30 2003-03-17 セイコーエプソン株式会社 半導体装置およびその製造方法
US6258729B1 (en) * 1999-09-02 2001-07-10 Micron Technology, Inc. Oxide etching method and structures resulting from same
US6395639B1 (en) * 1999-09-16 2002-05-28 Agere Systems Guardian Corporation Process for improving line width variations between tightly spaced and isolated features in integrated circuits
US6649517B2 (en) * 2001-05-18 2003-11-18 Chartered Semiconductor Manufacturing Ltd. Copper metal structure for the reduction of intra-metal capacitance
US6653214B1 (en) 2002-01-03 2003-11-25 The United States Of America As Represented By The Secretary Of The Air Force Measured via-hole etching
JP4668522B2 (ja) * 2003-03-31 2011-04-13 東京エレクトロン株式会社 プラズマ処理方法
JP4589921B2 (ja) * 2003-04-02 2010-12-01 サン・マイクロシステムズ・インコーポレーテッド 対面した半導体チップ間の光通信
US7132352B1 (en) * 2004-08-06 2006-11-07 Advanced Micro Devices, Inc. Method of eliminating source/drain junction spiking, and device produced thereby
JP5551887B2 (ja) * 2009-03-31 2014-07-16 ラピスセミコンダクタ株式会社 半導体素子の製造方法
CN101794712A (zh) * 2010-01-28 2010-08-04 中国科学院上海微系统与信息技术研究所 大角度离子注入抑制soi mos器件浮体效应的方法
EP2819162B1 (de) 2013-06-24 2020-06-17 IMEC vzw Verfahren zur Herstellung von Kontaktbereichen auf einem Halbleitersubstrat
US9257399B2 (en) * 2013-10-17 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3D integrated circuit and methods of forming the same
US11127825B2 (en) 2019-03-22 2021-09-21 International Business Machines Corporation Middle-of-line contacts with varying contact area providing reduced contact resistance

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3474021A (en) * 1966-01-12 1969-10-21 Ibm Method of forming openings using sequential sputtering and chemical etching
NL7607298A (nl) * 1976-07-02 1978-01-04 Philips Nv Werkwijze voor het vervaardigen van een inrichting en inrichting vervaardigd volgens de werkwijze.
JPS5775429A (en) * 1980-10-28 1982-05-12 Toshiba Corp Manufacture of semiconductor device
US4420504A (en) * 1980-12-22 1983-12-13 Raytheon Company Programmable read only memory
US4376672A (en) * 1981-10-26 1983-03-15 Applied Materials, Inc. Materials and methods for plasma etching of oxides and nitrides of silicon
DE3420347A1 (de) * 1983-06-01 1984-12-06 Hitachi, Ltd., Tokio/Tokyo Gas und verfahren zum selektiven aetzen von siliciumnitrid
US4484979A (en) * 1984-04-16 1984-11-27 At&T Bell Laboratories Two-step anisotropic etching process for patterning a layer without penetrating through an underlying thinner layer
US4545852A (en) * 1984-06-20 1985-10-08 Hewlett-Packard Company Planarization of dielectric films on integrated circuits
US4568410A (en) * 1984-12-20 1986-02-04 Motorola, Inc. Selective plasma etching of silicon nitride in the presence of silicon oxide
EP0263220B1 (de) * 1986-10-08 1992-09-09 International Business Machines Corporation Verfahren zur Herstellung einer Kontaktöffnung mit gewünschter Schräge in einer zusammengesetzten Schicht, die mit Photoresist maskiert ist
US4793897A (en) * 1987-03-20 1988-12-27 Applied Materials, Inc. Selective thin film etch process
EP0326293A1 (de) * 1988-01-27 1989-08-02 Advanced Micro Devices, Inc. Methode zur Ausbildung von Verbindungen

Also Published As

Publication number Publication date
US4978420A (en) 1990-12-18
DE69033615D1 (de) 2000-09-28
EP0436387B1 (de) 2000-08-23
JPH04137751A (ja) 1992-05-12
EP0436387A3 (en) 1991-10-16
EP0436387A2 (de) 1991-07-10

Similar Documents

Publication Publication Date Title
DE69033615T2 (de) Ätzen von Kontaktlöchern in einer dielektrischen Doppelschicht mit einer einzigen Ätzkammer
DE3750169T2 (de) Verfahren zum Ebnen eines Halbleitersubstrates.
DE68924468T2 (de) Verfahren und Struktur zur Herstellung einer Isolierung aus VLSI- und ULSI-Schaltungen.
DE69025300T2 (de) Integrierte Schaltung mit einer planarisierten dielektrischen Schicht
DE69835032T2 (de) Verbesserte methode eine oxidschicht zu ätzen
DE10030308B4 (de) Verfahren zur Herstellung eines Kontaktstifts und eines Halbleiterbauelementes
DE69623679T2 (de) Verfahren zur Herstellung einer Grabenstruktur für die Isolation in einer integrierten Schaltung
DE60012807T2 (de) Plasma-Reinigungsverfahren für Öffnungen in Isolierschicht(en) niedriger Dielektrizitätskonstante über Kupferleitungs-IC-Strukturen
DE68919549T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung.
DE3689371T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung einschliesslich der Formierung einer vielschichtigen Interkonnektionsschicht.
DE69321149T2 (de) Halbleiter-Kontaktöffnungsstruktur und -verfahren
DE69724192T2 (de) Verfahren zum Ätzen von Polyzidstrukturen
DE69126149T2 (de) Trockenätzverfahren
DE69626562T2 (de) Verfahren zum isotropen Ätzen von Silizium, das hochselektiv gegenüber Wolfram ist
DE69838202T2 (de) Endpunktfühlung und Apparat
EP0094528A2 (de) Verfahren zum Herstellen von Strukturen von aus Metallsilizid und Polysilizium bestehenden Doppelschichten auf integrierte Halbleiterschaltungen enthaltenden Substraten durch reaktives Ionenätzen
DE10230088A1 (de) Herstellungsverfahren für eine Halbleitervorrichtung und zum Ausbilden einer dielektrischen Zwischenschicht unter Verwendung eines hoch-dichten Plasmas
DE3245276A1 (de) Verfahren zum ausbilden von submikrometer-merkmalen in halbleiterbauelementen
DE3783608T2 (de) Planarizierungsverfahren fuer die herstellung von kontaktloechern in siliziumkoerpern.
DE10244570B4 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE69218069T2 (de) Verfahren zur Herstellung eines planarisierten Halbleiterbauelementes
DE69228099T2 (de) Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
DE112006000811T5 (de) Ätzprozess für CD-Reduzierung eines ARC-Materials
DE69712080T2 (de) Herstellungsverfahren für eine halbleitervorrichtung
DE4130391C2 (de) Verfahren zum selektiven entfernen einer schicht und dessen verwendung

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: HEWLETT-PACKARD CO. (N.D.GES.D.STAATES DELAWARE),

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee