DE69021616T2

DE69021616T2 - Verzögerungsschaltung.

Info

Publication number: DE69021616T2
Application number: DE69021616T
Authority: DE
Inventors: Masato Onaya; Masaya Tanno
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-04-20
Filing date: 1990-04-20
Publication date: 1996-04-18
Anticipated expiration: 2010-04-21
Also published as: KR970000561B1; EP0393716A3; US5073733A; JPH02279015A; CA2014969C; EP0393716A2; DE69021616D1; CA2014969A1; KR900017291A; EP0393716B1

Description

Hintergrund der Erfindung

Feld der Erfindung

Die vorliegende Erfindung betrifft eine Verzögerungsschaltung. Insbesondere betrifft die vorliegende Erfindung eine Verzögerungsschaltung, die einen Speicher nutzt und dazu in der Lage ist, eine Zeitverzögerung zu variieren.
Eine Verzögerungsschaltung gemäß dem Oberbegriff von Anspruch 1 ist z. B. in US-A-4 731 835 offenbart.

Beschreibung des Standes der Technik

US -A-4 731 835 offenbart eine Verzögerungsschaltung für ein analoges Signal mit:
- einer A/D-Konverterschaltung zum A/D-Konvertieren eines Eingangssignals;
- einem Speicher zum Speichern eines von der A/D-Konverterschaltung ausgegebenen digitalen Signals;
- einer D/A-Konverterschaltung zum D/A-Konvertieren eines von dem Speicher ausgegebenen digitalen Signals;
- und einem Zähler zum Bestimmen von Adressen, die für den Speicher benutzt werden sollen.
Durch eine A/D-Konvertierung eines analogen Eingangssignals, das in einen Speicher geschrieben werden soll, und durch Lesen des in dem Speicher gespeicherten Signals, das D/A-konvertiert werden soll, ist es möglich, eine Verzögerungsschaltung mit einer Verzögerungszeit zwischen der Schreibzeitsteuerung und der Lesezeitsteuerung zu erhalten. Falls z. B. in bezug auf Adressen des Speichers, die von einer Adresse A&sub1; bis zu einer Adresse AN reichen, das Schreiben des A/D-konvertierten Signals und das Lesen desselben wiederholt werden, ist es möglich, eine Verzögerungszeit zu erhalten, die N Taktsignalen gleich ist, und falls die Anzahl von benutzten Adressen verändert wird, ist es möglich, die Verzögerungszeit entsprechend dazu zu verändern. Falls die Anzahl der Adressen, die für den Speicher benutzt werden sollen, verändert wird, um die Verzögerungszeit im Laufe seines Betriebes zu variieren, werden in einer solchen Verzögerungsschaltung auch Adressen, die bis zu diesem Zeitpunkt nicht benutzt wurden, neu benutzt. Da in den neu benutzten Adressen Zufallsdaten gespeichert sind, ergibt sich in einem solchen Fall das Problem, daß bei der Ausgabe ein Rauschen erzeugt wird, falls die Zufallsdaten so wie sie sind gelesen und benutzt werden.

Zusammenfassung der Erfindung

Deshalb ist eine Hauptaufgabe der vorliegenden Erfindung, eine neuartige Verzögerungsschaltung zu schaffen.
Eine weitere Aufgabe der Erfindung ist, eine Verzögerungsschaltung zu schaffen, die einen Speicher benutzt, in welchem auch dann kein Rauschen auf einem Ausgangssignal erzeugt wird, wenn Adressen des Speichers neu dazu benutzt werden, im Laufe seines Betriebes eine Verzögerungszeit zu variieren.
Diese Aufgaben werden durch eine Verzögerungsschaltung gemäß Anspruch 1 gelöst.
Da das Eingangssignal A/D-konvertiert und in dem Speicher temporär gespeichert ist, und das aus dem Speicher gelesene Signal D/A-konvertiert ist, um eine Ausgabe zu erhalten, ist es möglich, eine Verzögerungsschaltung zu bilden, in welcher die Zeitspanne, während der das Signal in dem Speicher gespeichert ist, zu einer Verzögerungszeit wird. Da die Adressen des Speichers durch den Zähler bestimmt werden, ist es in einem solchen Fall möglich, den Verzögerungsbetrag durch Steuern eines gezählten Wertes des Zählers zu variieren. Ein Anfangswert wird in dem Zähler durch eine Schaltung zum Setzen des Anfangswertes gesetzt. Wenn das Setzen des Anfangswertes abgeschlossen ist, wird das Setzen-Abschlußsignal erzeugt, und wenn der gezählte Wert des Zählers den Endwert erreicht, wird das Steuersignal erzeugt. Die Schaltung zum Erzeugen eines Rauschunterdrükkungssignals erzeugt das Rauschunterdrückungssignal in Antwort auf das Setzen-Abschlußsignal und das Steuersignal. Es ist deshalb durch Verwenden des Rauschunterdrückungssignals möglich, zu verhindern, daß ein Rauschen zu dem Zeitpunkt erzeugt wird, an welchem der Anfangswert geändert wird, um die Verzögerungszeit im Laufe seines Betriebes zu verändern.
In Übereinstimmung mit der vorliegenden Erfindung ist es möglich, eine Verzögerungsschaltung zu erhalten, in welcher eine Verzögerungszeit beliebig variiert werden kann. Ferner ist es in einer solchen Verzögerungsschaltung möglich, auch dann zu verhindern, daß bei einer Ausgabe ein Rauschen erzeugt wird, wenn die Verzögerungszeit variiert wird.
Die Aufgabe und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden, detaillierten Beschreibung der Ausführungsformen der vorliegenden Erfindung in Verbindung mit den beigefügten Zeichnungen besser verdeutlicht.

Kurzbeschreibung der Zeichnungen

Fig. 1 ist ein Blockdiagramm, das eine Ausführungsform in Übereinstimmung mit der vorliegenden Erfindung wiedergibt.
Fig. 2 ist ein Zeitablaufdiagramm, das einen Betrieb der Ausführungsform aus Fig. 1 wiedergibt.

Detaillierte Beschreibung der bevorzugten Ausführungsformen

Fig. 1 ist ein Blockdiagramm, das eine Ausführungsform in Übereinstimmung mit der vorliegenden Erfindung wiedergibt. Ein analoges Eingangssignal wird einem Eingangsanschluß 1 zugeführt, und das analoge Eingangssignal wird durch eine A/D-Konverterschaltung 2 in ein digitales Signal konvertiert. Ein Taktsignal, ein Schreibsignal, ein Lesesignal etc., die an jeweilige Bereiche dieser Ausführungsform angelegt werden sollen, werden durch einen Oszillator 3 erzeugt. Das Bezugszeichen 4 bezeichnet einen Speicher, in welchem in Antwort auf das Schreibsignal ein Ausgangssignal der A/D-Konverterschaltung 2 gespeichert ist. Ein aus dem Speicher in Antwort auf das Lesesignal herausgelesenes digitales Signal wird durch eine D/A-Konverterschaltung 5 in ein analoges Signal konvertiert. Das Bezugszeichen 6 bezeichnet einen Zähler zum Bestimmen von Adressen, die in dem Speicher 4 benutzt werden sollen. An dem Zähler 6 wird durch eine Anfangswert-Setzschaltung 7 ein Anf angswert gesetzt. Und zwar wird eine Ausgabe der Anfangswert-Setzschaltung 7 durch eine Sperrschaltung 8 gehalten, um dem Zähler 6 zugeführt zu werden.
Eine erste Signalerzeugungsschaltung 9 erfaßt, daß von dem Zähler 6 ein Endwert erreicht ist und gibt in Antwort auf eine solche Erfassung ein Ausgangssignal aus. Das Ausgangssignal der ersten Signalerzeugungsschaltung 9 und ein von dem Oszillator 3 erhaltenes Taktsignal werden einem AND-Tor 10 zugeführt, welches ein Steuersignal zum Steuern der Sperrschaltung 8 erzeugt. Eine zweite Signalerzeugungsschaltung 11 erzeugt ein Setzen-Abschlußsignal, wenn der Setzvorgang eines Anfangswertes durch die Anfangswert-Setzschaltung 7 abgeschlossen ist. Das durch das AND-Tor 10 erzeugte Steuersignal und das durch die zweite Signalerzeugungsschaltung 11 erzeugte Setzen-Abschlußsignal werden einer Rauschunterdrückungssignal-Erzeugungsschaltung 12 zugeführt, welche in Antwort darauf ein Rauschunterdrückungssignal erzeugt.
Zudem ist ein Trennverstärker 13 zwischen einen Ausgang der D/A-Konverterschaltung 5 und einen Ausgangsanschluß 17 gekoppelt.
Wie in Fig. 1 gezeigt, umfaßt die Rauschunterdrückungssignal-Erzeugungsschaltung 12 ein erstes D-FF (D-Flip-Flop) 14, ein zweites D-FF 15 und ein AND-Tor 16. Der Datenanschluß D und der Taktanschluß CL des ersten D-FF 14 sind an eine Energieversorgungsquelle (nicht dargestellt) bzw. einen Ausgangsanschluß der zweiten Signalerzeugungsschaltung 11 angeschlossen. Der Datenanschluß D und der Taktanschluß CL des zweiten D-FF 15 sind an einen Ausgang Q des ersten D-FF 154 bzw. einen Ausgang des AND-Tors 10 angeschlossen. Das AND-Tor 16 ist mit einem ersten Eingang an den Ausgang des AND-Tors 10 angeschlossen, mit einem zweiten Eingang an einen Ausgang Q des zweiten D-FF 15 angeschlossen und mit seinem Ausgang an einen Reseteingang R des ersten D-FF 14 angeschlossen.
Nun wird die generelle Operation der Ausführungsform aus Fig. 1 beschrieben. Die Verzögerungszeit für das Eingangssignal ist durch die Anzahl von Adressen definiert, die für den Speicher 4 benutzt werden. Falls der Speicher 4 eine Anzahl von X Adressen hat und eine Anfangsadresse der zu benutzenden Adressen AN ist, werden die Adressen X -N zum Verzögern des Signal benutzt, und es ist möglich, eine Verzögerungszeit zu erhalten, die ein X -N-faches eines Intervalls von Adressbestimmungstakten ist.
Wenn die Anfangswert-Setzschaltung 7 angesprochen wird, um einen Anfangswert des Zählers 6 zu setzen, wird durch die Sperrschaltung 8 ein Datum der Anfangswert-Setzschaltung 7 gehalten, und der Anfangswert wird durch-das von der Sperrschaltung 8 ausgegebene Datum in den Zähler 6 gesetzt.
Der Zähler 6 bestimmt die Adresse des Speichers 4 in Antwort auf den gesetzten Anfangswert. Deshalb wird die für den Speicher 4 bestimmte Adresse (z. B. AN) in einen beschreibbaren oder lesbaren Zustand gebracht. In einem solchen Zustand wird, wenn das Lesesignal von dem Oszillator 3 an den Speicher 4 zugeführt wird, das in der Adresse AN gespeicherte Datum an einen Anschluß Q des Speichers 4 herausgelesen, und wird das Datum durch die D/A-Konverterschaltung 5 in ein analoges Signal konvertiert, das über den Trennverstärker 13 an den Ausgangsanschluß 17 ausgegeben werden soll.
Wenn von dem Oszillator 3 anschließend das Schreibsignal dem Speicher 4 zugeführt wird, wird das digitale Signal, das dem Eingangsanschluß 1 zugeführt und durch die A/D-Konverterschaltung 2 A/D-konvertiert wurde, in den Speicher 4 geschrieben.
Wenn dann der Zähler 6 in Antwort auf das Taktsignal vom Oszillator 3 inkrementiert wird, wird die nächste Adresse AN +1 des Speichers 4 bestimmt, so daß das Datum aus der Adresse AN +1 gelesen oder in diese geschrieben wird. Da der Zähler 6 in Antwort auf das Taktsignal vom Oszillator 3 sequentiell inkrementiert wird, werden die Lese- und Schreibvorgänge in bezug auf alle Adressen von AN bis AX sequentiell durchgeführt.
Falls der gezählte Wert des Zählers 6 den Endwert erreicht, wird ein Signal von der ersten Signalerzeugungsschaltung 9 erzeugt, das an angibt, daß der Endwert erreicht ist. Das Signal wird in Antwort auf das Taktsignal vom Oszillator 3 durch das AND-Tor 10 hindurchgeschickt, um der Sperrschaltung 8 als Steuersignal zugeführt zu werden. Deshalb wird das Ausgangssignal der Sperrschaltung 8 dem Zähler 6 zugeführt, so daß der gezählte Wert des Zählers 6 zum Anfangswert zurückgebracht wird. Anschließend werden die gleichen oder ähnliche Abläufe wiederholt. Deshalb wird ein in eine beliebige Adresse des Speichers 4 geschriebenes Signal nach Ablauf einer durch die Intervalle des Taktsignals und der Anzahl von für den Speicher 4 benutzten Adressen bestimmten Zeit aus dem Speicher gelesen, wodurch das Signal um diese Zeit verzögert wird.
Inzwischen wird, wie aus der obigen Beschreibung zu entnehmen ist, in einer zyklischen Periode, nachdem der Wert des Zählers 6 als Anfangswert gesetzt wurde, das vorher in der für den Speicher benutzten Adresse gespeicherte Zufallsdatum gelesen und über die D/A-Konvertierung durch die D/A- Konvertierungsschaltung 5 ausgegeben. Eine Ausgabe entsprechend dem Zufallsdatum hat nichts mit dem Eingangssignal zu tun, und deshalb erhält das Ausgangssignal wegen des Zufallsdatums bezüglich des Eingangssignals ein Rauschen, das am Ausgangsanschluß 17 erzeugt wird.
In der in Fig. 1 gezeigten Ausführungsform kann verhindert werden, daß ein solches Rauschen aufgrund des Zufallsdatums erzeugt wird, und ein solcher Verhinderungsvorgang wird mit Bezug auf Fig. 2 beschrieben.
An jedem Zeitpunkt, an welchem der gezählte Wert des Zählers 6 den Endwert erreicht, werden Steuersignale C1, C2 und C3, wie in Fig. 2 (A) gezeigt, erzeugt. Falls die Anfangswert-Setzschaltung 7 zu einer Zeit t0 im Laufe des Verzögerungsvorganges angesprochen wird, um dadurch einen weiteren Anfangswert zu setzen, wird das Ausgangssignal zwischen den Steuersignaien C2 und C3 basierend auf dem Zufallsdatum erzeugt, und deshalb tritt ein Rauschen auf.
Wie jedoch in Fig. 2 (B) gezeigt wird, wird das Setzen-Abschlußsignal, um dem ersten D-FF 14 zugeführt zu werden, von der zweiten Signalerzeugungsschaltung 11 zu einer Zeit t1 erzeugt, wenn der Setzvorgang des weiteren Anfangswertes abgeschlossen ist. Deshalb wird, wie in Fig. 2 (C) gezeigt wird, die Ausgabe Q des ersten D-FF 14 in Antwort auf die ansteigende Flanke des Setzen-Abschlußsignals zu "H". Wenn in einem solchen Zustand von dem AND-Tor 10 das Steuersignal C2 erzeugt wird, welches dem Taktanschluß CL des zweiten D-FF 15 zugeführt wird, wird auf diese Weise die Ausgabe Q von "H" des ersten D-FF 14 durch den zweiten D-FF 15 herangeholt. Deshalb wird, wie in Fig. 2 (D) gezeigt, die Ausgabe Q des zweiten D-FF 15 zu "H". Die Q-Ausgabe von "H" wird dem Trennverstärker 13 als Rauschunterdrückungssignal zugeführt, und deshalb wird das Ausgangssignal aus der D/A- Konverterschaltung 5 durch den Trennverstärker 13 rauschunterdrückt.
Die Ausgabe Q des zweiten D-FF 15 wird auch dem AND-Tor 16 zugeführt. Wenn dann das Steuersignal C2 am Ausgangsanschluß des AND-Tors 10 erzeugt wird, wird die Ausgabe des AND-Tors 16 zu "L". Deshalb wird der erste D-FF 14 zurückgesetzt, und wird, wie in Fig. 2 (C) gezeigt, der Ausgang Q des ersten D-FF 14 zu "L".
Wenn von dem AND-Tor 10 zu einer Zeit t3 das Steuersignal C3 erzeugt wird, wird die Q-Ausgabe von "L" vom ersten D-FF 14 durch das zweite D-FF 15 herangeholt. Deshalb wird, wie in Fig. 2 (D) gezeigt, die Ausgabe Q des zweiten D-FF 15 ebenfalls zu "L". Eine solche Ablauffolge wird zu jedem Zeitpunkt durchgeführt, an welchem die Anfangswert-Setzschaltung 7 angesprochen wird.
Wie aus dem Vergleich zwischen Fig. 2 (A) und Fig. 2 (C) zu entnehmen ist, stimmen die Zeitspanne, während der das Rauschen aufgrund des Zufallsdatums erzeugt wird, und die Zeitspanne, während der das am Ausgang Q des zweiten D-FF 15 erhaltene Rauschunterdrückungssignal erzeugt wird, genau miteinander überein. Deshalb ist es möglich, sicher zu verhindern, daß an dem Ausgangsanschluß 17 ein verzögertes Signal mit einem Rauschen erzeugt wird.
Um ein Rauschen aufgrund eines aus dem Speicher 4 gelesenen Zufallsdatums, wenn die Ausgabe des Anfangswertes geändert wird, zu verhindern, unterdrückt zudem in der oben beschriebenen Ausführungsform der Trennverstärker 13 das Rauschen in der Ausgabe der D/A-Konverterschaltung 5. Es ist jedoch für Fachleute leicht, eine solche Schaltungsanordnung zu modifizieren. Zum Beispiel kann die Ausgabe des Speichers 4 selbst durch eine Torschaltung deaktiviert werden, wenn das Zufallsdatum aus dem Speicher 4 gelesen wird, oder die Ausgabe von der D/A-Konverterschaltung 5 kann deaktiviert werden. Deshalb sei es so verstanden, daß die spezifische Ausbildung eines Mittels zum Verhindern eines Rauschens aufgrund des Zufallsdatums für die Erfindung nicht so bedeutend ist.
Obwohl die vorliegende Erfindung im Detail beschrieben und dargestellt wurde, wird deutlich gemacht, daß diese nur als eine Darstellung und ein Beispiel und nicht als Beschränkung angesehen werden soll, wobei der Schutzbereich der vorliegenden Erfindung nur durch den Wortlaut der anhängenden Ansprüche begrenzt wird.

Claims

1. Verzögergungsschaltung mit:

einer A/D-Konvertervorrichtung (2) zum A/D-Konvertieren eines Eingangssignals;

einer Speichervorrichtung (4) zum Speichern eines digitalen Signals, das von der A/D-Konvertervorrichtung (2) ausgegeben wird;

einer D/A-Konvertervorrichtung (5) zum D/A-Konvertieren eines digitalen Signals, das von der Speichervorrichtung (4) ausgegeben wird;

eine Zählervorrichtung (6) zum Bestimmen von Adressen, die für die Speichervorrichtung (4) benutzt werden sollen;

einer Ausgabevorrichtung (13, 17) zum Ausgeben eines Ausgangssignals der D/A-Konvertervorrichtung (5) als Verzögerungssignal,

dadurch gekennzeichnet, daß die Verzögerungsschaltung ferner aufweist:

eine Anfangswertsetzvorrichtung (7, 8) zum anfänglichen Setzen eines Anfangswerts der Zählervorrichtung (6);

eine erste Signalerzeugungsvorrichtung (9, 10), zum Feststellen, daß das Ende eines Wertes der Zählervorrichtung (6) erreicht ist und zum Erzeugen eines Steuersignals;

eine zweite Signalerzeugungsvorrichtung (12) zum Erzeugen eines Setzvervollständigungssignals, wenn die Anfangswertsetzoperation der Anfangswertsetzvorrichtung (7, 8) vervollständigt ist; eine Deaktivierungssignalerzeugungsvorrichtung (12, 14, 15, 16) zum Erzeugen eines Deaktivierungssignals in Antwort auf das Setzsignal und das Steuersignal; und

eine Deaktiviertungsvorrichtung (13) zum Deaktivieren des Ausgangssignals der Speichervorrichtung (4), um eine Ausgabe eines Rauschens aufgrund von Zufallsdaten aus der Speichervorrichtung (4) durch die Ausgabevorrichtung (13, 17) zu verhindern.

2. Verfügungsschaltung nach Anspruch 1,

wobei die Speichervorrichtung (4) so konstruiert ist, daß eine Vielzahl von Adressen sequentiell ausgezeichnet werden in Antwort auf jedes Adressenbestimmungssignal, das von der Zählervorrichtung (6) erhalten wird, und wobei die Verzögerungszeit definiert ist durch die Anzahl der Adressen, die bezeichnet sind.

3. Verfügungsschaltung nach Anspruch 1 oder 2,

wobei die Deaktivierungssignalerzeugungsvorrichtung (12) enthält ein erstes D-Flip-Flop (14) mit einem Clockeingang (CL), welchem das Setzvervollständigungssignal zugeführt wird, ein zweites D-Flip-Flop (15), das einen Dateneingang (D) hat, dem das Ausgangssignal des ersten D-Flip-Flops (14) zugeführt wird, einen Clockeingang (CL), welchem das Steuersignal zugeführt wird, und eine Torschaltung (16), die ein Reset-Signal erzeugt für den ersten D-Flip-Flop (14) in Antwort auf das Steuersignal und ein Ausgangssignal des zweiten D-Flip-Flops (15), wodurch das Deaktivierungssignal am Ausgang des zweiten D-Flip-Flops (15) erzeugt wird.