JP2001069129A - 受信装置及び通信システム - Google Patents

Abstract

(57)【要約】 【課題】 雑音信号がある場合にでも、同期信号の正確
な検出、または情報信号の正確な復号化が可能で、か
つ、伝送速度が著しく低下することのない通信システム
及びその受信装置を提供する。 【解決手段】 この発明に係る受信装置は、伝送媒体を
介して送信された、同期信号及び情報信号を含むシリア
ル信号７を受信し、シリアル信号７から情報信号を復号
する受信装置において、上記同期信号または情報信号で
あり、所定時間へだてた同一の第１の信号及び第２の信
号を含むシリアル信号７を受信する受信回路と、受信回
路で受信された受信信号２０ｂを上記第１、第２の信号
間の所定時間間隔だけ遅延させて遅延信号２１を生成す
る遅延回路１４と、受信信号２０ｂと遅延信号２１とを
乗算し乗算信号２２を生成する乗算回路１５と、乗算信
号２２に基づいて上記情報信号を復号する復号回路とを
備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シリアル信号を受
信し、この受信信号から情報信号（情報データ）を復号
する受信装置及び通信システムに関し、特にノイズが混
入しても情報信号（情報データ）を復号できる受信装置
及び通信システムに関するものである。

【０００２】

【従来の技術】複数の情報ビットを直列送信するシリア
ルデータ伝送方式では、フレームの開始及び終了を表す
開始ビット、終了ビットをデータの前後に付けて非同期
に伝送し、受信側では開始ビットを検出してフレームの
同期をとる調歩同期方式と呼ばれる手法が行われてい
る。

【０００３】上記のような従来のシリアルデータ伝送方
式では、開始ビットの前にノイズによるノイズ信号（パ
ルス）が存在すると、誤ってそのノイズ信号（パルス）
を開始ビットとして検出してしまうことがある。またデ
ータの間にノイズ信号（パルス）が存在する場合には、
誤ってそのノイズ信号をデータとして検出してしまうこ
とがある。

【０００４】そのため、ノイズ信号（パルス）が生じる
場合に、このノイズ信号により誤った検出をしないよう
に、受信した信号の中から所定パルス幅以下の信号をノ
イズ信号として除去することで受信した信号からノイズ
信号を除去し、ノイズ除去した信号に基づいてフレーム
同期のとれたデータを得るシリアルデータの受信方式が
特開平６−１５２５７６号公報に開示されている。

【０００５】なお、ラン・イン信号のビット落ち等を訂
正する手法が特開昭５８−４２３３６号公報に開示され
ている。

【０００６】

【発明が解決しようとする課題】従来の受信装置では、
上記のようになされていたので、データ信号と同様のパ
ルス幅を有するノイズ信号（パルス）が生じる場合に
は、このノイズ信号（パルス）を除去することができな
い。そのため、同期信号の近傍にデータ信号と同様のパ
ルス幅を有するノイズ信号（パルス）が存在すると、誤
ってそのパルスを開始パルスとして検出してしまうとい
う問題点があった。また、データ間にデータ信号と同様
のパルス幅を有するノイズ信号（パルス）が存在する
と、誤ってそのパルスをデータ信号として検出してしま
うという問題点があった。

【０００７】このような誤った検出を防止するために
は、同期信号あるいはデータ信号のパルス幅を大きくす
れば良いが、この場合には、同期信号あるいはデータ信
号のパルス幅が大きくなり、伝送速度（所定時間内に送
信可能なデータ数）が低下してしまうという問題点があ
った。

【０００８】本発明は、上記問題点を解決するためにな
されたもので、雑音信号がある場合にでも、同期信号の
正確な検出、あるいは情報信号（データ信号）の正確な
復号化が可能で、かつ、伝送速度が著しく低下すること
のない通信システム及びその受信装置を提供するもので
ある。

【０００９】

【課題を解決するための手段】本発明にかかる受信装置
は、伝送媒体を介して送信された、同期信号及び情報信
号を含むシリアル信号を受信し、このシリアル信号から
情報信号を復号する受信装置において、上記同期信号ま
たは情報信号であり、所定時間へだてた同一の第１の信
号及び第２の信号を含むシリアル信号を受信する受信回
路と、上記受信回路で受信された受信信号を上記第１、
第２の信号間の所定時間間隔だけ遅延させて遅延信号を
生成する遅延回路と、上記受信信号と上記遅延信号とを
乗算し乗算信号を生成する乗算回路と、上記乗算信号に
基づいて上記情報信号を復号する復号回路とを備えたも
のである。

【００１０】また、第１の信号及び第２の信号を同期信
号にし、復号回路が、乗算信号に基づいて上記同期信号
を検出し、この検出された同期信号に基づいて情報信号
を復号するようにしてもよい。

【００１１】また、シリアル信号が、第１、第２の信号
と同一の第３の信号を含むようにし、遅延回路が、受信
信号を上記第１、第３の信号間の時間間隔だけ遅延させ
た第１の遅延信号と、上記受信信号を上記第２、第３の
信号間の時間間隔だけ遅延させた第２の遅延信号とを生
成し、乗算回路が、上記第１、第２の遅延信号、及び上
記受信信号を乗算し乗算信号を生成するようにしてもよ
い。

【００１２】また、第１の信号、第２の信号、及び第３
の信号を同期信号にし、復号回路が、乗算信号に基づい
て上記同期信号を検出し、この検出された同期信号に基
づいて情報信号を復号するようにしてもよい。

【００１３】また、第１、第２の信号間の時間間隔と、
第２、第３の信号間の時間間隔とが異なるようにしても
よい。

【００１４】さらに、遅延回路が、Ａ／Ｄ変換器と、上
記Ａ／Ｄ変換器で変換されたディジタル信号を順次記憶
するディジタルメモリと、上記ディジタルメモリに記憶
されているディジタル信号をアナログ信号に変換するＤ
／Ａ変換器と、上記ディジタルメモリに記憶されている
ディジタル信号を所定時間遅延させて出力させるタイミ
ング発生器とを備えるようにしてもよい。

【００１５】また、本発明にかかる通信システムは、同
期信号及び情報信号を含むシリアル信号を送信する送信
装置と、上記送信装置から伝送媒体を介して送信された
上記シリアル信号を受信し、このシリアル信号から情報
信号を復号する受信装置とを備えた通信システムにおい
て、上記受信装置が、上記同期信号または情報信号であ
り、所定時間へだてた同一の第１の信号及び第２の信号
を含むシリアル信号を受信する受信回路と、上記受信回
路で受信された受信信号を上記第１、第２の信号間の所
定時間間隔だけ遅延させて遅延信号を生成する遅延回路
と、上記受信信号と上記遅延信号とを乗算し乗算信号を
生成する乗算回路と、上記乗算信号に基づいて上記情報
信号を復号する復号回路とを備えているものである。

【００１６】

【発明の実施の形態】実施の形態１．以下、この実施の
形態１を図に基づいて説明する。図１は、この実施の形
態１の通信システムの送信局及び受信局を示すブロック
図で、図１（ａ）は送信局における送信装置の構成を示
すブロック図で、図１（ｂ）は受信局における受信装置
の構成を示すブロック図である。

【００１７】送信局は、図１（ａ）に示すように、フリ
ップフロップ１ａを含むＰ／Ｓ変換器１、送信クロック
生成器２、送信クロックの分周器３ａ、変調器４、電力
増幅器５、ドライバー６から構成される。

【００１８】送信すべきパラレル形式の送信データ７
は、Ｐ／Ｓ変換器１に入力され、このＰ／Ｓ変換器１
で、送信クロック生成器２が生成した信号を分周器３ａ
で分周した信号（送信クロック）に同期してＰ／Ｓ変換
器１の最終段のフリップフロップ１ａからビットシリア
ルデータとして出力される。そして、このビットシリア
ルデータは変調器４で変調された後、電力増幅器５で増
幅されて、通信媒体に適合する信号に変換され、ドライ
バー６を介して通信媒体８に出力される。

【００１９】ここで、分周器３ａは同期ビットの送信動
作時には１／２分周器として動作し、情報ビットの送信
動作時には送信クロック生成器２の信号をそのまま出力
する（分周しない）。そのため、同期ビットの送信動作
時には、送信クロック生成器２からは通常のクロック信
号の２倍の周期の信号が出力されることとなり、Ｐ／Ｓ
変換器１で１クロック分（この場合、２ビット分にな
る）の信号が変換される間に、変調器４では２ビット分
の時間が経過するので、同期ビットが２ビット連続して
出力されることになる。つまり、この送信局は同期ビッ
トを必ず２ビット送信し、情報ビットは送信すべきデー
タを１ビットずつ送信する。

【００２０】受信局は、図１（ｂ）に示すように、セン
サ１０、前置増幅器１１、検波回路１２、帯域フィルタ
１３、遅延回路１４、乗算器１５、コンパレータ１６、
受信クロック生成器１７ａ、コンパレータ１８、フリッ
プフロップ１９ａを含むＳ／Ｐ変換器１９から構成され
る。

【００２１】通信媒体を介して受信された信号２０ａ
は、センサ１０により電気信号に変換され、前置増幅器
１１で増幅される。その後、検波回路１２で検波され、
帯域フィルタ１３を通して受信信号２０ｂが復調され
る。そして、この受信信号２０ｂは遅延回路１４と乗算
器１５に入力される。

【００２２】遅延回路１４に入力された受信信号２０ｂ
は、遅延回路１４で、１ビット時間だけ遅延され、遅延
信号２１として出力される。そして、この遅延信号２１
は乗算器１５とコンパレータ１８に入力される。

【００２３】したがって、乗算器１５には、受信信号２
０ｂを１ビット時間分遅延させた遅延信号２１と、遅延
させないそのままの受信信号２０ｂとが入力され、この
遅延信号２１と受信信号２０ｂとを乗算した積の値（乗
算信号２２）が出力される。そして、この乗算信号２２
はコンパレータ１６に入力される。

【００２４】コンパレータ１６では、この乗算信号２２
が一定の閾値１（信号２３の振幅値）を 越えているか
否かを判定し、 越えている場合には所定値の、 越えて
いない場合には０の信号２４を生成し、この信号２４を
受信クロック生成器１７ａに入力する。

【００２５】ここで、受信クロック生成器１７ａは信号
２４の立ち上がりをもって同期検出とみなすように動作
し、受信クロック生成器１７ａは同期検出した時点か
ら、２ビット分（同期ビットのビット数分）の時間間隔
に一定の遅延時間を加えた時間後の時点から１ビット時
間間隔毎に立ち上がる受信クロック信号２５を生成す
る。そして、この受信クロック信号２５はＳ／Ｐ変換器
１９に入力される。

【００２６】一方、遅延回路１４から出力される遅延信
号２１は、コンパレータ１８にも入力される。そして、
コンパレータ１８で一定の閾値２（信号２６の振幅値）
を越えているか否かを判定し、 越えている場合には所
定値の、 越えていない場合には０の信号２７を生成
し、この信号２７をＳ／Ｐ変換器１９に出力する。

【００２７】Ｓ／Ｐ変換器１９では、入力された信号２
７を、受信クロック生成器１７ａから出力される受信ク
ロック信号２５に同期して、 初段のフリップフロップ
１９ａから出力信号２８として出力し、この出力信号２
８をパラレル信号に変換して出力する。このようにして
Ｓ／Ｐ変換器１９全体の出力としてパラレル形式の受信
データ２９が得られる。

【００２８】次に、受信装置における各信号の関係を説
明する。図２は受信信号２０ｂ、遅延信号２１、乗算信
号２２等の関係を示すタイミングチャートである。な
お、図において、期間３０ａ、３０ｂ、３０ｃ、３０
ｄ、３０ｅ、３０ｆ、３０ｇはそれぞれ１ビットの時間
間隔を示す。

【００２９】受信信号２０ｂ（帯域フィルタ１３の出力
信号）の波形における、信号３１ａ、３１ｂは同期信号
（同期ビットの信号）、信号３２ａ、３２ｂ、３２ｃ、
３２ｄ、３２ｅはそれぞれ情報信号（情報データのビッ
ト信号）である。同期ビットの信号は“１”が２ビット
分、情報データのビット信号は信号３２ａから信号３２
ｅまで順に、“０”、“０”、“１”、“１”、“０”
となる例を示している。

【００３０】ここでは、ビットデータが“１”のとき
は、信号３１ａ、３１ｂ、３２ｃ、３２ｄに示すように
１ビット時間の最初の一定期間のみに信号があり、逆
に、ビットデータが“０”のときは、信号３２ａ、３２
ｂ、３２ｅに示すように信号がないようにする例を示し
ている。なお、これは特に限定するものではなく、少な
くとも”１”と”０”の２値の区別がつく信号であれば
よい。

【００３１】また、信号３３ａはノイズ信号であり、遅
延信号２１の波形においては信号３４ａとなる。なお、
このノイズ信号３３ａ、３４ａは同期ビットの信号３１
ａ、３１ｂ、及びビットデータ“１”の信号３２ｃ、３
２ｄと同程度の波高値を持つ信号である。

【００３２】遅延回路１４から出力された遅延信号２１
の波形は、受信信号２０ｂの波形に比べて、１ビット時
間分右（右が時間の進行方向）へ平行移動した波形とな
る。また、信号２７は遅延信号２１と閾値２（信号２６
の振幅値）とをコンパレータ１８に通したときの出力信
号である。

【００３３】ここで、受信信号２０ｂにおけるノイズ信
号３３ａは、同期ビットの信号３１ａの前に存在する
が、受信信号２０ｂと遅延信号２１の乗算信号２２（乗
算器１５の出力信号）では、乗算することによりノイズ
信号による影響がなくなっており、期間３０ｂで同期検
出の元となる信号３５が生成されている。したがって、
コンパレータ１６の出力信号２４は、信号３５が、閾値
１（信号２３の振幅値）を 越えた時点３６で信号３７
を生成することになり、これが同期検出信号となる。

【００３４】また、受信クロック生成器１７ａはこの同
期検出信号３７を受けて、受信クロック信号２５を生成
する。つまり、受信クロック生成器１７ａは、信号２４
における同期検出信号３７の立ち上がりから２ビット時
間（時間３８ａ：同期ビット２ビット分の時間）後に、
一定の遅延時間（時間３９；受信データを確実に捕らえ
るための遅延時間）を加えた時点から１ビット時間毎に
立ち上がる受信クロック信号２５を生成する。

【００３５】そして、受信クロック信号２５の時点４０
ａ、４０ｂ、４０ｃ、４０ｄで信号２７の時点４１ａ、
４１ｂ、４１ｃ、４１ｄのデータをサンプルすることで
復号化が行われる。各々の時点で復号化したデータは４
２ａ、４２ｂ、４２ｃ、４２ｄの順に“０”、“０”、
“１”、“１”となり、これは、信号３２ａ、３２ｂ、
３２ｃ、３２ｄの受信信号２０ｂのデータ“０”、
“０”、“１”、“１”と等しく、正しく復号化されて
いる。

【００３６】この実施の形態の受信装置は、受信された
受信信号と、受信信号を２つの同期信号間の時間間隔だ
け遅延させた遅延信号とを乗算して乗算信号を生成し、
この乗算信号に基づいて検出された同期信号に基づいて
情報信号を復号するようにしているので、同期信号の前
にノイズ信号（パルス）が存在する場合にでも、正確に
同期信号を検出することができる。さらに、同期信号が
２ビット、情報信号も１ビット単位の最小限のパルス幅
で伝送することが可能であり、伝送速度が著しく低下す
ることがない。

【００３７】実施の形態２．この実施の形態２を図に基
づいて説明する。図３は、この実施の形態２の通信シス
テムの送信局及び受信局を示すブロック図で、図３
（ａ）は送信局における送信装置の構成を示すブロック
図で、図３（ｂ）は受信局における受信装置の構成を示
すブロック図である。

【００３８】送信局で実施の形態１と異なる構成は、分
周器３ｂが同期ビット、情報ビットのいずれの場合にも
１／２分周器として動作する構成になっている点であ
る。つまり、この実施の形態の送信局では同期ビットを
必ず２ビット送信するとともに、情報ビットも同じデー
タを２ビットずつ送信するようにしている。

【００３９】一方、受信局で実施の形態１と異なる構成
は、Ｓ／Ｐ変換器１９のシリアルデータ入力がコンパレ
ータ１６の出力信号２４に結線されている点と、受信ク
ロック生成器１７ａの出力信号２５が１／２分周器４３
ａを経てＳ／Ｐ変換器１９に入力されている点と、実施
の形態１におけるコンパレータ１８がない点が異なる。
つまり、 Ｓ／Ｐ変換器１９のシリアルデータ入力とし
て、実施の形態１で同期検出を行うために用いた信号２
４を使用している点である。

【００４０】さらに、受信クロック生成器１７ａから出
力された信号２５を１／２分周器４３ａに入力すること
で、１／２分周器４３ａにおいて、同期検出時点から、
２ビット分の時間間隔に一定の遅延時間を加えた時間後
の時点から２ビット時間間隔毎に立ち上がる信号４４を
出力するようにしている点である。

【００４１】次に、受信装置における各信号の関係を説
明する。図４は受信信号２０ｂ、遅延信号２１、乗算信
号２２等の関係を示すタイミングチャートである。な
お、図において、期間３０ａ、３０ｂ、３０ｃ、３０
ｄ、３０ｅ、３０ｆ、３０ｇはそれぞれ１ビットの時間
間隔を示す。

【００４２】受信信号２０ｂの波形における、信号３１
ａ、３１ｂは同期ビットの信号、信号３２ａ、４５ａ、
３２ｂ、４５ｂ、３２ｃはそれぞれ情報データのビット
信号であり、信号３２ａと４５ａ、信号３２ｂと４５ｂ
はそれぞれ同じデータが２ビットずつ連続した信号であ
る。これは送信局が同期ビットを２ビット連続して送信
し、情報ビットも同じデータを２ビットずつ連続して送
信するからである。信号３１ａ、３１ｂの同期ビットの
信号は“１”が２ビット分、情報データのビット信号は
信号３２ａから信号３２ｃまで、順に“０”、“０”、
“１”、“１”となる例を示している。この場合、送信
局が受信局に伝えたいデータビットは“０”、“１”で
ある。すなわち、送信局は受信局に伝えたい同じ情報信
号を２ビット送信するようにしている。

【００４３】また、信号４６ａはノイズ信号であり、遅
延信号２１の波形においては信号４７ａとなる。なお、
このノイズ信号４６ａ、４７ａは同期ビットの信号３１
ａ、３１ｂ、及びビットデータ“１”の信号３２ｂ、４
５ｂと同程度の波高値を持つ信号である。また、図４で
は、期間３０ｄで信号４５ａに重畳する例を示してい
る。

【００４４】遅延回路１４から出力された遅延信号２１
の波形は、受信信号２０ｂの波形に比べて、１ビット時
間分右（右が時間の進行方向）へ平行移動した波形とな
る。また、受信信号２０ｂと遅延信号２１との積信号で
ある乗算信号２２では、期間３０ｂの時点３６で、閾値
１（信号２３の振幅値）を越える信号３５が生成される
ことになり、この信号３５の発生に伴って、信号２４に
おいて信号３７が生成され、これが同期検出信号とな
る。

【００４５】また、受信クロック生成器１７ａから出力
される信号２５は１／２分周器４３ａに通され、この１
／２分周器４３ａで１／２分周されることにより、その
出力信号４４は、同期検出時点から、２ビット分の時間
間隔に一定の遅延時間を加えた時間後の時点から２ビッ
ト時間間隔毎に立ち上がる信号となる。したがって、信
号４４は、時点４８ａ、４８ｂで立ち上がる波形とな
る。

【００４６】そして、この信号４４の時点４８ａ、４８
ｂで信号２４の時点４９ａ、４９ｂのデータをサンプル
することで復号化が行われる。各々の時点で復号化した
データは信号４４における５０ａ、５０ｂの順に
“０”、“１”となり、これは、送信された元のデータ
ビット列“０”、“１”と等しい。

【００４７】なお、このときには、ノイズ信号４７ａと
信号３２ｂとにより乗算信号２２において、信号５１が
発生し、それに伴って、信号２４で信号５２が生成され
るが、信号４４の立ち上がり時点４８ａ、４８ｂではな
いので受信データとしてサンプルされず、ノイズ信号４
６ａがあっても、正しく復号化されることになる。

【００４８】この実施の形態２の説明では、同期検出の
方法として、実施の形態１と同じ手法を用いて説明して
いるが、これは特に限定するものではなく、送信局がデ
ータビットとしてビット毎に同じデータを２ビット送信
し、受信局が受信信号と、受信信号を１ビット時間分遅
延させた遅延信号とを乗算器で乗算し、その積の値を２
ビット時間毎にサンプリングして復号化するものであれ
ば、同期検出手段は他の方法を用いても良い。

【００４９】この実施の形態の受信装置は、受信された
受信信号を２つの情報信号間の時間間隔だけ遅延させて
遅延信号を生成し、この遅延信号と受信信号とを乗算し
て乗算信号を生成するようにし、この乗算信号に基づい
て情報信号を復号するようにしているので、上記実施の
形態１の効果に加えて、データの間にノイズ信号（パル
ス）が存在する場合にも、正確に情報信号を復号するこ
とができる。

【００５０】実施の形態３．実施の形態１、２の構成の
遅延回路は、１ビット時間が短ければ遅延線などを用い
て実現できるが、１ビット時間が長い場合には、工夫が
必要である。そこで、この実施の形態の遅延回路は、１
ビット時間が長い場合でも遅延信号を生成することがで
きるように、入力信号をＡ／Ｄ変換器でディジタルデー
タに変換して、これをディジタルメモリに順次格納し、
１ビット時間前に格納されたディジタルデータをディジ
タルメモリから順次取り出してＤ／Ａ変換器でアナログ
信号に戻すことで、１ビット時間分のアナログ信号の遅
延信号を生成するようにしたものである。

【００５１】１ビット時間が長い場合にも対応できる遅
延回路を図に基づいて説明する。図５は、この実施の形
態の遅延回路の構成を示す図である。図において、１４
は実施の形態１、２の遅延回路１４に相当する。また、
入力信号２０ｂ、出力信号２１はそれぞれ、図１、図３
の受信信号２０ｂ、遅延信号２１に相当する信号であ
る。

【００５２】この遅延回路１４は、Ａ／Ｄ変換器５３、
リング形式のディジタルメモリ５４、Ｄ／Ａ変換器５
５、Ａ／Ｄ変換されたディジタル信号６１をリング形式
のディジタルメモリ５４のどのアドレスに格納するかを
決定するスイッチ５６、格納アドレスを示す格納アドレ
スポインタ５７、 Ｄ／Ａ変換すべきディジタル信号６
２をどのアドレスから読出すかを決定するスイッチ５
８、読出しアドレスを示す読出しアドレスポインタ５９
と、タイミング発生器６０から構成される。

【００５３】タイミング発生器６０は、Ａ／Ｄ変換器５
３にＡ／Ｄ変換タイミングを示すタイミング信号６３、
格納アドレスのスイッチ５６の切り替えタイミングを示
すタイミング信号６４、読み出しアドレスのスイッチ５
８の切り替えタイミングを示すタイミング信号６５、Ｄ
／Ａ変換器５５のＤ／Ａ変換タイミングを示すタイミン
グ信号６６を発生する。

【００５４】ここで、タイミング信号６４、６５は、ス
イッチ５６、５８の切り替え周期Ｔが、Ｔ（Ｔ＝１ビッ
ト時間÷１ビット時間内のサンプル数Ｎ）となるように
発生され、このタイミング信号６４の発生時に、格納ア
ドレスポインタ５５の示すアドレスに信号６１が記憶さ
れる。この格納アドレスポインタ５７はアドレスｉに信
号６１が記憶された後に、次のアドレスｉ＋１を指すよ
うに、さらに、アドレスＮの後には、アドレス１を指す
ようになっており、アドレス１、２、・・・Ｎ、１、
２、・・・の順にサンプルされた信号６１が巡回して記
憶されていく。

【００５５】一方、読出しアドレスポインタ５９もま
た、格納アドレスポインタ５７と同様にアドレスｉから
信号を読み出した後に、次のアドレスｉ＋１を指すよう
に、さらに、アドレスＮの後には、アドレス１を指すよ
うになっているが、実際に、読出しアドレスポインタ５
９が指すアドレスは、格納アドレスポインタ５７がＮ回
前に指していたアドレス、すなわち、この場合、アドレ
スを巡回させて記憶させているので、格納アドレスポイ
ンタ５７の１つ後のアドレスを読出しアドレスポインタ
５９が指すようにする。そして、タイミング信号６５の
発生時に、読出しアドレスポインタ５９の指すアドレス
の信号６２を読み出すことで、読み出されたデータは、
１ビット時間前に格納されたデータとなり、１ビット時
間遅延された遅延信号が生成される。

【００５６】ここで、リング形式のメモリ５４の容量
は、Ａ／Ｄ変換器５３、Ｄ／Ａ変換器５５のディジタル
ビット幅と、１ビット時間を最低１０回以上サンプリン
グしてデータを格納、読み出しをすることを考慮する
と、１０ワード以上の容量が必要である。（実施の形態
１、２の例のように、１ビット時間の最初の一定期間に
のみ変調信号がある信号を復調する場合には、１ビット
時間の最初の一定期間の復調を最低１０回以上サンプル
してデータを格納、読み出しするために、例えば、１ビ
ット時間を１００サンプルするため１００ワード以上の
容量が必要である。）

【００５７】なお、Ａ／Ｄ変換器５３の変換時間とディ
ジタルメモリ５４への格納時間、Ｄ／Ａ変換器５５の変
換時間とディジタルメモリ５４からの読出し時間は、１
ビット時間をサンプル数で割った時間より早く構成する
必要がある。

【００５８】この実施の形態の遅延回路は、Ａ／Ｄ変換
器と、Ａ／Ｄ変換器で変換されたディジタル信号を順次
記憶するディジタルメモリと、ディジタルメモリに記憶
されているディジタル信号をアナログ信号に変換するＤ
／Ａ変換器と、ディジタルメモリに記憶されているディ
ジタル信号を所定時間遅延させて出力させるタイミング
発生器とを備えているので、Ａ／Ｄ変換器からディジタ
ルメモリに順次信号を記憶するとともに、同時にディジ
タルメモリに記憶されている信号を順次取り出すことが
可能となり、１ビット時間が長い場合でも遅延信号を生
成することができる。

【００５９】実施の形態４．実施の形態１で説明した構
成の場合でも、ノイズ信号の印加具合によって同期検出
が正確に行えない影響が出ることがある。そのようなノ
イズ信号の印加状態であっても正確に同期検出を行える
手法を説明する。

【００６０】上記手法を説明する前に、実施の形態１の
手法では同期検出が正確に行えない場合のタイミングチ
ャートを図６に示す。図に示した信号で、実施の形態１
の図２の信号と異なる点は、図６ではノイズ信号３３ａ
に加えて、さらに、ノイズ信号３３ｂが加わっている点
である。なお、ノイズ信号３３ａとノイズ信号３３ｂは
丁度１ビット時間ずれた信号であり、この発生位置を除
けば、波形等は同じものである。

【００６１】ノイズ信号３３ｂがノイズ信号３３ａの丁
度１ビット時間分後に重畳していることが影響して、図
６では乗算信号２２において信号６７が生じることにな
り、これにより信号２４で信号６８が発生する。そのた
め、本来の同期検出信号となるべき信号３７に先立っ
て、信号６８の立ち上がりが発生してしまい、この信号
６８の立ち上がりをもって、誤った同期検出が行われ
る。

【００６２】そのため、信号２５の立ち上がり時点６９
ａ、６９ｂ、・・・、６９ｅで、信号２７における時点
７０ａ、７０ｂ、・・・、７０ｅのデータをサンプルす
ることで復号化され、各々の時点のデータは７１ａ、７
１ｂ、・・・、７１ｅのすべての時点で“０”とビット
データが復号化されてしまう。これは本来の受信デー
タ、“０”、“０”、“１”、“１”とは異なった復号
化となっている。

【００６３】図７は、この実施の形態４の通信システム
の送信局及び受信局を示すブロック図で、図７（ａ）は
送信局における送信装置の構成を示すブロック図で、図
７（ｂ）は受信局における受信装置の構成を示すブロッ
ク図である。

【００６４】送信局で実施の形態１と異なる構成は、分
周器３ｃが同期ビットの送信動作時には１／３分周器と
して動作する点である。なお、情報ビットの送信時には
送信クロック生成器の信号をそのまま出力する（分周し
ない）動作は実施の形態１と同じである。つまり、この
送信局は同期ビットを必ず３ビット送信し、情報ビット
は送信すべきデータを１ビットずつ送信するようにして
いる。

【００６５】一方、受信局で実施の形態１と異なる構成
は３つある。１つめの相違点は、遅延回路が１４ａ、１
４ｂと２つあり、乗算器が１５ａ、１５ｂと２つある点
で、遅延回路を一段だけ通った信号２１ａ（１ビット時
間分の遅延信号）と２つの遅延回路を通った信号２１ｂ
（２ビット時間分の遅延信号）とが乗算器１５ａで乗算
され、この乗算された信号２２ａと遅延回路を通らない
受信信号２０ｂとが乗算器１５ｂで乗算されて３重積信
号２２ｂ（乗算信号）がコンパレータ１６に入力されて
いる点である（実施の形態１では遅延回路を一段通った
遅延信号と遅延回路を通らない受信信号との乗算信号が
コンパレータ１６に入力されている。）。

【００６６】２つめの相違点は、遅延回路を二段通った
遅延信号２１ｂがコンパレータ１８に入力されている点
である（実施の形態１では遅延回路を一段通った信号が
コンパレータ１８に入力されている。）。

【００６７】３つめの相違点は、受信クロック生成器１
７ｂにおける、同期検出から受信クロックが最初に立ち
上がるまでの時間が、３ビット分（同期ビットのビット
数分）の時間間隔に一定の遅延時間を加えた時間である
点である（実施の形態１では２ビット分の時間間隔に一
定の遅延時間を加えた時間である。）。なお、受信クロ
ックの最初の立ち上がり時点から１ビット時間間隔毎に
立ち上がる受信クロックを生成する点は実施の形態１と
同じである。

【００６８】次に、受信装置における各信号の関係を説
明する。図８は受信信号２０ｂ、遅延信号２１ａ、２１
ｂ、乗算信号２２ｂ等の関係を示すタイミングチャート
である。なお、図において、期間３０ａ〜３０ｉはそれ
ぞれ１ビットの時間間隔を示す。

【００６９】受信信号２０ｂの波形における、信号３１
ａ、３１ｂ，３１ｃは同期ビットの信号、信号３２ａ〜
３２ｆはそれぞれ情報データのビット信号である。同期
ビットの信号は“１”が３ビット分、情報データのビッ
ト信号は信号３２ａから信号３２ｆまで順に“０”、
“０”、“０”、“１”、“１”、“１”となる例を示
している。

【００７０】また、信号３３ａ、３３ｂはノイズ信号で
あり、遅延信号２１ａの波形においては、信号３４ａ、
３４ｂとなり、遅延信号２１ｂの波形においては、信号
７２ａ、７２ｂとなる。なお、このノイズ信号３３ａ、
３３ｂは同期ビット及びビットデータ“１”の波形と同
程度の波高値を持つ信号で、図６に示したものと同様
に、ノイズ信号３３ａ、３３ｂ間が１ビット時間離れた
ものである。

【００７１】遅延回路１４ａから出力された遅延信号２
１ａの波形は、受信信号２０ｂの波形に比べて、１ビッ
ト時間分右（右が時間の進行方向）へ平行移動した波形
となる。また、この遅延信号２１ａを遅延回路１４ｂに
通した遅延信号２１ｂの波形は、遅延信号２１ａの波形
に比べて、１ビット時間分右へ平行移動した波形とな
る。すなわち、受信信号２０ｂの波形に比べて、２ビッ
ト時間分右へ平行移動した波形となる。

【００７２】そして、受信信号２０ｂ、遅延信号２１
ａ、及び遅延信号２１ｂの３重積信号である乗算信号２
２ｂでは、期間３０ｃで、閾値１を越える信号７４が生
成され、この信号７４の発生に伴って、信号２４におけ
る信号７５が生成され、これが同期検出信号となる。

【００７３】また、受信クロック生成器１７ｂはこの同
期検出信号７５を受けて、信号２４における信号７５の
立ち上がりから３ビット時間（時間３８ｂ：同期ビット
３ビット分の時間）後に、一定の遅延時間（時間３９；
受信データを確実に捕らえるための遅延時間）を加えた
時点から１ビット時間毎に立ち上がる受信クロック信号
２５を生成する。したがって、信号２５は、時点７６
ａ、７６ｂ、７６ｃ、７６ｄで立ち上がる波形となる。

【００７４】そして、この信号２５の時点７６ａ、７６
ｂ、７６ｃ、７６ｄで信号２７の時点７７ａ、７７ｂ、
７７ｃ、７７ｄのデータをサンプルすることで復号化が
行われる。各々の時点のデータは７８ａ、７８ｂ、７８
ｃ、７８９ｄの順に“０”、“０”、“０”、“１”と
なり、これは、受信されたデータビット列“０”、
“０”、“０”、“１”と等しい。

【００７５】この実施の形態の受信装置は、同期信号を
３ビット設けるようにして送信された信号を受信回路で
受信した後、受信された受信信号を２つの同期信号間の
時間間隔だけ遅延させて第１の遅延信号、さらに２つの
同期信号間の間隔だけ遅延させて第２の遅延信号を生成
し、この第１の遅延信号、第２の遅延信号、及び受信信
号を乗算して乗算信号を生成する。そして、この乗算信
号に基づいて同期信号を検出し、この検出された同期信
号に基づいて情報信号を復号するようにしているので、
同期信号の前にノイズ信号（パルス）が存在し、かつ、
このノイズ信号に対して２つの同期信号間の時間間隔だ
け離れてノイズ信号が存在する場合にでも、正確に同期
信号を検出することができる。さらに、同期信号が３ビ
ット、情報信号も１ビット単位の最小限のパルス幅で伝
送することが可能であり、伝送速度が著しく低下するこ
とがない。

【００７６】この実施の形態では、送信局は同期ビット
を３ビット送信し、受信局は受信信号と、受信信号を１
ビット時間分遅延させた遅延信号と、受信信号を２ビッ
ト時間分遅延させた信号との３重積信号に基づいて同期
検出するように構成した説明のみを示したが、これは特
に限定するものではなく、送信局は同期ビットをｎビッ
ト（ｎはｎ≧４の整数）送信し、受信局は受信信号を１
ビット時間分遅延させた遅延信号から順に受信信号をｎ
−１ビット時間分遅延させた遅延信号まで、受信信号に
対して１ビット時間分だけ遅延させていった遅延信号を
それぞれ生成し、これらの遅延信号と受信信号とを乗算
したｎ重積信号に基づいて同期検出をするようにしても
よい。

【００７７】この場合には、１ビット時間分の時間差が
ある３つ以上のノイズ信号が同期ビットの近辺に重畳
し、その波高値が同期信号と同等なレベルであっても、
ノイズ信号がｎ−１個以内であれば同期検出を正確に行
うことができる。

【００７８】実施の形態５．実施の形態２で説明した構
成の場合でも、ノイズ信号の印加具合によって復号化処
理が正確に行えない影響が出ることがある。そのような
ノイズ信号の印加状態であっても正確に復号化処理を行
える手法を説明する。

【００７９】上記手法を説明する前に、実施の形態２の
手法では復号化が正確に行えない場合のタイミングチャ
ートを図９に示す。図に示した信号で、実施の形態２の
図４の信号と異なる点は、図９では、ノイズ信号４６ａ
に加えて、さらにノイズ信号４６ｂが加わっている点で
ある。なお、ノイズ信号４６ａとノイズ信号４６ｂは丁
度１ビット時間ずれた信号であり、この発生位置を除け
ば、波形等は同じものである。

【００８０】ノイズ信号４６ｂがノイズ信号４６ａの丁
度１ビット時間分前に重畳していることが影響して、図
９では乗算信号２２において信号７９が生じることにな
り、これにより信号２４において、信号８０が発生す
る。そのため、信号４４の立ち上がり時点４８ａ、４８
ｂで、信号２４の時点４９ａ、４９ｂのデータをサンプ
ルして復号化すると、各々の時点のデータは５０ａ、５
０ｂの時点で“１”、“１”とビットデータを復号化し
てしまう。これは本来の受信データ、“０”、“１”と
は異なった復号化となっている。

【００８１】図１０は、この実施の形態５の通信システ
ムの送信局及び受信局を示すブロック図で、図１０
（ａ）は送信局における送信装置の構成を示すブロック
図で、図１０（ｂ）は受信局における受信装置の構成を
示すブロック図である。

【００８２】送信局で実施の形態２と異なる構成は、分
周器３ｄが１／３分周器として動作する点である（実施
の形態２では１／２分周器である。）。つまり、この送
信局は同期ビットを必ず３ビット送信し、情報ビットも
同じデータを３ビットずつ送信する（実施の形態２で
は、同期ビットを必ず２ビット送信し、情報ビットも同
じデータを２ビットずつ送信している。）。

【００８３】受信局で実施の形態２と異なる構成は３つ
ある。１つめの相違点は、遅延回路が１４ａ、１４ｂと
２つあり、乗算器が１５ａ、１５ｂと２つある点で、遅
延回路を一段だけ通った信号２１ａ（１ビット時間分の
遅延信号）と２つの遅延回路を通った信号２１ｂ（２ビ
ット時間分の遅延信号）とが乗算器１５ａで乗算され、
この乗算された信号と遅延回路を通らない受信信号２０
ｂとが乗算器１５ｂで乗算されて３重積信号２２ｂ（乗
算信号）が生成され、この乗算信号２２ｂがコンパレー
タ１６とＳ／Ｐ変換器１９に入力されている点である
（実施の形態２では遅延回路を一段通った信号と遅延回
路を通らない信号の乗算信号がコンパレータ１６とＳ／
Ｐ変換器１９に入力されている。）。

【００８４】２つめの相違点は、受信クロック生成器１
７ｂにおける、同期検出から受信クロックが最初に立ち
上がるまでの時間が、３ビット分（同期ビットのビット
数）の時間間隔に一定の遅延時間を加えた時間である点
である（実施の形態２では２ビット分の時間間隔に一定
の遅延時間を加えた時間である。）。

【００８５】３つめの相違点は、分周器４３ｂがこの実
施の形態では１／３分周器で、３ビット時間毎に受信ク
ロック生成器１７ｂの出力信号２５をサンプリングする
点である（実施の形態２では、１／２分周器４３ａで、
２ビット時間毎に受信クロック生成器１７ａの出力信号
２４をサンプリングしている。）。

【００８６】次に、受信装置における各信号の関係を説
明する。図１１は受信信号２０ｂ、遅延信号２１ａ、２
１ｂ、乗算信号２２ｂ等の関係を示すタイミングチャー
トである。なお、図において、期間３０ａ〜３０ｉはそ
れぞれ１ビットの時間間隔を示す。

【００８７】受信信号２０ｂの波形における、信号３１
ａ、３１ｂ、３１ｃは同期ビットの信号、信号３２ａ、
４５ａ、８１ａ、３２ｂ、４５ｂ、８１ｂはそれぞれ情
報データのビット信号であり、信号３２ａと４５ａと８
１ａ、信号３２ｂと４５ｂと８１ｂ、は同じデータが３
ビット連続した信号である。これは送信局が同期ビット
を３ビット連続して送信し、情報ビットも同じデータを
３ビットずつ連続して送信するからである。信号３１
ａ、３１ｂ、３１ｃの同期ビットの信号は“１”が３ビ
ット分、情報データのビット信号は信号３２ａから信号
８１ｂまで順に“０”、“０”、“０”、“１”、
“１”、“１”となる例を示している。この場合、送信
局が受信局に伝えたいデータビットは“０”、“１”で
ある。すなわち、送信局は受信局に伝えたい同じデータ
を３ビット送信するようにしている。

【００８８】また、信号４６ａ、４６ｂはノイズ信号で
あり、遅延信号２１ａの波形においては、信号４７ａ、
４７ｂとなり、遅延信号２１ｂの波形においては、信号
８２ａ、８２ｂとなる。なお、このノイズ信号４６ａ、
４６ｂは同期ビット３１ａ〜３１ｃ、ビットデータ
“１”の信号３２ｂ、４５ｂ、８１ｂと同程度の波高値
を持つ信号で、図９に示したものと同様に、ノイズ信号
４６ａ、４６ｂ間が１ビット時間離れたものである。

【００８９】遅延回路１４ａから出力された遅延信号２
１ａの波形は、受信信号２０ｂの波形に比べて、１ビッ
ト時間分右（右が時間の進行方向）へ平行移動した波形
となる。また、この遅延信号２１ａを遅延回路１４ｂに
通した遅延信号２１ｂの波形は、遅延信号２１ａの波形
に比べて、１ビット時間分右へ平行移動した波形とな
る。すなわち、受信信号２０ｂの波形に比べて、２ビッ
ト時間分右へ平行移動した波形となる。

【００９０】そして、受信信号２０ｂ、遅延信号２１
ａ、及び遅延信号２１ｂの３重積信号である乗算信号２
２ｂでは、期間３０ｃで、閾値１を越える信号７４が生
成され、この信号７４の発生に伴って、信号２４におけ
る信号７５が生成され、これが同期検出信号となる。

【００９１】また、受信クロック生成器１７ｂはこの同
期検出信号を受けて、信号２４における信号７５の立ち
上がりから３ビット時間３８ｂ後に一定の遅延時間３９
を加えた時点から１ビット時間毎に立ち上がる信号２５
を生成する。そして、この信号２５が１／３分周器４３
ｂに入力されて１／３分周されることにより、同期検出
時点から、３ビット分の時間間隔に一定の遅延時間を加
えた時間後の時点から３ビット時間間隔毎に立ち上がる
信号４４が出力される。したがって、信号４４は、時点
８３ａ、８３ｂで立ち上がる波形となる。

【００９２】そして、この信号４４の時点８３ａ、８３
ｂで信号２４の時点８４ａ、８４ｂのデータをサンプル
することで復号化が行われる。各々の時点のデータは８
５ａ、８５ｂの順に“０”“１”となり、これは、受信
された元のデータビット列“０”、“１”と等しい。

【００９３】この実施の形態では、実施の形態４の同期
検出手段と同様にして同期検出を行っているが、これは
特に限定するものではなく、送信局がデータビットとし
てビット毎に同じデータを３ビット送信し、受信局が受
信信号と、受信信号を１ビット時間分遅延させた遅延信
号と、受信信号を２ビット時間分遅延させた遅延信号と
の３重積信号を３ビット時間毎にサンプリングして、そ
のサンプル値に基づいて復号化するものであれば、同期
検出手段は他の方法であってもよい。

【００９４】この実施の形態では、連続して同じ情報信
号を３ビット設けて送信された信号を受信回路で受信
し、受信された受信信号を上記２つの情報信号間の時間
間隔だけ遅延させて第１の遅延信号、さらに２つの情報
信号間の間隔だけ遅延させて第２の遅延信号を生成し、
この第１の遅延信号、第２の遅延信号、及び受信信号を
乗算して乗算信号を生成するようにし、この乗算信号に
基づいて情報信号を復号化するようにしているので、情
報信号が生成されるべき位置にノイズ信号（パルス）が
存在し、かつ、このノイズ信号に対して２つの情報信号
間の時間間隔だけ離れてノイズ信号が存在する場合にで
も、正確に情報信号を復号化することができる。

【００９５】この実施の形態では、送信局は同じ情報デ
ータビットを３ビット送信し、受信局は受信信号と、受
信信号を１ビット時間分遅延させた遅延信号と、受信信
号を２ビット時間分遅延させた信号との３重積信号を生
成し、この３重積信号を３ビット時間毎にサンプリング
したサンプル値に基づいて復号化するように構成した説
明のみを示したが、これは特に限定するものではなく、
送信局は同じ情報データビットをｎビット（ｎはｎ≧４
の整数）送信し、受信局は受信信号を１ビット時間分遅
延させた遅延信号から順に受信信号をｎ−１ビット時間
分遅延させた遅延信号まで、受信信号に対して１ビット
時間分だけ遅延させていった遅延信号をそれぞれ生成
し、これらの遅延信号と受信信号とを乗算したｎ重積信
号を生成し、このｎ重積信号をｎビット時間毎にサンプ
リングしたサンプル値に基づいて復号化するようにして
もよい。

【００９６】この場合には、１ビット時間分の時間差が
ある３つ以上のノイズ信号が情報ビットと重畳し、その
波高値が同期信号と同等なレベルであっても、ノイズ信
号がｎ−１個以内であれば正確に復号化することができ
る。

【００９７】実施の形態６．この実施の形態の遅延回路
は、実施の形態４、５の遅延回路１４ａ、１４ｂに適用
されるもので、実施の形態３の図５で示した遅延回路１
４ａを複数個直列に接続したものである。図１２は、こ
の実施の形態６の遅延回路の構成を示す図である。

【００９８】図において、１４ａ、１４ｂは実施の形態
４の図７、実施の形態５の図１０の遅延回路１４ａ、１
４ｂに相当する。また、遅延回路１４ａの入力信号２０
ｂ、出力信号２１ａはそれぞれ、図７、図１０における
受信信号２０ｂ、遅延信号２１ａに相当する信号であ
り、遅延回路１４ｂの入力信号２１ａ、出力信号２１ｂ
はそれぞれ、図７、図１０の遅延信号２１ａ、２１ｂに
相当する信号である。ここで、遅延回路１４ａの出力信
号２１ａと、遅延回路１４ｂの入力信号２１ａは結線さ
れて同一信号となっている。なお、遅延回路１４ａ、１
４ｂの内部構成は実施の形態３で説明した構成と同じで
あり、機能も同様である。したがって、重複説明を避け
るために内部構成と動作の説明は省略する。

【００９９】以上は、２ビット時間分遅延させた遅延信
号を生成する遅延回路の実施の形態を説明したが、ｎビ
ット（ｎはｎ≧３の整数）時間分遅延させた遅延信号を
実現するには、この実施の形態の１ビット時間分遅延さ
せる遅延回路をｎ個設けて直列接続する構成を採れば良
い。

【０１００】実施の形態７．実施の形態４で説明した構
成の場合でも、ノイズ信号の印加具合によって同期検出
が正確に行えない影響が出ることがある。そのようなノ
イズ信号の印加状態であっても正確に同期検出を行える
手法を説明する。

【０１０１】上記手法を説明する前に、実施の形態４の
手法では同期検出が正確に行えない場合のタイミングチ
ャートを図１３に示す。図に示した信号で、実施の形態
４の図８の信号と異なる点は、図１３の受信信号２０ｂ
には、図８に示したノイズ信号３３ａ、３３ｂがない
が、その代わりに、同期信号３１ａの丁度１ビット時間
分前にノイズ信号３３ｃが存在する点である。なお、ノ
イズ信号３３ｃは同期ビットの信号３１ａ〜３１ｃ、及
びビットデータ”１”の信号３２ｄ〜３２ｆと同程度の
波高値を持つ信号である。

【０１０２】ノイズ信号３３ｃは１つしかないが、同期
信号３１ａの丁度１ビット時間分前に重畳していること
が影響して、図１３では乗算信号２２ｂの時点８５にお
いて信号８６が生じることになり、これにより信号２４
で信号８７が発生する。そのため、本来の同期検出信号
となるべき信号７５に先立って，信号８７の立ち上がり
が発生してしまい、誤った同期検出が行われる。

【０１０３】そのため、信号２５の立ち上がり時点８８
ａ、８８ｂ、・・・、８８ｅで、信号２７の時点８９
ａ、８９ｂ、・・・、８９ｅのデータをサンプルするこ
とで復号化され、各々の時点のデータは９０ａ、９０
ｂ、・・・、９０ｅの時点で“１”、“０”、“０”、
“０”、“１”とビットデータが復号化されてしまう。
これは本来の受信データ、“０”、“０”、“１”、
“１”、“１”とは異なった復号化となっている。

【０１０４】図１４は、この実施の形態７の通信システ
ムの送信局及び受信局を示すブロック図で、図１４
（ａ）は送信局における送信装置の構成を示すブロック
図で、図１４（ｂ）は受信局における受信装置の構成を
示すブロック図である。

【０１０５】送信局で実施の形態４と異なる構成は、送
信クロック生成器２ａの動作が実施の形態４の図７の送
信クロック生成器２と異なる点である。すなわち、同期
ビットの送信動作において、連続する３つの同期信号に
おける、第１番目と第２番目の同期信号間の時間間隔
（以下、第１の同期ビット間隔と呼ぶ）と、第２番目と
第３番目の同期信号間の時間間隔（以下、第２の同期ビ
ット間隔と呼ぶ）とが異なる点である。なお、この実施
の形態では、第２の同期ビット間隔を１ビット時間に
し、第１の同期ビット間隔を０．６ビット時間にしてい
る。

【０１０６】受信局で実施の形態４と異なる構成は３つ
ある。１つめの相違点は、遅延回路１４ｃにおける遅延
時間が遅延回路１４ｂにおける遅延時間の０．６倍の長
さである点である（実施の形態４の図７では遅延回路１
４ａの遅延時間は遅延回路１４ｂと同じである。）。

【０１０７】２つめの相違点は、コンパレータ１８ａの
入力信号が遅延回路を通っていない受信信号２０ｂにな
っている点である（実施の形態４の図７では遅延回路１
４ａ、１４ｂを二段通った信号２１ｂがコンパレータ１
８に入力されている。）。

【０１０８】３つめの相異点は、受信クロック生成器１
７ｃの動作における、同期検出から受信クロックが最初
に立ち上がるまでの時間が、１ビット分の時間間隔に一
定の遅延時間を加えた時間である点である（実施の形態
４の図７では、受信クロック生成器１７ｂの動作におけ
る、同期検出から受信クロックが最初に立ち上がるまで
の時間が、３ビット分の時間間隔に一定の遅延時間を加
えた時間になっている。）。なお、受信クロックの最初
の立ち上がり時点から１ビット時間間隔毎に立ち上がる
受信クロックを生成する点は実施の形態４と同じであ
る。

【０１０９】次に、受信装置における各信号の関係を説
明する。図１５は受信信号２０ｂ、遅延信号２１ｃ、２
１ｂ、乗算信号２２ｂ等の関係を示すタイミングチャー
トである。なお、図において、期間３０、３０ａ、３０
ｃ〜３０iはそれぞれ１ビットの時間間隔を示し、期間
３０ｊは１ビット時間間隔の０．６倍の時間間隔を示し
ている。

【０１１０】受信信号２０ｂの波形における、信号３１
ａ〜３１ｃは同期ビットの信号、信号３２ａ〜３２ｆは
それぞれ情報データのビット信号である。同期ビットの
信号は“１”が３ビット分、情報データのビット信号は
信号３２ａから信号３２ｆまで順に“０”、“０”、
“０”、“１”、“１”、“１”となる例を示してい
る。

【０１１１】また、信号３３ｃはノイズ信号であり、遅
延信号２１ｃの波形においては信号３４ｄとなり、遅延
信号２１ｂの波形においては信号７２ｄとなる。なお、
ノイズ信号３３ｃは同期信号３１ａ〜３１ｃ、及びビッ
トデータ“１”の信号３２ｄ〜３２ｆと同程度の波高値
を持つ信号で、図１３に示した位置にこのノイズ信号３
３ｃは発生する。

【０１１２】また、信号２７ａの波形は、受信信号２０
ｂと閾値２ａとをコンパレータ１８ａに入力した場合の
出力波形で、遅延回路１４ｃから出力される遅延信号２
１ｃの波形は、受信信号２０ｂの波形に比べて、０．６
ビット時間分右へ平行移動した波形となり、この遅延信
号２１ｃを、さらに遅延回路１４ｂに通した信号２１ｂ
の波形は、遅延信号２１ｃに比べて、１ビット時間分右
へ平行移動した波形となる。すなわち、受信信号２０ｂ
の波形に比べて、１．６ビット時間分右へ移動した波形
になる。

【０１１３】そして、受信信号２０ｂと、遅延信号２１
ｃと、遅延信号２１ｂとの３重積信号である乗算信号２
２ｂでは、期間３０ｃの時点７３で閾値１を越える信号
７４が生成され、この信号７４の発生に伴って、信号２
４において、信号７５が生成され、これが同期検出信号
となる。

【０１１４】また、受信クロック生成器１７ｃはこの同
期検出信号７５を受けて、信号２４における信号７５の
立ち上がりから１ビット時間３８ｃ後に一定の遅延時間
３９を加えた時点から１ビット時間毎に立ち上がるクロ
ック受信信号２５を生成する。したがって、信号２５
は、時点９１ａ、９１ｂ、９１ｃ、９１ｄ、９１ｅ、９
１ｆで立ち上がる波形となる。

【０１１５】そして、この信号２５の時点９１ａ、９１
ｂ、９１ｃ、９１ｄ、９１ｅ、９１ｆで、信号２７ａの
時点９２ａ、９２ｂ、９２ｃ、９２ｄ、９２ｅ、９２ｆ
のデータをサンプルすることで復号化が行われる。各々
の時点のデータは９３ａ、９３ｂ、９３ｃ、９３ｄ、９
３ｅ、９３ｆの順に“０”、“０”、“０”、“１”、
“１”、“１”となり、これは、受信されたデータビッ
ト列“０”、“０”、“０”、“１”、“１”、“１”
と等しい。

【０１１６】また、この実施の形態では、第１の同期ビ
ット間隔が第２の同期ビット間隔の０．６倍の長さであ
る例で説明したが、これは特に限定するものではなく、
第２の同期ビット間隔の１倍以上の時間になるものや、
第１の同期ビット間隔が１ビット時間間隔丁度で第２の
同期ビット間隔を第１の同期ビット間隔より短くあるい
は長くしたもの等、第１の同期ビット間隔が第２の同期
ビット間隔と異なるものであればよい。

【０１１７】この実施の形態では、実施の形態４の同期
信号における第１の同期ビット間隔と第２の同期ビット
間隔とを異なるようにしているので、最初の同期ビット
信号から同期ビット間の時間間隔だけ前の位置に雑音信
号が存在する場合にでも、正確に同期信号を検出するこ
とが可能になる。

【０１１８】この実施の形態では、同期ビットを３ビッ
トとしている例を説明しているが、これは特に限定する
ものではなく、同期ビットをｎビット（ｎはｎ≧４の整
数）とし、これらの同期ビットのうち、隣り合う同期ビ
ット間の時間間隔が、他の同期ビット間の時間間隔と異
なるようにしてもよい。このときには、少なくとも１つ
の同期ビット間の時間間隔が他の同期ビット間の時間間
隔と異なるようにしてもよいし、異なる時間間隔が複数
存在するようにしてもよい。

【０１１９】実施の形態８．この実施の形態の遅延回路
は、実施の形態７の図１４の遅延回路１４ｃ、１４ｂに
適用されるもので、実施の形態６の図１２で示した遅延
回路１４ａ、１４ｂの内、遅延回路１４ａを、遅延回路
１４ｂの遅延時間と異なる時間遅延させる遅延回路１４
ｃに代えたものである。

【０１２０】図１６は、この実施の形態８の遅延回路の
構成を示す図である。図において、遅延回路１４ｃ、１
４ｂは図１４の遅延回路１４ｃ、１４ｂに相当する。ま
た、遅延回路１４ｃの入力信号２０ｂ、出力信号２１ｃ
はそれぞれ、図１４の受信信号２０ｂ、遅延信号２１ｃ
に相当する信号であり、遅延回路１４ｂの入力信号２１
ｃ、出力信号２１ｂはそれぞれ、図１４の遅延信号２１
ｃ、２１ｂに相当する信号である。ここで、遅延回路１
４ｃの出力信号２１ｃと、遅延回路１４ｂの入力信号２
１ｃは結線されて同一信号となっている。

【０１２１】遅延回路１４ｃ、１４ｂの内部構成は実施
の形態３で説明した構成と同じであり、機能もほぼ同様
である。異なる点はメモリ５４ａに格納されるサンプル
数Ｌとメモリ５４ｂに格納されるサンプル数Ｍとが異な
り、メモリ５４ａの格納アドレスポインタ５７ａの示す
アドレスが１、２、・・・・、Ｌ、１、２、・・・のよ
うにスイッチ５６ａの切替に伴って切り替えられ、一方
メモリ５２ｂの格納アドレスポインタ５５ｂの示すアド
レスが１、２、・・・・、Ｍ、１、２、・・・のように
スイッチ５６ｂの切替に伴って切り替えられる点であ
る。

【０１２２】なお、読出しアドレスポインタ５７ａの指
すアドレスは、格納アドレスポインタ５７ａがＬ回前に
指していたアドレスになるようにし、読出しアドレスポ
インタ５７ｂの指すアドレスは、格納アドレスポインタ
５７ｂがＭ回前に指していたアドレスになるようにす
る。その他の基本動作は実施の形態６の図１２と同じで
ある。

【０１２３】以上は、同期ビットが３ビットの時の遅延
回路の実施の形態を説明したが、同期ビットがｎビット
（ｎはｎ≧４の整数）の時には、メモリに記憶するサン
プル数の異なる遅延回路を含む遅延回路をｎ−１個設け
るようにし、これらを直列接続するようにすればよい。

【０１２４】

【発明の効果】本発明に係る受信装置は、伝送媒体を介
して送信された、同期信号及び情報信号を含むシリアル
信号を受信し、このシリアル信号から情報信号を復号す
る受信装置において、上記同期信号または情報信号であ
り、所定時間へだてた同一の第１の信号及び第２の信号
を含むシリアル信号を受信する受信回路と、上記受信回
路で受信された受信信号を上記第１、第２の信号間の所
定時間間隔だけ遅延させて遅延信号を生成する遅延回路
と、上記受信信号と上記遅延信号とを乗算し乗算信号を
生成する乗算回路と、上記乗算信号に基づいて上記情報
信号を復号する復号回路とを備えているので、雑音信号
があるときにでも、正確に情報信号を復号することが可
能で、かつ、伝送速度が著しく低下することがない。

【０１２５】また、第１の信号及び第２の信号を同期信
号にし、復号回路が、乗算信号に基づいて上記同期信号
を検出し、この検出された同期信号に基づいて情報信号
を復号するようにした場合には、同期信号の前にノイズ
信号（パルス）が存在するときにでも、正確に同期信号
を検出することができる。さらに、同期信号が２ビッ
ト、情報信号も１ビット単位の最小限のパルス幅で伝送
することが可能であり、伝送速度が著しく低下すること
がない。

【０１２６】また、シリアル信号が、第１、第２の信号
と同一の第３の信号を含むようにし、遅延回路が、受信
信号を上記第１、第３の信号間の時間間隔だけ遅延させ
た第１の遅延信号と、上記受信信号を上記第２、第３の
信号間の時間間隔だけ遅延させた第２の遅延信号とを生
成し、乗算回路が、上記第１、第２の遅延信号、及び上
記受信信号を乗算し乗算信号を生成するようにした場合
には、信号の前にノイズ信号（パルス）が存在し、か
つ、このノイズ信号に対して２つの信号間の時間間隔だ
け離れてノイズ信号が存在するときにでも、正確に情報
信号を復号することができる。さらに、伝送速度が著し
く低下することがない。

【０１２７】また、第１の信号、第２の信号、及び第３
の信号を同期信号にし、復号回路が、乗算信号に基づい
て上記同期信号を検出し、この検出された同期信号に基
づいて情報信号を復号するようにした場合には、同期信
号の前にノイズ信号（パルス）が存在し、かつ、このノ
イズ信号に対して２つの同期信号間の時間間隔だけ離れ
てノイズ信号が存在するときにでも、正確に同期信号を
検出することができる。さらに、同期信号が３ビット、
情報信号も例えば１ビット単位の最小限のパルス幅で伝
送することが可能であり、伝送速度が著しく低下するこ
とがない。

【０１２８】また、第１、第２の信号間の時間間隔と、
第２、第３の信号間の時間間隔とが異なるようにした場
合には、最初の同期信号から、隣り合う同期信号間の時
間間隔だけ前の位置に雑音信号が存在するときにでも、
正確に同期信号を検出することが可能になる。

【０１２９】さらに、遅延回路が、Ａ／Ｄ変換器と、上
記Ａ／Ｄ変換器で変換されたディジタル信号を順次記憶
するディジタルメモリと、上記ディジタルメモリに記憶
されているディジタル信号をアナログ信号に変換するＤ
／Ａ変換器と、上記ディジタルメモリに記憶されている
ディジタル信号を所定時間遅延させて出力させるタイミ
ング発生器とを備えるようにした場合には、Ａ／Ｄ変換
器からディジタルメモリに順次信号を記憶するととも
に、同時にディジタルメモリに記憶されている信号を順
次取り出すことが可能となり、遅延時間の長い遅延信号
を生成することができる。

【０１３０】また、本発明に係る通信システムは、同期
信号及び情報信号を含むシリアル信号を送信する送信装
置と、上記送信装置から伝送媒体を介して送信された上
記シリアル信号を受信し、このシリアル信号から情報信
号を復号する受信装置とを備えた通信システムにおい
て、上記受信装置が、上記同期信号または情報信号であ
り、所定時間へだてた同一の第１の信号及び第２の信号
を含むシリアル信号を受信する受信回路と、上記受信回
路で受信された受信信号を上記第１、第２の信号間の所
定時間間隔だけ遅延させて遅延信号を生成する遅延回路
と、上記受信信号と上記遅延信号とを乗算し乗算信号を
生成する乗算回路と、上記乗算信号に基づいて上記情報
信号を復号する復号回路とを備えているので、雑音信号
があるときにでも、正確に情報信号を復号することが可
能で、かつ、伝送速度が著しく低下することがない。

【図面の簡単な説明】

【図１】 本発明の実施の形態１の通信システムを示す
図である。

【図２】 本発明の実施の形態１のタイミングチャート
である。

【図３】 本発明の実施の形態２の通信システムを示す
図である。

【図４】 本発明の実施の形態２のタイミングチャート
である。

【図５】 本発明の実施の形態３の遅延回路を示す図で
ある。

【図６】 本発明の実施の形態４を説明するために用い
たタイミングチャートである。

【図７】 本発明の実施の形態４の通信システムを示す
図である。

【図８】 本発明の実施の形態４のタイミングチャート
である。

【図９】 本発明の実施の形態５を説明するために用い
たタイミングチャートである。

【図１０】 本発明の実施の形態５の通信システムを示
す図である。

【図１１】 本発明の実施の形態５のタイミングチャー
トである。

【図１２】 本発明の実施の形態６の遅延回路を示す図
である。

【図１３】 本発明の実施の形態７を説明するために用
いたタイミングチャートである。

【図１４】 本発明の実施の形態７の通信システムを示
す図である。

【図１５】 本発明の実施の形態７のタイミングチャー
トである。

【図１６】 本発明の実施の形態８の遅延回路を示す図
である。

【符号の説明】

１ Ｐ／Ｓ変換器 １ａ フリッ
プフロップ ２、２ａ 送信クロック生成器 ３ａ〜３ｄ、４３ａ、４３ｂ 分周器 ４ 変調器 ５ 電力増
幅器 ６ ドライバー ７ 送信デ
ータ １０ センサ １１ 前置
増幅器 １２ 検波回路 １３ 帯域
フィルタ １４、１４ａ〜１４ｃ 遅延回路 １５、１５ａ、１５ｂ 乗算器 １６ コン
パレータ １７ａ〜１７ｃ 受信クロック生成器 １８ コン
パレータ １９ Ｓ／Ｐ変換器 １９ａ フロ
ップフロップ ２０ａ、２０ｂ 受信信号 ２１、２１ａ〜２１ｃ 遅延信号 ２２、２２ａ、２２ｂ、２２ｃ 乗算信号 ３１ａ〜３１ｃ 同期信号 ３２ａ〜３２ｆ、４５ａ、４５ｂ、８１ａ、８１ｂ 情
報信号 ３３ａ〜３３ｃ、３４ａ〜３４ｄ、４６ａ、４６ｂ、４
７ａ、４７ｂ、７２ａ〜７２ｄ、８２ａ、８２ｂ 雑音
信号 ５３ Ａ／Ｄ変換器 ５４、５４ａ、５４ｂ ディジタルメモリ ５５ Ｄ／Ａ変換器 ５６、５６ａ、５６ｂ、５８、５８ａ、５８ｂ スイッ
チ ５７、５７ａ、５７ｂ 格納アドレスポインタ ５９、５９ａ、５９ｂ 読出しアドレスポインタ ６０、６０ａ、６０ｂ タイミング発生器

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１２年５月９日（２０００．５．９）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００２

【補正方法】変更

【補正内容】

【０００２】

【従来の技術】複数の情報ビットを直列送信するシリア
ルデータ伝送方式では、フレームの開始及び終了を表す
開始ビット、終了ビットをデータの前後に付けて非同期
に伝送し、受信側で開始ビットを検出してフレームの同
期をとる調歩同期方式と呼ばれる手法が行われている。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】０００９

【補正方法】変更

【補正内容】

【０００９】

【課題を解決するための手段】本発明にかかる受信装置
は、伝送媒体を介して送信された、同期信号及び情報信
号を含むシリアル信号を受信し、このシリアル信号から
情報信号を復号する受信装置において、所定時間へだて
た同一の同期信号または同一の情報信号である第１の信
号及び第２の信号を少なくとも含むシリアル信号を受信
する受信回路と、上記受信回路で受信された受信信号を
上記第１、第２の信号間の所定時間間隔だけ遅延させて
遅延信号を生成する遅延回路と、上記受信信号と上記遅
延信号とを乗算し乗算信号を生成する乗算回路と、上記
乗算信号に基づいて上記情報信号を復号する復号回路と
を備えたものである。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００１４

【補正方法】変更

【補正内容】

【００１４】さらに、遅延回路が、Ａ／Ｄ変換器と、上
記Ａ／Ｄ変換器で変換されたディジタル信号を順次記憶
するディジタルメモリと、上記ディジタルメモリに記憶
されているディジタル信号をアナログ信号に変換するＤ
／Ａ変換器と、上記ディジタルメモリに記憶されている
ディジタル信号を所定時間遅延させて上記Ｄ／Ａ変換器
に出力させるタイミング発生器とを備えるようにしても
よい。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００１５

【補正方法】変更

【補正内容】

【００１５】また、本発明にかかる通信システムは、同
期信号及び情報信号を含むシリアル信号を送信する送信
装置と、上記送信装置から伝送媒体を介して送信された
上記シリアル信号を受信し、このシリアル信号から情報
信号を復号する受信装置とを備えた通信システムにおい
て、上記受信装置が、所定時間へだてた同一の同期信号
または同一の情報信号である第１の信号及び第２の信号
を少なくとも含むシリアル信号を受信する受信回路と、
上記受信回路で受信された受信信号を上記第１、第２の
信号間の所定時間間隔だけ遅延させて遅延信号を生成す
る遅延回路と、上記受信信号と上記遅延信号とを乗算し
乗算信号を生成する乗算回路と、上記乗算信号に基づい
て上記情報信号を復号する復号回路とを備えているもの
である。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００１８

【補正方法】変更

【補正内容】

【００１８】送信すべきパラレル形式の送信データ７
は、Ｐ／Ｓ変換器１に入力され、このＰ／Ｓ変換器１
で、送信クロック生成器２が生成した信号を分周器３ａ
で分周した信号（送信クロック）に同期してＰ／Ｓ変換
器１の最終段のフリップフロップ１ａからビットシリア
ルデータとして出力される。そして、このビットシリア
ルデータを変調器４に通した後、電力増幅器５で増幅
し、通信媒体に適合する信号に変換する。この変換され
た信号はドライバー６を介して通信媒体８に出力され
る。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００１９

【補正方法】変更

【補正内容】

【００１９】ここで、分周器３ａは同期ビットの送信動
作時には１／２分周器として動作し、情報ビットの送信
動作時には送信クロック生成器２の信号をそのまま出力
する（分周しない）。そのため、同期ビットの送信動作
時には、送信クロック生成器２からは通常のクロック信
号の２倍の周期の信号が出力されることとなり、Ｐ／Ｓ
変換器１で１クロック分（この場合、２ビット分にな
る）の信号が変換される間に、変調器４では２ビット分
の時間が経過するので、同期ビットが２ビット連続して
出力されることになる。つまり、この送信局は同期ビッ
トを必ず２ビット送信し、情報ビットを１ビットずつ送
信する。

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】００２１

【補正方法】変更

【補正内容】

【００２１】通信媒体を介して受信された信号２０ａ
は、センサ１０により電気信号に変換され、前置増幅器
１１で増幅される。その後、検波回路１２で検波され、
帯域フィルタ１３に通されて受信信号２０ｂが復調され
る。そして、この受信信号２０ｂは遅延回路１４と乗算
器１５に入力される。

【手続補正９】

【補正対象書類名】明細書

【補正対象項目名】００２３

【補正方法】変更

【補正内容】

【００２３】したがって、乗算器１５には、受信信号２
０ｂを１ビット時間分遅延させた遅延信号２１と、遅延
させないそのままの受信信号２０ｂとが入力され、この
遅延信号２１と受信信号２０ｂとを乗算した積の値（乗
算信号２２）を出力する。そして、この乗算信号２２は
コンパレータ１６に入力される。

【手続補正１０】

【補正対象書類名】明細書

【補正対象項目名】００２５

【補正方法】変更

【補正内容】

【００２５】ここで、受信クロック生成器１７ａは信号
２４の立ち上がりをもって同期検出とみなすように動作
し、受信クロック生成器１７ａは同期検出した時点か
ら、２ビット分（同期ビットのビット数分）の時間間隔
に一定の遅延時間を加えた時間後の時点から１ビット時
間間隔毎に立ち上がる受信クロック信号２５を生成す
る。そして、この受信クロック信号２５をＳ／Ｐ変換器
１９に入力する。

【手続補正１１】

【補正対象書類名】明細書

【補正対象項目名】００４２

【補正方法】変更

【補正内容】

【００４２】受信信号２０ｂの波形における、信号３１
ａ、３１ｂは同期ビットの信号、信号３２ａ、４５ａ、
３２ｂ、４５ｂ、３２ｃはそれぞれ情報データのビット
信号であり、信号３２ａと４５ａ、信号３２ｂと４５ｂ
はそれぞれ同じデータが２ビットずつ連続した信号であ
る。これは送信局が同期ビットを２ビット連続して送信
し、情報ビットも同じデータを２ビットずつ連続して送
信するからである。信号３１ａ、３１ｂの同期ビットの
信号は“１”が２ビット分、情報データのビット信号は
信号３２ａから信号４５ｂまで、順に“０”、“０”、
“１”、“１”となる例を示している。この場合、送信
局が受信局に伝えたいデータビットは“０”、“１”で
ある。すなわち、送信局は受信局に伝えたい同じ情報信
号を２ビット送信するようにしている。

【手続補正１２】

【補正対象書類名】明細書

【補正対象項目名】００４６

【補正方法】変更

【補正内容】

【００４６】そして、この信号４４の時点４８ａ、４８
ｂで信号２４の時点４９ａ、４９ｂのデータをサンプル
することで復号化が行われる。各々の時点で復号化した
データは信号２８における５０ａ、５０ｂの順に
“０”、“１”となり、これは、送信された元のデータ
ビット列“０”、“１”と等しい。

【手続補正１３】

【補正対象書類名】明細書

【補正対象項目名】００６４

【補正方法】変更

【補正内容】

【００６４】送信局で実施の形態１と異なる構成は、分
周器３ｃが同期ビットの送信動作時には１／３分周器と
して動作する点である。なお、情報ビットの送信時には
送信クロック生成器の信号をそのまま出力する（分周し
ない）動作は実施の形態１と同じである。つまり、この
送信局は同期ビットを必ず３ビット送信し、情報ビット
を１ビットずつ送信するようにしている。

【手続補正１４】

【補正対象書類名】明細書

【補正対象項目名】００７２

【補正方法】変更

【補正内容】

【００７２】そして、受信信号２０ｂ、遅延信号２１
ａ、及び遅延信号２１ｂの３重積信号である乗算信号２
２ｂでは、期間３０ｃの時点７４で、閾値１を越える信
号７３が生成され、この信号７３の発生に伴って、信号
２４における信号７５が生成され、これが同期検出信号
となる。

【手続補正１５】

【補正対象書類名】明細書

【補正対象項目名】００７４

【補正方法】変更

【補正内容】

【００７４】そして、この信号２５の時点７６ａ、７６
ｂ、７６ｃ、７６ｄで信号２７の時点７７ａ、７７ｂ、
７７ｃ、７７ｄのデータをサンプルすることで復号化が
行われる。各々の時点のデータは７８ａ、７８ｂ、７８
ｃ、７８ｄの順に“０”、“０”、“０”、“１”とな
り、これは、受信されたデータビット列“０”、
“０”、“０”、“１”と等しい。

【手続補正１６】

【補正対象書類名】明細書

【補正対象項目名】００９０

【補正方法】変更

【補正内容】

【００９０】そして、受信信号２０ｂ、遅延信号２１
ａ、及び遅延信号２１ｂの３重積信号である乗算信号２
２ｂでは、期間３０ｃの時点７４で、閾値１を越える信
号７３が生成され、この信号７３の発生に伴って、信号
２４における信号７５が生成され、これが同期検出信号
となる。

【手続補正１７】

【補正対象書類名】明細書

【補正対象項目名】０１１３

【補正方法】変更

【補正内容】

【０１１３】そして、受信信号２０ｂと、遅延信号２１
ｃと、遅延信号２１ｂとの３重積信号である乗算信号２
２ｂでは、期間３０ｃの時点７４で閾値１を越える信号
７３が生成され、この信号７３の発生に伴って、信号２
４において、信号７５が生成され、これが同期検出信号
となる。

【手続補正１８】

【補正対象書類名】明細書

【補正対象項目名】０１２４

【補正方法】変更

【補正内容】

【０１２４】

【発明の効果】本発明に係る受信装置は、伝送媒体を介
して送信された、同期信号及び情報信号を含むシリアル
信号を受信し、このシリアル信号から情報信号を復号す
る受信装置において、所定時間へだてた同一の同期信号
または同一の情報信号である第１の信号及び第２の信号
を少なくとも含むシリアル信号を受信する受信回路と、
上記受信回路で受信された受信信号を上記第１、第２の
信号間の所定時間間隔だけ遅延させて遅延信号を生成す
る遅延回路と、上記受信信号と上記遅延信号とを乗算し
乗算信号を生成する乗算回路と、上記乗算信号に基づい
て上記情報信号を復号する復号回路とを備えているの
で、雑音信号があるときにでも、正確に情報信号を復号
することが可能で、かつ、伝送速度が著しく低下するこ
とがない。

【手続補正１９】

【補正対象書類名】明細書

【補正対象項目名】０１２９

【補正方法】変更

【補正内容】

【０１２９】さらに、遅延回路が、Ａ／Ｄ変換器と、上
記Ａ／Ｄ変換器で変換されたディジタル信号を順次記憶
するディジタルメモリと、上記ディジタルメモリに記憶
されているディジタル信号をアナログ信号に変換するＤ
／Ａ変換器と、上記ディジタルメモリに記憶されている
ディジタル信号を所定時間遅延させて上記Ｄ／Ａ変換器
に出力させるタイミング発生器とを備えるようにした場
合には、Ａ／Ｄ変換器からディジタルメモリに順次信号
を記憶するとともに、同時にディジタルメモリに記憶さ
れている信号を順次取り出すことが可能となり、遅延時
間の長い遅延信号を生成することができる。

【手続補正２０】

【補正対象書類名】明細書

【補正対象項目名】０１３０

【補正方法】変更

【補正内容】

【０１３０】また、本発明に係る通信システムは、同期
信号及び情報信号を含むシリアル信号を送信する送信装
置と、上記送信装置から伝送媒体を介して送信された上
記シリアル信号を受信し、このシリアル信号から情報信
号を復号する受信装置とを備えた通信システムにおい
て、上記受信装置が、所定時間へだてた同一の同期信号
または同一の情報信号である第１の信号及び第２の信号
を少なくとも含むシリアル信号を受信する受信回路と、
上記受信回路で受信された受信信号を上記第１、第２の
信号間の所定時間間隔だけ遅延させて遅延信号を生成す
る遅延回路と、上記受信信号と上記遅延信号とを乗算し
乗算信号を生成する乗算回路と、上記乗算信号に基づい
て上記情報信号を復号する復号回路とを備えているの
で、雑音信号があるときにでも、正確に情報信号を復号
することが可能で、かつ、伝送速度が著しく低下するこ
とがない。

【手続補正２１】

【補正対象書類名】図面

【補正対象項目名】図１１

【補正方法】変更

【補正内容】

【図１１】

【手続補正２２】

【補正対象書類名】図面

【補正対象項目名】図１３

【補正方法】変更

【補正内容】

【図１３】

【手続補正２３】

【補正対象書類名】図面

【補正対象項目名】図１５

【補正方法】変更

【補正内容】

【図１５】

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5K029 AA02 DD02 EE07 EE18 HH21 HH26 LL08 LL17 5K047 AA13 JJ04 LL05 MM24 MM36 MM44 MM45

Claims (7)

【特許請求の範囲】
1. 【請求項１】 伝送媒体を介して送信された、同期信号
   及び情報信号を含むシリアル信号を受信し、このシリア
   ル信号から情報信号を復号する受信装置において、 上記同期信号または情報信号であり、所定時間へだてた
   同一の第１の信号及び第２の信号を含むシリアル信号を
   受信する受信回路と、上記受信回路で受信された受信信
   号を上記第１、第２の信号間の所定時間間隔だけ遅延さ
   せて遅延信号を生成する遅延回路と、上記受信信号と上
   記遅延信号とを乗算し乗算信号を生成する乗算回路と、
   上記乗算信号に基づいて上記情報信号を復号する復号回
   路とを備えたことを特徴とする受信装置。
2. 【請求項２】 第１の信号及び第２の信号は同期信号で
   あり、復号回路は、乗算信号に基づいて上記同期信号を
   検出し、この検出された同期信号に基づいて情報信号を
   復号することを特徴とする請求項１記載の受信装置。
3. 【請求項３】 シリアル信号は、第１、第２の信号と同
   一の第３の信号を含んでおり、遅延回路は、受信信号を
   上記第１、第３の信号間の時間間隔だけ遅延させた第１
   の遅延信号と、上記受信信号を上記第２、第３の信号間
   の時間間隔だけ遅延させた第２の遅延信号とを生成し、
   乗算回路は、上記第１、第２の遅延信号、及び上記受信
   信号を乗算し乗算信号を生成することを特徴とする請求
   項１記載の受信装置。
4. 【請求項４】 第１の信号、第２の信号、及び第３の信
   号は同期信号であり、復号回路は、乗算信号に基づいて
   上記同期信号を検出し、この検出された同期信号に基づ
   いて情報信号を復号することを特徴とする請求項３記載
   の受信装置。
5. 【請求項５】 第１、第２の信号間の時間間隔と、第
   ２、第３の信号間の時間間隔とが異なることを特徴とす
   る請求項４記載の受信装置。
6. 【請求項６】 遅延回路は、Ａ／Ｄ変換器と、上記Ａ／
   Ｄ変換器で変換されたディジタル信号を順次記憶するデ
   ィジタルメモリと、上記ディジタルメモリに記憶されて
   いるディジタル信号をアナログ信号に変換するＤ／Ａ変
   換器と、上記ディジタルメモリに記憶されているディジ
   タル信号を所定時間遅延させて出力させるタイミング発
   生器とを備えていることを特徴とする請求項１記載の受
   信装置。
7. 【請求項７】 同期信号及び情報信号を含むシリアル信
   号を送信する送信装置と、上記送信装置から伝送媒体を
   介して送信された上記シリアル信号を受信し、このシリ
   アル信号から情報信号を復号する受信装置とを備えた通
   信システムにおいて、 上記受信装置が、 上記同期信号または情報信号であり、所定時間へだてた
   同一の第１の信号及び第２の信号を含むシリアル信号を
   受信する受信回路と、上記受信回路で受信された受信信
   号を上記第１、第２の信号間の所定時間間隔だけ遅延さ
   せて遅延信号を生成する遅延回路と、上記受信信号と上
   記遅延信号とを乗算し乗算信号を生成する乗算回路と、
   上記乗算信号に基づいて上記情報信号を復号する復号回
   路とを備えていることを特徴とする通信システム。