JPS6332595A - エコ−ミユ−テイング装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタルエコー装置に使用するエコーミュ
ーティング装置に関するものでちる。

従来の技術 近年、カラオケ市場において単一のエコーでなく、付加
価値の高いボーカル処理されたものが望まれ、受は入れ
られている。その一つとして、工コ一時間を可変できる
ものかあシ、ＢＢＤを用いたアナログエコー装置と、デ
ィジタルエコー装置とが知られている。

ディジタルエコー装置の場合、ディレー時間を変えるこ
とについて次の二つに分類することができる。１つは、
遅延系のシステムクロックを変化させるものである。こ
れは、ディレー時間の変化に伴なう不連続点は生じない
が、システムクロックを変えることで音質が変化する欠
点がある。そして、もう１つは、メモリーに記憶する場
合に、そのアドレスが変化する範囲を制限することによ
り見かけ上のメモリーの大きさを変化させるものである
。これは遅延時間を変化させる場合にデータの不連続点
が生じて雑音を発生させる。このため、遅延時間の変更
時にはこの雑音を出力しない様にミューティングを施す
必要がある。

以下図面を参照しながら従来のディジタルエコー装置に
ついて説明する。

第８図は従来のディレー時間を変化可能なエコー装置の
ブロック図、第９図はその出力波形図である。第８図に
おいて、１は入力端子、２は入力端子１よシ入力された
信号と、後述のディジタルデイレ−の出力信号を一定比
で加算する加算器、３は加算器２の出力をディジタル変
換した後にメモリーに記憶し、再びアナログ信号に変換
するディジタルディレー部、４はディレー時間の変化時
にミューティングするミューティング回路、５はミュー
ティング回路４の出力信号のゲインを制御するエコーボ
リューム、６は入力端子１に入力された信号とエコーボ
リューム５の出力信号とを加算する加算器、７は出力端
子、８はディジタルディレー部３のコントロール部、９
　Ｖｉｙイレ一時間を制御する信号の入力部である。

以上のように構成されたディジタルエコー装置について
、その動作について説明する。

まず、入力端子１よシ入力された信号は、すでに遅延さ
れた信号と加算され、ディジタルディレー部３に入力さ
れる。ディジタルディレー部３によってディジタル信号
に変換された後にメモＩＪ−に記憶され、メモリーのア
ドレスの一周期分の時間遅延された後にアナログ信号に
変換され、出力される。通常動作の場合、ミューティン
グ回路４はミューティングがかかっておらず、そのまま
エコーボリューム５に入力され、エコーボリューム５に
よってゲインコントロールされて入力端子１よシ入力さ
れた遅延していない信号と加算器６で加算され、出力端
子７にエコーのかがった信号として出力される。

次Ｋ、ディレー時間を変化させようとした場合ディジタ
ルディレー部３でデータの不連続性によって必ず雑音を
生じる。この雑音は加算器２によってフィードバックさ
れるので、出力端子７の出力に雑音が遅延時間ごとに減
衰しながらあられれる。このため、ディレー時間を変化
させる場合には、この雑音のレベルが十分に下がるまで
、出力にミューティングをかけるようにしていた。

発明が解決しようとする問題点 しかしながら、上記のような構成では、雑音がデータの
不連続性に起因するため、ミューティングをかける時間
が遅延時間の数倍は必要となり、使用者に異和感を与え
るという欠点を有していた。

本発明は上記の問題点に鑑み、ディレー時間を変化させ
た場合に生じる雑音をミューティングする時間を短時間
で行なうことを可能にしたディジタルエコー装置のエコ
ーミューティング装置を提供するものである。

問題点を解決するための手段 上記問題点を解決するために本発明のエコーミューティ
ング装置は、音声、音楽などのアナログ信号を取り込む
入力部と、この入力部からの出力信号とＤＡ変換器の出
力信号の一定比とを加える加算器と、この加算器からの
出力信号をディジタル信号に変換するＡＤ変換部と、ア
ドレスを一定範囲で順次増加するように与えられるメモ
リを含み、このメモリに前記人り変換器の出力を書込み
、読出しを行なうディジタルディレー部と、このディジ
タルディレー部を構成するメモリのアドレスを一定範囲
で順次増加するように与えるメモリアドレス制御部と、
ディレー時間を変化させるディレー時間制御信号入力部
からのディレー時間制肌信号とメモリアドレス制脚部の
アドレスよシ演算され、メモリアドレス制御部のアドレ
ス一定範囲を決定するロード信号発生部と、ディレー時
間割印信号入力部からのディレー時間制御信号が入力さ
れた一定時間、上記り大変換器の出力信号にメモリのア
ドレスの範囲を変化させたことによって生じる不連続ノ
イズを発生しないように連続減少させた後にミューティ
ングし、このミューティング後に連続増加させるための
ゲインコントロール部と、このゲインコントロール部の
出力のディジタル信号をアナログ信号に変換する０人変
換器と、この０人変換器の出力信号を振巾変化させるエ
コーボリュームと、このエコーボリュームの出力信号と
上記入力部の出力信号とを加算する加算器と、この加算
器からの出力信号の出力部とを備えたことを特徴とする
ものである。

作用 本発明は、ディレー時間の変化前にフェードアウトし、
完全ミューティングの状態でディレー時間を変化させて
不連続点を出力に発生させないようにし、また、ディレ
ー時間を変化させた場合にはメモリを全てリセットする
ため、ディレー時間の変化後のアドレスの一周期はミュ
ーティングをかけた後にフェードインして通常出力に戻
すこととなる。よって、不連続点が生じないため、ディ
レー時間の変化時のミューティングは短時間で済むこと
になる。

実施例 以下、本発明の実施例について、図面を参照しながら説
明する。

第１図は本発明の実施例のブロック図を示し、第２図は
その具体回路図を示す。

第１図において、１１は入力端子、１２は後述のディジ
タルアナログ変換器（以下、ＤＡＣという）の出力を一
定比でフィードバックし、入力端子に入力された入力信
号と加算する加算器である。

１３はアナログ信号をディジタル信号に変換するアナロ
グディジタル変換器（以下、人ＤＯという）である。１
４は後述のディジタルディレー部１５のディジタル遅延
のためのメモリのアドレスを与えるアドレス制御部、１
５はディジタルディレー部、１６は遅延時間の制御信号
を発生するディレー時間制御信号発生部、１γはディレ
ー時間制御信号発生部１６の出力信号とアドレス制御部
１４のアドレスを入力信号とするロード信号発生部であ
シ、この信号によってアドレスの一周期、すなわち、遅
延時間が決定される。１８は遅延時間の変更時にフェー
ドアウト、ミューティ／グ、フェードインの各操作がな
されるゲインコントロール部、１つはディジタル信号か
らアナログ信号に変換するディジタルアナログ変換器（
以下ＤＡＣという）、２０はＤＡＣ；１９の出力信号の
ゲインを制御するエコーボリューム、２１はこのエコー
ボリューム１つの出力信号と入力端子１１に加えられる
入力信号とを加算する加算器、２２は出力端子である。

以上のように構成されたエコーミューティング装置につ
いて説明する。

ここでは、ディジタル信号処理はＡＤＭ（Ａｄａｐｔｉ
ｖａ　ＤＩＬｔａ　Ｍｏｄｕｌａｔｉｏｎ）で行なった
場合について説明する。

ＡＤＭにおいて、そのゲインは第５図に示すＤＩＮＤの
パルス巾を制御することでコントロールする。そこで、
ＤＩＮＤのパルス巾を制御する（、ＣＣＫの生成する方
法について述べる。

第３図において、ＣＫ○０〜０Ｋ２０は−ｔｈそれてい
倍されたパルス幅をもっており、カウンタ手段３１よシ
生成され、第４図に示す様なタイミングとなる。従って
ＣＫＯｌとＣＫ１６では２１６−１倍の周期をもつこと
になる。

第６図、第７図において、ＣＫ１６のダウンエツジに同
期したディレー時間変更の側倒入力信号がＦＦ１に入力
されると、ＦＦ１は即刻Ｈとなり、ＦＦ３はＣＫｌｅの
半周勘違れてＨとなる。ＦＦ３がＬからＨになることに
よシディレー用のメモリのアドレスはりセットされ生。

またＬＯＲＤはアドレスの一周期を決定するロード信号
である。

ＦＦ２　、ＦＦ４はＣＫＯＯの半周期遅延させるだめの
ものである。ＦＦ１はアドレスが一周期した時に出力さ
れるロード信号によりリセットされる。

このＦＦとＦＦ３の相対関係により、次のような動作と
なる。ＦＦ１とＦＦｓが共ＫＬの時に通常動作、ＦＦ１
がＨであってＦＦ３がＬの時にフェードアウト、ＦＦ１
とＦＦ３が共にＨの時にミューティノブ、ＦＦ１がＬで
あってＦＦ３がＨの時にフェードイ／の各動作を行なう
。これらの動作はデータセレクタ４１によって第７図Ｂ
に示すようにＣＫ１３．ＣＫ１４．ＣＫ１５．ＦＦ１　
。

ＦＦ３の状態によってＭｕｌｔＯにＤＡＳｌ　。

ＤＡＳ２　、ＤＡＳ３　、ＤＡＳ４が選択されて出力さ
れ、第２図のＧＣＣＫに出力され、人ＤＭのＤＡＣのＤ
ＩＮＤに入力され、出力信号のゲインをコントロールす
る。

発明の効果 以上のように本発明は、ディレー時間変化時においてデ
ィジタル信号を処理し、遅延された信号をフェードアウ
トしたのちにミュートし、このミュートの後にフェード
インの動作をさせることによって、短時間でより自然に
、また、ディジタル処理によって、より安価にディレー
時間を変化させることかできる。

【図面の簡単な説明】 第１図は本発明のエコーミューティング装置を使用した
ディジタルエコーシステムの一実ａ　例を示すブロック
図、第２図は同ミューティング装置の具体例を示す回路
図、第３図は第２図の回路を駆動するための回路図、第
４図はその出力波形図、第５図は同装置に使用するＡＤ
ＭのＤＡＣの実施例を示す回路図、第６図は同装置のタ
イミングチャート、第７図は第２図内のデータセレクタ
の入出力関係を示す図、第８図は従来エコーンステムの
ブロック図、第９図はその出力波形図である。 １１・・・・・・入力部、１２．２１　・・・・・加算
器、１３・・・・・・人り変換器、１４・・・・・メモ
リアドレス制μｓ部、１５・・・・・・ディジタルディ
レー部、１８・・・・・ディレー時間制開部、１７・・
・・・ロード信号発生部、１つ・・・・・・０人変換器
、２ｏ・・・・エコーボリューム、２２・・・・・・出
力部。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名Ｑと
　　　Ｑ　　　　’Ｊ　　　　ＩＪ　　　　ｕ　　　　
　　　　（Ｊ　　　　ｔＪｏ　　　　　　　　Ｑ 第７図 ＦＦ／　−Ｈ，ＦＦ、３　＝Ｌ　／ｌ場合第９図

Claims (1)

【特許請求の範囲】
1. 音声、音楽などのアナログ信号を取り込む入力部と、こ
   の入力部からの出力信号とＤＡ変換器の出力信号の一定
   比とを加える加算器と、この加算器からの出力信号をデ
   ィジタル信号に変換するＡＤ変換部と、アドレスが一定
   範囲で順次増加するように与えられるメモリを含み、こ
   のメモリに前記ＡＤ変換器の出力を書込み、読出しを行
   なうディジタルディレー部と、このディジタルディレー
   部を構成するメモリのアドレスを一定範囲で順次増加す
   るように与えるメモリアドレス制御部と、ディレー時間
   を変化させるディレー時間制御信号入力部からのディレ
   ー時間制御信号とメモリアドレス制御部のアドレスより
   演算され、メモリアドレス制御部のアドレス一定範囲を
   決定するロード信号発生部と、ディレー時間制御信号入
   力部からのディレー時間制御信号が入力された一定時間
   、上記ＤＡ変換器の出力信号にメモリのアドレスの範囲
   を変化させたことによって生じる不連続ノイズを発生し
   ないように連続減少した後にミューティングし、このミ
   ューティング後に連続増加させるためのゲインコントロ
   ール部と、このゲインコントロール部からの出力のディ
   ジタル信号をアナログ信号に変換するＤＡ変換器と、こ
   のＤＡ変換器からの出力信号を振巾変化させるエコーボ
   リュームと、このエコーボリュームの出力信号と上記入
   力部からの出力信号とを加算する加算器と、この加算器
   からの出力信号の出力部とを備えたことを特徴とするエ
   コーミューティング装置。