DE60320410T2 - Magnetische abschirmstruktur für elektronische schaltungen mit magnetischen materialien - Google Patents

Magnetische abschirmstruktur für elektronische schaltungen mit magnetischen materialien Download PDF

Info

Publication number
DE60320410T2
DE60320410T2 DE60320410T DE60320410T DE60320410T2 DE 60320410 T2 DE60320410 T2 DE 60320410T2 DE 60320410 T DE60320410 T DE 60320410T DE 60320410 T DE60320410 T DE 60320410T DE 60320410 T2 DE60320410 T2 DE 60320410T2
Authority
DE
Germany
Prior art keywords
magnetic
magnetic material
region
substrate
dielectric region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60320410T
Other languages
English (en)
Other versions
DE60320410D1 (de
Inventor
Nicholas D. Gilbert RIZZO
Mark A. Chandler DURLAM
Michael J. Scottsdale ROLL
Kelly Mesa KYLER
Jaynal A. Gilbert MOLLA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Application granted granted Critical
Publication of DE60320410D1 publication Critical patent/DE60320410D1/de
Publication of DE60320410T2 publication Critical patent/DE60320410T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0075—Magnetic shielding materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

  • Gebiet der Erfindung
  • Die Erfindung betrifft Halbleitervorrichtungen. Genauer betrifft die vorliegende Erfindung eine verbesserte magnetische Abschirmung für Halbleitervorrichtungen, die magnetische Materialien enthalten.
  • Hintergrund der Erfindung
  • Störungen durch externe Magnetfelder sind ein ernsthaftes Problem bei Halbleitervorrichtungen, die magnetische Materialien enthalten. Derartige Vorrichtungen können Magnetfeldsensoren, (nachstehend als „MRAM" bezeichnete) magnetoresistive Direktzugriffsspeichervorrichtungen oder dergleichen umfassen und nutzen typischerweise die Ausrichtung eines Magnetisierungsvektors für den Betrieb der Vorrichtung. Bei MRAM-Vorrichtungen sind beispielsweise die Stabilität des nicht flüchtigen Speicherzustands, die Wie derholbarkeit der Lese-/Schreibzyklen und die Gleichmäßigkeit des Felds zum Schalten von Element zu Element des Speichers drei der wesentlichsten Aspekte der Konstruktionscharakteristika. Diese Charakteristika hängen vom Verhalten und den Eigenschaften des Magnetisierungsvektors ab.
  • Das Speichern von Daten in einer MRAM-Vorrichtung wird durch Anlegen von Magnetfeldern und Veranlassen einer Magnetisierung eines magnetischen Materials in der MRAM-Vorrichtung in einen von zwei möglichen Speicherzuständen erreicht. Der Wiederabruf von Daten wird durch Erfassen der Widerstandsdifferenzen zwischen den beiden Zuständen in der MRAM-Vorrichtung erreicht. Die Magnetfelder zum Schreiben werden durch Leiten von Strömen durch leitfähige Leitungen außerhalb der magnetischen Struktur oder durch die magnetischen Strukturen selbst erzeugt.
  • Wird während des Schreibens ein Magnetfeld an eine MRAM-Vorrichtung angelegt, kann das gesamte, auf die MRAM-Vorrichtung auftreffende Feld geringer als das zum Schreiben erforderliche sein, wodurch Programmierfehler verursacht werden können. Zudem hat eine typische MRAM-Architektur zahlreiche Bits, die Magnetfeldern ausgesetzt werden, wenn eine MRAM-Vorrichtung programmiert wird. Diese zur Hälfte ausgewählten MRAM-Vorrichtungen reagieren besonders empfindlich auf eine unbeabsichtigte Programmierung durch ein externes Magnetfeld. Ferner können MRAM-Vorrichtungen selbst ohne einen Programmierstrom unabsichtlich durch das externe Magnetfeld umgeschaltet werden, wenn das Magnetfeld groß genug ist.
  • Ein Verfahren zur Verminderung der Auswirkungen einer Magnetfeldstörung ist eine magnetische Abschirmung der der elektronischen Schaltungskomponenten. Lösungen zur magneti schen Abschirmung gemäß dem Stand der Technik umfassen typischerweise die Verwendung eines Deckels oder eines eine Vorrichtung umgebenden Gehäuses, wobei der Deckel oder das Gehäuse mit einem Erdpotential verbunden sein können. Lösungen zur Abschirmung gemäß dem Stand der Technik sind jedoch oft zu aufwendig und nicht leicht in magnetische Vorrichtungen zu integrieren.
  • In der US 5,639,989 ist eine Anordnung offenbart, bei der elektronische Komponenten durch eine oder mehrere konturgetreue, mit ausgewählten Füllpartikeln zur Dämpfung bestimmter EMI-Frequenzen oder eines allgemeinen Frequenzbereichs gefüllte Schichten gegen elektromagnetische Störungen (EMI) abgeschirmt sind. Die Abschirmung wird durch die Verwendung einer einzigen Allzweckabschirmschicht oder durch eine Reihe von Abschirmschichten zum Schutz mehrerer spezifischer EMI-Frequenzen erreicht.
  • In der US 5,883,762 sind eine Galvanisierungsvorrichtung und ein Galvanisierungsverfahren offenbart, durch die die Oxidation thermodynamisch instabiler und oxidierbarer ionischer Gattungen in einer Galvanisierungslösung zur Aufbringung komplexer magnetischer Legierungen auf Substrate verringert wird. Bei einer Ausführungsform umfasst die Galvanisierungsvorrichtung eine Galvanisierungszelle, in der die Oxidation oxidierbarer Anionen und Kationen verringert wird.
  • Dementsprechend ist es eine Aufgabe der vorliegenden Erfindung, eine neue und verbesserte Lösung für eine magnetische Abschirmung für elektronische Schaltungen zu schaffen, die magnetische Materialien enthalten.
  • Zusammenfassung der Erfindung
  • Gemäß einem ersten Aspekt wird durch die vorliegende Erfindung eine gegen externe magnetische Felder abgeschirmte elektronische Schaltungsvorrichtung geschaffen, wie in Anspruch 1 beansprucht.
  • Gemäß einem weiteren Aspekt wird durch die vorliegende Erfindung ein Verfahren zur Abschirmung einer elektronischen Vorrichtung gegen externe magnetische Felder geschaffen, wie in Anspruch 11 beansprucht.
  • Zum Erzielen der vorstehend angegebenen und weiterer Aufgaben und Vorteile ist eine abgeschirmte, integrierte elektronische Schaltungsvorrichtung offenbart, die ein Substrat und eine auf dem Substrat ausgebildete, integrierte elektronische Schaltung umfasst. Bei der bevorzugten Ausführungsform ist ein dielektrischer Bereich auf dem Substrat und der integrierten elektronischen Schaltung angeordnet, wobei das Substrat und der dielektrische Bereich eine äußere Oberfläche bilden. Eine Schicht aus einem magnetischen Material ist auf der äußeren Oberfläche des Substrats und dem dielektrischen Bereich ausgebildet, wobei die Schicht aus dem magnetischen Material unter Verwendung einer elektrochemischen Aufbringung aufgebracht wird, so dass das Substrat, der dielektrische Bereich und die Schicht aus dem magnetischen Material integriert sind.
  • Bei der bevorzugten Ausführungsform wird die elektrochemische Aufbringung der Schicht aus dem magnetischen Material durch Erzeugen einer Leimschicht, die auf der äußeren Oberfläche des Substrats und dem dielektrischen Bereich angeordnet ist, und Erzeugen einer Keimschicht erreicht, die auf der Leimschicht angeordnet ist, wobei die Keim schicht anschließend in ein elektrochemisches Aufbringungsbad eingetaucht wird. Bei der bevorzugten Ausführungsform umfasst die Keimschicht ein leitfähiges Material, wie Kupfer, und das elektrochemische Aufbringungsbad enthält magnetisch abschirmende Materialien, wie Nickel-Eisen (NiFe), Nickel-Eisen-Molybdän (NiFeMb), Nickel-Eisen-Kobalt (NiFe-Co) oder dergleichen. Ferner können Teile der Schicht aus dem magnetischen Material unter Verwendung eines magnetischen Epoxids oder eines ähnlichen Formmaterials mit darin suspendierten ferromagnetischen oder superparamagnetischen Partikeln erzeugt werden.
  • Kurze Beschreibung der Zeichnungen
  • Vorstehendes sowie weitere und spezifischere Aufgaben und Vorteile der vorliegenden Erfindung erschließen sich Fachleuten leicht anhand der folgenden, detaillierten Beschreibung einer bevorzugten Ausführungsform derselben im Zusammenhang mit den folgenden Zeichnungen:
  • 1 ist eine Schnittansicht eines Schritts bei der Herstellung einer erfindungsgemäßen abgeschirmten elektronischen Schaltungsvorrichtung;
  • 2 ist eine weitere Schnittansicht eines Schritts bei der Herstellung einer erfindungsgemäßen, abgeschirmten elektronischen Schaltungsvorrichtung;
  • 3 ist eine Schnittansicht eines Schritts bei der Herstellung einer erfindungsgemäßen, abgeschirmten elektronischen Schaltungsvorrichtung;
  • 4 ist eine Schnittansicht eines Schritts bei der Herstellung einer erfindungsgemäßen, abgeschirmten elektronischen Schaltungsvorrichtung;
  • 5 ist eine weitere Schnittansicht eines Schritts bei der Herstellung einer erfindungsgemäßen, abgeschirmten elektronischen Schaltungsvorrichtung;
  • 6 ist eine weitere Schnittansicht eines Schritts bei der Herstellung einer erfindungsgemäßen, abgeschirmten elektronischen Schaltungsvorrichtung, die die Erzeugung einer Kontaktauflage darstellt;
  • 7 ist eine Schnittansicht eines Schritts bei der Herstellung einer erfindungsgemäßen, abgeschirmten elektronischen Schaltungsvorrichtung;
  • 8 ist eine weitere Schnittansicht eines Schritts bei der Herstellung einer erfindungsgemäßen, abgeschirmten elektronischen Schaltungsvorrichtung;
  • 9 ist eine Schnittansicht eines Schritts bei der Herstellung einer erfindungsgemäßen, abgeschirmten elektronischen Schaltungsvorrichtung;
  • 10 ist eine Abbildung, die die Größe des parallel zur Länge einer erfindungsgemäßen abgeschirmten elektronischen Schaltungsvorrichtung ausgerichteten Magnetfelds darstellt;
  • 11 ist eine Abbildung, die die Größe des senkrecht zur Länge einer erfindungsgemäßen abgeschirmten elektronischen Schaltungsvorrichtung ausgerichteten Magnetfelds darstellt;
  • 12 ist eine Schnittansicht einer erfindungsgemäßen abgeschirmten integrierten elektronischen Schaltungsvorrichtung mit einer abgeschirmten Metallhalterung; und
  • 13 ist eine Abbildung einer Hysteresekurve für ein typisches magnetisches Material und ein magnetisches Material, das ein Epoxid mit darin suspendierten superparamagnetischen Partikeln enthält.
  • Beschreibung einer bevorzugten Ausführungsform
  • Damit zu 1, die eine vereinfachte Schnittansicht einer erfindungsgemäßen abgeschirmten integrierten elektronischen Schaltungsvorrichtung 5 zeigt. Die Vorrichtung 5 umfasst ein Substrat 10 mit einer Dicke 11, wobei das Substrat 10 eine Oberfläche 17 und eine Oberfläche 16 aufweist. Auf der Oberfläche 17 ist eine integrierte elektronische Schaltung 15 vorgesehen. Bei dieser Ausführungsform umfasst die integrierte Schaltung 15 mehrere MRAM-Bits 14, es wird jedoch darauf hingewiesen, dass auch andere magnetoresistive Vorrichtungen enthalten sein könnten. Ebenso wird darauf hingewiesen, dass, obwohl der Zweckmäßigkeit halber drei MRAM-Bits dargestellt sind, ein komplettes Array von Vorrichtungen oder Steuerungs-/Treiberschaltungen um die Peripherie eines Arrays magnetischer Speicherbits als Matrize auf dem Substrat 10 ausgebildet sein kann. Ferner umfasst die integrierte Schaltung 15 typischerweise Verbindungselemente und Kontaktauflagen, die zur Übertragung von Signalen an die und von der Schaltung 15 geeignet sind, doch diese Verbindungselemente und Kontaktauflagen sich aus Gründen der Einfachheit nicht dargestellt.
  • Bei der bevorzugten Ausführungsform ist ein dielektrischer Bereich 12 auf der Oberfläche 17 des Substrats 10 und der integrierten elektronischen Schaltung 15 angeordnet, wobei der dielektrische Bereich 12 eine Oberfläche 18 auf weist. Bei der bevorzugten Ausführungsform kann der dielektrische Bereich 12 Siliciumnitrid (SiN), Siliciumoxinitrid (SiON), ein Polyimid oder Kombinationen dieser umfassen. Der dielektrische Bereich 12 dient als Passivierungsschicht und als Belastungspufferschicht und wird so ausgewählt, dass er einen gewünschten Wärmeausdehnungskoeffizienten aufweist, um ein Reißen aufgrund einer elastischen Verformung bei dem dielektrischen Bereich 12 und den darauf ausgebildeten nachfolgenden Schichten zu verhindern.
  • Bei der bevorzugten Ausführungsform und gemäß der Darstellung in 2 ist eine Leimschicht 36 auf die Oberfläche 18 des dielektrischen Bereichs 12 aufgebracht. Auf die Leimschicht 36 wird eine Keimschicht 28 aufgebracht. Es wird jedoch darauf hingewiesen, dass die Leimschicht 36 optional, aber in der bevorzugen Ausführungsform zur Verbesserung der Haftung der Keimschicht 28 vorgesehen ist. Wie in 3 dargestellt, ist eine Fotowiderstandsschicht 19 auf der Keimschicht 28 angeordnet und so gestaltet und geätzt, dass neben der integrierten Schaltung 15 einen Graben 38 gebildet wird.
  • Bei der bevorzugten Ausführungsform und gemäß 4 wird in dem Graben 38 durch Galvanisieren eine Schicht 30 aus einem magnetischen Material auf der Keimschicht 28 erzeugt. Gemäß 5 wird die Fotowiderstandsschicht 19 entfernt, und durch Nass- oder Trockenätzen werden Schichten 28 und 36 geformt, so dass die Schichten 28 und 36 zwischen der Schicht 30 aus einem magnetischen Material und dem dielektrischen Bereich 12 angeordnet sind. Ferner wird das Substrat 10 bei der bevorzugten Ausführungsform auf eine Dicke 13 verdünnt, die geringer als die Dicke 11 ist, um eine Oberfläche 21 zu erzeugen. Es wird jedoch darauf hin gewiesen, dass ein Verdünnen des Substrats 10 optional ist; dieser Schritt ist jedoch bei der bevorzugten Ausführungsform vorgesehen, um die Charakteristika der magnetischen Abschirmung zu verbessern, wie gesondert besprochen.
  • Die Fotowiderstandsschicht 19 und der anschließende Nassätzschritt zur Entfernung der Schichten 28 und 36 werden einbezogen, um die Wahrscheinlichkeit zu verringern, dass mehrere Kontaktauflagen am Rand der Matrize nicht durch die Schichten 36, 28 oder 30 elektrisch miteinander kurzgeschlossen werden. Kontaktauflagen werden im Allgemeinen zur Schaffung eines Signalpfads zu und von den Verbindungselementen verwendet, die elektrisch mit der Schaltung 15 verbunden sind, wobei eine Drahtverbindung auf der Kontaktauflage angeordnet ist.
  • Durch die Erzeugung einer negativen Unterschneidung in der dielektrischen Schicht 12 ist es möglich, die Fotowiderstandsschicht 19 und die nachfolgenden Nassätzschritte zu eliminieren. 6 zeigt einen integrierten Schaltungsabschnitt 42 der integrierten Schaltung 15 bei der Bildung von magnetischem Material in der Nähe einer Kontaktauflage 44 mit einer Oberfläche 45. Wie in 6 gezeigt, wird der dielektrische Bereich 12 neben der Kontaktauflage 44 so gestaltet und geätzt, dass er einen Graben 46 mit einer negativen Seitenwand bildet. Dadurch wird ein Teil der Schichten 36 und 28 auch auf die Oberfläche 45 aufgebracht, wenn die Leimschicht 36 und die Keimschicht 28 auf die Oberfläche 18 des dielektrischen Bereichs 12 aufgebracht werden. Die negative Seitenwand trennt jedoch die auf der Oberfläche 18 angeordneten Schichten 36 und 28 durch Schichten 36 und 28, die auf der Oberfläche 45 angeordnet sind. Dementsprechend wird bei einer Galvanisierung der Schicht 30 aus einem magnetischen Material die Schicht 30 aus einem magnetischen Material nur auf der Keimschicht 28 erzeugt, die neben der Oberfläche 18 angeordnet ist, da die Kontaktauflage 44 elektrisch isoliert ist.
  • Auch auf der unteren Oberfläche 21 kann eine magnetische Abschirmung vorgesehen sein. Bei der bevorzugten Ausführungsform ist eine Leimschicht 40 auf der Oberfläche 21 des Substrats 10 angeordnet, wie in 7 dargestellt. Auf der Leimschicht 40 ist eine Keimschicht 24 angeordnet. Es wird jedoch darauf hingewiesen, dass die Leimschicht 40 optional, aber zur Verbesserung der Haftung der Keimschicht 24 in der bevorzugten Ausführungsform enthalten ist. Bei der bevorzugten Ausführungsform wird durch Galvanisieren eine Schicht 26 aus einem magnetischen Material auf der Keimschicht 24 erzeugt. Bei der bevorzugten Ausführungsform enthalten die Leimschichten 36 und 40 Titan-Wolfram (TiW), es wird jedoch darauf hingewiesen, dass die Leimschichten 36 und 40 andere geeignete Materialien enthalten können, wie Titannitrid (TiN), Tantalnitrid (TaN) oder Tantal (Ta). Ferner können die Keimschichten 24 und 28 Kupfer oder ein anderes geeignetes leitfähiges Material enthalten, das weniger edel als das in den Schichten 26 und 30 aus einem magnetischen Material enthaltene Material ist. Ebenso können die Schichten 24, 28, 36 und 40 auch unter Verwendung einer nachstehend als „CVD" bezeichneten chemischen Dampfabscheidung oder einer (nachstehend als „PVD" bezeichneten) physischen Dampfabscheidung oder dergleichen aufgebracht werden.
  • Ferner können die Schichten 26 und 30 aus einem magnetischen Material Nickel-Eisen (NiFe), Nickel-Eisen-Molybdän (NiFeMb), Eisen-Kobalt-Bor (FeCoB), Nickel-Eisen-Kobalt (NiFeCo), Nickel-Kupfer-Chrom-Eisen (NiCuCrFe) oder Legierungen dieser enthalten, es wird jedoch darauf hingewiesen, dass auch andere Materialsysteme verwendet werden können. So kann beispielsweise ein My-Metall geeignet sein, wobei das My-Metall und seine Zusammensetzungen Fachleuten allgemein bekannt sind und hier nicht weiter darauf eingegangen wird. Die Schichten 26 und 30 aus einem magnetischen Material können jedes geeignete Material umfassen, das eine ausreichend hohe Permeabilität aufweist, um die integrierte Schaltung 15 gegen einen Magnetfluss abzuschirmen, und metallurgisch mit der übrigen Materialstruktur kompatibel ist.
  • Durch die magnetische Permeabilität wird die Fähigkeit eines Materials gemessen, unter dem Einfluss eines Magnetfelds einen Magnetfluss zu leiten. Ein Material mit einer magnetischen Permeabilität kann einen magnetischen Feldfluss leiten, indem es eine Magnetisierung des Mikrogefüges des magnetischen Materials durch die Ausrichtung magnetischer Domänen zulässt. Ein Material, das magnetische Domänen enthält, ist ein ferromagnetisches Material. Ein ferromagnetisches Material ist leicht zu magnetisieren und verhält sich dementsprechend wie ein sehr effizientes Material zur magnetischen Abschirmung.
  • Ferner enthalten die Schichten 26 und 30 aus einem magnetischen Material bei der bevorzugten Ausführungsform edlere Materialien als die jeweils in den Keimschichten 24 und 28 enthaltenen, um die Haftung zu verstärken. Es wird auch darauf hingewiesen, dass die Schichten 26 und 30 aus einem magnetischen Material bei einigen Ausführungsformen gleichzeitig galvanisiert werden können.
  • Das Verfahren zur Erzeugung der Schichten 26 und 30 aus einem magnetischen Material umfasst die Verwendung einer elektrochemischen Aufbringung, wie bei der bevorzugten Ausführungsform einer elektrolytischen Galvanisierung, zur Erzeugung der erforderlichen Schichten. Es wird jedoch darauf hingewiesen, dass auch andere elektrochemische Aufbringungstechniken, wie stromloses Beschichten oder Tauchen, verwendet werden können, wobei sich die Fertigungsschritte im Allgemeinen unterscheiden. Zur Erzeugung der verschiedenen Schichten wird eine elektrochemische Aufbringung verwendet, um die Steuerung der Gleichmäßigkeit der Dünnschichten zu verbessern und die Notwendigkeit der Verwendung komplizierter und aufwendiger Vakuumabscheidungswerkzeuge auszuschließen. Ferner können dicke Schichten durch die Verwendung einer elektrochemischen Aufbringung innerhalb kürzerer Zeiträume erzeugt werden. Die elektrochemische Aufbringung ist eine Fachleuten allgemein bekannte Technik, auf die hier nicht weiter eingegangen wird.
  • Bei einer weiteren Ausführungsform können Teile der Schichten 26 und 30 aus einem magnetischen Material ein amorphes magnetisches Material oder ein nanokristallines magnetisches Material enthalten. Teile der Schichten 26 und 30 aus einem magnetischen Material können auch mehrere, in einer nicht magnetischen Matrix suspendierte, ferromagnetische oder superparamagnetische Partikel enthalten. Die nicht magnetische Matrix kann ein Epoxid, ein Polymer, ein Metall oder ein anderes, geeignetes nicht magnetisches Matrixmaterial umfassen. Ein Epoxid ist ein warmaushärtendes Harz, das zur Erzeugung von fest vernetzten Polymerstrukturen geeignet ist, die sich durch Zähigkeit, starke Haftung und geringes Schrumpfen auszeichnen und insbesondere für Oberflächenbeschichtungen und Klebstoffe verwendet werden.
  • Gemäß 8 wird bei der bevorzugten Ausführungsform die integrierte Schaltung 5 in ein Plättchen 7 mit einer Breite 9 und Seiten 20 und 22 geschnitten. Fachleuten ist allgemein bekannt, dass im Allgemeinen mehrere integrierte Schaltungen auf dem gleichen Substrat erzeugt werden, bevor es in individuelle Plättchen geschnitten wird. Durch diesen Schritt werden die Kosten verringert und die Herstellung mehrerer nahezu identischer integrierter Schaltungen ermöglicht. Es wird jedoch darauf hingewiesen, dass bei einigen Ausführungsformen ein einziges Plättchen vorgesehen sein könnte, bei dem dieser Schritt optional sein kann.
  • Bei der bevorzugten Ausführungsform und gemäß 9 ist eine Schicht 32 aus einem magnetischen Material auf der Seite 20 ausgebildet, und auf der Seite 22 ist eine Schicht 34 aus einem magnetischen Material ausgebildet, wobei die integrierte elektronische Schaltung 5 im Wesentlichen von einer Schicht aus einem magnetischen Material umgeben ist. Es wird darauf hingewiesen, dass Teile der Schichten 32 und 34 aus einem magnetischen Material ein magnetisches Epoxid oder dergleichen umfassen können, in dem ferromagnetische oder superparamagnetische Partikel suspendiert sind.
  • In 10 ist nun eine Abbildung gezeigt, die die Größe eines parallel zur Länge 9 des Plättchens 7 ausgerichteten Magnetfelds in Oersted darstellt. Die Daten für 10 sind das Ergebnis einer numerischen, magnetostatischen Simulation in zwei Dimensionen. Ähnliche Resultate können jedoch auch unter Verwendung einer dreidimensionalen Simulation erzielt werden. Die Simulation besteht im Anlegen eines Magnetfelds von 50 Oersted mit einem Magnetfeld vektor, der parallel zur Länge 9 des Plättchens 7 ausgerichtet ist. Die Größe des Magnetfelds wird dann entlang einer zur Oberfläche 17 parallelen Linie in der Nähe der integrierten Schaltung 15 gemessen.
  • Die Simulation erfolgt zu veranschaulichenden Zwecken unter drei Bedingungen, wobei davon ausgegangen wird, dass die Schichten 26, 30, 32 und 34 aus einem magnetischen Material eine Dicke 72 aufweisen, die ca. 20 μm beträgt. Es wird jedoch darauf hingewiesen, dass die Schichten 26, 30, 32 und 34 unterschiedliche Dicken aufweisen können, dass jedoch zur Vereinfachung der Besprechung davon ausgegangen wird, dass sie bei dieser Ausführungsform die Dicke 72 aufweisen. Ferner wird zu veranschaulichenden Zwecken davon ausgegangen, dass die Schichten 26, 30, 32 und 34 aus einem magnetischen Material eine Permeabilität von 2.000 und eine Sättigungsflussdichte von 1 Tesla aufweisen. Ebenso wird beim vorliegenden Beispiel davon ausgegangen, dass die Länge 9 ca. 5 mm beträgt.
  • Eine in 10 enthaltene Simulation (Abbildung 62) betrifft das in 7 dargestellte Plättchen 7, wobei das Plättchen 7 durch Schichten 26 und 30 aus einem magnetischen Material abgeschirmt ist und die Dicke 13 ca. 27 Millizoll beträgt. Die Abbildung 62 zeigt, dass die Schichten 26 und 30 aus einem magnetischen Material das Magnetfeld im inneren des Plättchens 7 auf ca. null Oersted verringern, wenn der Magnetfeldvektor parallel zur Länge 9 ausgerichtet ist.
  • Die magnetische Abschirmungswirkung kann auf unterschiedliche Weise verstanden werden. Eine Erklärung ist, dass es für das Magnetfeld aufgrund der hohen Permeabilität des magnetischen Abschirmungsmaterials energetisch zu be vorzugen ist, sich durch dieses zu bewegen. Eine weitere, äquivalente Erklärung ist, dass sich vorwiegend an einem Ende des magnetischen Abschirmungsmaterials eine magnetische Ladung aufbaut, so dass das Magnetfeld der magnetischen Ladung dazu tendiert, das angelegte Magnetfeld aufzuheben. Dieses Beispiel zeigt, dass zur Abschirmung eines großen Magnetfelds ohne eine Sättigung das magnetische Abschirmungsmaterial entweder dick sein oder eine große Sättigungsflussdichte aufweisen sollte. Wenn die Magnetflussdichte über den Sättigungswert hinaus erhöht wird, durchdringt das Magnetfeld im Allgemeinen die magnetische Abschirmung.
  • Eine weitere Simulation (Abbildung 6) betrifft das in 7 dargestellte Plättchen 7, wobei das Plättchen 7 von Schichten 26 und 30 aus einem magnetischen Material abgeschirmt wird und die Dicke 13 ca. 13 Millizoll beträgt. Bei diesem Beispiel erfolgt die Abschirmung des angelegten Magnetfelds als Funktion der Strecke in das Plättchen 7 bei einer geringeren Dicke 13 rascher. Die charakteristische Strecke, über die das Magnetfeld auf null abfällt, entspricht in etwa dem Abstand zwischen den magnetischen Abschirmungsschichten, was impliziert, dass bei einer Verringerung der Dicke 13 eine bessere magnetische Abschirmung geboten wird.
  • Eine weitere Simulation (Abbildung 61) betrifft das in 8 dargestellte Plättchen 7, wobei das Plättchen 7 von den Schichten 26, 30, 32 und 34 aus einem magnetischen Material abgeschirmt wird und die Dicke 13 ca. 27 Millizoll beträgt. Wenn die magnetischen Seitenwände 32 und 34 auf dem Plättchen 7 vorgesehen sind, sinkt das Magnetfeld innerhalb des Plättchens 7 sofort auf ca. null Oersted. Diese Konstruktion wäre vorteilhaft, da ein magnetischer Schaltkreis ohne magnetische Störungen in der Nähe einer Seite des Plättchens 7 angeordnet und dementsprechend die Größe der nutzbaren Oberfläche 15 erhöht werden können, auf der eine integrierte Schaltung 15 erzeugt werden kann. Durch eine Vergrößerung der nutzbaren Oberfläche 15 sinken die Kosten der Herstellung der abgeschirmten integrierten elektronischen Schaltung 5.
  • 11 ist eine Abbildung, die die Größe des simulierten, senkrecht zur Länge 9 des Plättchens 7 ausgerichteten Magnetfelds in Oersted zeigt. Die Daten für 11 sind das Ergebnis einer numerischen, magnetostatischen Simulation in zwei Dimensionen. Ähnliche Ergebnisse können jedoch auch unter Verwendung einer dreidimensionalen Simulation erzielt werden. Bei diesem Beispiel besteht die Simulation im Anlegen eines Magnetfelds von 50 Oersted mit einem senkrecht zur Länge 9 des Plättchens 7 ausgerichteten Magnetfeldvektor. In 11 sind eine Abbildung 68 für das in 8 dargestellte Plättchen 7 und eine Abbildung 70 für das in 7 dargestellte Plättchen 7 enthalten. Bei diesem Beispiel wird die magnetische Abschirmung senkrechter magnetischer Felder dramatisch verbessert, wenn die magnetischen Schichten 32 und 34 auf dem Plättchen 7 vorgesehen sind, wodurch sich zeigt, dass magnetische Seitenwände nützlich zur Abschirmung ebener Magnetfelder sind.
  • Ein Grund für dieses Ergebnis ist, dass die Schichten 26 und 30 aufgrund eines Entmagnetisierungsfelds außerhalb der Ebene einer Dünnschicht in der senkrechten Richtung nicht durchlässig sind. Die Schichten 32 und 34 weisen jedoch in der senkrechten Richtung eine erhebliche Permeabi lität auf und können so in Kombination mit den Schichten 26 und 30 eine magnetische Abschirmung bieten.
  • In 12 ist nun eine weitere Ausführungsform einer abgeschirmten integrierten elektronischen Schaltungsvorrichtung 50 gezeigt, wobei ein Substrat 10 mit einer integrierten Schaltung 15 mittels eines (nicht dargestellten) Klebstoffs auf einer Metallhalterung 52 montiert ist. Die Metallhalterung 52 kann beispielsweise einen Bleirahmen, eine Kugelgitteranordnung oder dergleichen umfassen. Die Metallhalterung 52 kann zur Steigerung ihres magnetischen Abschirmvermögens ein magnetisches Material enthalten. Die Halterung 52 umfasst auch eine Kontaktauflage 54 und eine Metallleitung 56, wobei eine Drahtverbindung 60 so angeordnet ist, dass eine elektrische Verbindung mit einem MRAM-Bit 14 und Kontaktauflagen 54 hergestellt wird, wie dargestellt. Dann wird eine Abschirmungsmaterialschicht 58 neben dem Substrat 10 und der Metallhalterung 52 erzeugt.
  • Bei einigen Ausführungsformen kann die Abschirmungsmaterialschicht 58 ein magnetisches Epoxid oder ein ähnliches Formmaterial mit darin suspendierten ferromagnetischen oder superparamagnetischen Partikeln enthalten. Ferner kann die Metallhalterung 52 eine darauf galvanisierte Schicht aus einem magnetischen Material aufweisen oder aus einem magnetischen Material gefertigt sein, so dass das Substrat 10 im Wesentlichen von einer Schicht aus einem magnetischen Material umgeben ist. Bei einer weiteren Ausführungsform kann die Abschirmung durch in einer nicht magnetischen Matrix suspendierte, superparamagnetische Partikel erzeugt werden, so dass die integrierte Schaltung 15 im Wesentlichen von der nicht magnetischen Matrix umgeben ist. Die nicht magne tische Matrix könnte ein Epoxid, ein Polymer, ein Metall oder dergleichen umfassen.
  • Im Allgemeinen sollte die Größe der in der nicht magnetischen Matrix suspendierten Partikel im zweistelligen Mikronbereich liegen. Derartige Partikel können jedoch gelegentlich unerwünschte magnetische Charakteristika aufweisen, wie in 13 in einer Hysteresekurve dargestellt. Eine große remanente Magnetisierung Mr oder koerzitive Feldstärke Hc verhindert eine optimale Abschirmung der integrierten Schaltung 15 durch das magnetische Material. Ferner können die magnetischen Charakteristika größerer Partikel empfindlich von der Zusammensetzung der Partikel, dem Herstellungsverfahren, der Form, etc. abhängen.
  • Zum Erzielen einer idealeren Hystereseschleife 82 kann die Größe der in dem magnetischen Epoxid suspendierten Partikel, wie in 13 gezeigt, so ausgewählt werden, dass sie superparamagnetisch werden. Bei einer Verringerung der Partikelgröße werden die magnetischen Partikel in dem Epoxid aufgrund von thermischer Anregung entmagnetisiert. Dieser Effekt ist als Superparamagnetismus bekannt und hat bei einer Messung mit einer Partikelfrequenz eine remanente Magnetisierung Mr der Partikel von null und eine koerzitive Feldstärke Hc von null zur Folge.
  • Die Partikelgröße zum Erzielen eines superparamagnetischen Verhaltens beträgt ca. 1 μm oder weniger. Ist die Partikelgröße jedoch zu gering, wird die Wärmeentmagnetisierungswirkung zu stark, und die Permeabilität nimmt ab. Die Permeabilität von superparamagnetischen Partikeln ist für eine sehr effektive Magnetfeldabschirmung ziemlich hoch (d. h. ca. 1.000–10.00). Ein zusätzlicher Vorteil superpa ramagnetischer Partikel ist, dass sie hinsichtlich ihrer magnetischen Eigenschaften isotrop sind.
  • Die Dauer der thermischen Entmagnetisierung eines Partikels ist in etwa durch τ = τ0exp[KV/κT] gegeben, wobei τ0 im Bereich von einer Nanosekunde liegt und K die magnetische Anisotropie, V das Volumen des Partikels, κ die Boltzmann-Konstante und T die Temperatur bezeichnen. Da K bei einem gegebenen magnetischen Material relativ fest ist, ist durch derartiges Verringern von V, dass τ weniger als eine Sekunde beträgt oder KV/κT kleiner als 25 ist, leicht eine thermische Entmagnetisierung oder ein Superparamagnetismus zu beobachten. Da K typischerweise 1.000 erg/cm3 beträgt, sollte der Durchmesser des magnetischen Partikels im Bereich von 0,1 μm (oder weniger, wenn K größer ist) liegen, um einen geeigneten Superparamagnetismus zu erzielen.
  • Wie aus der Definition von τ folgt, tritt die superparamagnetische Entmagnetisierung bei einem geringeren Wert von V in kürzerer Zeit auf. Daher sind zur Abschirmung gegen Magnetfelder mit höherer Frequenz kleinere Partikel erforderlich. Im Allgemeinen sollte τ kleiner als 1/f sein, wobei f die Frequenz des externen Magnetfelds ist, so dass die Partikel entmagnetisiert werden, dem Magnetfeld folgen und eine adäquate Magnetfeldabschirmung bieten können.
  • Damit wird eine neue und verbesserte, abgeschirmte integrierte Schaltung offenbart. Die abgeschirmte integrierte Schaltung verringert das Vorhandensein elektromagnetischer Störungen durch die Bildung von Abschirmschichten aus einem magnetischen Material in der Nähe einer integrierten Schaltung unter Verwendung einer elektrochemischen Aufbringung. Die abgeschirmte integrierte Schaltung ist kompatibler mit tragbaren elektronischen Systemen, da die Schichten aus einem magnetischen Material in den elektronischen Schaltkreis integriert und dementsprechend kompakter ausgebildet sind. Die abgeschirmte integrierte Schaltung ist auch weniger kostspielig, da durch eine Galvanisierung die Notwendigkeit der Verwendung teuerer und komplizierter Vakuumabscheidungswerkzeuge ausgeschlossen wird.
  • Fachleuten erschließen sich innerhalb des durch die folgenden Ansprüche definierten Rahmens der Erfindung leicht die unterschiedlichsten Veränderungen und Modifikationen der hier zu Veranschaulichungszwecken gewählten Ausführungsformen.
  • Nach der vollständigen Beschreibung der Erfindung in so klaren und knappen Begriffen, dass Fachleuten ihr Verständnis und ihre Umsetzung ermöglicht werden, ist die beanspruchte Erfindung:

Claims (11)

  1. Von externen magnetischen Feldern abgeschirmte elektronische Schaltungsvorrichtung, die umfasst: ein Substrat (10), das über eine Oberfläche (17) und eine gegenüberliegende Oberfläche (16) verfügt; ein Array von magnetischen Speicherbits (14), das auf der Oberfläche (17) des Substrates (10) angeordnet ist; einen dielektrischen Bereich (12), der auf dem Array von magnetischen Speicherbits und der Oberfläche (17) des Substrates (10) angeordnet ist, wobei der dielektrische Bereich (12) eine Oberfläche (18) umfasst, die gegenüber dem Array von magnetischen Speicherbits (14) und mindestens einer Seite angeordnet ist; wobei die elektronische Schaltungsvorrichtung gekennzeichnet ist durch: einen ersten Bereich aus magnetischem Material, der auf der einen Seite und/oder benachbart zu dem Array von magnetischen Speicherbits, über der gegenüberliegenden Oberfläche (16) des Substrates (10), oder über der Oberfläche (18) des dielektrischen Bereiches (12) angeordnet ist; wobei, wenn der erste Bereich eines magnetischen Materials über der gegenüberliegenden Oberfläche des Substrates (10) oder über der Oberfläche (18) des dielektrischen Be reiches (12) angeordnet ist, eine erste Keimschicht (28) zwischen dem ersten Bereich eines magnetischen Materials und der gegenüberliegenden Oberfläche (16) des Substrates (10), oder der Oberfläche (18) des dielektrischen Bereiches (12) angeordnet ist; und wobei der erste Bereich eines magnetischen Materials unter Verwendung eines ersten elektrochemischen Aufbringungsbades gebildet wird.
  2. Vorrichtung gemäß Anspruch 1, die weiterhin einen zweiten Bereich eines magnetischen Materials umfasst, der auf einer anderen einen Seite und/oder benachbart zu dem Array von magnetischen Speicherbits (14), über der gegenüberliegenden Oberfläche (16) des Substrates (10), oder über der Oberfläche (18) des dielektrischen Bereichs (12) angeordnet ist, wobei, wenn der zweite Bereich eines magnetischen Materials über der gegenüberliegenden Oberfläche (16) des Substrates (10) oder über der Oberfläche (18) des dielektrischen Bereichs (12) angeordnet ist, eine zweite Keimschicht (24) zwischen dem zweiten Bereich eines magnetischen Materials und der gegenüberliegenden Oberfläche (16) des Substrates (10) oder der Oberfläche des dielektrischen Bereichs (12) angeordnet ist; und wobei der zweite Bereich eines magnetischen Materials unter Verwendung eines zweiten elektrochemischen Aufbringungsbades gebildet wird.
  3. Vorrichtung gemäß Anspruch 1, wobei ein zweiter Bereich eines magnetischen Materials auf der einen Seite und/oder benachbart zu dem Array von magnetischen Speicherbits (14) angeordnet ist.
  4. Vorrichtung gemäß Anspruch 1, wobei der erste Bereich eines magnetischen Materials eine Mehrzahl von in einer nicht magnetischen Matrix aufgelösten superparamagnetischen Partikeln umfasst.
  5. Vorrichtung gemäß Anspruch 2, wobei der zweite Bereich eines magnetischen Materials eine Mehrzahl von in einer nicht magnetischen Matrix aufgelösten superparamagnetischen Partikeln umfasst.
  6. Vorrichtung gemäß Anspruch 1, wobei mindestens ein Teil des ersten Bereichs eines magnetischen Materials ein amorphes magnetisches Material oder ein nanokristallines magnetisches Material umfasst.
  7. Vorrichtung gemäß Anspruch 5, wobei die nicht magnetische Matrix ein Epoxid, ein Polymer, ein Metall, oder ein anderes geeignetes nicht magnetisches Matrixmaterial umfasst.
  8. Vorrichtung gemäß Anspruch 3, wobei die mindestens eine Seite eine erste und zweite Seite umfasst, wobei die Vorrichtung weiterhin durch einen dritten und vierten Bereich eines magnetischen Materials gekennzeichnet ist, wobei der erste Bereich eines magnetischen Materials auf der ersten Seite angeordnet ist, der zweite Bereich eines magnetischen Materials auf der zweiten Seite angeordnet ist, die erste Keimschicht (28) zwischen dem dritten Bereich ei nes magnetischen Materials und der Oberfläche des dielektrischen Bereichs (12) angeordnet ist, und die zweite Keimschicht zwischen dem vierten Bereich eines magnetischen Materials und der gegenüberliegenden Oberfläche des Substrates (10) angeordnet ist.
  9. Vorrichtung gemäß Anspruch 8, wobei jeder von dem ersten, zweiten, dritten und vierten Bereich eines magnetischen Materials eine Mehrzahl von in einer nicht magnetischen Matrix aufgelösten superparamagnetischen Partikeln umfasst.
  10. Vorrichtung gemäß Anspruch 8, wobei mindestens ein Teil von jedem von dem ersten, zweiten, dritten und vierten Bereich eines magnetischen Materials ein amorphes magnetisches Material oder ein nanokristallines magnetisches Material umfasst.
  11. Verfahren eines Abschirmens einer elektronischen Schaltung von externen magnetischen Feldern, wobei das Verfahren die folgenden Schritte umfasst: Bereitstellen eines Substrates (10), wobei das Substrat (10) eine Oberfläche (17), eine gegenüberliegende Oberfläche (16) und mindestens eine Seite umfasst; Bereitstellen eines Arrays von magnetischen Speicherbits (14) auf der Oberfläche (17) des Substrates (10); Bereitstellen eines dielektrischen Bereichs (12), der auf dem Array von magnetischen Speicherbits (14) und der Oberfläche (17) des Substrates (10) angeordnet ist, wobei der dielektrische Bereich (12) eine Oberfläche (18) um fasst, die gegenüber dem Array von magnetischen Speicherbits (14) und mindestens einer Seite liegt; wobei das Verfahren gekennzeichnet ist durch: Bilden eines ersten Bereichs eines magnetischen Materials, der auf der einen Seite und/oder benachbart zu dem Array von magnetischen Speicherbits (14), über der gegenüberliegenden Oberfläche (16) des Substrates (10), oder über der Oberfläche (18) des dielektrischen Bereichs (12) angeordnet ist, wobei, wenn der erste Bereich eines magnetischen Materials über der gegenüberliegenden Oberfläche (16) des Substrates (10), oder über der Oberfläche (18) des dielektrischen Bereichs (12) angeordnet ist, eine erste Keimschicht (28) zwischen dem ersten Bereich eines magnetischen Materials und der gegenüberliegenden Oberfläche des Substrates (10), oder der Oberfläche des dielektrischen Bereichs (12) angeordnet ist; und wobei die erste Schicht eines magnetischen Materials unter Verwendung eines elektrochemischen Aufbringungsbades gebildet wird.
DE60320410T 2002-06-28 2003-06-18 Magnetische abschirmstruktur für elektronische schaltungen mit magnetischen materialien Expired - Lifetime DE60320410T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US184536 1998-11-02
US10/184,536 US6936763B2 (en) 2002-06-28 2002-06-28 Magnetic shielding for electronic circuits which include magnetic materials
PCT/US2003/019253 WO2004004435A1 (en) 2002-06-28 2003-06-18 Magnetic shielding for electronic circuits which include magnetic materials

Publications (2)

Publication Number Publication Date
DE60320410D1 DE60320410D1 (de) 2008-05-29
DE60320410T2 true DE60320410T2 (de) 2009-05-07

Family

ID=29779391

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60320410T Expired - Lifetime DE60320410T2 (de) 2002-06-28 2003-06-18 Magnetische abschirmstruktur für elektronische schaltungen mit magnetischen materialien

Country Status (10)

Country Link
US (1) US6936763B2 (de)
EP (1) EP1518451B1 (de)
JP (1) JP2005531928A (de)
KR (1) KR101020388B1 (de)
CN (1) CN100527930C (de)
AT (1) ATE392802T1 (de)
AU (1) AU2003280485A1 (de)
DE (1) DE60320410T2 (de)
TW (1) TWI278277B (de)
WO (1) WO2004004435A1 (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7037604B2 (en) * 2002-07-23 2006-05-02 Honeywell International, Inc. Magnetic sensing device
US7880208B2 (en) * 2003-06-10 2011-02-01 International Business Machines Corporation Magnetic materials having superparamagnetic particles
US7057249B2 (en) * 2003-07-02 2006-06-06 Hewlett-Packard Development Company, L.P. Magnetic memory device
US20060063025A1 (en) * 2004-04-07 2006-03-23 Jing-Yi Huang Method and system for making thin metal films
US7105879B2 (en) * 2004-04-20 2006-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Write line design in MRAM
US7474499B2 (en) * 2005-07-27 2009-01-06 Seagate Technology Llc Shielded enclosure of a disc drive for reducing penetration and influence of stray fields
US7880278B2 (en) 2006-05-16 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having stress tuning layer
US7795708B2 (en) * 2006-06-02 2010-09-14 Honeywell International Inc. Multilayer structures for magnetic shielding
US7723819B2 (en) * 2006-09-28 2010-05-25 Intel Corporation Granular magnetic layer with planar insulating layer
US20080157910A1 (en) * 2006-12-29 2008-07-03 Park Chang-Min Amorphous soft magnetic layer for on-die inductively coupled wires
US20080157911A1 (en) * 2006-12-29 2008-07-03 Fajardo Arnel M Soft magnetic layer for on-die inductively coupled wires with high electrical resistance
TWI339432B (en) * 2007-08-13 2011-03-21 Ind Tech Res Inst Magnetic shielding package structure of a magnetic memory device
JP5085487B2 (ja) * 2008-05-07 2012-11-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5470602B2 (ja) * 2009-04-01 2014-04-16 ルネサスエレクトロニクス株式会社 磁気記憶装置
WO2011046091A1 (ja) * 2009-10-13 2011-04-21 日本電気株式会社 磁性体装置
JP5354376B2 (ja) * 2009-11-27 2013-11-27 大日本印刷株式会社 半導体装置および半導体装置の製造方法
JP4975836B2 (ja) * 2010-02-19 2012-07-11 株式会社東芝 磁気記録ヘッド及びそれを用いた磁気記録再生装置
US8426947B2 (en) * 2010-08-02 2013-04-23 Headway Technologies, Inc. Laminated semiconductor wafer, laminated chip package and method of manufacturing the same
US8415775B2 (en) 2010-11-23 2013-04-09 Honeywell International Inc. Magnetic shielding for multi-chip module packaging
JP5659003B2 (ja) * 2010-12-24 2015-01-28 株式会社フェローテック 接着剤
FR2976765B1 (fr) * 2011-06-20 2015-05-01 Renault Sa Dispositif pour proteger un espace a proximite d'une source magnetique et procede de fabrication d'un tel dispositif
DE102012214677A1 (de) * 2012-08-17 2014-02-20 Hamilton Bonaduz Ag Pipette mit elektromotorisch angetriebenem Kolben und Magnetfeldabschirmung
US9070692B2 (en) 2013-01-12 2015-06-30 Avalanche Technology, Inc. Shields for magnetic memory chip packages
JP2015061057A (ja) 2013-09-20 2015-03-30 株式会社東芝 歪検知素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネル
US10497506B2 (en) * 2015-12-18 2019-12-03 Texas Instruments Incorporated Methods and apparatus for isolation barrier with integrated magnetics for high power modules
US10923532B2 (en) 2016-03-10 2021-02-16 Toshiba Memory Corporation Magnetic memory device
EP3244225A1 (de) * 2016-05-12 2017-11-15 Nxp B.V. Sensormodul und verfahren zur herstellung
US10431732B2 (en) 2017-05-31 2019-10-01 Globalfoundries Singapore Pte. Ltd. Shielded magnetoresistive random access memory devices and methods for fabricating the same
US10347826B1 (en) 2018-01-08 2019-07-09 Globalfoundries Singapore Pte. Ltd. STT-MRAM flip-chip magnetic shielding and method for producing the same
US20190320524A1 (en) * 2018-04-13 2019-10-17 GM Global Technology Operations LLC Pcba with point field detector and magnetic shielding array located on same side of a conductor
CN110660746B (zh) * 2018-06-29 2021-07-20 台湾积体电路制造股份有限公司 存储器器件以及制造存储器器件的方法
JP6497477B1 (ja) * 2018-10-03 2019-04-10 東洋インキＳｃホールディングス株式会社 電磁波シールドシート、および電子部品搭載基板
KR102212079B1 (ko) 2019-03-22 2021-02-04 쓰리엠 이노베이티브 프로퍼티즈 캄파니 전자 어셈블리, 이를 포함하는 전자 장치 및 전자 어셈블리를 제작하는 방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4953002A (en) 1988-03-31 1990-08-28 Honeywell Inc. Semiconductor device housing with magnetic field protection
JPH05145266A (ja) 1991-11-22 1993-06-11 Yokogawa Electric Corp スイツチング電源の実装構造
JP2779573B2 (ja) * 1992-11-05 1998-07-23 住友特殊金属株式会社 高放熱性集積回路パッケージ
JPH06260786A (ja) * 1993-03-02 1994-09-16 Cmk Corp 磁性塗膜および電磁波シールド層を有するプリント配 線板とその製造方法
KR100389743B1 (ko) * 1994-01-27 2003-10-04 록타이트(아일랜드) 리미티드 두세트의전도체사이에이방성전도성경로및결합을제공하기위한조성물및방법
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5981297A (en) * 1997-02-05 1999-11-09 The United States Of America As Represented By The Secretary Of The Navy Biosensor using magnetically-detected label
US5883762A (en) * 1997-03-13 1999-03-16 Calhoun; Robert B. Electroplating apparatus and process for reducing oxidation of oxidizable plating anions and cations
US5939772A (en) 1997-10-31 1999-08-17 Honeywell Inc. Shielded package for magnetic devices
JPH11175920A (ja) * 1997-12-05 1999-07-02 Nec Corp 磁気抵抗効果型複合ヘッドおよびその製造方法
US6350951B1 (en) * 1997-12-29 2002-02-26 Intel Corporation Electric shielding of on-board devices
JP3646508B2 (ja) * 1998-03-18 2005-05-11 株式会社日立製作所 トンネル磁気抵抗効果素子、これを用いた磁気センサー及び磁気ヘッド
JP2000049013A (ja) * 1998-07-30 2000-02-18 Tokin Corp 電子部品
JP4005762B2 (ja) * 1999-06-30 2007-11-14 株式会社東芝 集積回路装置及びその製造方法
JP3593652B2 (ja) * 2000-03-03 2004-11-24 富士通株式会社 磁気ランダムアクセスメモリ装置
JP4417521B2 (ja) * 2000-04-04 2010-02-17 Ｎｅｃトーキン株式会社 配線基板
JP2002064189A (ja) * 2000-08-21 2002-02-28 Tokin Corp マグネティック・ランダム・アクセス・メモリ
JP4458703B2 (ja) * 2001-03-16 2010-04-28 株式会社東芝 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置
US6730949B2 (en) * 2001-03-22 2004-05-04 Kabushiki Kaisha Toshiba Magnetoresistance effect device
JP2003101280A (ja) 2001-09-27 2003-04-04 Kyocera Corp 電磁波シールドケース及びそれを用いた電磁波シールド構造
JP2003115578A (ja) * 2001-10-05 2003-04-18 Canon Inc 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ
WO2003081973A1 (fr) 2002-03-27 2003-10-02 Toyo Services,Corp. Feuille de blindage anti-ondes electromagnetiques, cable de transmission a blindage anti-ondes electromagnetiques et lsi a blindage anti-ondes electromagnetiques
JP3879576B2 (ja) * 2002-04-16 2007-02-14 ソニー株式会社 磁気不揮発性メモリ素子の磁気シールドパッケージ
JP2004349476A (ja) * 2003-05-22 2004-12-09 Toshiba Corp 半導体装置
EP1727201A1 (de) 2005-05-27 2006-11-29 Hou, PonWei Abschirmungsmaterial zur Verhinderung des Austritts und des Eindringens von elektromagnetischen Wellen

Also Published As

Publication number Publication date
CN100527930C (zh) 2009-08-12
EP1518451A1 (de) 2005-03-30
ATE392802T1 (de) 2008-05-15
WO2004004435A1 (en) 2004-01-08
TW200409586A (en) 2004-06-01
EP1518451B1 (de) 2008-04-16
CN1666585A (zh) 2005-09-07
KR101020388B1 (ko) 2011-03-08
US20040000415A1 (en) 2004-01-01
DE60320410D1 (de) 2008-05-29
AU2003280485A1 (en) 2004-01-19
US6936763B2 (en) 2005-08-30
JP2005531928A (ja) 2005-10-20
TWI278277B (en) 2007-04-01
KR20050006303A (ko) 2005-01-15

Similar Documents

Publication Publication Date Title
DE60320410T2 (de) Magnetische abschirmstruktur für elektronische schaltungen mit magnetischen materialien
DE60308568T2 (de) Magnetisches Joch in MRAM zur Reduzierung des Programmierungsleistungsverbrauchs und Herstellungsverfahren
EP1105878B1 (de) Speicherzellenanordnung und verfahren zu deren herstellung
DE2422927C2 (de) Integrierte Anordnung magnetischer Wiedergabeelemente
DE602005002558T2 (de) Abgeschirmte elektrische einrichtung und herstellungsprozess dafür
DE102005034665B9 (de) Verfahren zum Herstellen einer Leiterbahn einer resistiven Speichereinrichtung
DE69738561T2 (de) Dünnfilm-Magnetkopf
DE602004005905T2 (de) Magnetoresistive Vorrichtung mit austauschgekoppelte Struktur mit halbmetallischer ferromagnetischer Heuslerschen Legierung in der Pinning-Schicht
DE102005047414B4 (de) Magnetoresistives Sensormodul und Verfahren zum Herstellen desselben
DE602005001829T2 (de) Magnetische Multibit-Direktzugriffspeicheranordnung und deren Schreibverfahren
DE19528245B4 (de) Magneto-Widerstandskopf und dessen Verwendung in einer Magnetaufzeichnungsvorrichtung
DE10305823B4 (de) Magnetowiderstandseffekt-Element und Magnetspeicher mit einem solchen
DE102016006651A1 (de) Schaltvorrichtung mit spannungsgesteuerter magnetanisotropie, die einen externen ferromagnetischen vormagnetisierungsfilm verwendet
DE19811857A1 (de) Magnetoresistiver Kopf
DE60301294T2 (de) Magnetspeichervorrichtungen
DE10229542B4 (de) Elektronisches Bauteil mit mehrschichtiger Umverdrahtungsplatte und Verfahren zur Herstellung desselben
DE19804339C2 (de) Spinventil-Magnetowiderstandskopf und Herstellungsverfahren dafür
DE2409323C3 (de)
US3972786A (en) Mechanically enhanced magnetic memory
DE102004024377A1 (de) Wärmeunterstützte Schaltarraykonfiguration für MRAM
DE10302375A1 (de) Magnetoresistives Tunneleffektelement, Verfahren zum Herstellen desselben und Magnetspeicher mit einem solchen
DE2035552A1 (de) Wandler zum Umwandeln einer magneti sehen Große in eine elektrische Große
DE10103314C2 (de) Halbleiterspeichereinrichtung
DE19854713A1 (de) Magnetfeld-Erfassungselement
EP1425754B1 (de) Kompensation eines magnetischen biasfeldes in einer speicherschicht einer magnetoresistiven speicherzelle

Legal Events

Date Code Title Description
8328 Change in the person/name/address of the agent

Representative=s name: SCHUMACHER & WILLSAU PATENTANWALTSGESELLSCHAFT MBH

8364 No opposition during term of opposition