DE4445431A1 - Aktivmatrixtafel und Verfahren zu deren Herstellung - Google Patents
Aktivmatrixtafel und Verfahren zu deren HerstellungInfo
- Publication number
- DE4445431A1 DE4445431A1 DE4445431A DE4445431A DE4445431A1 DE 4445431 A1 DE4445431 A1 DE 4445431A1 DE 4445431 A DE4445431 A DE 4445431A DE 4445431 A DE4445431 A DE 4445431A DE 4445431 A1 DE4445431 A1 DE 4445431A1
- Authority
- DE
- Germany
- Prior art keywords
- scanning
- active matrix
- signals
- sample
- logic elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/86—Masking faults in memories by using spares or by reconfiguring in serial access memories, e.g. shift registers, CCDs, bubble memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1608—Error detection by comparing the output signals of redundant hardware
- G06F11/1616—Error detection by comparing the output signals of redundant hardware where the redundant component is an I/O device or an adapter therefor
- G06F11/162—Displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
Die Erfindung betrifft eine Aktivmatrixtafel unter Verwen
dung eines aktiven Elements wie eines Dünnfilmtransistors
(nachfolgend als TFT bezeichnet) oder dergleichen als
Schaltelement, und sie betrifft ein Verfahren zum Herstellen
einer solchen Tafel und spezieller eines mit einer solchen
Aktivmatrixtafel versehenen LCDs.
In Fig. 11 ist eine Ersatzschaltung für eine beispielhafte
herkömmliche Aktivmatrixtafel dargestellt. Die herkömmliche
Aktivmatrixtafel weist mehrere Gateleitungen X₁ bis Xn und
mehrere Sourceleitungen Y₁ bis Yn auf, die so angeordnet
sind, daß sie die Gateleitungen rechtwinklig schneiden. Ein
Bittreiber 4 ist mit den Gateleitungen X₁ bis Xn verbunden,
so daß ein Gatesignal von ihm an jede dieser Leitungen ange
legt wird. Die Sourceleitungen Y₁ bis Yn sind mit einem
Sourcetreiber 1 verbunden, der Abtasttorschaltung S₁ bis Sn,
ein Schieberegister 2 und eine Videosignalleitung 3 auf
weist. Das Schieberegister 2 liefert ein Signal zum sequen
tiellen Ein/Aus-Schalten der Abtasttorschaltungen S₁ bis Sn.
Auf die Videosignalleitung 3 wird ein Videosignal gegeben,
das als Sourcesignal sequentiell über die sequentiell einge
schalteten Abtasttorschaltungen S₁ bis Sn an die Sourcelei
tungen Y₁ bis Yn angelegt wird. Außerdem sind Abtast-Halte-
Kapazitäten 8 zwischen den Abtasttorschaltungen S₁ bis Sn
und den Sourceleitungen Y₁ bis Yn angeordnet. Für alle Ab
tast-Halte-Kapazitäten 8 ist eine der Elektroden, die je
weils an einer dieser Kapazitäten beteiligt ist, mit einer
gemeinsamen Leitung 9 verbunden. Die Gateleitungen X₁ bis Xn
und die Sourceleitungen Y₁ bis Yn sind auf einem (nicht dar
gestellten) Substrat ausgebildet. Die Treiber 1 und 4, die
Abtast-Halte-Kapazitäten 8 und die gemeinsame Leitung 9 sind
ebenfalls auf dem Substrat ausgebildet.
TFTs 5 als Schaltelemente sind in der Nähe der jeweiligen
Schnittstellen der Gateleitungen X₁ bis Xn und der Source
leitungen Y₁ bis Yn ausgebildet. Bildpunkte 6 sind mit jedem
TFT 5 so verbunden, daß in jedes von ihnen durch einen zuge
hörigen TFT 5 das Sourcesignal eingeschrieben wird. Ferner
ist eine Zusatzkapazität 7 für jeden Bildpunkt 6 vorhanden.
Jede der die Zusatzkapazität 7 bildenden Elektroden ist mit
der Drainelektrode des TFTs 5 verbunden. Die andere die Zu
satzkapazität 7 bildende Elektrode ist über eine gemeinsame
Zusatzkapazitätenleitung 10 mit einer gemeinsamen Zusatz
kapazitätenelektrode verbunden. Wenn die in Fig. 11 darge
stellte Aktivmatrixtafel an einem Gegensubstrat angebracht
wird, um ein LCD zu bilden, wird diese Elektrode zusammen
mit einer Gegenelektrode auf dem Gegensubstrat an Masse ge
legt.
Nachfolgend wird der Betrieb der in Fig. 11 dargestellten
herkömmlichen Aktivmatrixtafel, insbesondere derjenigen der
Abtast-Halte-Kapazität 8 beschrieben.
Gemäß Fig. 11 sendet das Schieberegister 2 innerhalb des
Sourcetreibers 1 ein Abtastsignal an jede der Abtasttor
schaltungen S₁ bis Sn, so daß das Abtastsignal die Abtast
torschaltungen sequentiell durchrastert. So werden die Ab
tasttorschaltungen S₁ bis Sn jeweils einzeln im Zeitmulti
plex eingeschaltet. Wie vorstehend beschrieben, wurde ein
Videosignal von außen auf die Videosignalleitung 3 gegeben.
Die Abtasttorschaltungen S₁ bis Sn werden eingeschaltet, wo
durch das Videosignal sequentiell über die Sourceleitungen
Y₁ bis Yn durchgerastert wird. Das durchgerasterte Video
signal lädt jede Sourceleitung mit einer elektrischen La
dung. Ein derartiges Durchrastern des Videosignals wird der
Reihe nach für alle Sourceleitungen Y₁ bis Yn ausgeführt.
Wenn das Durchrastern für alle Sourceleitungen beendet ist,
wird eine Gateleitung, die unter allen Gateleitungen X₁ bis
Xn ausgewählt ist, eingeschaltet. So werden die durchgera
sterten und abgetasteten Videosignale in Form elektrischer
Ladungen zu einem Zeitpunkt an alle Pixel 6 geliefert, die
mit der ausgewählten Gateleitung verbunden sind. Danach wird
dieser Prozeß für alle restlichen Gateleitungen X₁ bis Xn
der Reihe nach wiederholt, wodurch ein Bild erstellt wird.
Wenn ein Anzeigevorgang auf diese Weise erfolgt, muß das
über jede der Sourceleitungen Y₁ bis Yn durchgerasterte Vi
deosignal sicher zumindest so lange aufrechterhalten werden,
bis das Durchrastern für alle Sourceleitungen Y₁ bis Yn be
werkstelligt ist. Zu diesem Zweck ist die Abtast-Halte-Kapa
zität 8 für jede der Sourceleitungen Y₁ bis Yn vorhanden.
Außer dem Verfahren unter Verwendung des Schieberegisters 2
im Sourcetreiber 1 als Schaltung zum Erzeugen eines Abra
stersignals, das die Sourceleitungen Y₁ bis Yn auswählt, ist
auf dem Fachgebiet auch ein Verfahren zum Decodieren von
Daten mit weniger als 10 Bits bekannt. Dieses Verfahren un
ter Verwendung eines Decodierers ist z. B. "1994 IEEE Inter
national Solidstate Circuits Conference", S. 154 beschrie
ben.
Fig. 12 ist ein Schaltbild, das eine beispielhafte Konfigu
ration für das Schieberegister 2 zur Verwendung im in Fig.
11 dargestellten Sourcetreiber 1 zeigt. Dieses Schieberegi
ster 2 verfügt, wie unten beschrieben, über eine redundante
Struktur. Die redundante Struktur ist z. B. in der Veröf
fentlichung Nr. 5-165438 zu einer japanischen Patentanmel
dung beschrieben.
In Fig. 12 werden tatsächlich zwei parallel angeordnete
Schieberegister 2a und 2b als Schieberegister 2 verwendet.
Die Ausgangsanschlüsse für jeweilige Bits der Schieberegi
ster 2a und 2b sind mit einem NAND-Gatter 11 verbunden. Über
einen einen Puffer bildenden Inverter 12 ist der Ausgangs
anschluß des NAND-Gatters 11 mit einer der Abtasttorschal
tungen S₁ bis Sn verbunden, so daß das Ausgangssignal des
NAND-Gatters 11 als Steuersignal in eine Abtasttorschaltung
eingegeben wird. Jedes der beiden Schieberegister ist in
mehrere Blöcke unterteilt, von denen jeder eine vorgegebene
Anzahl von Stufen enthält. Das endgültige Ausgangssignal
jedes der Blöcke wird in ein NOR-Gatter 13 eingegeben, und
der Ausgang desselben wird in den nächsten Block eingegeben.
Wenn in der in Fig. 12 dargestellten Schaltung ein Defekt
auftritt, wird dadurch das Ausgangssignal eines Schieberegi
sters anomal. Im Ergebnis kann auch mindestens ein Abtast
signal, wie es über mindestens einen Inverter 12, der mit
dem fehlerhaften Schieberegister verbunden ist, anomal wer
den. In diesem Fall werden die Eingangsanschlüsse der NAND-
Gatter 11 und die Eingangsanschlüsse der NOR-Gatter 13, die
mit dem fehlerhaften Schieberegister verbunden sind, durch
Einstrahlen eines Laserstrahls durchtrennt. So kann der De
fekt dadurch repariert werden, daß das Schieberegister, des
sen Ausgangssignal anomal ist, vom anderen Schieberegister
abgetrennt wird. Gemäß der in Fig. 12 dargestellten redun
danten Struktur können selbst dann, wenn im Schieberegister
2 mehrere Defekte auftreten, diese durch eine solche Technik
repariert werden, solange nicht Defekte in zwei entsprechen
den Blöcken der zwei Schieberegister auftreten. Aus diesem
Grund ist die Ausbeute bei der Herstellung des Sourcetrei
bers verbessert.
Bei der in Fig. 11 dargestellten herkömmlichen Aktivmatrix
tafel kann jedoch eine elektrostatische Zerstörung in der
Abtast-Halte-Kapazität 8 aufgrund statischer Elektrizität
oder dergleichen auftreten, wie sie bei einem Verfahrens
schritt nach der Herstellung der Aktivmatrixtafel entsteht,
z. B. bei einer Reibebehandlung eines Ausrichtungsfilms. Im
Ergebnis tritt ein Leckstrom in der Abtast-Halte-Kapazität 8
auf. In der mit der fehlerhaften Abtast-Halte-Kapazität 8
verbundenen Sourceleitung, in der der Leckstrom auftritt,
wird es unmöglich, die elektrische Ladung zu halten. Der mit
einer solchen Sourceleitung verbundene Bildpunkt 6 stellt
ein Bild mit einem Kontrast dar, der sich stark von dem un
terscheidet, wie er von einem normalen Bildpunkt 6 erhalten
wird, was zu einer Verschlechterung der Anzeigequalität
eines LCDs führt.
Auch dann, wenn die Schaltung mit den in Blöcke unterteilten
Schieberegistern, wie in Fig. 12 dargestellt, als Source
treiber 1 verwendet wird, stimmt der Abtastzeitpunkt dann,
wenn ein Defekt durch Laserlichteinstrahlung repariert wur
de, nicht mit dem im Fall ohne Defekt und damit ohne Repara
tur überein. Die Gründe für eine solche Zeitpunktänderung
werden nachfolgend beschrieben.
Die Fig. 13A und 13B zeigen jeweils spezielle Konfiguratio
nen des in Fig. 12 dargestellten NAND-Gatters 11 und des
NOR-Gatters 13. Unter Bezugnahme auf Fig. 13B wird nun der
Betrieb des NOR-Gatters 13 beschrieben. Wie in Fig. 13B dar
gestellt, beinhaltet das NOR-Gatter 13 zwei PMOS-Transisto
ren 13a und 13b sowie zwei NMOS-Transistoren 13c und 13d.
Wenn beide der zwei Schieberegister normal arbeiten, wird
dasselbe Signal in beide Eingangsanschlüsse in1 und in2 ein
gegeben. Wenn z. B. ein Signal mit dem Pegel des logischen
Zustands 1 (nachfolgend als Vdd bezeichnet) in die zwei Ein
gangsanschlüsse in1 und in2 eingegeben wird, werden die bei
den NMOS-Transistoren 13c und 13d leitend geschaltet und das
Ausgangssignal des NOR-Gatters 13 befindet sich im logischen
Zustand des Ausgangspegels 0 (nachfolgend als GND bezeich
net) . Wenn jedoch ein Defekt, wie er in einem der zwei Regi
ster auftritt, repariert wird, ist einer der zwei Eingangs
anschlüsse in1 und in2 des NOR-Gatters 13 auf den Pegel GND
fixiert. In diesem Zustand wird nur einer der NMOS-Transi
storen leitend, wenn das Ausgangssignal AUS des NOR-Gatters
13 von Vdd auf GND wechselt. Im Ergebnis ist das Treiberver
mögen des NOR-Gatters 13 auf die Hälfte des normalen verrin
gert. Dies verändert eine Verzögerung zwischen dem in den
Sourcetreiber eingegebenen Taktsignal und dem vom NOR-Gatter
13 ausgegebenen Abtastsignal. Demgemäß ändert sich der Ab
tastzeitpunkt der dem Block mit dem Defekt entsprechenden
Abtasttorschaltung. Wenn der Abtastzeitpunkt stark abweicht,
kann sich die Anzeigequalität so stark verschlechtert, daß
z. B. ein Sprung im Bildinhalt in Form schräger Linien er
kennbar wird. Das jeder der Abtasttorschaltungen zugeordnete
NAND-Gatter 11 arbeitet auf ähnliche Weise, was zu einer Ab
weichung des Abtastzeitpunkts zwischen einem reparierten
Schieberegister und einem normalen ohne Reparatur führt.
Eine solche Abweichung des Abtastzeitpunkts tritt nicht nur
dann auf, wenn ein Schieberegister mit repariertem Defekt
verwendet wird, sondern auch bei Verwendung eines normalen
Decodierers. Fig. 14A zeigt schematisch einen Abtastsignal-
Erzeugungsabschnitt eines Sourcetreibers unter Verwendung
eines Decodierers anstelle eines Schieberegisters. Fig. 14B
ist eine Darstellung der Verläufe von Signalen, wie sie in
jeweiligen Teilen der in Fig. 14A dargestellten Schaltung
erhalten werden. Der Einfachheit halber wird hier die Ver
wendung eines 2-Bit-Decodierers beschrieben. Tatsächlich
wird bei einem Display ein Decodierer mit 9 Bits oder mehr
verwendet, jedoch kann die Beschreibung leicht auf einen
solchen Fall erstreckt werden.
Wie in Fig. 14A dargestellt, werden bei einem Sourcetreiber
unter Verwendung eines Decodierers Auswahlsignale 2⁰ bis
in die NOR-Gatter 21a bis 21d eingegeben. Abhängig von der
Kombination der Eingangssignale wird eine Abtasttorschaltung
ausgewählt. Die NOR-Gatter 21a bis 21d sind so aufgebaut,
wie es in Fig. 13B dargestellt ist. Die Ausgangssignale der
NOR-Gatter 21a bis 21d werden als ausgewählte Impulse in die
Steueranschlüsse der Abtasttorschaltungen S₁ bis Sn eingege
ben. Der Abtastzeitpunkt für jede der Abtasttorschaltungen
S₁ bis Sn wird durch den Zeitpunkt des Abfalls dieses ausge
wählten Impulses festgelegt, d. h. durch den Zeitpunkt, zu
dem der Signalverlauf des jeweiligen Ausgangssignals A bis D
fällt. Jedoch weicht auch bei einem so aufgebauten Decodie
rer der Abtastzeitpunkt auf ähnliche Weise wie bei Verwen
dung eines Schieberegisters ab, wenn ein Defekt repariert
wird.
Wenn z. B. die Auswahlsignale 2⁰ bis mit den in Fig. 14B
dargestellten Signalverläufen an die in Fig. 14A dargestell
te Schaltung angelegt werden, wechseln die zwei Eingangssi
gnale in das NOR-Gatter 21a mit dem fallenden Zeitpunkt des
Ausgangssignals A beide von GND auf Vdd. Im Ergebnis werden
die zwei NMOS-Transistor leitend geschaltet. Auf ähnliche
Weise werden die zwei NMOS-Transistoren im NOR-Gatter 21c
ebenfalls zum Abfallzeitpunkt des Signalverlaufs des Aus
gangssignals C leitend geschaltet. Jedoch wird zum Abfall
zeitpunkt des Signalverlaufs des Ausgangssignals B einer der
Eingänge des NOR-Gatters 21a auf GND gehalten, während der
Pegel am anderen Eingang von GND auf Vdd wechselt. Demgemäß
wird zum Abfallzeitpunkt des Signalverlaufs des Ausgangs
signals B nur ein NMOS-Transistor leitend geschaltet. Auf
ähnliche Weise wird zum Abfallzeitpunkt des Signalverlaufs
des Ausgangssignals D nur einer der zwei NMOS-Transistoren
leitend geschaltet. So unterscheiden sich die Treibermög
lichkeiten der NOR-Gatter 21a und 21c von denen der NOR-
Gatter 21b und 21d. Demgemäß unterscheidet sich das Ausmaß
der Verzögerung für die beiden NOR-Gatter voneinander. Im
Ergebnis weicht der Abtastzeitpunkt in einem Sourcetreiber,
der kein Schieberegister, sondern einen Decodierer verwen
det, zwischen den zwei Abtasttorschaltungen ab, selbst wenn
er keinen Defekt aufweist, was zu einer Verschlechterung der
Anzeigequalität führt.
Diese Verschlechterungen der Anzeigequalität treten dann
auf, wenn die vorstehend genannte Zeitpunktsabweichung zu
groß ist, als daß sie in bezug auf die Abtastintervalle zwi
schen den Abtasttorschaltungen vernachlässigt werden könnte.
Insbesondere bei einem LCD hoher Auflösung mit Abtastinter
vallen von 100 ns oder weniger verschlechtert sich die An
zeigequalität selbst bei einer kleinen Zeitpunktsabweichung
von einigen 10 ns.
Ferner wird es möglich, wenn TFTs aus polykristallinem Sili
zium für die jeweiligen den Treiber aufbauenden Elemente
verwendet werden, den Treiber monolithisch auf dem Substrat
der Aktivmatrixtafel auszubilden. Jedoch ist in diesem Fall
die Verzögerung größer als in einem Treiber unter Verwendung
von TFTs aus einkristallinem Silizium. Dies, weil die La
dungsträgerbeweglichkeit in einer Schicht aus polykristalli
nem Silizium nur einen kleinen Bruchteil derjenigen in einer
Schicht aus einkristallinem Silizium ausmacht. Aus diesem
Grund ist dann, wenn ein Treiber unter Verwendung von TFTs
aus polykristallinem Silizium monolithisch auf dem Substrat
einer Aktivmatrixtafel ausgebildet ist, eine Abtastzeit
punktsabweichung deutlicher als im Fall der Verwendung eines
externen Treibers mit TFTs aus einkristallinem Silizium.
Der Erfindung liegt die Aufgabe zugrunde, eine Aktivmatrix
tafel zu schaffen, die so aufgebaut ist, daß trotz unter
schiedlich vieler Elemente in einem Signalpfad, hervorgeru
fen durch Defektbehebung oder Decodierung, keine Laufzeit
unterschiede für die verschiedenen Signalpfade bestehen. Der
Erfindung liegt weiterhin die Aufgabe zugrunde, ein Verfah
ren zum Herstellen einer solchen Aktivmatrixtafel zu schaf
fen.
Die Erfindung ist für die Aktivmatrixtafel durch die Lehren
der unabhängigen Ansprüche 1, 3 und 12 und für das Verfahren
durch die Lehren der entsprechenden unabhängigen Ansprüche
20, 21 bzw. 23 gegeben.
Die beschriebene Erfindung ermöglicht es, die folgenden Vor
teile zu erzielen:
- (1) Schaffen einer Aktivmatrixtafel, die selbst dann, wenn in einer Abtast-Halte-Kapazität eine Zerstörung durch elek trostatische Ladungen auftritt, ein Bild anzeigen kann, das praktisch frei von Kontrastanomalitäten ist;
- (2) Schaffen einer Aktivmatrixtafel, bei der verhindert ist, daß nach der Reparatur eines Defekts in einem Schieberegi ster eine Abweichung eines Abtastzeitpunkts auftritt;
- (3) Schaffen einer Aktivmatrixtafel unter Verwendung eines Decodierers, bei der eine Änderung von Abtastzeitpunkten verhindert ist; und
- (4) Schaffen eines Displays mit einer solchen Aktivmatrix tafel und eines Verfahrens zum Herstellen desselben.
Diese und andere Vorteile der Erfindung werden dem Fachmann
aus der folgenden detaillierten Beschreibung unter Bezugnah
me auf die beigefügten Zeichnungen deutlich.
Fig. 1 ist ein Diagramm, das die Umgebung einer Abtast-Hal
te-Kapazität bei einem Beispiel einer erfindungsgemäßen
Aktivmatrixtafel zeigt.
Fig. 2 ist ein Diagramm, das ein modifiziertes Beispiel einer
erfindungsgemäßen Aktivmatrixtafel zeigt.
Fig. 3 ist ein Diagramm, das die Umgebung einer Abtast-Hal
te-Kapazität bei einem anderen Beispiel einer erfindungsge
mäßen Aktivmatrixtafel zeigt.
Fig. 4 ist ein Diagramm, das eine elektrostatische Zerstö
rung in einer Abtast-Halte-Kapazität veranschaulicht.
Fig. 5 ist ein Schaltbild, das die Konfiguration eines
Schieberegisters zur Verwendung in einem Sourcetreiber bei
einem Beispiel einer erfindungsgemäßen Aktivmatrixtafel
zeigt.
Fig. 6 ist eine Kurve, die die Beziehung zwischen dem Ausmaß
einer Verzögerung und der Größe einer Last zeigt.
Fig. 7A ist ein Schaltbild, das eine Abtastsignal-Erzeu
gungsschaltung gemäß einem anderen Beispiel einer erfin
dungsgemäßen Aktivmatrixtafel zeigt.
Fig. 7B ist ein Signalverlaufdiagramm, das Signale zeigt,
wie sie an verschiedenen Punkten in der in Fig. 7A darge
stellten Abtastsignal-Erzeugungsschaltung erhalten werden.
Fig. 8 ist ein Schaltbild, das eine spezielle Konfiguration
eines NOR-Gatters zeigt.
Fig. 9A ist ein Schaltbild, das eine Abtastsignal-Erzeu
gungsschaltung gemäß einem noch anderen Beispiel einer er
findungsgemäßen Aktivmatrixtafel zeigt.
Fig. 9B ist ein Schaltbild, das die spezielle Konfiguration
des in Fig. 9A enthaltenen NOR-Gatters zeigt.
Fig. 10 ist ein Schaltbild, das eine Abtastsignal-Erzeu
gungsschaltung gemäß einem noch anderen Beispiel einer er
findungsgemäßen Aktivmatrixtafel zeigt.
Fig. 11 ist ein Diagramm, das ein Ersatzschaltbild einer
herkömmlichen Aktivmatrixtafel zeigt.
Fig. 12 ist ein Schaltbild, das eine beispielhafte Konfigu
ration eines Schieberegisters zur Verwendung im in Fig. 11
dargestellten Sourcetreiber zeigt.
Fig. 13A ist ein Schaltbild, das eine spezifische Konfigura
tion für das in Fig. 12 dargestellte NAND-Gatter zeigt.
Fig. 13B ist ein Schaltbild, das eine spezifische Konfigura
tion des in Fig. 12 dargestellten NOR-Gatters zeigt.
Fig. 14A ist ein Schaltbild, das eine Abtastsignal-Erzeu
gungsschaltung für einen herkömmlichen Sourcetreiber unter
Verwendung eines Decodierers zeigt.
Fig. 14B ist ein Signalverlaufdiagramm, das Signale zeigt,
wie sie an verschiedenen Punkten in der in Fig. 14A darge
stellten Abtastsignal-Erzeugungsschaltung erhalten werden.
Fig. 1 ist ein Diagramm, das die Umgebung einer Abtast-Hal
te-Kapazität bei einem Ausführungsbeispiel einer erfindungs
gemäßen Aktivmatrixtafel zeigt. Dieselben Komponenten, wie
sie in der in Fig. 11 dargestellten Aktivmatrixtafel enthal
ten sind, sind mit denselben Bezugszahlen gekennzeichnet.
Die Aktivmatrixtafel des vorliegenden Ausführungsbeispiels
beinhaltet mehrere auf einem (nicht dargestellten) Substrat
ausgebildete Gateleitungen X₁ bis Xn sowie mehrere Source
leitungen Y₁ bis Yn, die so angeordnet sind, daß sie die
Gateleitungen rechtwinklig kreuzen. Eine Sourceleitung Y in
Fig. 1 repräsentiert eine der Sourceleitungen Y₁ bis Yn. Die
Abtasttorschaltung S repräsentiert eine der Abtasttorschal
tungen S₁ bis Sn, die mit der Sourceleitung Y verbunden ist.
Abweichend von der herkömmlichen Matrixtafel, wie sie in
Fig. 11 dargestellt ist, sind drei Abtast-Halte-Kapazitäten
8a, 8b und 8c mit einer gemeinsamen Leitung 9 verbunden.
Alle Abtast-Halte-Kapazitäten 8a, 8b und 8c sowie die ge
meinsame Leitung 9 sind auf dem Substrat vorhanden, auf dem
die Gateleitungen und die Sourceleitungen ausgebildet sind.
Der Betrieb der in Fig. 1 dargestellten Aktivmatrixtafel ist
derselbe wie derjenige der in Fig. 11 dargestellten herkömm
lichen Aktivmatrixtafel, mit der Ausnahme, daß das über jede
der Sourceleitungen Y₁ bis Yn durchgerasterte Videosignal
statt in die eine Abtast-Halte-Kapazität 8 in die drei Ab
tast-Halte-Kapazitäten 8a, 8b und 8c geladen und von diesen
aufrechterhalten wird.
Nachfolgend wird ein Verfahren zum Reparieren einer Zerstö
rung durch elektrostatische Ladungen, wie sie in einem Teil
der Abtast-Halte-Kapazität auftritt, beschrieben. Bei der
Aktivmatrixtafel dieses Ausführungsbeispiels sind die drei
genannten Abtast-Halte-Kapazitäten 8a, 8b und 8c für eine
Sourceleitung Y vorhanden. Nun sei angenommen, daß in der
Abtast-Halte-Kapazität 8a eine Zerstörung durch elektrosta
tische Ladungen aufgetreten ist. In diesem Fall tritt ein
Leckstrom in der Abtast-Halte-Kapazität 8a auf, und um die
sen zu beenden, wird die Verdrahtung der Abtast-Halte-Kapa
zität 8a entweder in dem mit der Sourceleitung Y oder dem
geerdeten, mit der gemeinsamen Leitung 9 verbundenen Teil
durchgetrennt. Das Durchtrennen erfolgt durch eine herkömm
liche Technik wie das Einstrahlen eines Laserstrahls. Da die
restlichen zwei Abtast-Halte-Kapazitäten 8b und 8c selbst
dann normal arbeiten, wenn die eine Abtast-Halte-Kapazität
8a durchgetrennt ist, kann die elektrische Ladung, wie sie
gemäß dem abgetasteten Videosignal erforderlich ist, dadurch
aufrechterhalten werden, daß die Kapazitätswerte der Abtast-
Halte-Kapazitäten 8b und 8c so vorgegeben werden, daß sie
das Videosignal auch ohne die Abtast-Halte-Kapazität 8a aus
reichend aufrechterhalten können. So können die mit der
Sourceleitung Y verbundenen Bildpunkte ein Bild ohne Ver
schlechterung des für einen Betrachter erkennbaren Kontrasts
darstellen, und zwar im Vergleich zu Bildpunkten, die mit
Sourceleitungen verbunden sind, bei denen alle drei Abtast-
Halte-Kapazitäten 8a, 8b und 8c normal arbeiten.
Beim vorliegenden Ausführungsbeispiel sind drei Abtast-Hal
te-Kapazitäten für jede einzelne Sourceleitung vorhanden,
und der Kapazitätswert jeder dieser Abtast-Halte-Kapazitäten
ist auf einen Wert eingestellt, mit dem durch nur zwei Kapa
zitäten eine elektrische Ladung ausreichend aufrechterhalten
werden kann, wie sie für ein Videosignal erforderlich ist.
Z. B. ist beim vorliegenden Ausführungsbeispiel der Kapazi
tätswert jeder der drei Abtast-Halte-Kapazitäten auf 2 pF
eingestellt. Die Anzahl der für eine Sourceleitung vorhande
nen Abtast-Halte-Kapazitäten ist nicht auf drei beschränkt.
Wenn mehrere Abtast-Halte-Kapazitäten für eine Sourceleitung
vorhanden sind und der Kapazitätswert jeder derselben so
eingestellt ist, daß die einem Videosignal entsprechende
elektrische Ladung durch die restlichen Abtast-Halte-Kapazi
täten aufrechterhalten werden kann, wenn eine derselben ab
getrennt wird, ist dieselbe Wirkung gewährleistet, wie sie
beim vorliegenden Ausführungsbeispiel erzielt wird.
Alternativ kann die Leitung 9 für jede der vorstehend ge
nannten drei Abtast-Halte-Kapazitäten 8a, 8b und 8c vorhan
den sein, anstatt daß diese drei Kapazitäten mit einer ein
zigen gemeinsamen Leitung 9 verbunden werden, wie in Fig. 2
dargestellt. Bei einer solchen Konfiguration kann diejenige
Abtast-Halte-Kapazität, in der ein Leckstrom aufgetreten
ist, leicht dadurch erkannt werden, daß für jede Leitung 9
untersucht wird, ob sie leitend ist oder nicht.
Nachfolgend wird eine Aktivmatrixtafel gemäß einem anderen
Ausführungsbeispiel beschrieben. Fig. 3 zeigt die Umgebung
einer Abtast-Halte-Kapazität 8′ gemäß diesem Ausführungsbei
spiel. Die Aktivmatrixtafel dieses Ausführungsbeispiels
weist dieselbe Konfiguration wie diejenige des vorstehenden
Ausführungsbeispiels auf, mit der Ausnahme, daß die drei Ab
tast-Halte-Kapazitäten 8a, 8b und 8c durch die Abtast-Halte-
Kapazität 8′ ersetzt sind. Demgemäß werden hier andere
Strukturkomponenten der Abtast-Halte-Kapazität 8′ nicht be
schrieben.
Beim vorliegenden Ausführungsbeispiel ist, wie es in Fig. 3
dargestellt ist, eine Elektrode 82 eines Paars Elektroden 81
und 82 (nachfolgend als Kapazitätselektroden bezeichnet),
die die Abtast-Halte-Kapazität 8′ bilden, kammförmig mit
mehreren Zweigteilen ausgebildet. Die Elektrode 82 mit sol
cher Kammform kann dadurch in mehrere Elektrodenstreifen
aufgeteilt werden, daß die Ausgangsteile der Zweigteile
durchtrennt werden. Die Kapazitätselektrode beim vorliegen
den Ausführungsbeispiel ist so strukturiert, daß sie in meh
rere Elektrodenstreifen unterteilbar ist, und zwar aus den
folgenden Gründen. In den meisten Fällen rührt ein Leckstrom
in einer Abtast-Halte-Kapazität von einer elektrostatischen
Zerstörung 100 her, wie sie in einem Teil zwischen den Kapa
zitätselektroden auftritt, wie in Fig. 4 dargestellt. Demge
mäß kann der Leckstrom dadurch beendet werden, daß nur der
jenige Teil einer der Kapazitätselektroden entfernt wird, in
dem die elektrostatische Zerstörung 100 aufgetreten ist.
Demgemäß wird beim vorliegenden Ausführungsbeispiel zum Rea
lisieren einer Beseitigung nur des Teils, in dem eine elek
trostatische Zerstörung 100 aufgetreten ist, eine kammförmi
ge Elektrode als Elektrode 82 verwendet, die eine der Kapa
zitätselektroden 81 und 82 ist.
Der Kapazitätswert, wie er durch die kammförmige Kapazitäts
elektrode 82 und die Elektrode 81 gebildet wird, ist so ein
gestellt, daß der Kapazitätswert ein abgetastetes Videosi
gnal selbst dann ausreichend aufrechterhalten kann, wenn
einer der Zweigteile durchtrennt oder entfernt ist. Beim
vorliegenden Ausführungsbeispiel ist die kammförmige Kapazi
tätselektrode 82 mit einer Form mit drei Zweigteilen ausge
bildet. Der Kapazitätswert ist dann, wenn kein Zweigteil
durchtrennt oder entfernt ist, auf 6 pF eingestellt, während
der Kapazitätswert dann, wenn einer der Zweigteile durch
trennt oder entfernt ist, 4 pF beträgt. Demgemäß kann der
Bildpunkt 6, der mit einer Abtast-Halte-Kapazität 8′ verbun
den ist, bei der ein Zweigteil durchtrennt oder entfernt
ist, ein Bild mit einem Kontrast darstellen, der nicht so
verringert ist, daß es einem Betrachter auffallen würde, und
zwar im Vergleich mit einem Bildpunkt 6, der mit einer nor
mal arbeitenden Abtast-Halte-Kapazität 8′ verbunden ist. So
kann die Aktivmatrixtafel des vorliegenden Ausführungsbei
spiels selbst dann ein zufriedenstellendes Bild darstellen,
wenn ein Leckstrom in der Abtast-Halte-Kapazität aufgetreten
ist.
Beim vorliegenden Ausführungsbeispiel ist nur eine der Kapa
zitätselektroden 81 und 82 kammförmig ausgebildet. Jedoch
werden dieselben Wirkungen wie beim vorliegenden Ausfüh
rungsbeispiel auch dann erzielt, wenn beide Kapazitätselek
troden 81 und 82 kammförmig sind.
Bei den vorstehenden zwei Ausführungsbeispielen wird die Ab
tast-Halte-Kapazität oder ein Teil derselben, wo ein Leck
strom aufgetreten ist, durch Techniken wie das Einstrahlen
eines Laserstrahls durchtrennt oder entfernt. Ferner kann
dann, wenn das Durchtrennen durch das Einstrahlen eines La
serstrahls erfolgt, der zu durchtrennende oder zu entfernen
de Teil vorab dünn ausgebildet werden, um das Durchtrennen
zu erleichtern. Beim letztgenannten Ausführungsbeispiel kann
der Ausgangsteil jedes Zweigteils einer Kapazitätselektrode
82 so ausgebildet werden, daß keine Überlappung mit der an
deren Kapazitätselektrode 81 besteht, was es ermöglicht, das
Durchtrennen einfacher auszuführen.
Bei den vorstehend genannten zwei Ausführungsbeispielen wird
dann, wenn ein Defekt in einer Abtast-Halte-Kapazität elek
trisch erkannt wurde, diese Kapazität mit dem Leckstrom oder
der Zweigteil einer Kapazitätselektrode, die den Teil ent
hält, in dem der Leckstrom aufgetreten ist, durchtrennt oder
entfernt, nachdem die Aktivmatrixtafel fertiggestellt ist.
Wenn ein Defekt einer Abtast-Halte-Kapazität optisch erkannt
wird, erfolgt dieser Vorgang in einem Herstellschritt, bei
dem ein Flüssigkristall bereits zwischen die Aktivmatrix
tafel und das Gegensubstrat eingefüllt ist und demgemäß das
LCD fertiggestellt ist.
Wie vorstehend beschrieben, sind bei einer erfindungsgemäßen
Aktivmatrixtafel mehrere Abtast-Halte-Kapazitäten für eine
Sourceleitung vorhanden oder mindestens eine der Elektroden,
die eine Abtast-Halte-Kapazität bildet, ist kammförmig mit
mehreren Zweigteilen ausgebildet. Im Ergebnis kann dann,
wenn in einer der mehreren Abtast-Halte-Kapazitäten oder in
einem der mehreren Zweigteile eine elektrostatische Zerstö
rung aufgetreten ist, nur diejenige Abtast-Halte-Kapazität
oder derjenigen Zweigteile, in dem die elektrostatische Zer
störung aufgetreten ist, durch Einstrahlen eines Laser
strahls oder dergleichen zertrennt oder entfernt werden. So
kann selbst dann, wenn elektrostatische Zerstörung in einer
Abtast-Halte-Kapazität aufgetreten ist, eine Aktivmatrixta
fel geschaffen werden, die ein Bild gewährleistet, dessen
Kontrast nicht wesentlich beeinträchtigt ist.
Nachfolgend wird eine Aktivmatrixtafel gemäß einem noch
anderen Ausführungsbeispiel der Erfindung beschrieben.
Fig. 5 ist ein Schaltbild, das ein beispielhaftes Schiebe
register zur Verwendung im Sourcetreiber der Aktivmatrixta
fel in diesem Fall zeigt. Bei diesem Ausführungsbeispiel
wird als Abtastsignal-Erzeugungsschaltung ein Schieberegi
ster mit redundanter Struktur verwendet, wie es später be
schrieben wird. Abgesehen vom Sourcetreiber weist die Aktiv
matrixtafel des vorliegenden Ausführungsbeispiels dieselbe
Konfiguration wie eine herkömmliche auf. So wird die Be
schreibung anderer Baukomponenten neben dem Sourcetreiber
weggelassen.
Wie in Fig. 5 dargestellt, werden beim vorliegenden Ausfüh
rungsbeispiel zwei parallel angeordnete Schieberegister ver
wendet. Das Ausgangssignal für jedes Bit des Schieberegi
sters wird in ein NAND-Gatter 31 eingegeben, das als Logik
gatter dient. Die Ausgangssignale der entsprechenden Bits
der zwei Schieberegister werden in dasselbe NAND-Gatter 31
eingegeben. Als Abtastsignal wird das Ausgangssignal des
NAND-Gatters 31 über einen einen Puffer bildenden Inverter
32 in die entsprechende Abtasttorschaltung eingegeben. Das
Abtastsignal ist ein Steuersignal, das angibt, ob die Ab
tasttorschaltung leitend oder nichtleitend sein soll. Durch
dieses Abtastsignal wird eine der Sourceleitungen Y₁ bis Yn
der Reihe nach ausgewählt, um einen Abtastvorgang auszufüh
ren. Außerdem ist jedes der beiden Schieberegister in meh
rere Blöcke unterteilt, die jeweils eine vorgegebene Anzahl
von Stufen enthalten. Die Ausgangssignale der entsprechenden
Blöcke der zwei Schieberegister werden jeweils in dasselbe
NOR-Gatter 33 eingegeben. Das Ausgangssignal des NOR-Gatters
33 wird für jedes der zwei Schieberegister in den nächsten
Block eingegeben.
Wenn bei der so aufgebauten Schaltung ein Defekt in einem
der Schieberegister auftritt, werden die über die Inverter
ausgegebenen Abtastsignale fehlerhaft, und zwar zumindest
für ein Bit im Block mit dem Defekt. In diesem Fall wird von
den zwei Eingängen in das mit dem Inverter 32 verbundene
NAND-Gatter 31 von den Schieberegistern her, dessen Aus
gangssignal anomal wurde, der Eingang vom defekten Schiebe
register her durchtrennt. Gleichzeitig wird auch der Eingang
vom Block her, in dem der Defekt auftritt, zum NOR-Gatter 33
durchtrennt. Das Durchtrennen wird durch eine herkömmliche
Technik wie das Einstrahlen eines Laserstrahls ausgeführt.
Als Beispiel sei angenommen, daß ein Defekt in einem Block
im unteren Schieberegister auftritt, wie in Fig. 5 darge
stellt. In diesem Fall werden die mit x in Fig. 5 gekenn
zeichneten Teile der Schaltung durchgetrennt. Mit den Ein
gängen von den zwei Schieberegistern zum NAND-Gatter 31 sind
jeweils Pullup-Widerstände 35 verbunden. Mit den Eingängen
des NOR-Gatters 33 sind jeweils Pulldown-Widerstände 34 ver
bunden. Demgemäß ist der durchtrennte Eingang des NAND-Gat
ters 31 auf Vdd fixiert, während der durchtrennte Eingang
des NOR-Gatters 33 auf GND fixiert ist. Im Ergebnis wird das
Abtastsignal durch das andere, normal arbeitende Schiebere
gister bestimmt. Dies bewirkt, daß der Sourcetreiber insge
samt normal arbeitet. Auf diese Weise kann selbst dann, wenn
ein Defekt im Abtastsignal-Erzeugungsabschnitt auftritt,
dieser Defekt repariert werden, solange nicht Defekte in
beiden entsprechenden Blöcken der zwei Schieberegister auf
treten. Aus diesem Grund ist die Ausbeute der Herstellung
des Sourcetreibers verbessert.
Außerdem ist, wie in Fig. 5 dargestellt, im Sourcetreiber
gemäß dem vorliegenden Ausführungsbeispiel ein Inverter 37,
der als lasttragende Kapazität dient, parallel zum Inverter
32 mit dem Ausgangsanschluß jedes NAND-Gatters 31 verbunden.
Der Ausgangsanschluß des Inverters 37 ist offen. Wie mit x
in Fig. 5 gekennzeichnet, wird dieser Inverter 37 vom Aus
gang des NAND-Gatters ebenso abgetrennt, wie der Eingang des
fehlerhaften Schieberegisters vom NAND-Gatter 31 abgetrennt
wird. Durch Bereitstellen eines solchen Inverters 37 durch
Optimieren der Größe der durch den Inverter 37 ausgeübten
Last kann die Verzögerung im NAND-Gatter 31, in das die Aus
gangssignale der normal arbeitenden Schieberegister ohne
Defekt eingegeben werden, ungefähr derjenigen im NAND-Gatter
31 gleich gemacht werden, das vom fehlerhaften Schieberegi
ster abgetrennt ist. Dies, weil die Last im ersteren Gatter
aufgrund des an dessen Ausgang vorhandenem Inverter 37 an
steigt, während das erstere ein größeres Treibervermögen
aufweist als das letztere.
Indessen ist auch am Ausgangsanschluß des NOR-Gatters 33 ein
Inverter 37 vorhanden, der als lasttragende Kapazität zum
Kompensieren der Verzögerung wirkt. Dessen Ausgangsanschluß
ist ähnlich wie der des vorstehend genannten Inverters 37
offen. Auf ähnliche Weise wie beim Inverter 37 wird der In
verter 36 vom NOR-Gatter 33 abgetrennt, wenn ein Defekt re
pariert wird, wie durch x in Fig. 5 gekennzeichnet. Z. B.
können die Inverter 36 und 37 aus CMOS-TFTs bestehen.
Fig. 6 ist eine Kurve, die die Beziehung zwischen dem Ab
tastzeitpunkt und der Last zeigt. Wie in Fig. 6 dargestellt,
ändert sich die Verzögerung zwischen dem in den Abtastsi
gnal-Erzeugungsabschnitt eingegebenen Taktsignal und dem
Abtastsignal beinahe linear mit der Größe des Inverters 37
als lasttragender Kapazität. Demgemäß kann dann, wenn die
Last im wesentlichen ebenso groß wie die des Inverters 32
eingestellt wird, der Abtastzeitpunkt so eingestellt werden,
daß er für ein Schieberegister mit repariertem Defekt und
ein Schieberegister ohne Reparatur gleich ist.
Beim vorliegenden Ausführungsbeispiel ist der Fall beschrie
ben, daß zwei Schieberegister als Abtastsignal-Erzeugungs
abschnitt mit redundanter Struktur verwendet werden. Jedoch
ist es möglich, mehr als zwei Schieberegister anzubringen.
Im folgenden wird eine Aktivmatrixtafel gemäß noch einem an
deren Ausführungsbeispiel der Erfindung beschrieben.
Fig. 7A zeigt Hauptteile eines Abtastsignal-Erzeugungsab
schnitts dieses Ausführungsbeispiels. Fig. 7B zeigt die Ver
läufe von Ausgangssignalen A bis D des in Fig. 7A darge
stellten Abtastsignal-Erzeugungsabschnitts. Es wird hier der
Fall für 2 Bits beschrieben, obwohl dann, wenn eine solche
Schaltung als Treiber für eine tatsächliche Anzeigevorrich
tung verwendet werden soll, mehr als 2 Bits erforderlich
sind. Fig. 7B zeigt ein Ausführungsbeispiel für den Signal
verlauf eines Auswahlsignals von 2 Bits.
Wie in Fig. 7A dargestellt, werden zwei Auswahlsignale unter
vier Auswahlsignalen in jeweils vier NOR-Gatter 41a bis 41d
eingegeben. Die NOR-Gatter 41a bis 41d weisen jeweils den
selben Aufbau auf. Die Kombination der eingegebenen Auswahl
signale unterscheidet sich für die NOR-Gatter voneinander.
Der spezielle Aufbau des NOR-Gatters beim vorliegenden Aus
führungsbeispiel ist in Fig. 8 dargestellt. Wie in Fig. 8
gezeigt, weist jedes der NOR-Gatter 41a bis 41d zwei PMOS-
Transistoren und zwei NMOS-Transistoren auf. Im NOR-Gatter
41a werden zwei Auswahlsignale 20 und 21 mit den in Fig. 7B
dargestellten Signalverläufen an die zwei Eingangsanschlüsse
in1 bzw. in2 angelegt. Demgemäß wechseln, wenn das Ausgangs
signal des NOR-Gatters 41a von Vdd auf GND wechselt, d. h.
zum Zeitpunkt des Abfalls des Impulses am Ausgang A des NOR-
Gatters 41a, wie in Fig. 7B dargestellt, die zwei Eingangs
signale in1 und in2 beide von GND auf Vdd. Im Ergebnis wer
den die zwei NMOS-Transistoren leitend geschaltet. Auf ähn
liche Weise werden auch im NOR-Gatter 41c, in das die Aus
wahlsignale und 2¹ eingegeben werden, zwei NMOS-Transi
storen zum Zeitpunkt des Abfalls des Impulses am Ausgang C
leitend geschaltet. Andererseits wird in den NOR-Gattern 41b
und 41d nur einer von zwei NMOS-Transistoren zum Zeitpunkt
des Abfalls des Impulses an den Ausgängen B bzw. D derselben
leitend geschaltet. Wie vorstehend angegeben, weisen die
vier NOR-Gatter 41a bis 41d denselben Aufbau dahingehend
auf, daß die Kanalbreite und die Kanallänge in beiden Tran
sistoren gleich eingestellt sind. Im Ergebnis unterscheidet
sich das Treibervermögen der NOR-Gatter 41a und 41c von dem
jenigen der NOR-Gatter 41b und 41d. Um den sich ergebenden
Unterschied hinsichtlich der Verzögerung zu kompensieren,
ist beim vorliegenden Ausführungsbeispiel an den Ausgangs
anschlüssen jedes der NOR-Gatter 41a und 41c mit größerem
Treibervermögen ein Inverter 42 parallel zum als Puffer wir
kenden Inverter 43 vorhanden. Ein Ende des Inverters 42 ist
offen, und dieser Inverter 42 wirkt als lasttragende Kapazi
tät, ähnlich wie die in Fig. 5 dargestellten Inverter 36 und
37. Im Ergebnis kann die Verzögerung in den NOR-Gattern 41a und 41c
und diejenige in den NOR-Gattern 41b und 41d jeweils
im wesentlichen auf denselben Wert eingestellt werden.
Z. B. kann als Inverter 42 ein CMOS-FET verwendet werden.
Als PMOS-Transistoren und NMOS-Transistoren, die jedes der
NOR-Gatter bilden, können z. B. PMOS-TFTs bzw. NNOS-TFTs
verwendet werden.
Im folgenden wird unter Bezugnahme auf die Fig. 9A und 9B
eine Aktivmatrixtafel gemäß einem noch anderen Ausführungs
beispiel der Erfindung beschrieben.
Fig. 9A zeigt Hauptteile des Abtastsignal-Erzeugungsab
schnitts beim vorliegenden Ausführungsbeispiel. Fig. 9B
zeigt die Konfigurationen von in Fig. 9A dargestellten NOR-
Gattern 51a und 51c. Beim vorliegenden Ausführungsbeispiel
ist, anstatt daß eine lasttragende Kapazität zum Einstellen
des Abtastzeitpunkts vorhanden ist, die Kanalbreite des
Transistors jeder der NOR-Gatter abhängig von der Anzahl von
Transistoren geändert, die zum Zeitpunkt des Abfalls des von
diesem NOR-Gatter ausgegebenen Abtastsignals leitend ge
schaltet sind. Z. B. ist dann, wenn der wie in Fig. 9A dar
gestellte 2-Bit-Decodierer verwendet wird, die Anzahl von
Transistoren, die zum Zeitpunkt des Abfallens des Abtast
signals leitend werden, in den NOR-Gattern 51a und 51c zwei,
während die Anzahl in den NOR-Gattern 51b und 51d eins ist.
Demgemäß werden beim vorliegenden Ausführungsbeispiel die
Kanalbreiten W₁ jedes der zwei NMOS-Transistoren der NOR-
Gatter 51a und 51c sowie die Kanalbreiten W₂ jedes der zwei
NMOS-Transistoren der NOR-Gatter 51b und 51d so eingestellt,
daß sie der Beziehung W₂ = 2W₁ genügen. Dadurch werden die
Treibervermögen der vier NOR-Gatter 51a bis 51d auf densel
ben Wert eingestellt. Im Ergebnis ist die Verzögerung in je
dem der NOR-Gatter im wesentlichen dieselbe, was zu einer
Verbesserung der Anzeigequalität führt.
Darüber hinaus können dieselben Wirkungen auch dadurch er
zielt werden, daß nicht die Kanalbreite eines Transistors,
sondern dessen Kanallänge geändert wird.
Es ist ein Merkmal des Verfahrens unter Verwendung eines De
codierers zum Erzeugen des Abtastsignals, daß die Richtung,
in der die Abtasttorschaltungen S₁ bis Sn durchgerastert
werden, dadurch geändert werden kann, daß der Signalverlauf
des in den Decodierer eingegebenen Auswahlsignals modifi
ziert wird. Jedoch bewirkt die Änderung der Abrasterrich
tung, daß die NOR-Gatter mit großer Verzögerung und diejeni
gen mit kleiner Verzögerung gegeneinander ausgetauscht wer
den. Demgemäß können die Abrasterzeitpunkte nicht mit den
unter Bezug auf die Fig. 7A und 9A beschriebenen Verfahren
eingestellt werden. Unter Bezugnahme auf Fig. 10 wird nun
eine Konfiguration beschrieben, die eine Einstellung der Ab
tastzeitpunkte selbst in einem solchen Fall ermöglicht.
Fig. 10 zeigt Hauptteile des Abtastsignal-Erzeugungsab
schnitts beim vorliegenden Ausführungsbeispiel. Der Einfach
heit halber wird das Ausführungsbeispiel ebenfalls ausgehend
von der Annahme beschrieben, daß ein 2-Bit-Decodierer ver
wendet wird. Die Konfiguration der in Fig. 10 dargestellten
NOR-Gatter 61a bis 61d ist dieselbe wie diejenige der in
Fig. 7A dargestellten NOR-Gatter 41a bis 41d. Die Konfigura
tion der in Fig. 10 dargestellten Schaltung unterscheidet
sich von der in Fig. 7A dargestellten dahingehend, daß In
verter 62, die jeweils als lasttragende Kapazität wirken,
über Schaltelemente 64 parallel mit dem Eingang aller NOR-
Gatter 61a bis 61d verbunden sind. Jedes Schaltelement 64
wird durch ein in den Steueranschluß des Schaltelements 64
eingegebenes Steuersignal zwischen leitend und nichtleitend
umgeschaltet. Beim vorliegenden Ausführungsbeispiel wird ein
Steuersignal STEUERUNG in den Steueranschluß des Schaltele
ments 64 eingegeben, das am Ausgangsanschluß jedes NOR-Gat
ters 61a und 61c vorhanden ist, während das invertierte Si
gnal des Steuersignals STEUERUNG in den Steueranschluß jedes
der NOR-Gatter 61b und 61d eingegeben wird. Wenn die Abra
sterrichtung der Abtasttorschaltungen S₁ bis Sn durch Ändern
des Steuersignals zur selben Zeit geändert wird, kann dahin
gehend umgeschaltet werden, ob die lasttragende Kapazität
mit den NOR-Gattern 61a und 61c oder den NOR-Gattern 61b und
61d verbunden ist. So können die Abtastzeitpunkte unabhängig
von der Abrasterrichtung eingestellt werden.
Bei den vorstehend angegebenen Ausführungsbeispielen unter
Verwendung eines Decodierers können dieselben Wirkungen, wie
sie mit den beschriebenen Ausführungsbeispielen erzielt wer
den, auch dann erzielt werden, wenn ein Decodierer mit einer
größeren Anzahl von Bits verwendet wird, wenn die beschrie
benen Verfahren entsprechend auf die größere Anzahl von Bits
erweitert werden. Auch wurde bei den vorstehend angegebenen
Ausführungsbeispielen ein Decodierer unter Verwendung von
NOR-Gattern beschrieben, jedoch können dieselben Wirkungen,
wie zuvor angegeben, dann erhalten werden, wenn ein Decodie
rer mit NAND-Gattern als Abtastsignal-Erzeugungsabschnitt
verwendet wird.
Auch bei den vorstehend angegebenen Ausführungsbeispielen
kann als Element zum Einstellen der Abtastzeitpunkte ein
CMOS-TFT verwendet werden. Jedoch ist die als lasttragende
Kapazität zu verwendende Kapazität nicht auf einen CMOS-TFT
beschränkt. Kapazitäten anderer Typen, wie durch eine Kapa
zitätsherstelltechnik auf dem Gebiet der LSI-Technologie
können ebenfalls als lasttragende Kapazität verwendet wer
den. Ferner kann ein Sourcetreiber monolithisch auf einer
Aktivmatrixtafel ausgebildet werden, ohne daß es zu einer
Veränderung der Abtastzeitpunkte kommt, und zwar unter Ver
wendung von TFTs aus polykristallinem Silizium als CMOS-TFTs
für die Abtastzeitpunkteinstellung sowie eines PMOS-TFTs und
eines NMOS-TFTs zum Aufbauen logischer Elemente wie eines
NOR-Gatters sowie anderer Elemente.
Wie im vorstehenden beschrieben, verwendet eine erfindungs
gemäße Aktivmatrixtafel mehrere parallel zueinander geschal
tete Schieberegister als Abtastsignal-Erzeugungsabschnitt
mit Redundanz. Die lasttragenden Kapazitäten zum Einstellen
der Abtastzeitpunkte sind parallel an den Ausgangsanschluß
des Logikgatters angeschlossen, den die Ausgangssignale der
entsprechenden Bits mehrerer Schieberegister zugeführt wer
den. Die lasttragenden Kapazitäten zum Einstellen der Ab
tastzeitpunkte sind parallel mit dem Ausgangsanschluß des
Logikgatters verbunden, in das die Ausgangssignale der
Schieberegister gemäß vorgegebenen Stufen eingegeben werden.
Wenn in einer solchen redundanten Struktur ein Defekt auf
tritt, wird der Eingang des Logikgatters ausgehend vom feh
lerhaften Schieberegister auf entweder 0 oder 1 fixiert,
wodurch der Fehler repariert ist. In Verbindung mit der Re
paratur wird auch die mit dem Ausgangsanschluß eines solchen
Logikgatters verbundene lasttragende Kapazität vom Logikgat
ter abgetrennt. So kann die Änderung des Treibervermögens
des Logikgatters, wie durch die Reparatur des Defekts her
vorgerufen, kompensiert werden. Demgemäß kann eine Abwei
chung hinsichtlich der Abtastzeitpunkte vermieden werden,
was im Ergebnis verhindert, daß sich die Anzeigequalität
verschlechtert.
Ferner ist im Fall der Verwendung eines Decodierers anstelle
eines Schieberegisters eine lasttragende Kapazität zum Ein
stellen der Abtastzeitpunkte mit dem Ausgangsanschluß des
Logikgatters verbunden, und zwar gemäß der Anzahl von Tran
sistoren, die zum Zeitpunkt des Abfalls des Signalverlaufs
des vom Logikgatter ausgegebenen Abtastsignals leitend ge
schaltet werden. Dies erlaubt eine Einstellung der Verzöge
rungsdifferenz zwischen Logikgattern. Die Verzögerungsdiffe
renz kann auch dadurch eingestellt werden, daß die Kanal
breite oder Kanallänge des Transistors in jedem der Logik
gatter anders gewählt wird. Dies ermöglicht es, Schwankungen
in den Abtastzeitpunkten zu kompensieren, wie sie sich für
jeweilige Bits des Decodierers ergeben und wie sie von ver
schiedenen Kombinationen der Auswahlsignale herrühren.
Ferner unterscheiden sich die Logikgatter, in denen eine
Einstellung erforderlich ist, dann, wenn die Abrasterrich
tung für Abtasttorschaltungen verschieden ist. Demgemäß wird
gemäß der Erfindung die Verbindung zwischen einem Logikgat
ter und einer lasttragenden Kapazität abhängig von der
Durchrasterrichtung für Abtasttorschaltungen oder derglei
chen umgeschaltet. Dies ermöglicht es, Schwankungen für je
weilige Bits der Abtastzeitpunkte unabhängig von der Abra
sterrichtung zu kompensieren.
Claims (23)
1. Aktivmatrixtafel mit:
- - einem Flüssigkristallabschnitt mit mehreren in einer Ma trix angeordneten Bildpunkten (6);
- - mehreren Sourceleitungen (Y) zum Anlegen von Videosignalen an die mehreren Bildpunkte; und
- - einem Sourcetreiber (1) zum sequentiellen Anlegen von Vi
deosignalen an die mehreren Sourceleitungen;
gekennzeichnet durch - - mehrere Abtast-Halte-Kapazitäten (8a, 8b, 8c) zum Auf rechterhalten der an eine jeweilige Sourceleitung angelegten Videosignale;
- - wobei jede der Sourceleitungen mit einer vorgegebenen An zahl von Abtast-Halte-Kapazitäten parallelgeschaltet ist.
2. Aktivmatrixtafel nach Anspruch 1, dadurch gekennzeich
net, daß der Kapazitätswert jeder der Abtast-Halte-Kapazitä
ten (8a, 8b, 8c) so eingestellt ist, daß die einem der
Videosignale entsprechende elektrische Ladung durch die Ab
tast-Halte-Kapazitäten aufrechterhalten wird, wobei die An
zahl der Abtast-Halte-Kapazitäten um eins kleiner als die
vorgegebene Anzahl ist.
3. Aktivmatrixtafel mit:
- - einem Flüssigkristallabschnitt mit mehreren in einer Ma trix angeordneten Bildpunkten (6);
- - mehreren Sourceleitungen (Y) zum Anlegen von Videosignalen an die mehreren Bildpunkte; und
- - einem Sourcetreiber (1) zum sequentiellen Anlegen von Vi
deosignalen an die mehreren Sourceleitungen;
gekennzeichnet durch - - eine Abtast-Halte-Kapazität (8′) zum Aufrechterhalten der an eine jeweilige Sourceleitung angelegten Videosignale;
- - wobei die Abtast-Halte-Kapazität ein Paar Elektroden (81, 82) aufweist und mindestens eine dieser Elektroden kammför mig mit einer vorgegebenen Anzahl von Zweigteilen ausgebil det ist.
4. Aktivmatrixtafel nach Anspruch 3, dadurch gekennzeich
net, daß der Kapazitätswert der Abtast-Halte-Kapazität (8′)
so eingestellt ist, daß die einem der Videosignale entspre
chende elektrische Ladung durch die Zweigteile aufrechter
halten wird, wobei die Anzahl der Zweigteile um eins kleiner
ist als die vorgegebene Anzahl.
5. Aktivmatrixtafel nach Anspruch 3, dadurch gekennzeich
net, daß jeder der Zweigteile mit vorgegebener Anzahl einen
Endteil und einen Ausgangsteil aufweist, wobei der Ausgangs
teil mit dem eines benachbarten Zweigteils verbunden ist und
wobei die Breite des Ausgangsteils kleiner als diejenige des
Endteils ist.
6. Aktivmatrixtafel nach einem der Ansprüche 1 oder 3,
dadurch gekennzeichnet, daß der Sourcetreiber (1) folgendes
beinhaltet:
- - mehrere Abtastschaltelemente, um, wenn sie leitend sind, die Videosignale an die mehreren Sourceleitungen zu legen;
- - eine Abtastsignal-Anlegeeinrichtung zum sequentiellen An legen mehrerer Abtastsignale an die mehreren Abtastschalt elemente, um diese leitend zu machen; und
- - eine Einstelleinrichtung zum Einstellen des Zeitpunkts, zu dem jedes der mehreren Abtastschaltelemente leitend geschal tet wird.
7. Aktivmatrixtafel nach Anspruch 6, dadurch gekennzeich
net, daß die Abtastsignal-Anlegeeinrichtung mehrere Logik
elemente enthält, die jeweils die mehreren Abtastsignale er
zeugen, und daß die Einstelleinrichtung aus einer Mehrzahl
lasttragender Kapazitäten besteht, von denen jede parallel
an den Ausgangsanschluß eines jeweiligen Logikelements ange
schlossen ist und vom entsprechenden Logikelement abgetrennt
wird, wenn einer der Eingangsanschlüsse des entsprechenden
Logikelements durchgetrennt wird.
8. Aktivmatrixtafel nach Anspruch 6, dadurch gekennzeich
net, daß
- - die Abtastsignal-Anlegeeinrichtung mehrere Logikelemente zum selektiven Empfangen mehrerer Auswahlsignale und zum Erzeugen der mehreren Abtastsignale abhängig von den empfan genen Auswahlsignalen aufweist;
- - wobei die Treibervermögen der mehreren Logikelemente ab hängig von der Kombination der empfangenen Auswahlsignale voneinander verschieden sind und wobei die Einstelleinrich tung die Treibervermögen der mehreren Logikelemente so ein stellt, daß sie im wesentlichen gleich sind.
9. Aktivmatrixtafel nach Anspruch 8, dadurch gekennzeich
net, daß die mehreren Logikelemente mehrere Transistoren
aufweisen, die durch die empfangenen Auswahlsignale leitend
geschaltet werden, und die Einstelleinrichtung aus mehreren
lasttragenden Kapazitäten besteht, die abhängig von der An
zahl der zum Zeitpunkt des Abfalls jeder der Abtastsignale
im entsprechenden Logikelement leitend geschaltet werden,
parallel an den Ausgangsanschluß des entsprechenden Logik
elements angeschlossen werden.
10. Aktivmatrixtafel nach Anspruch 8, dadurch gekennzeich
net, daß die mehreren Logikelemente mehrere Transistoren
enthalten, die durch die jeweiligen Auswahlsignale leitend
geschaltet werden, und daß die Einstelleinrichtung mehrere
lasttragende Kapazitäten an den jeweiligen Ausgangsanschlüs
sen der mehreren Logikelemente und ein Umschaltelement auf
weisen, um die mehreren Logikelemente abhängig von einem
Steuersignal selektiv elektrisch mit einer entsprechenden
lasttragenden Kapazität zu verbinden.
11. Aktivmatrixtafel nach einem der Ansprüche 1 oder 3, da
durch gekennzeichnet, daß der Sourcetreiber (1) folgendes
beinhaltet:
- - mehrere Abtastschaltelemente zum Anlegen von Videosignalen an die mehreren Sourceleitungen (Y,) wenn diese Elemente leitend geschaltet werden; und
- - eine Abtastsignal-Anlegeeinrichtung zum sequentiellen An legen mehrerer Abtastsignale an die Abtastschaltelemente, um diese Abtastelemente leitend zu schalten; und
- - wobei die Abtastsignal-Anlegeeinrichtung mehrere Logik elemente enthält, die jeweils die mehreren Abtastsignale er zeugen, und wobei jedes der Logikelemente mehrere Transisto ren enthält, wobei die Kanalbreiten oder -längen der Transi storen abhängig von der Anzahl der Transistoren eingestellt sind, die zum Zeitpunkt des Abfalls eines zugehörigen Ab tastsignals leitend geschaltet werden.
12. Aktivmatrixtafel nach einem der Ansprüche 1 oder 3,
gekennzeichnet durch ein Substrat, auf dem ein Flüssigkri
stallabschnitt und mehrere Sourceleitungen (Y) ausgebildet
sind, wobei der Sourcetreiber (1) auf dem Substrat ausgebil
det ist.
13. Aktivmatrixtafel mit:
- - einem Flüssigkristallabschnitt mit mehreren in einer Ma trix angeordneten Bildpunkten (6);
- - mehreren Sourceleitungen (Y) zum Anlegen von Videosignalen an die mehreren Bildpunkte; und
- - einem Sourcetreiber (1) zum sequentiellen Anlegen von Vi
deosignalen an die mehreren Sourceleitungen;
dadurch gekennzeichnet, daß der Sourcetreiber folgendes be inhaltet: - - mehrere Abtastschaltelemente, um, wenn sie leitend ge schaltet sind, das Videosignal an die mehreren Sourceleitun gen anzulegen; und
- - eine Abtastsignal-Anlegeeinrichtung zum sequentiellen An legen mehrerer Abtastsignale an die Abtastschaltelemente, die die Abtastschaltelemente leitend schalten;
- - wobei die Abtastsignal-Anlegeeinrichtung mehrere Logikele mente enthält, um mehrere Abtastsignale zu erzeugen, sowie eine Einstelleinrichtung zum Einstellen einer Abweichung des Zeitpunkts zu dem die Abtastschaltelemente leitend geschal tet werden, wobei die Abweichung von einer Differenz des Treibervermögens zwischen den mehreren Logikelementen her rührt.
14. Aktivmatrixtafel nach Anspruch 13, dadurch gekennzeich
net, daß die Einstelleinrichtung aus mehreren lasttragenden
Kapazitäten besteht, von denen jeder parallel an den Aus
gangsanschluß eines entsprechenden Logikelements unter den
mehreren Logikelementen angeschlossen ist und vom entspre
chenden Logikelement abgetrennt wird, wenn einer der Ein
gangsanschlüsse des entsprechenden Logikelements abgetrennt
wird.
15. Aktivmatrixtafel nach Anspruch 13, dadurch gekennzeich
net, daß die mehreren Logikelemente selektiv mehrere Aus
wahlsignale empfangen und mehrere Abtastsignale abhängig von
den empfangenen Auswahlsignalen erzeugen, wobei die Treiber
vermögen der Logikelemente abhängig von der Kombination der
empfangenen Auswahlsignale verschieden sind und wobei die
Einstelleinrichtung die Treibervermögen der Logikelemente so
einstellt, daß sie im wesentlichen gleich sind.
16. Aktivmatrixtafel nach Anspruch 15, dadurch gekennzeich
net, daß die mehreren Logikelemente mehrere Transistoren um
fassen, die durch die empfangenen Auswahlsignale leitend ge
schaltet werden, und daß die Einstelleinrichtung aus mehre
ren lasttragenden Kapazitäten besteht, die abhängig von der
Anzahl von Transistoren, die zum Zeitpunkt des Abfalls jedes
der Abtastsignale leitend geschaltet werden, parallel mit
dem Ausgangsanschluß des entsprechenden Logikelements ver
bunden werden.
17. Aktivmatrixtafel nach Anspruch 15, dadurch gekennzeich
net, daß die Logikelemente mehrere Transistoren aufweisen,
die durch die empfangenen Auswahlsignale leitend geschaltet
werden und daß die Einstelleinrichtung mehrere lasttragende
Kapazitäten, die an jeweiligen Ausgangsanschlüssen der meh
reren Logikelemente vorhanden sind, und ein Umschaltelement
aufweist, um die Logikelemente elektrisch selektiv abhängig
von einem Steuersignal mit einer entsprechenden lasttragen
den Kapazität zu verbinden.
18. Aktivmatrixtafel nach Anspruch 13, dadurch gekennzeich
net, daß jedes der mehreren Logikelemente mehrere Transisto
ren enthält, und die Kanalbreiten oder -längen der Transi
storen abhängig von der Anzahl von Transistoren eingestellt
werden, die zum Zeitpunkt des Abfalls eines entsprechenden
Abtastsignals leitend geschaltet werden.
19. Aktivmatrixtafel nach Anspruch 13, gekennzeichnet durch
ein Substrat, auf dem der Flüssigkristallabschnitt und die
mehreren Sourceleitungen ausgebildet sind, wobei der Source
treiber auf dem Substrat ausgebildet ist.
20. Verfahren zum Herstellen einer Aktivmatrixtafel, die
folgendes beinhaltet:
- - einen Flüssigkristallabschnitt mit mehreren in einer Ma trix angeordneten Bildpunkten (6);
- - mehrere Sourceleitungen (Y) zum Anlegen von Videosignalen an die mehreren Bildpunkte und
- - einen Sourcetreiber zum sequentiellen Anlegen von Video
signalen an die mehreren Sourceleitungen;
dadurch gekennzeichnet, daß - - mehrere Abtast-Halte-Kapazitäten (8a, 8b, 8c) vorhanden sind, um die an eine jeweilige Sourceleitung angelegten Vi deosignale aufrechtzuerhalten, wobei eine vorgegebene Anzahl von Abtast-Halte-Kapazitäten parallel zu jeder Sourceleitung geschaltet ist;
- - wobei das Verfahren einen Schritt des elektrischen Durch trennens einer der mehreren Abtast-Halte-Kapazitäten, die einen Defekt enthält, von der entsprechenden Sourceleitung beinhaltet.
21. Verfahren zum Herstellen einer Aktivmatrixtafel, die
folgendes beinhaltet:
- - einen Flüssigkristallabschnitt mit mehreren in einer Ma trix angeordneten Bildpunkten (6);
- - mehrere Sourceleitungen (Y) zum Anlegen von Videosignalen an die mehreren Bildpunkte und
- - einen Sourcetreiber zum sequentiellen Anlegen von Video
signalen an die mehreren Sourceleitungen;
dadurch gekennzeichnet, daß - - eine Abtast-Halte-Kapazität (8′) vorhanden ist, um das an eine Sourceleitung angelegten Videosignal zu halten, und die ein Paar Elektroden (81, 82) enthält, von denen mindestens eine kammförmig mit einer vorgegebenen Anzahl von Zweigtei len ist;
- - wobei das Verfahren einen Schritt des elektrischen Durch trennens einer der mehreren Zweigteile, das einen Defekt enthält, von der entsprechenden Sourceleitung enthält.
22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß
jedes Zweigteil unter der vorgegebenen Anzahl von Zweigtei
len ein Endteil und einen Ausgangsteil aufweist, wobei der
Ausgangsteil mit dem eines benachbarten Zweigteils verbunden
ist und wobei die Breite des Ausgangsteils kleiner als
diejenige des Endteils ist, und wobei der Durchtrennschritt
dadurch ausgeführt wird, daß ein Ausgangsteil mit einem
Laserstrahl bestrahlt wird.
23. Verfahren zum Herstellen einer Aktivmatrixtafel, die
folgendes beinhaltet:
- - einen Flüssigkristallabschnitt mit mehreren in einer Ma trix angeordneten Bildpunkten (6);
- - mehrere Sourceleitungen (Y) zum Anlegen von Videosignalen an die mehreren Bildpunkte und
- - einen Sourcetreiber zum sequentiellen Anlegen von Video
signalen an die mehreren Sourceleitungen;
dadurch gekennzeichnet, daß - - der Sourcetreiber folgendes beinhaltet:
- - mehrere Abtastschaltelemente zum Anlegen des Videosignals an die mehreren Sourceleitungen, wenn diese Schaltelemente leitend geschaltet werden; und
- - eine Abtastsignal-Anlegeeinrichtung zum sequentiellen An legen mehrerer Abtastsignale, die die mehreren Abtastschalt elemente leitend schaltet, an die mehreren Abtastschaltele mente;
- - wobei die Abtastsignal-Anlegeeinrichtung mehrere Logikele mente, von denen jedes die mehreren Abtastsignale erzeugt, und mehrere Einstellelemente enthält, die jeweils mit den Ausgangsanschlüssen der mehreren Logikelemente verbunden sind, um eine zeitliche Abweichung einzustellen, mit der die mehreren Abtastschaltelemente leitend geschaltet werden, wo bei die Abweichung von einer Differenz der Treibervermögen zwischen den mehreren Logikelementen herrührt;
- - wobei das Verfahren einen Schritt beinhaltet, gemäß dem beim Reparieren eines Defekts, wie er in der Abtastsignal- Anlegeeinrichtung auftritt, ein Einstellelement, das mit dem Ausgangsanschluß des Logikelements, das aufgrund des Defekts ein anomales Abtastsignal erzeugt, elektrisch abgetrennt wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31990293A JP3059872B2 (ja) | 1993-12-20 | 1993-12-20 | アクティブマトリクスパネル及びその製造方法 |
JP6081887A JPH07295510A (ja) | 1994-04-20 | 1994-04-20 | 表示駆動装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4445431A1 true DE4445431A1 (de) | 1995-07-20 |
DE4445431C2 DE4445431C2 (de) | 1998-06-04 |
Family
ID=26422872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4445431A Expired - Fee Related DE4445431C2 (de) | 1993-12-20 | 1994-12-20 | Aktivmatrixtafel |
Country Status (5)
Country | Link |
---|---|
US (1) | US5798742A (de) |
KR (1) | KR0168478B1 (de) |
CN (1) | CN1087435C (de) |
DE (1) | DE4445431C2 (de) |
TW (1) | TW255032B (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3897826B2 (ja) * | 1994-08-19 | 2007-03-28 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型の表示装置 |
CA2228213C (en) * | 1995-07-28 | 2005-04-26 | Litton Systems Canada Limited | Integrated analog source driver for active matrix liquid crystal display |
JP4044961B2 (ja) * | 1995-08-30 | 2008-02-06 | セイコーエプソン株式会社 | 画像表示装置及びそれを用いた電子機器 |
JP3294114B2 (ja) * | 1996-08-29 | 2002-06-24 | シャープ株式会社 | データ信号出力回路および画像表示装置 |
US6219113B1 (en) | 1996-12-17 | 2001-04-17 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for driving an active matrix display panel |
JPH11214700A (ja) | 1998-01-23 | 1999-08-06 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
JPH11338439A (ja) | 1998-03-27 | 1999-12-10 | Semiconductor Energy Lab Co Ltd | 半導体表示装置の駆動回路および半導体表示装置 |
JP3844613B2 (ja) | 1998-04-28 | 2006-11-15 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ回路およびそれを用いた表示装置 |
JP2002090708A (ja) * | 2000-05-31 | 2002-03-27 | Toshiba Corp | 回路基板および平面表示装置 |
US6831299B2 (en) * | 2000-11-09 | 2004-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US6747626B2 (en) | 2000-11-30 | 2004-06-08 | Texas Instruments Incorporated | Dual mode thin film transistor liquid crystal display source driver circuit |
JP3797337B2 (ja) * | 2003-02-25 | 2006-07-19 | ソニー株式会社 | シフトレジスタおよび表示装置 |
CN101191923B (zh) * | 2006-12-01 | 2011-03-30 | 奇美电子股份有限公司 | 可改善显示品质的液晶显示系统及相关驱动方法 |
CN111508417A (zh) * | 2020-05-06 | 2020-08-07 | Tcl华星光电技术有限公司 | Goa电路 |
CN114144828B (zh) * | 2020-05-13 | 2023-12-05 | 京东方科技集团股份有限公司 | 显示基板、制作方法和显示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4107318A1 (de) * | 1990-04-27 | 1991-10-31 | Mitsubishi Electric Corp | Fluessigkristallanzeigenvorrichtung |
JPH05165438A (ja) * | 1991-10-17 | 1993-07-02 | Sharp Corp | 表示装置の駆動回路 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62178296A (ja) * | 1986-01-31 | 1987-08-05 | セイコーエプソン株式会社 | アクテイブマトリクスパネル |
GB2205191A (en) * | 1987-05-29 | 1988-11-30 | Philips Electronic Associated | Active matrix display system |
JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル,投写型表示装置及びビューファインダー |
EP0362974B1 (de) * | 1988-10-04 | 1995-01-11 | Sharp Kabushiki Kaisha | Ansteuerschaltung für ein Matrixanzeigegerät |
JPH03163529A (ja) * | 1989-11-22 | 1991-07-15 | Sharp Corp | アクティブマトリクス表示装置 |
JP2538086B2 (ja) * | 1990-01-11 | 1996-09-25 | 松下電器産業株式会社 | 液晶表示デバイスおよびその製造方法 |
JPH04179996A (ja) * | 1990-11-15 | 1992-06-26 | Toshiba Corp | サンプルホールド回路およびこれを用いた液晶ディスプレイ装置 |
JP2798540B2 (ja) * | 1992-01-21 | 1998-09-17 | シャープ株式会社 | アクティブマトリクス基板とその駆動方法 |
US5576857A (en) * | 1992-04-02 | 1996-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device with transistors and capacitors method of driving the same |
GB9207527D0 (en) * | 1992-04-07 | 1992-05-20 | Philips Electronics Uk Ltd | Multi-standard video matrix display apparatus and its method of operation |
JP2758103B2 (ja) * | 1992-04-08 | 1998-05-28 | シャープ株式会社 | アクティブマトリクス基板及びその製造方法 |
JP3067059B2 (ja) * | 1992-07-09 | 2000-07-17 | シャープ株式会社 | サンプルホールド回路 |
JP2911089B2 (ja) * | 1993-08-24 | 1999-06-23 | シャープ株式会社 | 液晶表示装置の列電極駆動回路 |
-
1994
- 1994-11-26 TW TW083111025A patent/TW255032B/zh active
- 1994-12-16 US US08/358,012 patent/US5798742A/en not_active Expired - Lifetime
- 1994-12-20 DE DE4445431A patent/DE4445431C2/de not_active Expired - Fee Related
- 1994-12-20 KR KR1019940035806A patent/KR0168478B1/ko not_active IP Right Cessation
- 1994-12-20 CN CN94120770A patent/CN1087435C/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4107318A1 (de) * | 1990-04-27 | 1991-10-31 | Mitsubishi Electric Corp | Fluessigkristallanzeigenvorrichtung |
JPH05165438A (ja) * | 1991-10-17 | 1993-07-02 | Sharp Corp | 表示装置の駆動回路 |
Non-Patent Citations (1)
Title |
---|
Japan Display, 1986, S. 208-211, "Active Matrix ... Repair System" * |
Also Published As
Publication number | Publication date |
---|---|
CN1087435C (zh) | 2002-07-10 |
US5798742A (en) | 1998-08-25 |
CN1116755A (zh) | 1996-02-14 |
KR950019832A (ko) | 1995-07-24 |
TW255032B (de) | 1995-08-21 |
DE4445431C2 (de) | 1998-06-04 |
KR0168478B1 (ko) | 1999-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3750870T2 (de) | Antriebsschaltung einer bildanzeigevorrichtung. | |
DE69314507T2 (de) | Horizontal-Treiberschaltung mit Eliminierungsfunktion fixer Muster | |
DE69033468T2 (de) | Abtast- und Halteschaltung | |
DE69021027T2 (de) | Steuereinrichtung für ein Flüssigkristallanzeigegerät. | |
DE68915413T2 (de) | Anzeigevorrichtung mit aktiver Matrix. | |
DE69420667T2 (de) | Als Zeilenwahlabtaster verwendbares Schieberegister für eine Flüssigkristallanzeigevorrichtung | |
DE69635399T2 (de) | Verfahren und einrichtung zum steuern einer flüssigkristallanzeige | |
DE69523910T2 (de) | Schieberegister mit gleich polarisierten mis-transistoren | |
DE4445431C2 (de) | Aktivmatrixtafel | |
DE112012004462B4 (de) | Flüssigkristallanzeigevorrichtung | |
DE2810478C2 (de) | ||
DE3851276T2 (de) | Matrix-Anzeigevorrichtungen. | |
DE3346271C2 (de) | ||
DE69415903T2 (de) | Datensignalleitungsstruktur in einer Flüssigkristallanzeigeeinrichtung mit aktiver Matrix | |
DE69322608T2 (de) | Programmierbare logische Vorrichtungen mit Ersatzschaltungen zum Ersatz von Defekten | |
DE19854730A1 (de) | LCD-Quellentreiber | |
DE69320256T2 (de) | Steuersystem für eine Flüssigkristallanzeigevorrichtung | |
DE3526321C2 (de) | ||
DE3220958A1 (de) | Fluessigkeitskristall-matrixanzeigeanordnung | |
DE102005063049B4 (de) | NAND-Flashspeicherbauelement und Programmierverfahren | |
DE602005002754T2 (de) | Flüssigkristall-matrixanzeige | |
DE3641556C2 (de) | ||
DE69221827T2 (de) | Verfahren zum Programmieren einer anwenderprogrammierbaren Gattermatrix | |
DE2514582C2 (de) | Schaltung zur erzeugung von leseimpulsen | |
DE69918192T2 (de) | Treiber mit niedrigem Energieverbrauch mit Flüssigkristallanzeige |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8128 | New person/name/address of the agent |
Representative=s name: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |