DE4336720A1

DE4336720A1 - Eingabepuffer

Info

Publication number: DE4336720A1
Application number: DE4336720A
Authority: DE
Inventors: Sung-Jin Han; Chung-Keun Kwak
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1992-10-29
Filing date: 1993-10-28
Publication date: 1994-05-05
Anticipated expiration: 2013-10-29
Also published as: GB2272120A8; JP3476514B2; GB2272120A; CN1040056C; JPH06225319A; KR940010529A; US5408191A; TW257905B; GB2272120B; DE4336720B4; CN1086360A; KR940010674B1; JPH06209253A; GB9322075D0

Description

Die Erfindung bezieht sich auf einen Eingabepuffer eines Halb leiterbauelementes nach dem Oberbegriff des Patentanspruchs 1.

Es ist ein derartiges Halbleiterbauelement gebräuchlich, dessen Eingabepuffer eine Ausgangsspannung auf hohem Pegel generiert, die merklich von der angelegten Speisespannung abhängt, weshalb das Halbleiterbauelement eine instabile Funktionsweise zeigt. Fig. 2 stellt den Eingabepuffer des üblichen Halbleiterbau elementes dar. Der dortige Eingabepuffer beinhaltet einen PMOS-Transistor (1), dessen Source-Elektrode an die Speise spannung angeschlossen und dessen Gate-Elektrode mit einem Freigabesignal (EN) beaufschlagt ist, einen PMOS-Transistor (2), dessen Gate-Elektrode mit der Source-Elektrode des PMOS- Transistors (1) verbunden und dessen Gate-Elektrode von einem Eingabesignal (IN) beaufschlagt ist, einen NMOS-Transistor (3), dessen Drain-Elektrode mit der Drain-Elektrode des PMOS-Tran sistors (2) verbunden, dessen Gate-Elektrode vom Eingabesignal (IN) beaufschlagt und dessen Source-Elektrode geerdet ist, sowie einen NMOS-Transistor (4), dessen Drain-Elektrode mit der Drain-Elektrode des NMOS-Transistors (3) verbunden, dessen Source-Elektrode geerdet und dessen Gate-Elektrode vom Frei gabesignal (EN) beaufschlagt ist.

Damit ergibt sich folgende Betriebsweise für diesen konventio nellen Eingabepuffer. Wenn das Freigabesignal (EN) auf hohen Pegel wechselt, wird der NMOS-Transistor (4) leitend und gene riert ein Ausgangssignal (OUT) auf logisch niedrigem Pegel. Wenn das Freigabesignal (EN) auf niedrigen Pegel wechselt, wird der NMOS-Transistor (4) sperrend und der PMOS-Transistor (1) leitend, was die Source-Elektrode des PMOS-Transistors (2) auf den logisch hohen Pegel hochzieht. Wenn folglich ein Eingabe signal (IN) auf hohem Pegel anliegt, führt dies zu einem Aus gangssignal auf niedrigem Pegel, während umgekehrt das Aus gangssignal auf hohem Pegel liegt, wenn das Eingabesignal auf niedrigem Pegel ist. Wenn das Freigabesignal (EN) und das Eingabesignal (IN) auf niedrigem Pegel liegen, überträgt sich die Fluktuation in der Speisespannung über die PMOS-Transisto ren (1) und (2) auf den Ausgangsanschluß, wodurch eine Fluktu ation des Ausgangssignals hervorgerufen wird. Demgemäß tritt bei dem konventionellen Eingabepuffer die Schwierigkeit auf, daß die Ausgangsspannung auf hohem Pegel im Verhältnis zu Speisespannungsschwankungen fluktuiert, insbesondere beim Ansteigen der Speisespannung.

Der Erfindung liegt als technisches Problem die Bereitstellung eines Eingabepuffers eines Halbleiterbauelementes zugrunde, bei dem die Ausgangsspannung stabil bleibt, insbesondere auch im Fall eines Anwachsens der Speisespannung und auf hohem Pegel liegender Ausgangsspannung.

Dieses Problem wird durch einen Eingabepuffer mit den Merkmalen des Patentanspruchs 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Eine nachfolgend beschriebene, bevorzugte Ausführungsform der Erfindung sowie zu deren besserem Verständnis die oben be schriebene, konventionelle Ausführungsform sind in den Zeich nungen dargestellt. Es zeigen:

Fig. 1 einen erfindungsgemäßen Eingabepuffer eines Halblei terbauelementes,

Fig. 2 den konventionellen Eingabepuffer eines Halbleiter bauelementes,

Fig. 3 ein Diagramm mit einem typischen Spannungsänderungs verlauf an der Gate-Elektrode des PMOS-Transistors (14) von Fig. 1 in Abhängigkeit von Änderungen der Speisespannung und

Fig. 4 ein Diagramm, in dem die Hochpegel-Ausgangsspannungs charakteristika des konventionellen und des erfin dungsgemäßen Eingabepuffers gegenübergestellt sind.

Der in Fig. 1 dargestellte, erfindungsgemäße Eingabepuffer ei nes Halbleiterbauelementes beinhaltet folgende Elemente: einen PMQS-Transistor (5), dessen Source-Elektrode an eine Speise spannung (Vcc) angeschlossen ist und dessen Gate-Elektrode ein Freigabesignal (EN) empfängt; einen PMOS-Transistor (6), dessen Source-Elektrode mit der Drain-Elektrode des PMOS-Transistors (5) verbunden ist und dessen Gate-Elektrode ein Eingabesignal (IN) empfängt; einen NMOS-Transistor (7), dessen Gate-Elektrode das Eingabesignal (IN) empfängt und dessen Source-Elektrode geerdet ist; einen NMOS-Transistor (8), dessen Gate-Elektrode das Freigabesignal (EN) empfängt, dessen Source-Elektrode geerdet ist und dessen Drain-Elektrode mit der Drain-Elektrode des NMOS-Transistors (7) verbunden ist; einen PMOS-Transistor (9), dessen Source-Elektrode an die Speisespannung (Vcc) ange schlossen ist und dessen Gate-Elektrode das Freigabesignal (EN) empfängt; einen PMOS-Transistor (10), dessen Source-Elektrode mit der Drain-Elektrode des PMOS-Transistors (9) und dessen Gate- und Drain-Elektroden miteinander verbunden sind; einen PMOS-Transistor (11), dessen Source-Elektrode mit der Drain- Elektrode des PMOS-Transistors (10) und dessen Gate- und Drain- Elektroden miteinander verbunden sind; einen PMOS-Transistor (12), dessen Source-Elektrode mit der Drain-Elektrode des PMOS-Transistors (11) und dessen Gate- und Drain-Elektroden miteinander verbunden sind; einen NMOS-Transistor (13), dessen Gate-Elektrode an die Speisespannung (Vcc) angeschlossen, dessen Drain-Elektrode mit der Drain-Elektrode des PMOS-Tran sistors (12) verbunden und dessen Source-Elektrode geerdet ist; sowie einen PMOS-Transistor (14), dessen Source-Elektrode mit der Drain-Elektrode des PMOS-Transistors (6), dessen Gate-Elek trode mit der Drain-Elektrode des PMOS-Transistors (12) und dessen Drain-Elektrode mit der Drain-Elektrode des NMOS-Tran sistors (7) verbunden ist.

Von dem obigen Aufbau des Eingabepuffers dienen die PMOS-Tran sistoren (9, 10, 11, 12 und 14) sowie der NMOS-Transistor (13) dazu, Fluktuationen des Hochpegelzustands der Ausgangsspannung aufgrund von Änderungen in der Speisespannung zu unterbinden. Dies ergibt sich aus der nachfolgend beschriebenen Funktions weise des Eingabepuffers mit dem oben beschriebenen Aufbau.

Zunächst ist festzustellen, daß der PMOS-Transistor (14) lei tend bleibt, da der NMOS-Transistor (13) stets leitend ist. Wenn nun das Freigabesignal (EN) auf niedrigen Pegel wechselt, wird der PMOS-Transistor (5) leitend und der NMOS-Transistor (8) sperrend. Das Eingabesignal (IN) wird folglich durch den PMOS-Transistor (6) und den NMOS-Transistor (7) invertiert und gepuffert, wonach es am Ausgang ansteht. Des weiteren wird der PMOS-Transistor (9) leitend, so daß die Spannung an der Gate- Elektrode des PMOS-Transistors (14) linear anwächst. Dement sprechend kann das Öffnen des Kanals des PMOS-Transistors (9) gesteuert werden, so daß der Hochpegelzustand des Ausgangs signals einreguliert werden kann.

Mit anderen Worten wird erfindungsgemäß der Eingabepuffer unter Steuerung durch das Freigabesignal aktiviert, wobei ein Tran sistor zwischen dem Pull-up-Transistor und dem Pull-down- Transistor des Eingabepuffers eingeschleift ist, dessen Kanal öffnungsgrad in Abhängigkeit von der Speisespannung regulierbar ist.

Das Diagramm von Fig. 3 zeigt die Änderung der Spannung an der Gate-Elektrode des PMOS-Transistors (14) von Fig. 1 in Ab hängigkeit von der Speisespannung. Dabei ist auf der horizon talen Achse die Speisespannung (Vcc) und auf der vertikalen Achse die Spannung an der Gate-Elektrode des PMOS-Transistors (14) abgetragen. Unter Anwachsen der Speisespannung von 3V bis 7V steigt die Spannung an der Gate-Elektrode des PMOS-Transi stors (14) linear von 0V bis 2V an. Der PMOS-Transistor (14), siehe Fig. 1, wird so eingestellt, daß er nur unterhalb einer vorbestimmten Spannung betrieben (leitend geschaltet) wird, während er bei Überschreiten der vorbestimmten Spannung sperrt, wodurch der Hochpegelzustand des Ausgangssignals steuerbar ist.

Das Diagramm von Fig. 4 zeigt charakteristische Kurvenverläufe der Ausgangsspannung auf hohem Pegel in Abhängigkeit von der Speisespannung. Auf der horizontalen Achse ist die Speise spannung (0V bis 7V) und auf der vertikalen Achse die Spannung von Hochpegelzuständen am Ausgang (0V bis 3V) abgetragen. Die mit dem Buchstaben (A) markierte Kurve bezieht sich auf den konventionellen Eingabepuffer, in welchem die Ausgabe des hohen Pegels linear im Verhältnis mit dem Anwachsen der Speisespan nung ansteigt. Mit dem Buchstaben (B) ist die Kurve markiert, die sich auf den erfindungsgemäßen Eingabepuffer bezieht, in welchem der Ausgangsspannungspegel oberhalb einer vorbestimmten Speisespannung im wesentlichen konstant bleibt.

Demgemäß vermag der erfindungsgemäße Eingabepuffer eines Halb leiterspeicherbauelementes den Verlauf der Hochpegel-Ausgangs spannung in Abhängigkeit von Änderungen der Speisespannung zu stabilisieren. Es versteht sich, daß der Fachmann naheliegende Modifikationen der oben beschriebenen Ausführungsform vorzuneh men vermag, ohne den Umfang der Erfindung zu verlassen.

Claims

1. Eingabepuffer eines Halbleiterbauelementes, mit

- einer Puffereinrichtung zur Pufferung eines Eingabesignals, die einen Pull-up-Transistor (6) und einen Pull-down-Tran sistor (7) aufweist, gekennzeichnet durch
- eine zwischen dem Pull-up-Transistor und dem Pull-down-Tran sistor der Puffereinrichtung eingeschleifte Kompensations einrichtung (9 bis 14), die ein Freigabesignal (EN) emp fängt, zur Unterdrückung von Fluktuationen in der Hochpegel- Ausgangsspannung in Abhängigkeit von Speisespannungsschwan kungen.

2. Eingabepuffer nach Anspruch 1, weiter gekennzeichnet durch Aktivierungsmittel (5, 8), die ein Freigabesignal empfangen, um die Puffereinrichtung zu aktivieren.

3. Eingabepuffer nach Anspruch 2, weiter dadurch gekenn zeichnet, daß die Aktivierungsmittel folgende Elemente beinhal ten:

- einen PMOS-Transistor (5), dessen Source-Elektrode an die Speisespannung (Vcc) angeschlossen ist, dessen Gate-Elek trode das Freigabesignal (EN) empfängt und dessen Drain- Elektrode mit der Source-Elektrode des Pull-up-Transistors (6) verbunden ist, und
- einen NMOS-Transistor (8), dessen Gate-Elektrode das Frei gabesignal (EN) empfängt, dessen Source-Elektrode geerdet und dessen Drain-Elektrode mit der Drain-Elektrode des Pull down-Transistors (7) verbunden ist.

4. Eingabepuffer nach einem der Ansprüche 1 bis 3, weiter dadurch gekennzeichnet, daß die Kompensationseinrichtung folgende Elemente beinhaltet:

- einen ersten PMOS-Transistor (9), dessen Source-Elektrode an die Speisespannung (Vcc) angeschlossen ist und dessen Gate- Elektrode das Freigabesignal (EN) empfängt,
- einen zweiten PMOS-Transistor (10), dessen Source-Elektrode mit der Drain-Elektrode des ersten PMOS-Transistors (9) und dessen Gate- und Drain-Elektroden miteinander verbunden sind,
- einen dritten PMOS-Transistor (11), dessen Source-Elektrode mit der Drain-Elektrode des zweiten PMOS-Transistors (10) und dessen Gate- und Drain-Elektroden miteinander verbunden sind,
- einen vierten PMOS-Transistor (12), dessen Source-Elektrode mit der Drain-Elektrode des dritten PMOS-Transistors (11) und dessen Gate- und Drain-Elektroden miteinander verbunden sind,
- einen NMOS-Transistor (13), dessen Gate-Elektrode an die Speisespannung (Vcc) angeschlossen, dessen Drain-Elektrode mit der Drain-Elektrode des vierten PMOS-Transistors (12) verbunden und dessen Source-Elektrode geerdet ist, und
- einen fünften PMOS-Transistor (14), dessen Source-Elektrode mit der Drain-Elektrode des Pull-up-Transistors, dessen Gate-Elektrode mit der Drain-Elektrode des vierten PMOS- Transistors (12) und dessen Drain-Elektrode mit der Drain- Elektrode des Pull-down-Transistors (7) verbunden ist.