DE4321590A1 - Dünnschicht-Transistor und Verfahren zu seiner Herstellung - Google Patents

Dünnschicht-Transistor und Verfahren zu seiner Herstellung

Info

Publication number
DE4321590A1
DE4321590A1 DE4321590A DE4321590A DE4321590A1 DE 4321590 A1 DE4321590 A1 DE 4321590A1 DE 4321590 A DE4321590 A DE 4321590A DE 4321590 A DE4321590 A DE 4321590A DE 4321590 A1 DE4321590 A1 DE 4321590A1
Authority
DE
Germany
Prior art keywords
layer
source
tft
electrode
drain electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4321590A
Other languages
English (en)
Other versions
DE4321590B4 (de
Inventor
Jeong Hyun Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
Gold Star Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019920011602A external-priority patent/KR940000911A/ko
Priority claimed from KR1019920012069A external-priority patent/KR940002645A/ko
Application filed by Gold Star Co Ltd filed Critical Gold Star Co Ltd
Publication of DE4321590A1 publication Critical patent/DE4321590A1/de
Application granted granted Critical
Publication of DE4321590B4 publication Critical patent/DE4321590B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors

Description

Die vorliegende Erfindung betrifft einen Dünnschicht- Transistor (TFT) und ein Verfahren zu dessen Herstellung und insbesondere einen Dünnschicht-Transistor mit einer vertika­ len Doppelstruktur und ein Verfahren zu dessen Herstellung.
Fig. 2 zeigt den Aufbau eines als Treiberelement die­ nenden Dünnfilm-Transistors einer herkömmlichen Aktivmatrix- Flüssigkeit-Sichtanzeige.
Nachstehend wird ein Herstellungsverfahren des in Fig. 2 dargestellten herkömmlichen TFT beschrieben.
Zunächst wird auf einem Glassubstrat 1 ein Metall wie beispielsweise Cr, Al oder Ta aufgebracht, um eine erste Me­ tallschicht zu bilden, wobei das Metall anschließend ein Muster erhält, um eine Gate-Elektrode mit einem Muster herzustellen.
Anschließend wird durch eine plasmaverstärkte chemische Gasphasenabscheidung (CVD-Verfahren) als erste Isolier­ schicht 3 ein Isoliermaterial, wie beispielsweise Oxid oder Nitrid auf der gesamten Oberfläche des Glassubstrats 1 mit der Gate-Elektrode 2 aufgebracht.
Daraufhin werden auf der ersten Isolierschicht 3 eine als aktive Schicht 4 dienende Halbleiterschicht und eine mit einem Fremdelement dotierte Halbleiterschicht 5 in der ge­ nannten Reihenfolge ausgebildet.
Die aktive Schicht 4 erhält danach ein gewünschtes Mu­ ster. Die Halbleiterschicht 5 wird als Schicht für einen Stromübergang zwischen der Source- und der Drain-Elektrode verwendet, die anschließend hergestellt werden.
Daraufhin wird auf der gesamten offen liegenden Oberfläche eine zweite Metallschicht aufgebracht, die an­ schließend ein gewünschtes Muster erhält, wodurch eine Source-Elektrode 6 und eine Drain-Elektrode 7 gebildet wer­ den.
Die Halbleiterschicht 5 wird einem Trockenätzverfahren unterzogen, um die mit einem Fremdelement dotierte Halblei­ terschicht 5 entsprechend einem Kanalabschnitt zwischen der Source-Elektrode 6 und der Drain-Elektrode 7 zu entfernen, wodurch ein TFT gebildet wird.
Danach wird auf der gesamten offen liegenden Oberfläche des Glassubstrats 1 mit dem TFT eine Schutzschicht 8 ausge­ bildet, um den nach dem vorstehend erwähnten Verfahren her­ gestellten TFT zu schützen.
Wenn der nach dem vorstehend beschriebenen Verfahren hergestellte herkömmliche TFT als Treiberschaltung einer Ak­ tivmatrix-Flüssigkeit-Sichtanzeige verwendet wird, bilden mehrere TFT eine TFT-Matrix, um jedes Bildelement der Aktiv­ matrix-Flüssigkeit-Sichtanzeige einzeln anzusteuern.
Andererseits nimmt die Gesamtanzahl der TFTs in der TFT-Matrix zu, wenn die Größe und die Integration der Aktivmatrix-Flüssigkeit-Sichtanzeige zunehmen.
Dadurch werden die TFTs kleiner, wodurch auch deren Kenngrößen verschlechtert werden.
D.h., weil die Kanalbreite entsprechend der reduzierten Größe der TFTs kleiner wird, nimmt deren Einschaltstrom pro­ portional zur reduzierten Größe ab.
Daher kann durch die Flüssigkeit-Sichtanzeige kein hochwertiges Bild erhalten werden.
Durch die erhöhte Gesamtzahl von TFTs in der TFT-Matrix werden auch die Herstellungsgeschwindigkeit der TFTs sowie die Öffnungsgeschwindigkeit jedes Bildelements der Flüssig­ keit-Sichtanzeige gemäß deren hoher Integration verringert.
Daher ist es Aufgabe der vorliegenden Erfindung, einen TFT mit einer vertikalen Doppelstruktur bereitzustellen, um die Kenngrößen des TFT zu verbessern.
Ferner wird ein Verfahren zur Herstellung eines TFT be­ reitgestellt, durch das die Kenngrößen des TFT verbessert werden können.
Diese Aufgaben werden durch die Merkmale der Pa­ tentansprüche gelöst.
Die Erfindung wird nachstehend im Zusammenhang mit den beigefügten Abbildungen ausführlich beschrieben, es zeigen:
Fig. 1 eine Querschnittansicht zur Darstellung des Auf­ baus einer ersten Ausführungsform eines erfindungsgemäßen TFT;
Fig. 2 eine Querschnittansicht zur Darstellung des Auf­ baus eines herkömmlichen TFT;
Fig. 3a bis 3g Querschnittansichten zur Darstellung ei­ nes Verfahrens zur Herstellung der ersten Ausführungsform des erfindungsgemäßen TFT;
Fig. 4 eine Querschnittansicht zur Darstellung des Auf­ baus einer zweiten Ausführungsform eines erfindungsgemäßen TFT;
Fig. 5 eine Querschnittansicht zur Darstellung des Auf­ baus einer dritten Ausführungsform eines erfindungsgemäßen TFT;
Fig. 6a bis 6g Querschnittansichten zur Darstellung ei­ nes Verfahrens zur Herstellung der dritten Ausführungsform des erfindungsgemäßen TFT; und
Fig. 7 eine Querschnittansicht zur Darstellung eines bevorzugten Aufbaus eines erfindungsgemäßen TFT.
Fig. 1 zeigt eine Querschnittansicht des Aufbaus einer ersten Ausführungsform eines erfindungsgemäßen TFT.
Gemäß Fig. 1 weist der erfindungsgemäße TFT eine in dessen Mittelabschnitt angeordnete, gemeinsame Gate-Elek­ trode 17, eine erste Source-Elektrode 12 und eine erste Drain-Elektrode 13, die an der Unterseite der Gate-Elektrode 17 in vertikaler Richtung zu einem Substrat angeordnet sind, und eine zweite Source-Elektrode 21 und eine zweite Drain- Elektrode 22 auf, die an der Oberseite der gemeinsamen Gate- Elektrode 17 in vertikaler Richtung zum Substrat angeordnet sind. Dadurch erhält der TFT eine Doppelstruktur.
Eine Isolierschicht 18 ist an der Oberseite und eine Isolierschicht 16 an der Unterseite der gemeinsamen Gate Elektrode 17 ausgebildet, wodurch Stromübergangsschichten 20 bzw. 14 für Stromübergänge zwischen aktiven Schichten 19 bzw. 15 und den ersten Source/Drain-Elektroden 12, 13 bzw. den zweiten Source/Drain-Elektroden 21, 22 gebildet werden.
Die ersten Source/Drain-Elektroden 12, 13 sind mit ei­ ner ersten Source-Leitung (nicht dargestellt) und die zwei­ ten Source/Drain-Elektroden 21, 22 mit einer zweiten Source- Leitung (nicht dargestellt) verbunden. Die erste Source-Lei­ tung ist mit der zweiten Source-Leitung an ausgewählten Ab­ schnitten davon über eine in den Isolierschichten 16, 18 ausgebildete Öffnung (nicht dargestellt) verbunden, wodurch die ersten Source/Drain-Elektroden 12, 13 und die zweiten Source/Drain-Elektroden 21, 22 miteinander verbunden werden können.
Dadurch kann ein erster TFT mit der gemeinsamen Gate- Elektrode 17 und den ersten Source/Drain-Elektroden 12, 13 zusammen mit einem zweiten TFT mit der Gate-Elektrode 17 und den zweiten Source/Drain-Elektroden 21, 22 angesteuert wer­ den.
Fig. 3a bis 3g zeigen ein Verfahren zum Herstellen des erfindungsgemäßen TFT mit der Doppelstruktur.
Wie in Fig. 3a dargestellt, wird auf der Oberfläche ei­ nes Isoliersubstrats 11 eine erste Leitungsschicht 12 ausge­ bildet, um die Source/Drain-Elektroden und eine Source-Lei­ tung herzustellen.
Auf der Oberfläche der ersten Leitungsschicht 12 wird eine mit einem Fremdelement dotierte Halbleiterschicht 13 ausgebildet, die als erste Halbleiterschicht dient und eine Stromübergangsschicht (galvanisch leitende Schicht) bildet.
Die erste Leitungsschicht 12 und die Halbleiterschicht 13 werden durch ein Photolithographieverfahren und ein Ätz­ verfahren gemustert, wodurch eine erste Source-Elektrode 12, eine erste Drain-Elektrode 13, eine erste Source-Leitung (nicht dargestellt) und eine erste Stromübergangsschicht 14 gebildet werden.
Wie in Fig. 3b dargestellt, wird anschließend auf der gesamten offen liegenden Fläche eine zweite Halbleiter­ schicht gebildet und anschließend mit einer vorgegebenen Schablone gemustert, um eine erste aktive Schicht 15 herzu­ stellen.
Wie in Fig. 3c dargestellt, wird auf der gesamten offen liegenden Fläche eine erste Isolierschicht 16 aus beispiels­ weise SiNx oder SiO2 ausgebildet.
Wie in Fig. 3d dargestellt, wird auf der ersten Iso­ lierschicht 16 eine zweite Leitungsschicht zum Herstellen einer Gate-Elektrode ausgebildet und anschließend mit einer vorgegebenen Schablone gemustert, wodurch eine gemeinsame Gate-Elektrode 17 gebildet wird.
Daraufhin wird auf der gesamten Fläche des Isolier­ substrats 11 und der Oberfläche der gemeinsamen Gate-Elek­ trode 17, wie in Fig. 3e dargestellt, eine zweite Isolier­ schicht 18 ausgebildet.
Wie in Fig. 3f dargestellt, werden eine dritte Halblei­ terschicht und eine vierte, mit einem Fremdelement dotierte Halbleiterschicht in der genannten Reihenfolge aufgebracht und daraufhin mit einer vorgegebenen Schablone gemustert, um eine zweite aktive Schicht 19 zu bilden.
Anschließend wird an einem ausgewählten Abschnitt der ersten Isolierschicht 16 und der zweiten Isolierschicht 18 eine Öffnung (nicht dargestellt) ausgebildet, so daß ein ausgewählter Abschnitt der Source-Leitung (nicht darge­ stellt) freigelegt wird.
Wie in Fig. 3g dargestellt, wird danach eine dritte Leitungsschicht zum Herstellen von zweiten Source/Drain- Elektroden und einer zweiten Source-Leitung gebildet, wo­ durch eine zweite Source-Elektrode 21, eine zweite Drain- Elektrode 22 und eine zweite Source-Leitung (nicht darge­ stellt) hergestellt werden.
Anschließend wird unter Verwendung der zweiten Source/Drain-Elektroden als Ätz-Masken auf der mit einem Fremdelement dotierten vierten Halbleiterschicht entspre­ chend dem Kanalabschnitt der zweiten aktiven Schicht 19 ein Trockenätzverfahren durchgeführt, wodurch eine zweite Stromübergangsschicht 20 gebildet wird.
Zu diesem Zeitpunkt wird die erste Source-Leitung (nicht dargestellt) über die am ausgewählten Abschnitt der ersten Isolierschicht 16 und der zweiten Isolierschicht 18 ausgebildete Öffnung (nicht dargestellt) mit der zweiten Source-Leitung (nicht dargestellt) verbunden, wodurch die ersten Source- und Drain-Elektroden 12, 13 und die zweiten Source- und Drain-Elektroden 21, 22, die mit einer gleichen Leitungsschicht zusammen mit den ersten und zweiten Source- Leitungen hergestellt wurden, miteinander verbunden werden.
Dadurch wird ein erfindungsgemäßer TFT mit einer Dop­ pelstruktur vollständig hergestellt.
Der TFT weist auf: einen ersten TFT mit den ersten Source/Drain-Elektroden 12, 13 und der gemeinsamen Gate- Elektrode 17; und einen zweiten TFT mit den zweiten Source/Drain-Elektro­ den 21, 22 und der gemeinsamen Gate-Elektrode 17.
In Fig. 4, zeigt eine schematische Darstellung einer zweite Ausführungsform der vorliegenden Erfindung, wobei der TFT mit der Doppelstruktur als TFT mit einer Doppel-Bildele­ mentelektrode verwendet wird.
In Fig. 4 sind aus transparentem Leitungsfilm herge­ stellte Bildelementelektroden 23, 24 mit einer aus einem oberen Abschnitt und einem unteren Abschnitt bestehenden Doppelstruktur so ausgebildet, daß sie mit der ersten Drain- Elektrode 13 bzw. der zweiten Drain-Elektrode 22 verbunden sind.
Die Bildelementelektroden 23, 24 können als verlust­ freie Speicherkapazität hinsichtlich der Öffnungsgeschwin­ digkeit verwendet werden. Eine weitere Ausführungsform kann erhalten werden, indem der in Fig. 2 dargestellte TFT verän­ dert wird.
D.h., als unterer Transistor kann ein n-Kanal-MOS und als oberer Transistor ein p-Kanal-MOS verwendet werden, wenn TFTs jeweils im unteren Abschnitt und im oberen Abschnitt einer Gate-Elektrode bei einer gemeinsamen Verwendung der Gate-Elektrode gebildet werden.
Gleichermaßen kann als unterer Transistor ein p-Kanal- MOS und als oberer Transistor ein n-Kanal-MOS gebildet wer­ den.
Zu diesem Zeitpunkt wird der n-Kanal-MOS-Transistor durch Dotieren eines Element wie beispielsweise Phosphor (P) in die aktive Schicht und der p-Kanal-MOS-Transistor durch Dotieren eines Elements wie beispielsweise Bor (B) in die aktive Schicht gebildet.
Fig. 5 bis 7 zeigen eine dritte Ausführungsform der vorliegenden Erfindung.
Fig. 5 zeigt eine Querschnittansicht der dritten Aus­ führungsform eines erfindungsgemäßen TFT.
Bei diesem TFT sind erste Source/Drain-Elektroden 12, 13 mit zweiten Source/Drain-Elektroden 21, 22 direkt verbun­ den, wobei eine Seite der ersten Source/Drain-Elektroden 12, 13 mit einer Bildelementelektrode 23 verbunden ist.
Nachstehend wird ein Verfahren zum Herstellen des in Fig. 5 dargestellten TFT in Zusammenhang mit Fig. 6a bis 6g ausführlich beschrieben.
Wie in Fig. 6a dargestellt, wird auf einem Isoliersub­ strat 11 durch eine Sputtervorrichtung eine transparente Leitungsschicht mit einer Dicke von 1000 °A-1500 °A angela­ gert und anschließend durch ein Photolithographie- und ein Ätzverfahren mit einer Schablone gemustert, um eine Bildele­ mentelektrode 23 zu bilden.
Wie in Fig. 6b dargestellt, werden daraufhin auf der gesamten offen liegenden Fläche des Isoliersubstrats 11, auf dem die Bildelementelektrode 23 ausgebildet ist, eine erste Leitungsschicht und eine erste mit einem Fremdelement do­ tierte Halbleiterschicht in der genannten Reihenfolge ausge­ bildet, die anschließend mit einer Schablone gemustert wer­ den, um eine erste Source-Elektrode 12 und eine erste Drain- Elektrode 13 herzustellen.
Zu diesem Zeitpunkt wird die erste Leitungsschicht aus einem aus beispielsweise Al, Cr, Mo, Ta, Ag, Cu oder Ti bzw. Legierungen davon ausgewählten Metall hergestellt. Die mit einem Fremdelement dotierte Halbleiterschicht wird aus mit einem Element wie beispielsweise Phosphor oder mikrokristal­ linem Silizium (Mc-Si) dotierten amorphem Silizium herge­ stellt.
Die ersten Source/Drain-Elektroden 12, 13 können auch aus einem Silicid hergestellt werden. Dabei werden eine amorphe Halbleiterschicht und ein Metall in der genannten Reihenfolge aufgebracht und einem Glühverfahren unterzogen, wodurch sich das Metall in das Silicid umwandelt.
Das Silicid wird anschließend mit einer Schablone gemu­ stert, um die ersten Source/Drain-Elektroden 12, 13 herzustellen.
Zu diesem Zeitpunkt wird eine Seite der ersten Source/Drain-Elektroden 12, 13 mit der Bildelementelektrode 23 verbunden.
Wie in Fig. 6c dargestellt, werden anschließend auf der gesamten offen liegenden Fläche eine 500-1500 °A dicke zweite Halbleiterschicht 15, die eine aktive Schicht bildet, und eine aus einem Isoliermaterial wie beispielsweise SiNx oder SiO2 bestehende erste Isolierschicht 16 ausgebildet.
Die erste Isolierschicht 16 kann aus einem mehrschich­ tigen Isolierfilm hergestellt werden.
Wie in Fig. 6d dargestellt, wird daraufhin auf der er­ sten Isolierschicht 16 eine zweite Leitungsschicht ausgebil­ det und anschließend mit einer Schablone gemustert, um eine Gate-Elektrode 17 herzustellen.
Die zweite Leitungsschicht wird aus einem aus bei­ spielsweise Al, Cr, Mo, Ta, Ag, Cu oder Ti bzw. Legierungen davon ausgewählten Metall hergestellt.
Zu diesem Zeitpunkt wird die Gate-Elektrode 17 durch ein Musterbildungsverfahren so hergestellt, daß sie die er­ sten Source/Drain-Elektroden 12, 13 um mindestens 0,5 µm überlappt.
Wie in Fig. 6e dargestellt, wird auf der gesamten offen liegenden Fläche eine zweite Isolierschicht 18 und darauf eine 500-1500 °A dicke dritte Halbleiterschicht 19 herge­ stellt, die eine aktive Schicht bildet. Daraufhin wird eine mit einem Fremdelement dotierte Halbleiterschicht 20 ausgebildet, um eine Stromübergangsschicht herzustellen.
Die vierte Halbleiterschicht 20 kann durch Dotieren ei­ nes Elements wie beispielsweise von Phosphorionen in die amorphe Siliziumschicht hergestellt werden.
Die vierte Halbleiterschicht 20 kann auch aus kristal­ linem Silizium hergestellt werden.
Im vorliegenden Fall wird die zweite Halbleiterschicht 18 durch das gleiche oder ein ähnliches Verfahren wie bei der Herstellung der ersten Isolierschicht 16 gebildet. Ebenso wird die dritte Halbleiterschicht 19 durch das glei­ che oder ein ähnliches Verfahren wie bei der Herstellung der zweiten Isolierschicht 15 gebildet.
Wie in Fig. 6f dargestellt, werden anschließend die er­ ste Halbleiterschicht 14, die Schichtstruktur aus der zwei­ ten Halbleiterschicht 15, der ersten Isolierschicht 16, der zweiten Isolierschicht 18, der dritten Halbleiterschicht 19 und der vierten Halbleiterschicht 20 in der genannten Rei­ henfolge mit Hilfe einer vorgegebenen Schablone durch ein Photolithographie- und Ätzverfahren gemustert, wodurch ein ausgewählter Abschnitt der ersten Source/Drain-Elektroden 12, 13 freigelegt und gleichzeitig eine zweite aktive Schicht 19 gebildet wird, die aus der dritten Halbleiter­ schicht 19 besteht. Zu diesem Zeitpunkt hat die Schablone der Schichtstruktur eine mindestens 2 µm größere Breite als die der Gate-Elektrode 17, so daß die Gate-Elektrode mit ei­ nem vorgegebenen Abstand von den Rändern der ersten Source/Drain-Elektroden 12, 13 innerhalb der Schichtstruktur ausgebildet wird.
Wie in Fig. 6g dargestellt, wird daraufhin auf der ge­ samten offen liegenden Fläche eine dritte Leitungsschicht aufgebracht und anschließend mit Hilfe einer vorgegebenen Schablone gemustert, um eine zweite Source-Elektrode 21 und eine zweite Drain-Elektrode 22 zu bilden.
Zu diesem Zeitpunkt wird die dritte Leitungsschicht ge­ mustert, um mit Hilfe einer gleichen oder etwas größeren Maske wie diejenige, die zum Herstellen der ersten Source/Drain-Elektroden 12, 13 verwendet wird, die zweiten Source/Drain-Elektroden 21, 22 zu bilden.
Daher werden die ersten Source/Drain-Elektroden 12, 13 über den ausgewählten Abschnitt der ersten Source/Drain- Elektroden 12, 13, der bei der Musterherstellung der Schichtstruktur freigelegt wird, mit den zweiten Source/Drain-Elektroden 21, 22 verbunden.
Anschließend wird ein Trockenätzverfahren durchgeführt, um die mit einem Fremdelement dotierte Halbleiterschicht 20 entsprechend dem Kanalabschnitt der zweiten aktiven Schicht 19 zu entfernen und dadurch eine zweite Stromübergangs­ schicht 20 zu bilden.
Daraufhin wird auf der gesamten offen liegenden Fläche eine Schutzschicht 25 ausgebildet, um den Transistor und die Bildelementelektrode zu schützen.
Fig. 7 zeigt eine Querschnittansicht eines bevorzugten Aufbaus eines erfindungsgemäßen TFT.
Der Kanal (Abschnitt "a") des zweiten TFT mit der ge­ meinsamen Gate-Elektrode 17 und den zweiten Source/Drain- Elektroden 21, 22 kann so hergestellt werden, daß die Länge des Kanals gleich oder etwas verschieden von derjenigen des Kanals (Abschnitt "b") des ersten TFT mit der gemeinsamen Gate-Elektrode 17 und den ersten Source/Drain-Elektroden 12, 13 ist.
Vorzugsweise überlappt die gemeinsame Gate-Elektrode 17 mit den ersten Source/Drain-Elektroden 12, 13 und den zwei­ ten Source/Drain-Elektroden 21, 22 in einem Abschnitt (Abschnitt "c") um mindestens 0,5 µm.
Außerdem ist die horizontale Länge (Abschnitt "d") zwi­ schen der gemeinsamen Gate-Elektrode 17 und den ersten Source/Drain-Elektroden 12, 13 vorzugsweise mindestens 2 m größer als die vertikale Länge (Abschnitt "e").
Wie vorstehend erwähnt ist, weil der erfindungsgemäße TFT eine Doppelstruktur mit einem oberen und einem unteren Abschnitt aufweist, dessen Kanal doppelt so lang wie derje­ nige eines herkömmlichen TFT, wobei der Einschaltstrom des erfindungsgemäßen TFT ebenfalls, verglichen mit einem her­ kömmlichen TFT, auf das doppelte erhöht wird. Weil die Lei­ tungsbahnen der vorliegenden Erfindung eine Doppelstruktur besitzen, wird der Leitungswiderstand verringert, wodurch eine Signalverzögerung verhindert werden kann.
Wie vorstehend beschrieben, besitzt der erfindungsge­ mäße TFT in vertikaler Richtung eine Doppelstruktur, wodurch die Kanalbreite vergrößert wird.
Dadurch können die elektrischen Kenngrößen aufgrund der vergrößerten Kanalbreite verbessert werden.
Weil der TFT eine doppelte Leitungsstruktur besitzt, wird der Leitungswiderstand verringert, wodurch eine Signalverzögerung verhindert wird.
Weil durch den erfindungsgemäßen TFT die Öffnungsge­ schwindigkeit von Bildelementen verglichen mit derjenigen eines herkömmlichen TFT erhöht wird, kann eine Flüssigkeit- Sichtanzeige mit hoher Bildschirmqualität erhalten werden.
Weil bei der vorliegenden Erfindung eine Doppelstruktur verwendet wird, kann, verglichen mit einem herkömmlichen TFT mit gleichen Kenngrößen, die Größe des TFT verringert wer­ den.
Wenn die vorliegende Erfindung bei einer Aktivmatrix- Flüssigkeit-Sichtanzeige verwendet wird, kann die Herstel­ lungsgeschwindigkeit des TFT verringert werden, weil bei gleichen Bedingungen die Gesamtanzahl der erfindungsgemäßen TFTs verglichen mit herkömmlichen TFTs verringert werden kann. Daher kann eine, verglichen mit einer herkömmlichen Aktivmatrix-Flüssigkeit-Sichtanzeige, größere Aktivmatrix- Flüssigkeit-Sichtanzeige mit höherer Integration hergestellt werden.

Claims (23)

1. Dünnschicht-Transistor mit:
einem Isoliersubstrat;
einem ersten TFT mit einer ersten Source-Elektrode und einer ersten Drain-Elektrode, die auf dem Isolier­ substrat ausgebildet sind, einer ersten aktiven Schicht, die so ausgebildet ist, daß sie mit der ersten Source-Elektrode und der ersten Drain-Elektrode verbun­ den ist, und einer gemeinsamen Gate-Elektrode, die auf einer Isolierschicht über der ersten Source-Elektrode, der ersten Drain-Elektrode und der ersten aktiven Schicht ausgebildet ist; und
einem zweiten TFT mit der gemeinsamen Gate-Elek­ trode, einer zweiten aktiven Schicht, die auf einer Isolierschicht über der gemeinsamen Gate-Elektrode aus­ gebildet ist, einer zweiten Source-Elektrode und einer zweiten Drain-Elektrode, die auf der zweiten aktiven Schicht ausgebildet sind, wobei ein Abschnitt der Elek­ troden mit der ersten Source-Elektrode und der ersten Drain-Elektrode verbunden ist.
2. Dünnschicht-Transistor nach Anspruch 1, wobei der erste TFT ein n-leitender Transistor mit einer n-leitenden aktiven Schicht und der zweite TFT ein p-leitender Transistor mit einer p-leitenden aktiven Schicht ist.
3. Dünnschicht-Transistor nach Anspruch 1, wobei der erste TFT ein p-leitender Transistor mit einer p-leitenden aktiven Schicht und der zweite TFT ein n-leitender Transistor mit einer n-leitenden aktiven Schicht ist.
4. Dünnschicht-Transistor nach Anspruch 1, 2 oder 3 mit einer ersten Stromübergangsschicht zwischen der ersten aktiven Schicht und den ersten Source/Drain-Elektroden.
5. Dünnschicht-Transistor nach einem der Ansprüche 1 bis 4 mit einer zweiten Stromübergangsschicht zwischen der zweiten aktiven Schicht und den zweiten Source/Drain- Elektroden.
6. Dünnschicht-Transistor nach einem der Ansprüche 1 bis 5 mit transparenten Bildelementelektroden, die an einer Seite der ersten Source/Drain-Elektroden und der zwei­ ten Source/Drain-Elektroden ausgebildet sind.
7. Dünnschicht-Transistor nach einem der Ansprüche 1 bis 6 mit einer an einer Seite der ersten Source/Drain-Elek­ troden ausgebildeten transparenten Bildelementelek­ trode.
8. Dünnschicht-Transistor nach einem der Ansprüche 1 bis 7, wobei die ersten Source/Drain-Elektroden über eine Öffnung in den Isolierschichten, die auf dem oberen Ab­ schnitt und auf dem unteren Abschnitt der gemeinsamen Gate-Elektrode ausgebildet sind, mit den zweiten Source/Drain-Elektroden verbunden sind.
9. Dünnschicht-Transistor nach einem der Ansprüche 1 bis 8, wobei die zweiten Source/Drain-Elektroden mit einem ausgewählten Abschnitt der ersten Source/Drain-Elektro­ den direkt verbunden sind.
10. Dünnschicht-Transistor nach einem der Ansprüche 1 bis 9, wobei die ersten Source/Drain-Elektroden die gleiche oder eine andere Breite besitzen als die zweiten Source/Drain-Elektroden.
11. Verfahren zum Herstellen eines TFT mit den Schritten:
Herstellen einer ersten Leitungsschicht und einer ersten Halbleiterschicht in der genannten Reihenfolge auf einem Isoliersubstrat und Musterbildung der ersten Leitungsschicht und der ersten Halbleiterschicht, um eine erste Source-Elektrode, eine erste Drain-Elek­ trode, eine erste Sourceleitung und eine erste Strom­ übergangsschicht zu bilden;
Herstellen einer zweiten Halbleiterschicht auf der gesamten offen liegenden Fläche und Musterbildung der zweiten Halbleiterschicht, um eine erste aktive Schicht zu bilden;
Herstellen einer ersten Isolierschicht und einer zweiten Leitungsschicht in der genannten Reihenfolge auf der gesamten offen liegenden Fläche und Musterbil­ dung der zweiten Leitungsschicht, um eine gemeinsame Gate-Elektrode zu bilden;
Herstellen einer zweiten Isolierschicht, einer dritten Halbleiterschicht und einer vierten Halbleiter­ schicht in der genannten Reihenfolge auf der gesamten offen liegenden Fläche und Musterbildung der vierten Halbleiterschicht und der dritten Halbleiterschicht in der genannten Reihenfolge, um eine zweite aktive Schicht zu bilden;
Musterbildung der zweiten Isolierschicht und der ersten Isolierschicht, um an einem ausgewählten Ab­ schnitt davon eine Öffnung auszubilden;
Herstellen einer dritten Leitungsschicht auf der gesamten offen liegenden Fläche und Musterbildung der dritten Leitungsschicht, um eine zweite Source-Elek­ trode, eine zweite Drain-Elektrode und eine zweite Source-Leitung herzustellen; und
Ätzen der vierten Halbleiterschicht unter Verwen­ dung der zweiten Source-Elektrode und der zweiten Drain-Elektrode als Ätzmasken, um eine zweite Stromübergangsschicht zu bilden.
12. Verfahren nach Anspruch 11, wobei die zweite Halblei­ terschicht aus einem n-leitenden Halbleiter und die dritte Halbleiterschicht aus einem p-leitenden Halblei­ ter gebildet wird.
13. Verfahren nach Anspruch 11, wobei die zweite Halblei­ terschicht aus einem p-leitenden Halbleiter und die dritte Halbleiterschicht aus einem n-leitenden Halblei­ ter gebildet wird.
14. Verfahren nach Anspruch 11, 12 oder 13, wobei die erste Halbleiterschicht und die vierte Halbleiterschicht aus einem mit einem Fremdelement dotierten Halbleiter be­ stehen.
15. Verfahren nach einem der Ansprüche 11 bis 14, wobei zum Herstellen einer Öffnung an einem ausgewählten Ab­ schnitt der ersten Isolierschicht und der zweiten Isolierschicht ein Trockenätzverfahren verwendet wird, so daß ein ausgewählter Abschnitt der ersten Source- Elektrodenleitung freigelegt wird.
16. Verfahren zum Herstellen eines TFT mit den Schritten:
Herstellen einer ersten Leitungsschicht und einer ersten Halbleiterschicht in der genannten Reihenfolge auf einem Isoliersubstrat und Musterbildung der ersten Leitungsschicht und der ersten Halbleiterschicht, um eine erste Source-Elektrode, eine erste Drain-Elektrode und eine erste Stromübergangsschicht zu bilden;
Herstellen einer zweiten Halbleiterschicht, einer ersten Isolierschicht und einer zweiten Leiterschicht in der genannten Reihenfolge auf der gesamten offen liegenden Fläche, um eine gemeinsame Gate-Elektrode zu bilden;
Herstellen einer zweiten Isolierschicht, einer dritten Halbleiterschicht und einer vierten Halbleiter­ schicht in der genannten Reihenfolge auf der gesamten offen liegenden Fläche und Musterbildung dieser Schich­ ten, so daß die ausgewählten Abschnitte der ersten Source-Elektrode und der ersten Drain-Elektrode freige­ legt werden;
Herstellen einer dritten Leitungsschicht auf der gesamten offen liegenden Fläche und Musterbildung, um eine zweite Source-Elektrode und eine zweite Drain- Elektrode zu bilden; und
Ätzen der vierten Halbleiterschicht unter Verwen­ dung der zweiten Source-Elektrode und der zweiten Drain-Elektrode als Ätzmasken, um eine zweite Stromübergangsschicht zu bilden.
17. Verfahren nach Anspruch 16, wobei die erste Leitungs­ schicht aus Silicid hergestellt wird.
18. Verfahren nach Anspruch 16, wobei die erste Leitungs­ schicht, die zweite Leitungsschicht und die dritte Lei­ tungsschicht aus einem aus Al, Cr, Mo, Ta, Ag, Cu, Ti oder Legierungen davon ausgewählten Metall hergestellt werden.
19. Verfahren nach Anspruch 16, 17 oder 18, wobei die erste Halbleiterschicht und die vierte Halbleiterschicht aus einem mit einem Fremdelement dotierten Halbleiter her­ gestellt werden.
20. Verfahren nach einem der Ansprüche 16 bis 19, wobei die mit einem Fremdelement dotierte Halbleiterschicht aus mikrokristallinem Silizium oder durch Dotieren eines Fremdelements in amorphes Silizium hergestellt wird.
21. Verfahren nach einem der Ansprüche 16 bis 20, wobei die ersten Source/Drain-Elektroden und die zweiten Source/Drain-Elektroden unter Verwendung einer gleichen Maske gemustert werden.
22. Verfahren nach einem der Ansprüche 16 bis 21, wobei die zweiten Source/Drain-Elektroden in einer größeren Breite gemustert werden als die ersten Source/Drain- Elektroden.
23. Verfahren nach einem der Ansprüche 16 bis 22 mit dem Schritt:
Herstellen einer transparenten Bildelementelek­ trode auf dem Isoliersubstrat bevor die ersten Source/Drain-Elektroden und die erste Stromübergangs­ schicht gebildet werden.
DE4321590A 1992-06-30 1993-06-29 Dünnschicht-Transistor und Verfahren zu seiner Herstellung Expired - Fee Related DE4321590B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR11602/92 1992-06-30
KR1019920011602A KR940000911A (ko) 1992-06-30 1992-06-30 액정표시소자 및 제조방법
KR1019920012069A KR940002645A (ko) 1992-07-07 1992-07-07 액티브 매트릭스 액정표시소자 및 그 제조방법
KR12069/92 1992-07-07

Publications (2)

Publication Number Publication Date
DE4321590A1 true DE4321590A1 (de) 1994-01-20
DE4321590B4 DE4321590B4 (de) 2006-09-14

Family

ID=26629145

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4321590A Expired - Fee Related DE4321590B4 (de) 1992-06-30 1993-06-29 Dünnschicht-Transistor und Verfahren zu seiner Herstellung

Country Status (4)

Country Link
US (1) US5396083A (de)
JP (1) JP3532228B2 (de)
DE (1) DE4321590B4 (de)
FR (1) FR2693034B1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19610283B4 (de) * 1995-05-09 2006-11-23 Lg. Philips Lcd Co., Ltd. Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung mit Speicherkondensatoren erhöhter Kapazität und Flüssigkristallvorrichtung

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0166894B1 (ko) * 1995-02-20 1999-03-30 구자홍 액정표시장치
GB9626344D0 (en) * 1996-12-19 1997-02-05 Philips Electronics Nv Electronic devices and their manufacture
KR100647695B1 (ko) * 2005-05-27 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
JP5289678B2 (ja) * 2006-01-12 2013-09-11 富士通株式会社 電界効果型トランジスタ
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
JP5637231B2 (ja) * 2013-03-04 2014-12-10 富士通株式会社 電界効果型トランジスタの製造方法
CN103730485B (zh) 2013-12-27 2016-09-07 京东方科技集团股份有限公司 双面显示的oled阵列基板及其制备方法、显示装置
CN104049428B (zh) * 2014-06-16 2017-02-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
CN104576755A (zh) * 2014-12-30 2015-04-29 深圳市华星光电技术有限公司 一种薄膜晶体管、陈列基板及显示装置
GB2601257B (en) * 2017-03-31 2022-09-14 Pragmatic Printing Ltd Electronic structures and their methods of manufacture
GB2561004B (en) * 2017-03-31 2022-06-01 Pragmatic Printing Ltd Electronic structures and their methods of manufacture
CN107845674B (zh) * 2017-10-27 2020-07-03 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法和阵列基板
KR102015570B1 (ko) * 2018-01-16 2019-08-28 국민대학교산학협력단 하이브리드형 적층회로 및 그 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4272880A (en) * 1979-04-20 1981-06-16 Intel Corporation MOS/SOS Process
JPS61102057A (ja) * 1984-10-25 1986-05-20 Sony Corp 半導体装置の製造方法
JPH01217421A (ja) * 1988-02-26 1989-08-31 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタアレイ基板およびその製造方法
JPH01246863A (ja) * 1988-03-29 1989-10-02 Seiko Epson Corp 半導体装置及び製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
AKASAKA, Yoichi et.al.: Trends in Three-Dimensio- nal Integration. In: Solid State Technology, Feb.1988, S.81-89 *
FRIEDRICH, J.A.; NEUDECK, Gerold W.: Interface Characterization of Silicon Epitaxial Lateral Growth over Existing Si0¶2¶ for Three-Dimen- sional CMOS Structures. In: IEEE Electron Device Letters, Vol.10, No.4, Apr.1989, S.144-146 *
GLENN, J.L. jr. et.al.: An Inverted and Stacked PMOS Transistor by Silicon Epitaxial Lateral Over-growth. In: Solid-State Electronics, Vol.33, No.7,1990, S.881-884 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19610283B4 (de) * 1995-05-09 2006-11-23 Lg. Philips Lcd Co., Ltd. Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung mit Speicherkondensatoren erhöhter Kapazität und Flüssigkristallvorrichtung

Also Published As

Publication number Publication date
FR2693034A1 (fr) 1993-12-31
FR2693034B1 (fr) 1995-04-07
JPH06196697A (ja) 1994-07-15
DE4321590B4 (de) 2006-09-14
US5396083A (en) 1995-03-07
JP3532228B2 (ja) 2004-05-31

Similar Documents

Publication Publication Date Title
DE3311635C2 (de)
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE2753613C3 (de) Isolierschicht-Feldeffekttransistor
DE19839063B4 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE3640174C2 (de)
DE4143116C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer Metallelektrode
DE19623292C2 (de) Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung
DE3936677A1 (de) Geschichtete halbleitervorrichtung und verfahren zu deren herstellung
DE69734643T2 (de) Elektronische einrichtung mit nitrid-chrom enthaltenden elektroden und verfahren zur herstellung
DE112012003823T5 (de) Mikrostrukturmodifikation in Kupferverbindungsstrukturen
DE3714164A1 (de) Fluessigkristallanzeige
DE3222805A1 (de) Verfahren zur herstellung einer mos-schaltung in integrierter schaltungstechnik auf einem siliziumsubstrat
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE3431155A1 (de) Duennfilm-transistor und verfahren zu dessen herstellung
DE10150432A1 (de) Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung
DE19951055A1 (de) Ätzmittel, elektronische Vorrichtung mit einem Substrat, sowie Verfahren zur Herstellung des Substrats unter Verwendung des Ätzmittels
DE4321590A1 (de) Dünnschicht-Transistor und Verfahren zu seiner Herstellung
DE3810494C2 (de) Integrierte Halbleiterschaltungseinrichtung mit supraleitender Schicht
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19736204A1 (de) Flüssigkristallanzeige mit Dünnschichttransistor und Herstellungsverfahren dafür
DE69831846T2 (de) Substrat mit leiter aus aluminiumlegierung mit niedrigem widerstand
DE19521006C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE10394085T5 (de) Hochohmiger geteilter Poly-P-Widerstand mit geringer Standardabweichung
DE4445568C2 (de) Verfahren zur Herstellung eines Dünnfilmtransistors

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: LG PHILIPS LCD CO., LTD., SEOUL/SOUL, KR

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: LG DISPLAY CO., LTD., SEOUL, KR

8339 Ceased/non-payment of the annual fee