DE4143116C2 - Verfahren zur Herstellung einer Halbleiteranordnung mit einer Metallelektrode - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung mit einer Metallelektrode

Info

Publication number
DE4143116C2
DE4143116C2 DE4143116A DE4143116A DE4143116C2 DE 4143116 C2 DE4143116 C2 DE 4143116C2 DE 4143116 A DE4143116 A DE 4143116A DE 4143116 A DE4143116 A DE 4143116A DE 4143116 C2 DE4143116 C2 DE 4143116C2
Authority
DE
Germany
Prior art keywords
metal layer
thickness
layer
metal
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4143116A
Other languages
English (en)
Other versions
DE4143116A1 (de
Inventor
Byungseong Bae
Insik Jang
Jeongha Sohn
Sangsoo Kim
Namdeog Kim
Hyungtaek Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019910007010A external-priority patent/KR940005446B1/ko
Priority claimed from KR1019910007009A external-priority patent/KR940008565B1/ko
Priority claimed from KR1019910011375A external-priority patent/KR930003254A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4143116A1 publication Critical patent/DE4143116A1/de
Application granted granted Critical
Publication of DE4143116C2 publication Critical patent/DE4143116C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H01L21/31687—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures by anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiter­ anordnung mit einer Metallelektrode.
Mit zunehmender Packungsdichte der Funktionselemente in Halbleiteranordnungen sind diese mehr und mehr miniaturisiert worden und haben an Gewicht verloren. Dabei fällt die vertikale Reduktion allerdings geringer aus als die horizontale und die Stufenbewältigung zwischen den einzelnen Schichten der Halbleiteranordnungen ist ein entscheidender Faktor im Hinblick auf Effizienz und Zuverlässigkeit der Halblei­ terbaugruppe.
Insbesondere für Dünnschichttransistoren, wie sie in Flachdisplays Verwendung fin­ den, soll eine Methode untersucht werden, mit der sich verhindern läßt, daß Metall­ elektroden auf einem Glassubstrat Höhen- bzw. Dickenunterschiede bilden.
Im allgemeinen ist ein Metallprozeß einer der letzten Schritte bei der Fertigung von Halbleiterbaugruppen. Aber, wenn es sich um Dünnschichttransistoren in rückgestaf­ felter Ausführung handelt, ist der Metallprozeß der erste Schritt bei der Herstellung von Gateelektroden auf einem isolierenden Substrat.
Bei der in den Abb. 2A und 2B detailliert dargestellten Ausführung des Stan­ des der Technik wird mit einem Sputter- oder chemischen Aufdampfverfahren (im folgenden CVD-Verfahren) eine Metallschicht 2 aus Chrom oder einem ähnlichen Metall auf einem Glassubstrat 1 gebildet. Anschließend wird durch Naßätzen die gewünschte Struktur erzeugt, so daß eine Gateelektrode entsteht. Anschließend wird eine Isolierschicht 3 aufgebracht, die beispielsweise in einem CVD-Verfahren aus Siliziumnitrid gebildet werden kann. Die beschriebenen konventionellen Prozesse bieten Probleme, insofern sich die Dickenverhältnisse in darauffolgend angelegten Schichten durch den örtlichen Dickenunterschied verschlechtern, so daß eine zufrie­ denstellende Halbleiteranordnung nicht hergestellt werden kann.
Würde durch partielle anodische Oxidation der Gateelektrode eine Isolierschicht 4 gebildet, wie in Fig. 2B gezeigt, so würden durch das Anlegen dieser dritten Schicht die Dickenverhältnisse bei der Herstellung weiterer Schichten mit dem CVD-Verfah­ ren verschlechtert, wodurch Probleme durch geringe Effizienz und Zuverlässigkeit entstehen. Die genannten Probleme werden bei Dünnschichttransistoren als schwer­ wiegend betrachtet und bedürfen der Lösung.
Aus der EP 0 329 274 ist es bekannt, auf einer partiell anodisch zu oxidierenden Metallschicht eine Isolierschicht anzulegen, in der die betreffenden Bereiche freige­ macht sind und nun die Isolierschichtdicke und die Oxidationsbedingungen so anzu­ passen, daß die Oxidschicht eine solche Dicke erhält, daß ihre Oberfläche in der Ebene der Isolierschicht liegt. Diese Verfahrensweise ist kompliziert und gewähr­ leistet wegen ihres partiellen Charakters nicht ohne weiteres die vollstän­ dige Einebnung der Oberfläche.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Fertigung von Metallelek­ troden in Halbleiteranordnungen zu finden, das es ermöglicht, den Dickenunter­ schied zwischen dem Substrat und einer Metallisierungsschicht zu beseitigen.
Zur Lösung dieser Aufgabe umfaßt die vorliegende Erfindung die folgenden Verfah­ rensschritte:
Bildung einer ersten, anodisch oxidierbaren Metallschicht vorbestimmter Dicke auf dem Substrat;
Bildung und Strukturierung einer zweiten, nicht anodisch oxidierbaren Metallschicht vorbestimmter Dicke auf der ersten Metallschicht, die als Maske auf der ersten Me­ tallschicht wirkt;
Bildung einer dritten Metallschicht vorbestimmter Dicke, die durch die eingeschlos­ sene strukturierte zweite Metallschicht eine unebene Oberfläche besitzt, und Bildung einer abgeflachten Oberfläche auf dem gesamten Schichtensystem durch anodische Oxidation.
Ein Ausführungsbeispiel der Erfindung soll anhand der Zeichnungen näher erläutert werden.
Die Fig. 1A bis 1D zeigen im Schnitt die Schichtstruktur in den einzelnen erfin­ dungsgemäßen Verfahrensschritten.
Die Fig. 2A und 2B zeigen den Aufbau der Metallelektrode gemäß dem Stand der Technik.
Zuerst wird eine erste anodisch oxidierbare Metallschicht 20 von einer Dicke d₁₁ durch Sputtern auf einem Halbleiter oder Isoliersubstrat 10 aus Glas angelegt (Fig. 1A). Als Material für die erste Schicht können Metallwerkstoffe aus Al oder Ta verwendet werden.
Nachfolgend wird eine zweite Metallschicht 21 auf der ersten Metallschicht 20 so angelegt, daß die Struktur für eine Gateelektrode, wie in Fig. 1B gezeigt, entsteht. Als Werkstoff für die zweite Metallschicht 21 werden nicht anodisch oxidierbare Me­ talle, wie Kupfer oder Chrom, verwendet. Die Dicke dieser Schicht wird mit d₁₂ be­ zeichnet.
Damit aus der zweiten Metallschicht 21 eine vergrabene Schicht wird, die bei der anodischen Oxidation als Maske wirken kann, wird gemäß Darstellung in Fig. 1C eine dritte Metallschicht 22 aus dem gleichen Werkstoff wie das der ersten Schicht 20 oder einem äquivalenten Metall auf der gesamten Oberfläche in einer Dicke d₁₃ aufgetragen.
Wie aus der Abbildung hervorgeht, ist damit die zweite Metallschicht 21 zwischen der ersten und dritten Metallschicht vergraben.
Entsprechend Fig. 1D wird nun die Struktur aus Fig. 1C in eine Elektrolysekammer gelegt und über einen gegebenen Zeitraum anodisiert. Hierbei wird eine Spannung mit geeigneter Stromstärke angelegt (z. B. in US-4.469 568 angegeben), so daß ge­ währleistet ist, daß die anodisierbaren Metallschichten vollständig anodisiert werden und Oxidschichten bilden.
Bei anodischer Oxidation kann eine Metallstruktur durch eine geeignete Masken­ schicht geschützt werden, was in dieser Ausführung der Erfindung durch die als Maske wirkende vergrabene Metallschicht erfolgt. Deshalb kann der Bereich der ersten Metallschicht 20, der außerhalb der zweiten Metallschicht 21 liegt, so wie die dritte Metallschicht 22 zu einer Oxidschicht 24 umgewandelt werden.
Wichtig ist hierbei, daß eine vollständig abgeflachte Oberfläche entsteht. Dabei muß das Verhältnis der Metallschichtdicken d₁₁, d₁₂ in der folgenden Weise definiert sein. Nach der anodischen Oxidation ist das Änderungsverhältnis der Dicke der ersten Metallschicht 20 und der dritten Metallschicht 22 durch A₁₁ bzw. A₂₂ definiert. Wäre die anodisch oxidierbare Metallschicht beispielsweise aus Al aufgebaut, so würde diese durch die anodische Oxidation zu Al₂O₃ oxidiert und die vertikale Dicke nähme um den Faktor 1,4 zu.
Weil sich die Dicke der vergrabenen zweiten Metallschicht 21 nicht ändert, wird die Dicke des Bereiches, in dem sich die vergrabene Schicht befindet, zu d₁₁ + d₁₂ + A₂₂d₁₃ und die Dicke der Restfläche wird zu A₁₁d₁₁ + A₂₂d₁₃. Auf diese Weise erhält man das Verhältnis zwischen den Dicken der Schichten für den Fall, daß kein Dickenunterschied zwischen den Schichten besteht:
d₁₁ + d₁₂ + A₂₂d₁₃ = A₁₁d₁₁ + A₂₂d₁₃
d₁₂ = (A₁₁ - 1) d₁₁
Nach dieser Bedingung gilt, daß, wenn die zweite Metallschicht 21 gebildet wird, deren Dicke (A₁₁-1) mal so groß sein muß, wie die Dicke der ersten Metallschicht 20, damit sich im Endresultat eine ebene Oberfläche, wie in Fig. 1D dargestellt, ergibt.
Wenn zwei Elektrodenleitungen, d. h. Leitungen einer Gateelektrode und einer Source/Drainelektrode einander kreuzen und zwischen den beiden Elektroden liegt eine Isolierschicht, besteht ein Vorteil der vorgestellten Erfindung darin, daß es nicht zum Kontakt kommt und sich kein oberflächlicher Dickensprung im Bereich der Kreu­ zung bildet. Außerdem ist eine anodische Oxidschicht transparent und kann in einer Flüssigkristallanzeige eingesetzt werden.
Mit der vorgestellten Erfindung lassen sich Produkte hoher Qualität erzeugen.

Claims (4)

1. Verfahren zur Herstellung einer Halbleiteranordnung, mit einer Metallelektrode, das folgende Schritte enthält:
  • - Bildung einer ersten, anodisch oxidierbaren Metallschicht (20) mit einer ersten vorgegebenen Dicke (d₁₁) auf dem Substrat (10);
  • - Bildung und Strukturierung einer zweiten, nicht anodisch oxidierbaren Metall­ schicht (21) mit einer zweiten vorgegebenen Dicke (d₁₂) auf der ersten Metall­ schicht (20);
  • - Aufbringen einer dritten, anodisch oxidierbaren Metallschicht (22) mit einer dritten vorgegebenen Dicke (d₁₃), die eine entsprechend der Struk­ turierung gestufte Oberfläche besitzt;
  • - Einebnen der Oberfläche des Schichtensystems durch anodische Oxidation der ersten und dritten Schicht (20, 22), wobei die zweite strukturierte Metallschicht (21) wie eine Maske wirkt und wobei folgendes Dickenverhältnis einzuhalten ist: d₁₂ = (A₁₁ - 1) d₁₁wobei gilt:
    d₁₁ = Dicke der ersten Metallschicht (20),
    d₁₂ = Dicke der zweiten Metallschicht (21),
    A₁₁ = Änderungsverhältnis der Dicke der ersten Metallschicht (20) bei der Oxidation.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke (d₁₃) der dritten Metallschicht (22) mit der der ersten Metallschicht (20) übereinstimmt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Material der ersten und dritten Metallschicht (20, 22) aus Ta oder Al, und das Material der zweiten Metallschicht (21) aus Cu oder Cr besteht.
4. Anwendung des Verfahrens nach Anspruch 1 zur Herstellung eines Dünnfilmtransistors.
DE4143116A 1991-04-30 1991-12-23 Verfahren zur Herstellung einer Halbleiteranordnung mit einer Metallelektrode Expired - Fee Related DE4143116C2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019910007010A KR940005446B1 (ko) 1991-04-30 1991-04-30 반도체 장치의 금속전극 형성방법
KR1019910007009A KR940008565B1 (ko) 1991-04-30 1991-04-30 반도체 장치의 금속전극 형성방법
KR1019910011375A KR930003254A (ko) 1991-07-05 1991-07-05 반도체 장치의 금속배선 방법

Publications (2)

Publication Number Publication Date
DE4143116A1 DE4143116A1 (de) 1992-11-05
DE4143116C2 true DE4143116C2 (de) 1996-07-18

Family

ID=27348735

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4143116A Expired - Fee Related DE4143116C2 (de) 1991-04-30 1991-12-23 Verfahren zur Herstellung einer Halbleiteranordnung mit einer Metallelektrode

Country Status (6)

Country Link
US (2) US5240868A (de)
JP (1) JPH0793420B2 (de)
DE (1) DE4143116C2 (de)
FR (1) FR2676143B1 (de)
GB (1) GB2255443B (de)
TW (1) TW237555B (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
US5468987A (en) * 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6713783B1 (en) 1991-03-15 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Compensating electro-optical device including thin film transistors
JP2873632B2 (ja) 1991-03-15 1999-03-24 株式会社半導体エネルギー研究所 半導体装置
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6624450B1 (en) * 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
TW223178B (en) * 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
US6624477B1 (en) 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR970004885B1 (ko) * 1993-05-12 1997-04-08 삼성전자 주식회사 평판표시장치 및 그 제조방법
JPH0730125A (ja) 1993-07-07 1995-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2951215B2 (ja) * 1993-09-10 1999-09-20 レイセオン・カンパニー 位相マスクレーザによる微細なパターンの電子相互接続構造の製造方法
US5731216A (en) * 1996-03-27 1998-03-24 Image Quest Technologies, Inc. Method of making an active matrix display incorporating an improved TFT
US5888371A (en) * 1996-04-10 1999-03-30 The Board Of Trustees Of The Leland Stanford Jr. University Method of fabricating an aperture for a near field scanning optical microscope
JPH10163501A (ja) * 1996-11-29 1998-06-19 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型トランジスタ
KR100229678B1 (ko) * 1996-12-06 1999-11-15 구자홍 박막트랜지스터 및 그의 제조방법
US20020008257A1 (en) * 1998-09-30 2002-01-24 John P. Barnak Mosfet gate electrodes having performance tuned work functions and methods of making same
DE10014985A1 (de) * 2000-03-25 2001-10-04 Bosch Gmbh Robert Herstellungsverfahren für ein Dünnschicht-Bauelement, insbesondere ein Dünnschicht-Hochdrucksensorelement
JP4581198B2 (ja) * 2000-08-10 2010-11-17 ソニー株式会社 窒化物化合物半導体層の熱処理方法及び半導体素子の製造方法
US7347924B1 (en) * 2002-12-24 2008-03-25 Ij Research, Inc. Anodizing of optically transmissive substrate
US20060183342A1 (en) * 2005-02-15 2006-08-17 Eastman Kodak Company Metal and metal oxide patterned device
US7963832B2 (en) * 2006-02-22 2011-06-21 Cummins Inc. Engine intake air temperature management system
US20080121877A1 (en) * 2006-11-27 2008-05-29 3M Innovative Properties Company Thin film transistor with enhanced stability
US7655127B2 (en) * 2006-11-27 2010-02-02 3M Innovative Properties Company Method of fabricating thin film transistor
KR101076191B1 (ko) * 2008-12-05 2011-10-21 현대자동차주식회사 피티씨 로드 조립체 및 이를 이용한 피티씨 히터
EP2377131A2 (de) * 2008-12-23 2011-10-19 3M Innovative Properties Company Elektrische anschlüsse für eloxierte dünnschichtstrukturen
JP2011025548A (ja) * 2009-07-27 2011-02-10 Kyocera Corp 配線基板およびその製造方法、ならびに記録ヘッドおよび記録装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3862017A (en) * 1970-02-04 1975-01-21 Hideo Tsunemitsu Method for producing a thin film passive circuit element
US3671819A (en) * 1971-01-26 1972-06-20 Westinghouse Electric Corp Metal-insulator structures and method for forming
US3909319A (en) * 1971-02-23 1975-09-30 Shohei Fujiwara Planar structure semiconductor device and method of making the same
US3939047A (en) * 1971-11-15 1976-02-17 Nippon Electric Co., Ltd. Method for fabricating electrode structure for a semiconductor device having a shallow junction
JPS557020B2 (de) * 1971-11-15 1980-02-21
US3864217A (en) * 1974-01-21 1975-02-04 Nippon Electric Co Method of fabricating a semiconductor device
US4005452A (en) * 1974-11-15 1977-01-25 International Telephone And Telegraph Corporation Method for providing electrical isolating material in selected regions of a semiconductive material and the product produced thereby
US3971710A (en) * 1974-11-29 1976-07-27 Ibm Anodized articles and process of preparing same
DE2539193C3 (de) * 1975-09-03 1979-04-19 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen
JPS5271980A (en) * 1975-12-11 1977-06-15 Nec Corp Formation of metal wiring
JPS53107284A (en) * 1977-03-02 1978-09-19 Hitachi Ltd Production of semiconductor device
US4158613A (en) * 1978-12-04 1979-06-19 Burroughs Corporation Method of forming a metal interconnect structure for integrated circuits
US4261096A (en) * 1979-03-30 1981-04-14 Harris Corporation Process for forming metallic ground grid for integrated circuits
JPS58100461A (ja) * 1981-12-10 1983-06-15 Japan Electronic Ind Dev Assoc<Jeida> 薄膜トランジスタの製造方法
US4432134A (en) * 1982-05-10 1984-02-21 Rockwell International Corporation Process for in-situ formation of niobium-insulator-niobium Josephson tunnel junction devices
GB2140203B (en) * 1983-03-15 1987-01-14 Canon Kk Thin film transistor with wiring layer continuous with the source and drain
US4681666A (en) * 1986-11-13 1987-07-21 Microelectronics And Computer Technology Corporation Planarization of a layer of metal and anodic aluminum
JPH061314B2 (ja) * 1987-07-30 1994-01-05 シャープ株式会社 薄膜トランジスタアレイ
JPH01219721A (ja) * 1988-02-19 1989-09-01 Internatl Business Mach Corp <Ibm> 金属絶縁物構造体及び液晶表示装置

Also Published As

Publication number Publication date
JPH04338677A (ja) 1992-11-25
GB2255443B (en) 1995-09-13
DE4143116A1 (de) 1992-11-05
US5240868A (en) 1993-08-31
GB9127095D0 (en) 1992-02-19
TW237555B (de) 1995-01-01
JPH0793420B2 (ja) 1995-10-09
GB2255443A (en) 1992-11-04
FR2676143A1 (fr) 1992-11-06
US5306668A (en) 1994-04-26
FR2676143B1 (fr) 1994-05-20

Similar Documents

Publication Publication Date Title
DE4143116C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer Metallelektrode
DE3689843T2 (de) Steuerschaltung einer Flüssigkristallanzeige.
DE69110563T2 (de) Flüssigkristall-Anzeigevorrichtung.
DE19610283B4 (de) Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung mit Speicherkondensatoren erhöhter Kapazität und Flüssigkristallvorrichtung
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE4433086C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3886198T2 (de) Flüssigkristall-Anzeigevorrichtung.
DE19623292C2 (de) Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung
DE3245313C2 (de) Verfahren zur Herstellung eines Dünnfilm-Transistors
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2655937A1 (de) Verfahren zum planaren isolieren von leitungsmustern, durch chemischen niederschlag aus der dampfphase
DE19758065A1 (de) Flüssigkristallanzeigevorrichtung und Verfahren diese herzustellen
DE2817258A1 (de) Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur
DE60124704T2 (de) Verfahren zur musterbildung
DE69218667T2 (de) Verfahren zur Herstellung von Micromaschinen
DE2641283A1 (de) Verfahren zur herstellung eines flachbildschirms
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE4321590A1 (de) Dünnschicht-Transistor und Verfahren zu seiner Herstellung
DE69725046T2 (de) Elektrode für eine Plasmaanzeigetafel und Verfahren zu deren Herstellung
DE2140108A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE69215608T2 (de) Dünnschichttransistor und dessen Herstellungsmethode
DE3226097C2 (de)
DE2902303A1 (de) Duennfilmtransistor und verfahren zu seiner herstellung
DE2540301C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Leitermuster
DE2453528C2 (de) Maskierungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee