DE4143116A1 - Verfahren zur fertigung von metallelektroden in halbleiterbaugruppen - Google Patents

Verfahren zur fertigung von metallelektroden in halbleiterbaugruppen

Info

Publication number
DE4143116A1
DE4143116A1 DE4143116A DE4143116A DE4143116A1 DE 4143116 A1 DE4143116 A1 DE 4143116A1 DE 4143116 A DE4143116 A DE 4143116A DE 4143116 A DE4143116 A DE 4143116A DE 4143116 A1 DE4143116 A1 DE 4143116A1
Authority
DE
Germany
Prior art keywords
metal layer
layer
metal
anodized
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4143116A
Other languages
English (en)
Other versions
DE4143116C2 (de
Inventor
Byungseong Bae
Insik Jang
Jeongha Sohn
Sangsoo Kim
Namdeog Kim
Hyungtaek Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019910007010A external-priority patent/KR940005446B1/ko
Priority claimed from KR1019910007009A external-priority patent/KR940008565B1/ko
Priority claimed from KR1019910011375A external-priority patent/KR930003254A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4143116A1 publication Critical patent/DE4143116A1/de
Application granted granted Critical
Publication of DE4143116C2 publication Critical patent/DE4143116C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H01L21/31687—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures by anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Hintergrund der Erfindung Anwendungsgebiet der Erfindung
Die vorgestellte Erfindung erstreckt sich auf eine Methode zur Herstellung von Metallelektroden in Halbleiterbaugruppen.
Der Stand der Technik
Mit zunehmender Packungsdichte in Halbleiterbaugruppen sind Halbleiterbaugruppen mehr und mehr miniaturisiert worden und haben an Gewicht verloren. Bei Halbleiterbaugruppen ist das Verhältnis der vertikalen Reduktion allerdings geringer als das der horizontalen und die 'step coverage′ zwischen den einzelnen Schichten der Halbleiterbaugruppe ist der entscheidende Faktor im Hinblick auf Effizienz und Zuverlässigkeit der Halbleitergruppe.
Insbesondere bei Dünnschichttransistoren, wie sie in Flachdisplays Verwendung finden, wurde eine Methode untersucht, mit der sich verhindern läßt, daß Metallelektroden auf einem Glassubstrat 'differential step' bilden.
Im allgemeinen ist ein Metallprozeß einer der letzten Schritte bei der Fertigung von Halbleiterbaugruppen, aber wenn es sich um Dünnschichttransistoren in 'reverse staggered' Ausführung handelt, ist der Metallprozeß der erste Schritt bei der Herstellung von Gateelektroden auf einem isolierenden Substrat.
In der in den Abb. 1A und 1B detailliert dargestellten Ausführung des alten Stands der Technik, wird mit einem Sputter- oder chemischen Aufdampfverfahren (im folgenden CVD- Verfahren) eine Metallschicht aus Chrom (Cr) oder einem ähnlichen Metall auf einem Glassubstrat gebildet. Anschließend wird dann durch Naßätzen die gewünschte Struktur angelegt, sodaß eine Gateelektrode (2) entsteht. Anschließend wird eine Isolierschicht (3) angelegt, die beispielsweise in einem CVD-Verfahren aus Siliziumnitrid gebildet werden kann. Die oben beschriebenen, konventionellen Prozesse bieten Probleme insofern, als sich die 'Step coverage' in aufeinanderfolgend angelegten Schichten durch den 'differential Step' verschlechtert, sodaß eine zufriedenstellende Baugruppe nicht hergestellt werden kann.
Würde durch partielle anodische Oxidation der Gateelektrode eine Isolierschicht (4) gebildet, wie in Abb. 2B gezeigt, so würde durch das Anlegen dieser vierten Schicht die 'Step Coverage' beim Anlegen einer weiteren Schicht mit dem CVD-Verfahren verschlechtert, wodurch Probleme durch geringere Effizienz und Zuverlässigkeit entstehen. Die oben genannten Probleme werden bei Dünnschichttransistoren als schwerwiegend betrachtet und müssen gelöst werden.
Kurzbeschreibung der Erfindung
Ein Ziel der vorgestellten Erfindung besteht darin, eine Methode zur Fertigung von Metallelektroden in Halbleiterbaugruppen zu nennen, die es ermöglicht, den 'Differential Step' zwischen einer Oxidschicht, Nitridschicht und einem Glassubstrat und einer Metallisierungsschicht zu beseitigen.
Um dieses Ziel zu erreichen, umfaßt die vorgestellte Erfindung die folgenden Fertigungsschritte:
Erzeugen und Strukturieren einer ersten, nicht anodisierten Metallschicht vorbestimmter Stärke auf dem Substrat;
Erzeugen einer zweiten, anodisierten Metallschicht auf dem Substrat; und
Erzeugen einer der ersten Metallschicht entsprechenden Maske auf der zweiten Metallschicht und Bilden einer planen Oberfläche durch anodische Oxidation, damit andere Bereiche als die erste und zweite Metallstruktur zu einem Isolator werden und in vertikaler Richtung die gleiche Höhe wie die Substratoberfläche aufweisen.
Darüber hinaus wird in einer zweiten bevorzugten Ausführung der Erfindung mit den folgenden weitergehenden Fertigungsschichten gearbeitet:
Erzeugen und Strukturieren einer ersten, nicht anodisierten Metallschicht mit erster, vorbestimmter Stärke auf dem Substrat;
Erzeugen einer zweiten Metallschicht auf dem Substrat, die durch Anodisierung auf eine zweite bestimmte Dicke gebracht wird, durch anodische Oxidation;
Erzeugen einer der ersten Metallschicht entsprechenden Maske auf der zweiten Metallschicht und anodisches Oxidieren der nicht von der Maske bedeckten Bereiche der zweiten Metallstruktur; und
Anodisches Oxidieren des Teiles der zweiten Metallschicht, der nach dem Entfernen der Maske nicht anodisiert ist.
In einer dritten, bevorzugten Ausführung umfaßt die vorgestellte Erfindung noch ein Metallisierungsverfahren, das sich in die folgenden Schritte gliedert:
Erzeugen einer ersten anodisierten Metallschicht mit erster, vorbestimmter Stärke auf dem Substrat;
Erzeugen und Strukturieren einer zweiten, nicht anodisierten Metallschicht mit zweiter, vorbestimmter Stärke, die als Maske auf der ersten Metallschicht wirkt;
Ablagern einer dritten Metallschicht, die durch Anodisieren auf eine dritte, vorbestimmte Dicke gebracht werden kann; und
Bilden einer abgeflachten Oberfläche auf dem gesamten Substrat.
In einer vierten, bevorzugten Ausführung umfaßt die vorgestellte Erfindung noch ein Verfahren, das sich in die folgenden Schritte gliedert:
Nacheinander Anlegen einer ersten und zweiten Metallschicht und einer lichtempfindlichen Beschichtung auf dem Substrat und Strukturieren der lichtempfindlichen Schicht.
Diagnoles Ätzen der zweiten Metallschicht mit der strukturierten, lichtempfindlichen Schicht;
Entfernen der lichtempfindlichen Schicht nach dem Anodisieren der belichteten ersten Metallschicht, wobei die Struktur der lichtempfindlichen Schicht und die zweite Metallschicht als Maske benutzt werden.
Kurzbeschreibung der Abbildungen
In den Abb. 1A und 1B ist die konventionelle Ausführung skizzenhaft dargestellt.
In den Abb. 2A bis 2D sind die aufeinanderfolgenden Fertigungsschritte der ersten und zweiten Ausführung gemäß der vorgestellten Erfindung skizzenhaft dargestellt.
In den Abb. 3A bis 3B ist die erste und zweite Ausführung der vorgestellten Erfindung skizzenhaft dargestellt.
In den Abb. 4A bis 4D sind die aufeinanderfolgenden Fertigungsschritte der dritten Ausführung gemäß der vorgestellten Erfindung skizzenhaft dargestellt.
In den Abb. 5A bis 5C sind die Fertigungsschritte einer vierten Ausführung gemäß der vorgestellten Erfindung skizzenhaft dargestellt.
Beschreibung der bevorzugten Ausführungen
Nachfolgend wird eine bevorzugte Ausführung der vorgestellten Erfindung detailliert beschrieben.
In den Abb. 2A bis 2D sind die aufeinanderfolgenden Fertigungsschritte der ersten und zweiten Ausführung gemäß der vorgestellten Erfindung dargestellt.
Wie in Abb. 2A gezeigt, wird eine Metallschicht (11) mit einer Dicke D₁ auf einem Halbleitersubstrat oder einem isolierenden Substrat (10) aus Glas mit einem Sputterverfahren angelegt und anschließend in einem Ätzverfahren mit einer Struktur versehen, damit sich die vorgeschriebene oder vorbestimmte Breite ergibt. Für die erste Beschichtung kann ein Oxid- oder Nitridfilm, aber auch Glas- oder ein Metallwerkstoff wie Kupfer (Cu) oder Chrom (Cr) verwendet werden, weil diese von der anodischen Oxidation nicht beeinflußt werden. Die Dicke dieser Metallschicht wird mit D₁ bezeichnet.
Anschließend wird, wie in Abb. 2B gezeigt, eine zweite Metallschicht (12) auf dem Substrat angelegt, auf dem die erste Metallschicht (11) gebildet wurde. Anschließend wird eine Photowiderstandsschicht (13) so strukturiert, daß sie mit der ersten Metallschicht (11) strukturiert ist. Der Photowiderstand wird in dem Bereich angeordnet, wo 'differential step' entsteht. Erforderlichenfalls kann eine weitere Schicht, beispielsweise aus Siliziumnitrid oder Siliziumoxid, anstelle der Photowiderstandsschicht verwendet werden.
In diesem Fall wird für die zweite Metallschicht (12) ein für anodische Oxidation geeigneter Werkstoff der Al- oder Ta-Gruppe verwendet. Die Dicke dieser Beschichtung wird in der Zeichnung mit D₁ bezeichnet.
Wie allgemein bekannt ist, handelt es sich bei anodischer Oxidation um ein Verfahren, mit dem eine Oxidschicht auf einer Elektrode erzeugt wird und bei dem die Elektrode in einer elektrolytischen Kammer als Anode eingesetzt wird. Die Halbleiterbaugruppe aus Abb. 2B wird in eine Elektrodenkammer gebracht und die anodische Oxidation durchgeführt, indem eine gegebene Spannung mit geeigneter Stromstärke über einen gegebenen Zeitraum angelegt wird, sodaß die gesamte zweite Metallschicht anodisch oxidiert und zu einer Oxidschicht wird.
Die Photowiderstandsschicht (13) wirkt in der vorliegenden Ausführung als Maske und macht es möglich, daß auch Bereiche anodisiert werden, bei denen es sich nicht um die erste Metallschicht (11) und die zweite (12) handelt. Wird die in Abb. 2B dargestellte Struktur anodisiert, entstehen abgeflachte Isolierschichten (14), wie in Abb. 2C gezeigt. Wenn das Änderungsverhältnis der Dicke bei der anodischen Oxidation als proportionale Konstante "A" bezeichnet wird, so wird die Dicke der anodisierten Schicht zu Ad₂. Wird in dieser Ausführung beispielsweise mit Aluminium gearbeitet, beträgt das Änderungsverhältnis der Dicke "A" ungefähr 1,4 - ein experimentell ermittelter Wert. Die Dicke der anodisierten Beschichtung Ad₂ kann mit der bei der anodischen Oxidation angelegten Spannung gesteuert werden (siehe US-Patent Nr. 44 69 568).
Der Zusammenhang zwischen d₁, d₂ und A ist durch die folgenden Formeln definiert:
Ad₂ = d₁ + d₂
∴ d₁ = (A-1) d₂
Werden also d₁, d₂ und A so eingestellt, daß die obige Bedingung erfüllt ist, so erzielt man eine abgeflachte Schicht wie in Abb. 2C dargestellt.
In der Zwischenschicht kann man auf der zweiten Metallschicht durch anodische Oxidation eine abgeflachte Schicht erzeugen. In diesem Fall wird die anodische Oxidation, wie in Abb. 2C gezeigt, in der in Abb. 2C dargestellten Weise durchgeführt, damit die Bereiche ohne Maske dicker werden als die durch anodische Oxidation mit einer Maske versehenen Bereiche.
Anschließend wird, wie in Abb. 2D gezeigt, eine abgeflachte Isolierschicht (15) gebildet, wenn der mit der Maske versehene Bereich in gleicher Weise anodisiert wird, wie in Abb. 2B.
Wenn die Dicke des anodisierten Bereiches der zweiten Metallschicht (12) als d₃ bezeichnet wird, so wird die Dicke der anodisierten Schicht zu Ad₃. In diesem Fall ist der Zusammenhang zwischen d₁, d₂, d₃ und A durch die folgenden Formeln gegeben:
Ad₂ = d₁ + (d₂-d₃) + Ad₃
∴d₁ = (A-1) d₂- (A-1) d₃= (A-1) (d₂-d₃)
Werden also d₁, d₂, d₃ und A so eingestellt, daß die obige Bedingung erfüllt ist, so erzielt man eine abgeflachte Schicht wie in Abb. 2D dargestellt.
Die Dicke der strukturierten zweiten Metallschicht (12) beträgt d₂-d₃ und der nicht anodisierte Bereich der zweiten Metallschicht bildet zusammen mit der ersten Metallschicht (11) eine Elektrode und läßt sich in einem Dünnschichttransistor für Flüssiganzeigen als Gateelektrode einsetzen.
Die Resultate und Strukturen der obigen Ausführung sind in Abb. 3A bzw. 3B dargestellt. Die hier angewendete Ausführung stützt sich auf das Beispiel eines Dünnschichttransistor in 'reverse staggered' Ausführung. Dies kann auf den Fall angewendet werden, daß erstmals eine Source/Drainelektrode auf einem Substrat gebildet wird. In diesem Fall werden auf der enstandenen und in dem mit der vorgestellten Erfindung beschriebenen Verfahren flach angelegten Oberfläche eine Halbleiterschicht und eine Isolierschicht flach aufgebracht und darauf eine Gateelektrode gebildet, wobei keine Probleme mit der 'step coverage' der solchermaßen, nacheinander gebildeten Schichten auftreten können.
Wenn zwei Elektrodenleitungen, d. h. Leitungen einer Gateelektrode und einer Source/Drainelektrode einander kreuzen und zwischen den beiden Elektroden liegt eine Isolierschicht, besteht ein Vorteil der vorgestellten Erfindung darin, daß es nicht zum Kontakt kommt und sich kein 'step' im Bereich der Kreuzung bildet, wodurch das Auftreten von Kurzschlüssen zwischen den Elektroden aufgrund von 'step coverage' verhindert wird.
Außerdem ist eine anodische Oxidschicht transparent und kann in einer Flüssigkristallanzeige eingesetzt werden. Mit der vorgestellten Erfindung lassen sich Produkte hoher Qualität erzeugen.
Nachfolgend wird nun eine dritte, bevorzugte Ausführung der vorgestellten Erfindung zur Fertigung von Metallelektroden in Halbleiterbaugruppen anhand der Abb. 4A bis 4D detailliert beschrieben.
Die Abb. 4A bis 4D stellen die dritte Ausführung der aufeinanderfolgenden Fertigungsschritte gemäß der vorgestellten Erfindung dar.
Zuerst wird eine erste Metallschicht (20) von einer Dicke D₁₁ durch Sputtern auf einem Halbleiter oder Isoliersubstrat (10) aus Glas angelegt. Siehe Abb. 4A. Für die anodische Oxidation können auch Metallwerkstoffe der Al oder Ta-Gruppe verwendet werden.
Nachfolgend wird eine zweite Metallschicht (21) auf dem Substrat mit der ersten Metallschicht (20) so angelegt, daß eine Struktur für eine Gateelektrode wie in Abb. 4B entsteht. Als Werkstoff für die zweite Metallschicht (21) dürfen hier nicht anodisierte Metalle wie Kupfer oder Chrom verwendet werden. Die Dicke dieser Schicht wird mit"d₁₂" bezeichnet.
Damit aus der zweiten Metallschicht (21) eine vergrabene Schicht wird, die bei der anodischen Oxidation als Maske wirken kann, wird gemäß Darstellung in Abb. 4C einer Metallschicht (22) aus dem gleichen Werkstoff wie in der ersten Schicht (20) oder einem äquivalenten Metall auf der gesamten Oberfläche in einer Dicke d₁₁ so aufgetragen, daß sich auf dem Teil der Gateelektrode eine dritte Metallschicht (22) bildet. Wie aus der Abbildung hervorgeht, ist die zweite Metallschicht 21 so angeordnet, daß sie zwischen der ersten und dritten Metallschicht begraben ist.
Unter Bezugnahme auf Abb. 4D wird nun das Substrat aus Abb. 4C in eine Elektrolysekammer gelegt und über einen gegebenen Zeitraum anodisiert. Hierbei wird eine Spannung mit geeigneter Stromstärke angelegt, sodaß gewährleistet ist, daß die abgelagerten Metallschichten vollständig anodisiert werden und Oxidschichten bilden.
Bei anodischer Oxidation kann eine Metallstruktur durch eine eigene Maskenschicht geschützt werden, was in dieser Ausführung der Erfindung von der als Maske eingesetzten, vergrabenen Metallschicht gewährleistet wird, und deshalb kann der Bereich außerhalb der zweiten Metallschicht (21) und die strukturierte erste Metallschicht (20) zu einer Oxidschicht (24) werden.
Wichtig ist hierbei, daß mit der vorgestellten Erfindung eine abgeflachte Oberfläche gebildet werden kann und daß das Verhältnis der Metallschichtdicken in der folgenden Weise definiert ist, sodaß sich, wie in Abb. 4D gezeigt, abgeflachte Oberflächen bilden.
Nach der anodischen Oxidation ist die folgende Formel durch das Änderungsverhältnis der Dicke der ersten Metallschicht (20) und der dritten Metallschicht (22) durch A₁₁ bzw. A₂₂ und durch die Dicke des anodisierten Bereiches der dritten Metallschicht (22) d₁₃ definiert. Weil sich die Dicke der vergrabenen, zweiten Metallschicht (21) nicht ändert, wird die Dicke des Bereiches, wo sich die vergrabene Schicht befindet, zu d₁₁ + d₁₂ + A₂₂d₃ und die Dicke der Restfläche wird zu A₁₁d₁₁ + A₂₂d₁₃. Aus diesem Grund erzielt man die folgende Formel zwischen den Dicken, woraus sich ein Konstruktion ohne 'differential step' zwischen den Schichten:
d₁₁ + d₁₂ + A₂₂d₃ = A₁₃d₁₁ + A₂₂d₁₃
∴d₁₂ = (A₁₁-2)d₁₁
Nach dieser Bedingung gilt, daß, wenn die zweite Metallschicht gebildet wird, deren Dicke (A₁₁-1) mal so groß ist, wie die Dicke der ersten Metallschicht "d₁₁", sodaß sich im Endresultat eine abgeflachte Oberfläche wie in Abb. 4D einstellt.
Wie auch in der ersten und zweiten Ausführung ist auch die hiermit eingesetzte Ausführungsform der Erfindung ein Beispiel für die Herstellung eines Dünnschichttransistors vom Typ 'reverse staggered' und sie kann in Fällen angewendet werden, wo erstmals die Source/Drainelektroden auf einem Substrat gebildet werden. In diesem Fall ist eine Halbleiter- und eine Isolatorschicht flach auf einer flachen Halbleiterschicht gemäß der vorgestellten Erfindung angeordnet und eine Gateelektrode wird darauf gebildet, sodaß es nicht zur 'step coverage' nacheinander angelegter Schichten kommt.
Ein Vorteil einer Architektur nach der vorgestellten Erfindung wurde schon für die vorstehenden Ausführungen genannt.
Eine andere, die vierte bevorzugte Ausführung der vorgestellten Erfindung soll nun in Anlehnung an die Abb. 5A bis 5C detailliert beschrieben werden.
Die Abb. 5A bis 5C zeigen eine vierte Ausführung aufeinanderfolgender Fertigungsstufen gemäß der vorgestellten Erfindung.
In den Abb. 5A bis 5C ist gezeigt, wie eine erste Metallschicht (30), eine zweite Metallschicht (31) und eine Struktur mit lichtempfindlicher Beschichtung nacheinander auf einem gegebenen Substrat gebildet werden. Hier können als Substrat (10) Isolatoren wie Oxid- und/oder Nitridschichten, BPSG (Bor-Phosphor-Silikat-Glas), PSG (Phosphor-Silikat-Glas) und USG (undotiertes Silikat-Glas) und Glasisolatoren eingesetzt werden. Die oben genannte erste und zweite Metallschicht (30 und 31) wird durch ein physikalisches Ablagerungsverfahren oder eine chemische Aufdampfverfahren gebildet. Die erste Metallschicht 30 besteht aus Werkstoffen, die für anodische Oxidation geeignet sind, und beispielsweise der Al- oder Ta-Gruppe entstammen. Die zweite Metallschicht (31) besteht aus Werkstoffen, die nicht anodisiert sind und beispielsweise der Cu-, Au-, Cr- oder W-Gruppe entstammen.
Wie aus Abb. 5B hervorgeht, wird die freiliegende zweite Metallschicht (31) durch Trocken- oder Naßätzen entfernt. Die verbleibende zweite Metallschicht (31) wird diagonal geätzt, damit der 'differential step' sinkt, der zwischen der Isolierschicht (33) und der zweiten Metallschicht (31) beim anodischen Oxidieren entstanden ist.
In Abb. 5C erkennt man, daß die oben genannte Struktur aus einer lichtempfindlichen Beschichtung (32) und die diagonal geätzte zweite Metallschicht (31) als Maske benutzt werden. Die erste Metallschicht (30) wird mit einem bekannten Verfahren anodisch oxidiert und anschließend die Isolierschichten 33 gebildet.
An dieser Stelle darf die erste Metallschicht unterhalb der zweiten Metallschicht (31) nicht anodisiert werden.
Aus diesem Grund wird die Gateelektrode (34) aus der ersten Metallschicht (30) gebildet, damit die zweite Metallschicht (31) nicht oxidiert wird. Danach wird die Struktur der Photowiderstandsschicht (32) beseitigt. Im Verlauf der anodischen Oxidation wird die erste Metallschicht (30) in die Isolierschicht (33) oxidiert und ihre Größe oder Dicke nimmt vertikal zu. Wenn die vertikale Größe der ersten und zweiten Metallschicht 30 und 31 unter Berücksichtigung der vertikalen Zunahme richtig eingestellt würde, ließe sich der 'differential step' zwischen der Gateelektrode (34) und der Isolierschicht (33) minimieren.
Wäre die erste Metallschicht beispielsweise aus Al aufgebaut, so würde das Aluminium durch die anodische Oxidation zu Al₂O₃ oxidiert und die vertikale Größe nähme um den Faktor 1,4 zu.
Das Änderungsverhältnis der Dicke A durch anodische Oxidation beträgt also ungefähr 1,4. Lägen die vertikalen Größen der ersten Metallschicht (30) und der zweiten Metallschicht (31) im Verhältnis 1 bis 1,4, so ließe sich der 'differential step' zwischen der Isolierschicht 33 und der zweiten Metallschicht (31) bei der anodischen Oxidation vermeiden.
Bei Metallisierungsvorgängen gemäß der vorgelegten Erfindung, werden die erste und die zweite Metallschicht gebildet. Nachdem die zweite Schicht diagonal geätzt wird, wird durch anodische Oxidation der ersten Schicht eine mit Isolierschichten bedeckte Metallisierungsschicht gebildet. Hierdurch verschwindet der 'differential step' zwischen dem Substrat und der Metallisierungsschicht und die 'step coverage' wird zunehmen während späterer Prozesse bei der Entstehung einer Halbleiterschicht, einer Metallisierungsschicht oder Isolierungsschicht, wodurch die Zuverlässigkeit und Effizienz der Halbleiterbaugruppe gesteigert wird.
Man sollte sich darüber im klaren sein, daß die beschriebenen Spezialverfahren nur illustrativen Charakter haben und die bevorzugten Ausführungen der Erfindung beschreiben sollen. Unabhängig hiervon sind natürlich im Rahmen der allgemeinen Prinzipien der Erfindung Abweichungen davon möglich.

Claims (18)

1. Ein Verfahren zur Fertigung von Metallelektroden in Halbleiterbaugruppen, das sich in die folgenden Schritte gliedert:
Erzeugen und Strukturieren einer ersten, nicht anodisierten Metallschicht vorbestimmter Stärke auf dem Substrat;
Erzeugen einer zweiten, anodisierten Metallschicht auf dem Substrat; und
Erzeugen einer der ersten Metallschicht entsprechenden Maske auf der zweiten Metallschicht und Bilden einer planen Oberfläche durch anodische Oxidation, damit andere Bereiche als die erste und zweite Metallstruktur zu einem Isolator werden und in vertikaler Richtung die gleiche Höhe wie die Substratoberfläche aufweisen.
2. Ein Verfahren gemäß Anspruch 1, bei dem die Dicken der ersten und zweiten Metallschicht als d, bzw. d₂ und das Änderungsverhältnis der Dicke der zweiten Metallschicht als A bezeichnet werden und die Dicke der zweiten Metallschicht der Formel entspricht.
3. Ein Verfahren gemäß Anspruch 1, bei dem die erste Metallschicht aus der Cu- oder Cr-Gruppe und die zweite anodisierte Metallschicht aus der Al- oder Ta-Gruppe entstammt.
4. Ein Verfahren gemäß Anspruch 1, bei dem das Substrat, bei dem das Substrat aus einem Dünnschichttransistor der Bauart 'reverse staggered' besteht und bei der Fertigung einer Halbleiterbaugruppe mit einer Metallstruktur mit 'differential step' zum Abflachen 'angewendet wird'.
5. Ein Verfahren zur Fertigung von Metallelektroden in Halbleiterbaugruppen, das sich in die folgenden Schritte gliedert:
Erzeugen und Strukturieren einer ersten, nicht anodisierten Metallschicht mit erster, vorbestimmter Stärke auf dem Substrat;
Erzeugen einer zweiten Metallschicht auf dem Substrat, die durch Anodisierung auf eine zweite, vorbestimmte Dicke gebracht wird, durch anodische Oxidation;
Erzeugen einer der ersten Metallschicht entsprechenden Maske auf der zweiten Metallschicht und anodisches Oxidieren der nicht von der Maske bedeckten Bereiche der zweiten Metallstruktur; und
anodisches Oxidieren des Teiles der zweiten Metallschicht, der nach dem Entfernen der Maske nicht anodisiert ist.
6. Ein Verfahren gemäß Anspruch 5, bei dem die Dicken der ersten, zweiten und der anodisierten, zweiten Metallschicht beim zweiten anodischen Oxidieren als d₁, d₂ bzw. d₃ und die Änderung des Dickenverhältnisses durch das Anodisieren der zweiten Metallschicht als A bezeichnet werden und die Dicke d₁ der ersten Metallschicht so eingestellt wird, daß die folgende Bedingung erfüllt wird: d₁ = (A-1) (d₂-d₃).
7. Ein Verfahren gemäß Anspruch 5, bei dem die erste, nicht anodisierte Metallschicht aus Cu oder Cr und die zweite, anodisierte Metallschicht aus der Al- oder Ta-Gruppe entstammt.
8. Ein Verfahren gemäß Anspruch 5, bei dem der genannte Prozeß auf einen beliebigen Dünnschichttransistor der Bauart 'reverse staggered' oder 'staggered' und bei der Fertigung von Halbleiterbaugruppen mit einer Metallstruktur mit 'differential step' zum Abflachen angewendet wird.
9. Ein Verfahren zur Fertigung von Metallelektroden in Halbleiterbaugruppen, das sich in die folgenden Schritte gliedert:
Erzeugen einer ersten anodisierten Metallschicht mit erster, vorbestimmter Stärke auf dem Substrat;
Erzeugen und Strukturieren einer zweiten, nicht anodisierten Metallschicht mit zweiter, vorbestimmter Stärke, die als Maske auf der ersten Metallschicht wirkt;
Ablagern einer dritten Metallschicht, die durch Anodisieren auf eine dritte, vorbestimmte Dicke gebracht werden kann; und
Bilden einer abgeflachten Oberfläche auf dem gesamten Substrat.
10. Ein Verfahren gemäß Anspruch 9, bei dem die Dicke der dritten Metallschicht mit der der ersten Metallschicht übereinstimmt.
11. Ein Verfahren gemäß Anspruch 9, bei dem die Dicken der ersten und zweiten Metallschicht als d₁ bzw. d₂ und das Änderungsverhältnis der Dicke der ersten Metallschicht als A bezeichnet werden und die Dicke d₂ der zweiten Metallschicht der Formel d₂ = (A-1) d₁ entspricht.
12. Ein Verfahren gemäß Anspruch 9, bei dem die erste, nicht anodisierte Metallschicht aus Cu oder Cr und die zweite, anodisierte Metallschicht aus der Al- oder Ta-Gruppe entstammt.
13. Ein Verfahren gemäß Anspruch 9, bei dem der genannte Prozeß auf einen beliebigen Dünnschichttransistor der Bauart 'reverse staggered' oder 'staggered' und bei der Fertigung von Halbleiterbaugruppen mit einer Metallstruktur mit 'differential step' zum Abflachen angewendet wird.
14. Ein Verfahren zur Fertigung von Metallelektroden in Halbleiterbaugruppen, das sich in die folgenden Schritte gliedert:
Nacheinander Anlegen einer ersten und zweiten Metallschicht und einer lichtempfindlichen Beschichtung auf dem Substrat und Strukturieren der lichtempfindlichen Schicht.
Diagonales Ätzen der zweiten Metallschicht mit der strukturierten, lichtempfindlichen Schicht;
Entfernen der lichtempfindlichen Schicht nach dem Anodisieren der belichteten ersten Metallschicht, wobei die Struktur der lichtempfindlichen Schicht und die zweite Metallschicht als Maske benutzt werden.
15. Ein Verfahren gemäß Anspruch 14, bei dem das Substrat aus einer Oxidschicht, einer Nitridschicht oder einem Glasisolator besteht.
16. Ein Verfahren gemäß Anspruch 14, bei dem die erste Metallschicht aus der Al- oder Ta-Gruppe entstammt.
17. Ein Verfahren gemäß Anspruch 14, bei dem die zweite Metallschicht aus der Cu-, Au-, Cr- oder W-Gruppe entstammt.
18. Ein Verfahren gemäß Anspruch 14, bei dem eine Diagonalätzung im Naß- oder Trockenverfahren durchgeführt wird.
DE4143116A 1991-04-30 1991-12-23 Verfahren zur Herstellung einer Halbleiteranordnung mit einer Metallelektrode Expired - Fee Related DE4143116C2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019910007010A KR940005446B1 (ko) 1991-04-30 1991-04-30 반도체 장치의 금속전극 형성방법
KR1019910007009A KR940008565B1 (ko) 1991-04-30 1991-04-30 반도체 장치의 금속전극 형성방법
KR1019910011375A KR930003254A (ko) 1991-07-05 1991-07-05 반도체 장치의 금속배선 방법

Publications (2)

Publication Number Publication Date
DE4143116A1 true DE4143116A1 (de) 1992-11-05
DE4143116C2 DE4143116C2 (de) 1996-07-18

Family

ID=27348735

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4143116A Expired - Fee Related DE4143116C2 (de) 1991-04-30 1991-12-23 Verfahren zur Herstellung einer Halbleiteranordnung mit einer Metallelektrode

Country Status (6)

Country Link
US (2) US5240868A (de)
JP (1) JPH0793420B2 (de)
DE (1) DE4143116C2 (de)
FR (1) FR2676143B1 (de)
GB (1) GB2255443B (de)
TW (1) TW237555B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10014985A1 (de) * 2000-03-25 2001-10-04 Bosch Gmbh Robert Herstellungsverfahren für ein Dünnschicht-Bauelement, insbesondere ein Dünnschicht-Hochdrucksensorelement
DE102009025474C5 (de) * 2008-12-05 2019-07-18 Hyundai Motor Co. PTC-Heizstab-Anordnung und PTC-Heizgerät

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
US5468987A (en) * 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6713783B1 (en) 1991-03-15 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Compensating electro-optical device including thin film transistors
JP2873632B2 (ja) 1991-03-15 1999-03-24 株式会社半導体エネルギー研究所 半導体装置
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6624450B1 (en) * 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
TW223178B (en) * 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
US6624477B1 (en) 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR970004885B1 (ko) * 1993-05-12 1997-04-08 삼성전자 주식회사 평판표시장치 및 그 제조방법
JPH0730125A (ja) 1993-07-07 1995-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2951215B2 (ja) * 1993-09-10 1999-09-20 レイセオン・カンパニー 位相マスクレーザによる微細なパターンの電子相互接続構造の製造方法
US5731216A (en) * 1996-03-27 1998-03-24 Image Quest Technologies, Inc. Method of making an active matrix display incorporating an improved TFT
US5888371A (en) * 1996-04-10 1999-03-30 The Board Of Trustees Of The Leland Stanford Jr. University Method of fabricating an aperture for a near field scanning optical microscope
JPH10163501A (ja) * 1996-11-29 1998-06-19 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型トランジスタ
KR100229678B1 (ko) * 1996-12-06 1999-11-15 구자홍 박막트랜지스터 및 그의 제조방법
US20020008257A1 (en) * 1998-09-30 2002-01-24 John P. Barnak Mosfet gate electrodes having performance tuned work functions and methods of making same
JP4581198B2 (ja) * 2000-08-10 2010-11-17 ソニー株式会社 窒化物化合物半導体層の熱処理方法及び半導体素子の製造方法
US7347924B1 (en) * 2002-12-24 2008-03-25 Ij Research, Inc. Anodizing of optically transmissive substrate
US20060183342A1 (en) * 2005-02-15 2006-08-17 Eastman Kodak Company Metal and metal oxide patterned device
US7963832B2 (en) * 2006-02-22 2011-06-21 Cummins Inc. Engine intake air temperature management system
US20080121877A1 (en) * 2006-11-27 2008-05-29 3M Innovative Properties Company Thin film transistor with enhanced stability
US7655127B2 (en) * 2006-11-27 2010-02-02 3M Innovative Properties Company Method of fabricating thin film transistor
EP2377131A2 (de) * 2008-12-23 2011-10-19 3M Innovative Properties Company Elektrische anschlüsse für eloxierte dünnschichtstrukturen
JP2011025548A (ja) * 2009-07-27 2011-02-10 Kyocera Corp 配線基板およびその製造方法、ならびに記録ヘッドおよび記録装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4469568A (en) * 1981-12-10 1984-09-04 Sharp Kabushiki Kaisha Method for making thin-film transistors
DE3409387A1 (de) * 1983-03-15 1984-09-20 Canon K.K., Tokio/Tokyo Halbleitervorrichtung
EP0329274A1 (de) * 1988-02-19 1989-08-23 International Business Machines Corporation Verfahren zur Bildung anodisierter Gebiete auf einer anodisierbaren Metallschicht

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3862017A (en) * 1970-02-04 1975-01-21 Hideo Tsunemitsu Method for producing a thin film passive circuit element
US3671819A (en) * 1971-01-26 1972-06-20 Westinghouse Electric Corp Metal-insulator structures and method for forming
US3909319A (en) * 1971-02-23 1975-09-30 Shohei Fujiwara Planar structure semiconductor device and method of making the same
US3939047A (en) * 1971-11-15 1976-02-17 Nippon Electric Co., Ltd. Method for fabricating electrode structure for a semiconductor device having a shallow junction
JPS557020B2 (de) * 1971-11-15 1980-02-21
US3864217A (en) * 1974-01-21 1975-02-04 Nippon Electric Co Method of fabricating a semiconductor device
US4005452A (en) * 1974-11-15 1977-01-25 International Telephone And Telegraph Corporation Method for providing electrical isolating material in selected regions of a semiconductive material and the product produced thereby
US3971710A (en) * 1974-11-29 1976-07-27 Ibm Anodized articles and process of preparing same
DE2539193C3 (de) * 1975-09-03 1979-04-19 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen
JPS5271980A (en) * 1975-12-11 1977-06-15 Nec Corp Formation of metal wiring
JPS53107284A (en) * 1977-03-02 1978-09-19 Hitachi Ltd Production of semiconductor device
US4158613A (en) * 1978-12-04 1979-06-19 Burroughs Corporation Method of forming a metal interconnect structure for integrated circuits
US4261096A (en) * 1979-03-30 1981-04-14 Harris Corporation Process for forming metallic ground grid for integrated circuits
US4432134A (en) * 1982-05-10 1984-02-21 Rockwell International Corporation Process for in-situ formation of niobium-insulator-niobium Josephson tunnel junction devices
US4681666A (en) * 1986-11-13 1987-07-21 Microelectronics And Computer Technology Corporation Planarization of a layer of metal and anodic aluminum
JPH061314B2 (ja) * 1987-07-30 1994-01-05 シャープ株式会社 薄膜トランジスタアレイ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4469568A (en) * 1981-12-10 1984-09-04 Sharp Kabushiki Kaisha Method for making thin-film transistors
DE3409387A1 (de) * 1983-03-15 1984-09-20 Canon K.K., Tokio/Tokyo Halbleitervorrichtung
EP0329274A1 (de) * 1988-02-19 1989-08-23 International Business Machines Corporation Verfahren zur Bildung anodisierter Gebiete auf einer anodisierbaren Metallschicht

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10014985A1 (de) * 2000-03-25 2001-10-04 Bosch Gmbh Robert Herstellungsverfahren für ein Dünnschicht-Bauelement, insbesondere ein Dünnschicht-Hochdrucksensorelement
DE102009025474C5 (de) * 2008-12-05 2019-07-18 Hyundai Motor Co. PTC-Heizstab-Anordnung und PTC-Heizgerät

Also Published As

Publication number Publication date
JPH04338677A (ja) 1992-11-25
GB2255443B (en) 1995-09-13
DE4143116C2 (de) 1996-07-18
US5240868A (en) 1993-08-31
GB9127095D0 (en) 1992-02-19
TW237555B (de) 1995-01-01
JPH0793420B2 (ja) 1995-10-09
GB2255443A (en) 1992-11-04
FR2676143A1 (fr) 1992-11-06
US5306668A (en) 1994-04-26
FR2676143B1 (fr) 1994-05-20

Similar Documents

Publication Publication Date Title
DE4143116A1 (de) Verfahren zur fertigung von metallelektroden in halbleiterbaugruppen
DE69124009T2 (de) Dünnfilmtransistor und Verfahren zur Herstellung
DE19623292C2 (de) Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung
DE69210886T2 (de) Substrat mit Dünnfilmelementen
DE3689843T2 (de) Steuerschaltung einer Flüssigkristallanzeige.
DE69029618T2 (de) Verfahren zur Herstellung nichtflüchtiger Halbleiterspeicher
DE69110563T2 (de) Flüssigkristall-Anzeigevorrichtung.
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3886198T2 (de) Flüssigkristall-Anzeigevorrichtung.
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2263149C3 (de) Isolierschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2312413A1 (de) Verfahren zur herstellung von matrixkreisen mit in serie geschalteten gattern
DE3222805A1 (de) Verfahren zur herstellung einer mos-schaltung in integrierter schaltungstechnik auf einem siliziumsubstrat
DE1640307A1 (de) Duennschichttechnik zur Herstellung integrierter Schaltungen
DE19758065A1 (de) Flüssigkristallanzeigevorrichtung und Verfahren diese herzustellen
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE60124704T2 (de) Verfahren zur musterbildung
DE2713532A1 (de) Verfahren zur herstellung von ober- und unterhalb einer erdungsebene, die sich auf einer seite eines substrats befindet, verlaufenden verdrahtungen
DE4321590B4 (de) Dünnschicht-Transistor und Verfahren zu seiner Herstellung
DE19825524B4 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE2740757A1 (de) Halbleiter mit mehrschichtiger metallisierung und verfahren zu dessen herstellung
DE69215608T2 (de) Dünnschichttransistor und dessen Herstellungsmethode
DE3226097C2 (de)
DE2747180C2 (de) Verbindungsstruktur für integrierte Halbleiterschaltung
DE19854911A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee