FR2676143A1 - Procede pour fabriquer une electrode metallique dans un dispositif semi-conducteur. - Google Patents

Procede pour fabriquer une electrode metallique dans un dispositif semi-conducteur. Download PDF

Info

Publication number
FR2676143A1
FR2676143A1 FR9116244A FR9116244A FR2676143A1 FR 2676143 A1 FR2676143 A1 FR 2676143A1 FR 9116244 A FR9116244 A FR 9116244A FR 9116244 A FR9116244 A FR 9116244A FR 2676143 A1 FR2676143 A1 FR 2676143A1
Authority
FR
France
Prior art keywords
layer
metallic layer
metallic
anodized
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9116244A
Other languages
English (en)
Other versions
FR2676143B1 (fr
Inventor
Bae
Byungseong
Sohn
Jeongha
Jang
Insik
Kim
Sangsoo
Namdeog
Hyungtaek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019910007009A external-priority patent/KR940008565B1/ko
Priority claimed from KR1019910007010A external-priority patent/KR940005446B1/ko
Priority claimed from KR1019910011375A external-priority patent/KR930003254A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2676143A1 publication Critical patent/FR2676143A1/fr
Application granted granted Critical
Publication of FR2676143B1 publication Critical patent/FR2676143B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H01L21/31687—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures by anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Procédé pour fabriquer une électrode métallique d'un dispositif semi-conducteur comprenant les étapes suivantes: formation d'une première couche métallique (11, 20, 30) qui n'est pas anodisée jusqu'à une épaisseur prédéterminée du substrat (10) et d'un premier réseau; formation d'une deuxième couche métallique (12, 21, 31) qui est anodisée sur le substrat et d'un deuxième réseau (13, 32); et formation d'un masque (13, 32) correspondant à ladite première couche métallique (11, 20, 30) sur ladite deuxième couche métallique (12, 21, 31) et formation d'une surface aplanie (14, 14', 15) par oxydation anodique de manière que les régions autres que le premier et le deuxième réseaux métalliques deviennent un isolant ayant la même dimension verticale que la surface du substrat (10).

Description

La présente invention se rapporte à un procédé pour fabriquer une
électrode métallique d'un
dispositif semi-conducteur.
En même temps que la densité des dispositifs semi- conducteurs augmentait, les dispositifs semi-conducteurs se sont allégés et miniaturisés Cependant, dans un dispositif semi-conducteur, la vitesse de réduction de la dimension verticale a été plus faible que la vitesse de réduction dans le sens horizontal, et la couverture étagée entre chaque couche formant un dispositif semi-conducteur est un facteur critique en ce qui concerne l'efficacité et la fiabilité d'un dispositif semi-conducteur. Particulièrement dans le cas d'un transistor en couche mince utilisé dans un dispositif d'affichage plat, il a été étudié un procédé pour éviter qu'une électrode métallique sur un substrat de
verre ne forme une différence de niveau.
En général, un processus concernant un métal est parmi les derniers processus mis en oeuvre pour fabriquer un dispositif semi- conducteur, et quand on arrive à un transistor en couche mince du type à échelonnement inverse, un processus concernant un métal est le premier processus mis en oeuvre pour
former une électrode de porte sur un substrat isolant.
Selon une réalisation détaillée d'une réalisation antérieure montrée aux fig l A ou 1 B, une couche métallique faite de Chrome Cr ou de matériau similaire est formée sur un substrat en verre en effectuant une pulvérisation ou un dépôt chimique en phase vapeur (désigné ci-après par CVD), et un réseau souhaité est alors formé par attaque chimique à sec,
de sorte qu'une électrode de porte 2 est formée.
Ensuite, comme couche isolante de porte 3, par exemple, une couche de nitrure de silicium est formée par CVD Les processus classiques décrits ci-dessus ont l'inconvénient que la couverture étagée de couches déposées successivement se détériore en raison de différences de niveau et qu'un élément satisfaisant ne
peut pas être obtenu.
Là o une couche isolante 4 est formée par oxydation anodique partielle de l'électrode de porte et formation d'une couche isolante 4, comme montré à la fig 2 B, si une autre couche était déposée par dessus par CVD, la couverture étagée se détériorerait, ce qui entraînerait des problèmes de dégradation de la fiabilité et de l'efficacité Les problèmes ci-dessus sont considérés comme graves dans les transistors en
couche mince et doivent être résolus.
L'un des buts de la présente invention est de créer un procédé pour fabriquer une électrode métallique d'un dispositif semi- conducteur qui soit capable d'éliminer la différence de niveau entre une couche d'oxyde, une couche de nitrure, et un substrat
en verre et une couche de métallisation.
Afin d'atteindre le but ci-dessus, la présente invention comprend les étapes de traitement suivantes: formation sur un substrat d'une première couche métallique d'une épaisseur prédéterminée, qui n'est pas anodisée, et formation d'un réseau; formation sur le substrat d'une deuxième couche métallique qui est anodisée et formation d'un réseau; et formation d'un masque correspondant à la première couche métallique sur la deuxième couche métallique et formation d'une surface aplanie par oxydation anodique afin que des domaines autres que le premier et le deuxième réseaux métalliques deviennent un isolant ayant la même élévation verticale que la
surface du substrat.
De plus, selon une deuxième réalisation préférentielle de la présente invention, il est créé d'autres étapes de processus, à savoir: formation sur un substrat d'une première couche métallique à une première épaisseur prédéterminée, qui n'est pas anodisée et formation d'un réseau; formation sur le substrat d'une deuxième couche métallique qui peut être anodisée à une deuxième épaisseur prédéterminée au moyen d'oxydation anodique et formation d'un réseau; formation d'un masque correspondant à la première couche métallique sur la deuxième couche métallique et anodisation de la région non masquée du deuxième réseau métallique; et oxydation anodique, après enlèvement du masque, de la portion de la deuxième couche métallique
qui n'a pas été anodisée.
Selon une troisième réalisation préférentielle de la présente invention, la présente invention comprend en plus un procédé de métallisation comprenant les étapes suivantes: formation sur un substrat d'une première couche métallique qui est anodisée à une première épaisseur prédéterminée; formation d'une deuxième couche métallique à une deuxième épaisseur prédéterminée, qui n'est pas anodisée et formation d'un réseau, de manière qu'elle serve de masque sur la première couche métallique; dépôt d'une troisième couche métallique qui peut être anodisée à une troisième épaisseur prédéterminée; et formation d'une surface aplanie par
oxydation anodique dans tout le substrat.
Selon une quatrième réalisation de la présente invention, la présente invention comprend encore un procédé comprenant les étapes suivantes: formation successive, sur le substrat, d'une première couche métallique, d'une deuxième couche métallique et d'une couche photo-sensible, et formation d'un réseau sur la couche photo-sensible; attaque chimique en diagonale de la deuxième couche métallique selon le réseau de la couche photo-sensible; enlèvement de la couche photo-sensible, après anodisation de la première couche métallique exposée, en utilisant comme masque le réseau de la couche photo-sensible et la deuxième couche métallique. Les fig l A et 1 B sont des représentations schématiques d'une réalisation classique antérieure; les fig 2 A à 2 D sont des représentations schématiques montrant les étapes de fabrication successives des première et deuxième réalisations selon la présente invention; les fig 3 A et 3 B sont des représentations schématiques des première et deuxième réalisations selon la présente invention; les fig 4 A à 4 D sont des représentations schématiques montrant les étapes de fabrication successives d'une troisième réalisation selon la présente invention; et les fig 5 A à 5 C sont des représentations schématiques montrant les étapes de fabrication successives d'une quatrième réalisation selon la
présente invention.
En se référant aux figures 2 A à 2 D, on va décrire maintenant en détail une réalisation
préférentielle de la présente invention.
Comme représenté à la fig 2 A, une première couche métallique 11 ayant une épaisseur de 4 est déposée par pulvérisation sur un substrat semi-conducteur ou isolant 10 en matériau de verre, et on forme ensuite un réseau par attaque chimique afin d'obtenir une largeur prédéterminée Une couche d'oxyde ou de nitrure peut être utilisée comme première couche, tout aussi bien que le verre ou des matériaux métalliques tels que le cuivre (Cu) ou le chrome (Cr) étant donné qu'ils ne sont pas influencés par l'oxydation anodique L'épaisseur de cette couche
métallique est désignée par 'Idl'.
Successivement, comme montré à la fig 2 B, une deuxième couche métallique 12 est déposée sur le substrat sur lequel est formée la première couche métallique 11, et on forme un réseau constitué par une couche photo-résis-tante 13 pour l'aligner avec la première couche métallique 11 La couche photo-résistante est placée sur la portion o est formé le pas différentiel Une autre couche telle que du nitrure de silicium ou de l'oxyde de silicium peut être utilisée à la place de la couche
photo-résistante, si nécessaire.
Ici, la deuxième couche métallique 12 est en un matériau pour oxydation anodique tel que l'aluminium (Al) ou le Tantale (Ta), et son épaisseur
est désignée par " 4 " sur la figure.
Comme il est bien connu, l'oxydation anodique est un procédé pour former une couche d'oxyde sur une électrode en faisant jouer à l'électrode le rôle d'anode dans une cuve à électrolyse Le dispositif semi-conducteur représenté à la fig 2 B est placé dans une cuve à électrolyse, et l'oxydation anodique est réalisée en appliquant une tension et un courant de valeurs appropriées pendant un temps déterminé, afin que toute la deuxième couche métallique 12 soit oxydée par anodisation et devienne
une couche d'oxyde.
La couche photo-résistante 13 jouant le rôle de masque dans la présente réalisation permet aux régions autres que la première couche métallique 11 et
la deuxième couche métallique 12 d'être anodisées.
Quand la structure représentée à la fig 2 B est anodisée, les couches isolantes aplanies 14 sont obtenues comme représenté à la fig 2 C Si on désigne par "A", qui est une constante de proportionnalité, le taux de variation de l'épaisseur pendant l'oxydation anodique, l'épaisseur de la couche anodisée devient Ad 2 Par exemple, si l'aluminium est utilisé pour cette réalisation, le taux de variation de l'épaisseur "A" est d'environ 1,4, et peut être obtenu par voie expérimentale L'épaisseur de la couche anodisée Ad, peut être commandée par une tension appliquée pendant l'oxydation anodique (cf le brevet américain no
4 469 568).
La relation entre dl, dz et A est définie par les formules suivantes Ad = dl +d D'o dl = (A 1)d, C'est pourquoi, si du, dz et A sont choisis de manière à satisfaire la condition ci-dessus, on peut obtenir la construction d'une couche aplanie, comme représenté à la fig 2 C. Entre-temps, une couche isolante aplanie peut être formée sur la deuxième couche métallique par oxydation anodique Dans ce cas, l'oxydation anodique est effectuée dans le processus de la fig 2 B, comme représenté à la fig 2 C', afin que les régions non masquées soient plus épaisses que la région masquée
par oxydation anodique.
Ensuite, quand la région masquée est anodisée de la même manière qu'à la fig 2 B, une couche isolante aplanie 15 est obtenue, comme représenté à la fig 2 D. Si on désigne par d, une épaisseur de la région anodisée de la deuxième couche métallique 12, l'épaisseur de la deuxième couche métallique devient Ad Dans ce cas, la relation entre dl, d, d 3 et A est définie par les formules suivantes: A 4 = dl + ( 4 d 3) + Ad 3 d'o 4 = (A 1)d (A 1)d 3 = (A 1)(da d) c'est pourquoi, si les valeurs de dl, dz, c 3 et A sont choisies de manière à satisfaire les formules ci-dessus, la construction d'une couche aplanie peut être obtenue comme représenté à la fig.
2 D.
Une épaisseur de la deuxième couche métallique dessinée 12 est ck d 3 et la région de la deuxième couche métallique qui n'est pas anodisée devient une électrode avec la première couche métallique 11, et peut être une électrode de porte d'un transistor en couche mince utilisé dans un
affichage à cristaux liquides.
Les résultats et les structures de la réalisation ci-dessus sont illustrés respectivement aux fig 3 A et 3 B La présente réalisation concernée prend pour exemple la formation d'un transistor en couche mince du type à échelonnement inverse, et ceci peut s'appliquer au cas o une électrode source/drain est d'abord formée sur un substrat Dans ce cas, une couche semi-conductrice et une couche isolante sont déposées à plat sur la surface formée qui est rendue plane conformément à la présente invention, et une électrode de porte est formée par dessus, moyennant quoi des problèmes de couverture étagée de ces couches déposées en série ne peuvent pas se poser. Un avantage de la structure selon la présente invention est que quand deux lignes d'électrodes, c'est-à-dire des lignes d'une électrode de porte et d'une électrode source/drain, se croisent les unes les autres, et qu'il existe entre les électrodes une couche isolante afin d'empêcher un contact mutuel, un décalage n'est pas formé à la partie de l'intersection, ce qui empêche ainsi un court- circuit entre deux électrodes qui serait dû à la
couverture étagée.
De plus, une autre couche d'oxyde anodique est transparente et peut être utilisée dans un panneau d'affichage à cristaux liquides, et la présente invention permet d'obtenir des produits de bonne
qualité.
Une troisième réalisation concernant un procédé pour fabriquer une électrode métallique d'un dispositif semi-conducteur selon la présente invention va être maintenant décrite en détail en se référant aux fig 4 A à 4 D. Les fig 4 A à 4 D représentent une troisième réalisation des étapes successives de fabrication
selon la présente invention.
Tout d'abord, une première couche métallique 20 est déposée sur un substrat semi-conducteur ou isolant 10 en verre, en utilisant la pulvérisation, jusqu'à une épaisseur Al comme représenté à la fig 4 A Des matériaux métalliques tels que l'aluminium (Al) ou le tantale (Ta) peuvent
être utilisés pour l'oxydation anodique.
Ensuite, une deuxième couche métallique 21 est déposée sur le substrat sur lequel avait été formée la première couche 20, de sorte qu'une structure d'électrode de porte soit formée comme représenté à la fig 4 B Comme matériau utilisé ici pour la deuxième couche métallique 21, des matériaux qui ne sont pas anodisés tels que le cuivre (Cu) ou le chrome (Cr) peuvent être utilisés, et l'épaisseur de
ladite couche est désignée par " 4 l".
Afin que la deuxième couche métallique 21 devienne une couche enrobée capable de jouer le rôle d'un masque pendant l'oxydation anodique, une couche métallique 22, faite d'un matériau identique ou équivalent à celui de la première couche métallique 20, est déposée sur toute la surface jusqu'à une épaisseur di, comme représenté à la fig 4 C, de sorte qu'une troisième couche métallique 22 soit formée sur la portion de l'électrode de porte La deuxième couche métallique 21 a ainsi une configuration enrobée entre la première et la troisième couches métalliques, ainsi
que le montre la figure.
Si l'on se réfère maintenant à la fig 4 D, le substrat de la fig 4 C est placé dans une cuve à électrolyse et est anodisé pendant un temps déterminé, une tension et un courant de valeurs appropriées étant appliqués afin d'obtenir que toutes les couches métalliques déposées soient anodisées et deviennent
des couches d'oxyde.
A ce propos, dans l'oxydation anodique, étant donné qu'un réseau métallique peut être protégé par une couche de masque appropriée et que la couche métallique enrobée 21 est utilisée comme masque dans la présente réalisation, la région autre que la deuxième couche métallique 21 et la première couche métallique comportant un réseau 20 peut être une
couche d'oxyde 24.
Ce qui est important, c'est que l'invention crée une surface aplanie, et la relation entre les épaisseurs des couches métalliques est définie ci-après, afin de former des surfaces aplanies comme représenté à la fig 4 D. Après avoir effectué l'oxydation anodique, si l'on admet que les taux de variation d'épaisseur de la première couche métallique 20 et de la troisième couche métallique 22 sont respectivement A, et Az, et qu'une épaisseur de la région anodisée de la troisième couche métallique 22 soit désignée par d, les relations entre ces paramètres sont définies par les formules suivantes Etant donné que l'épaisseur de la deuxième couche métallique 21 ne varie pas, une épaisseur de la région o est placée la couche enterrée 21 devient d,, + d 12 + A 2 e, et une épaisseur de l'autre région devient 41 cd 1 l + Ad,13,a On peut donc obtenir la formule suivante entre les différentes épaisseurs, afin qu'il en résulte une construction éliminant les différence en marches d'escalier entre couches: il + d,2 + A 22 a = A 1 id 1 + A zela d'o d 12 = ( 41 1) dl Conformément à cette condition, quand la deuxième couche métallique est formée, une épaisseur de la deuxième couche métallique est formée pour être (AI 1) fois aussi épaisse que l'épaisseur de la première couche métallique "dl,", et on obtient ainsi comme résultat final une surface aplanie, comme représenté à la fig 4 D. Comme la première et la deuxième réalisations, la présente réalisation décrite est un exemple de formation d'un transistor en couche mince du type à échelonnement inverse, et ceci peut être il appliqué à un cas o les électrodes source/drain sont formées en premier sur un substrat Dans un tel cas, l'architecture est telle qu'une couche semi- conductrice et une couche isolante sont déposées à plat sur la formation semi-conductrice plane selon la présente invention, et une électrode de porte est formée par-dessus, de sorte qu'il ne se produit pas de différences de niveau en marche d'escalier dans les
couches déposées successivement.
Un avantage de l'architecture de cette invention a déjà été mentionné dans les réalisations
précédentes-
Comme autre réalisation préférentielle de l'invention, une quatrième réalisation préférentielle sera maintenant décrite en détail, en se référant aux fig 5 A à 5 C. Les fig 5 A à 5 C illustrent une quatrième réalisation des étapes successives de fabrication
selon la présente invention-
En se référant à la fig 5 A, une première couche métallique 30, une deuxième couche métallique 31 et un réseau sur film photo-sensible 32 sont formés successivement sur un substrat donné 10 Ici, des isolants tels qu'une couche d'oxyde et/ou une couche de nitrure, du verre au silicate boro-phosphoré, du verre au silicate phosphoré) ou du verre au silicate non dopé et des isolants en verre peuvent être utilisés comme substrat 10 Les première et deuxième couches métalliques 30 et 31 sont formées par un procédé de dépôt physique ou de dépôt chimique en phase vapeur La première couche métallique 30 est faite de matériaux qui peuvent être utilisés pour l'oxydation anodique, tels que l'aluminium ou le tantale, et la deuxième couche métallique est faite de matériaux qui ne sont pas anodisés, tels que le
cuivre, l'or, le chrome ou le tungstène.
En se référant à la fig 5 B, la deuxième couche métallique 31 exposée est retirée par attaque chimique, à sec ou par voie humide Le deuxième couche métallique 31 restante est attaquée chimiquement en diagonale afin de réduire la différence de niveau qui s'est produite entre les couches isolantes 33 et la seconde couche métallique 31 pendant l'oxydation anodique. En se référant à la fig 5 C, le réseau ci-dessus du film photo-sensible 32 et la deuxième couche métallique 31 attaquée chimiquement en diagonale sont utilisés comme masque La première couche métallique 30 est oxydée par un procédé connu d'oxydation anodique, et les couches isolantes 33 sont
alors formées.
A ce stade, la première couche métallique sous la deuxième couche métallique 31 ne doit pas
être anodisée.
C'est pourquoi une électrode de porte 34 est constituée des parties de la première couche métallique 30 et de la deuxième couche métallique 31 n'ont pas été oxydées Après cela, le réseau de la couche photo- résistante 32 est retiré Pendant l'oxydation anodique, la première couche métallique 30 est oxydée jusqu'à la couche isolante 33 et sa taille ou son épaisseur augmentent dans le sens vertical Si les dimensions verticales respectives de la première et de la deuxième couches métalliques 30 et 31 étaient régulées de manière appropriée en fonction de l'accroissement de dimension sans le sens vertical, le pas différentiel entre l'électrode de porte 34 et les
couches isolantes 33 pourrait être minimisé.
Par exemple, si la première couche métallique 30 était faite d'aluminium, l'aluminium Al serait oxydé en Alp 3 par oxydation anodique, et sa
dimension verticale multipliée par 1,4.
Le coefficient de variation d'épaisseur A est d'environ 1,4 lors de l'oxydation anodique, et si les dimensions verticales respectives des première et deuxième couches métalliques 30 et 31 étaient dans le rapport de 1 à 1,4, la différence d'épaisseur entre les couches isolantes 33 et la deuxième couche métallique 31 pourrait être évitée pendant l'oxydation
anodique.
Quand on arrive à la métallisation selon la présente invention, une première couche métallique et une deuxième couche métallique sont formées, et après que la deuxième couche métallique a été attaquée chimiquement en diagonale, une couche de métallisation recouverte de couches isolantes est formée par
oxydation anodique de la première couche métallique.
La différence d'épaisseur entre le substrat et la couche de métallisation est ainsi éliminée, et une couverture étagée est avancée pendant les processus ultérieurs consistant à former une couche semi-conductrice, une couche de métallisation ou des couches isolantes, ce qui améliore ainsi la fiabilité
et l'efficacité du dispositif semi-conducteur.
Il est bien entendu que les processus spécifiques décrits ici le sont à titre d'illustration des réalisations préférentielles de la présente invention, mais que des variantes peuvent être apportées qui restent partie intégrante de
l'invention.

Claims (20)

REVENDICATIONS
1 Procédé pour fabriquer une électrode métallique d'un dispositif semiconducteur comprenant les étapes suivantes: formation d'une première couche métallique ( 11, 20, 30) qui n'est pas anodisée jusqu'à une épaisseur prédéterminée du substrat ( 10) et d'un premier réseau; formation d'une deuxième couche métallique ( 12, 21, 31) qui est anodisée sur le substrat et d'un deuxième réseau ( 13, 32); et formation d'un masque ( 13, 32) correspondant à ladite première couche métallique ( 11, , 30) sur ladite deuxième couche métallique ( 12, 21, 31) et formation d'une surface aplanie ( 14, 14 ', 15) par oxydation anodique de manière que les régions autres que le premier et le deuxième réseaux métalliques deviennent un isolant ayant la même
dimension verticale que la surface du substrat ( 10).
2 Procédé selon la revendication 1, caractérisé en ce que si les épaisseurs desdites première ( 11, 20, 30) et deuxième ( 12, 21, 31) couches métalliques sont désignées respectivement par d 1 et d 2, et si un taux de variation de l'épaisseur de la deuxième couche métallique est désigné par A, la deuxième couche métallique est formée de sorte que l'épaisseur d 2 satisfasse la relation
1 = d,/(A 1).
3 Procédé selon la revendication 1, caractérisé en ce que la première couche métallique ( 11) est choisie parmi une en cuivre et une en chrome, et que la deuxième couche métallique ( 21) anodisée est
choisie parmi une en aluminium et une en tantale.
4 Procédé selon la revendication 1, caractérisé en ce que le substrat ( 10) est celui d'un transistor de type à échelonnement inverse que l'on fabrique un dispositif semi-conducteur ayant un réseau métallique avec une différence d'épaisseur pour le
rendre plat.
5 Procédé pour fabriquer une électrode métallique d'un dispositif semiconducteur comprenant les étapes suivantes: formation d'une première couche métallique ( 11, 20, 30) qui n'est pas anodisée jusqu'à une première épaisseur prédéterminée du substrat et d'un premier réseau; formation d'une deuxième couche métallique ( 12, 21, 31) qui peut être anodisée jusqu'à une deuxième épaisseur prédéterminée du substrat en fonction de l'oxydation anodique et d'un deuxième réseau ( 13, 32); formation d'un masque ( 13, 32) correspondant à ladite première couche métallique ( 11, , 30) sur ladite deuxième couche métallique ( 12, 21, 31) et anodisation de la région non masquée du deuxième réseau métallique ( 13; 32); et oxydation anodique de la portion de la deuxième couche métallique ( 12, 21, 31) qui n'a pas
été anodisée après l'enlèvement dudit masque ( 13, 32).
6 Procédé selon la revendication 5, caractérisé en ce que, si les épaisseurs de la première couche métallique ( 11, 20, 30), de la deuxième couche métallique et de la deuxième couche métallique ( 12, 21, 31) anodisée pendant la deuxième oxydation anodique sont désignées respectivement par d, d 2 et dci et si la variation de taux d'épaisseur obtenue par l'anodisation de la deuxième couche métallique est désignée par A, l'ajustement ultérieur de l'épaisseur dc 1 de la première couche métallique doit satisfaire la condition suivante:
4 = (A 1)(d 2 d;.
7 Procédé selon la revendication 5, caractérisé en ce que la première couche métallique ( 11) qui n'est pas anodisée est choisie dans le groupe formé du cuivre et du chrome, et que la deuxième couche métallique ( 12) qui est anodisée est choisie
dans le groupe formé de l'aluminium et du tantale.
8 Procédé selon la revendication 5, caractérisé en ce que ledit processus est appliqué à n'importe quel transistor en couche mince du type à échelonnement inverse, et qu'il est appliqué à la fabrication d'un dispositif semi-conducteur ayant une différence de réseau métallique en marche d'escalier
entre les couches, afin de les aplanir.
9 Procédé de fabrication d'une électrode métallique d'un dispositif semi-conducteur comprenant les étapes suivantes: formation d'une première couche métallique ( 20) qui est anodisée jusqu'à une première épaisseur prédéterminée sur un substrat; formation et dessin d'une deuxième couche métallique ( 21) qui n'est pas anodisée jusqu'à une deuxième épaisseur prédéterminée et d'un réseau afin de jouer le rôle d'un masque sur ladite première couche métallique ( 20); dépôt d'une troisième couche métallique ( 22) qui peut être anodisée jusqu'à une troisième épaisseur prédéterminée; et formation d'une surface aplanie par
oxydation anodique sur l'ensemble du substrat ( 10).
Procédé selon la revendication 9, caractérisé en ce que l'épaisseur de ladite troisième couche métallique ( 22) est égale à celle de la
première couche métallique ( 20).
11 Procédé selon la revendication 9, dans lequel les épaisseurs de la première couche métallique ( 20) et de la deuxième couche métallique ( 21) sont désignées respectivement par det d 2, et le taux de variation, par oxydation anodique, de l'épaisseur de la première couche métallique ( 20) est désigné par A, caractérisé en ce que la commande de l'épaisseur d de la deuxième couche métallique ( 21) est réalisée de manière à satisfaire la relation
1 = (A 1)d,.
12 Procédé selon la revendication 9, caractérisé en ce que ladite première couche métallique ( 20) est choisie dans le groupe constitué du tantale et de l'aluminium, et que ladite deuxième couche métallique ( 21) est choisie dans le groupe
constitué du cuivre et du chrome.
13 Procédé selon la revendication 9, caractérisé en ce que ledit processus est appliqué à n'importe quel transistor en couche mince du type à échelonnement inverse ou à n'importe quel transistor en couche mince du type à échelonnement, et qu'il est appliqué à la fabrication d'un dispositif semi-conducteur ayant une différence de réseau métallique en marche d'escalier entre les couches,
afin d'aplanir lesdites couches.
14 Procédé de fabrication d'une électrode métallique d'un dispositif semi-conducteur comprenant les étapes suivantes: formation successive sur un substrat d'une première couche métallique ( 30), d'une deuxième couche métallique ( 21) et d'un film photo-sensible et d'un réseau sur le film photo-sensible; attaque chimique en diagonale de ladite deuxième couche métallique ( 31) avec ledit film photo-sensible dessiné; enlèvement du film photo-sensible après anodisation de ladite première couche métallique exposée en utilisant comme masque le réseau du film photo-sensi ble et la deuxième couche métallique
( 21).
15 Procédé selon la revendication 13, caractérisé en ce que le substrat ( 10) est constitué de n'importe quelle couche d'oxyde ou de nitrure et
d'un isolateur en verre.
16 Procédé selon la revendication 13, caractérisé en ce que ladite première couche métallique ( 30) est choisie dans le groupe constitué
de l'aluminium et du tantale.
17 Procédé selon la revendication 13, caractérisé en ce que ladite deuxième couche métallique ( 31) est choisie dans le groupe constitué
du cuivre, de l'or, du chrome et du tungstène.
18 Procédé selon la revendication 13, caractérisé en ce que l'attaque chimique est réalisée par n'importe quel procédé d'attaque chimique par voie
humide ou à sec.
FR9116244A 1991-04-30 1991-12-27 Procede pour fabriquer une electrode metallique dans un dispositif semi-conducteur. Expired - Fee Related FR2676143B1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019910007009A KR940008565B1 (ko) 1991-04-30 1991-04-30 반도체 장치의 금속전극 형성방법
KR1019910007010A KR940005446B1 (ko) 1991-04-30 1991-04-30 반도체 장치의 금속전극 형성방법
KR1019910011375A KR930003254A (ko) 1991-07-05 1991-07-05 반도체 장치의 금속배선 방법

Publications (2)

Publication Number Publication Date
FR2676143A1 true FR2676143A1 (fr) 1992-11-06
FR2676143B1 FR2676143B1 (fr) 1994-05-20

Family

ID=27348735

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9116244A Expired - Fee Related FR2676143B1 (fr) 1991-04-30 1991-12-27 Procede pour fabriquer une electrode metallique dans un dispositif semi-conducteur.

Country Status (6)

Country Link
US (2) US5240868A (fr)
JP (1) JPH0793420B2 (fr)
DE (1) DE4143116C2 (fr)
FR (1) FR2676143B1 (fr)
GB (1) GB2255443B (fr)
TW (1) TW237555B (fr)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
US5468987A (en) * 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6713783B1 (en) 1991-03-15 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Compensating electro-optical device including thin film transistors
JP2873632B2 (ja) 1991-03-15 1999-03-24 株式会社半導体エネルギー研究所 半導体装置
US5485019A (en) 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
TW223178B (en) * 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
US6624450B1 (en) * 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6624477B1 (en) 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW232751B (en) 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
KR970004885B1 (ko) * 1993-05-12 1997-04-08 삼성전자 주식회사 평판표시장치 및 그 제조방법
JPH0730125A (ja) * 1993-07-07 1995-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2951215B2 (ja) * 1993-09-10 1999-09-20 レイセオン・カンパニー 位相マスクレーザによる微細なパターンの電子相互接続構造の製造方法
US5731216A (en) * 1996-03-27 1998-03-24 Image Quest Technologies, Inc. Method of making an active matrix display incorporating an improved TFT
US5888371A (en) * 1996-04-10 1999-03-30 The Board Of Trustees Of The Leland Stanford Jr. University Method of fabricating an aperture for a near field scanning optical microscope
JPH10163501A (ja) * 1996-11-29 1998-06-19 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型トランジスタ
KR100229678B1 (ko) * 1996-12-06 1999-11-15 구자홍 박막트랜지스터 및 그의 제조방법
US20020008257A1 (en) * 1998-09-30 2002-01-24 John P. Barnak Mosfet gate electrodes having performance tuned work functions and methods of making same
DE10014985A1 (de) * 2000-03-25 2001-10-04 Bosch Gmbh Robert Herstellungsverfahren für ein Dünnschicht-Bauelement, insbesondere ein Dünnschicht-Hochdrucksensorelement
JP4581198B2 (ja) * 2000-08-10 2010-11-17 ソニー株式会社 窒化物化合物半導体層の熱処理方法及び半導体素子の製造方法
US7347924B1 (en) * 2002-12-24 2008-03-25 Ij Research, Inc. Anodizing of optically transmissive substrate
US20060183342A1 (en) * 2005-02-15 2006-08-17 Eastman Kodak Company Metal and metal oxide patterned device
US7963832B2 (en) * 2006-02-22 2011-06-21 Cummins Inc. Engine intake air temperature management system
US7655127B2 (en) * 2006-11-27 2010-02-02 3M Innovative Properties Company Method of fabricating thin film transistor
US20080121877A1 (en) * 2006-11-27 2008-05-29 3M Innovative Properties Company Thin film transistor with enhanced stability
KR101076191B1 (ko) * 2008-12-05 2011-10-21 현대자동차주식회사 피티씨 로드 조립체 및 이를 이용한 피티씨 히터
KR20110098844A (ko) * 2008-12-23 2011-09-01 쓰리엠 이노베이티브 프로퍼티즈 컴파니 양극산화 처리된 박막 구조체용 전기 접속부
JP2011025548A (ja) * 2009-07-27 2011-02-10 Kyocera Corp 配線基板およびその製造方法、ならびに記録ヘッドおよび記録装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909319A (en) * 1971-02-23 1975-09-30 Shohei Fujiwara Planar structure semiconductor device and method of making the same
US4681666A (en) * 1986-11-13 1987-07-21 Microelectronics And Computer Technology Corporation Planarization of a layer of metal and anodic aluminum
EP0301571A2 (fr) * 1987-07-30 1989-02-01 Sharp Kabushiki Kaisha Matrice de transistors en couche mince
EP0329274A1 (fr) * 1988-02-19 1989-08-23 International Business Machines Corporation Procédé de formation de régions anodisées sur une couche métallique anodisable

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3862017A (en) * 1970-02-04 1975-01-21 Hideo Tsunemitsu Method for producing a thin film passive circuit element
US3671819A (en) * 1971-01-26 1972-06-20 Westinghouse Electric Corp Metal-insulator structures and method for forming
JPS557020B2 (fr) * 1971-11-15 1980-02-21
US3939047A (en) * 1971-11-15 1976-02-17 Nippon Electric Co., Ltd. Method for fabricating electrode structure for a semiconductor device having a shallow junction
US3864217A (en) * 1974-01-21 1975-02-04 Nippon Electric Co Method of fabricating a semiconductor device
US4005452A (en) * 1974-11-15 1977-01-25 International Telephone And Telegraph Corporation Method for providing electrical isolating material in selected regions of a semiconductive material and the product produced thereby
US3971710A (en) * 1974-11-29 1976-07-27 Ibm Anodized articles and process of preparing same
DE2539193C3 (de) * 1975-09-03 1979-04-19 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung eines planeren Leiterbahnsystems für integrierte Halbleiterschaltungen
JPS5271980A (en) * 1975-12-11 1977-06-15 Nec Corp Formation of metal wiring
JPS53107284A (en) * 1977-03-02 1978-09-19 Hitachi Ltd Production of semiconductor device
US4158613A (en) * 1978-12-04 1979-06-19 Burroughs Corporation Method of forming a metal interconnect structure for integrated circuits
US4261096A (en) * 1979-03-30 1981-04-14 Harris Corporation Process for forming metallic ground grid for integrated circuits
JPS58100461A (ja) * 1981-12-10 1983-06-15 Japan Electronic Ind Dev Assoc<Jeida> 薄膜トランジスタの製造方法
US4432134A (en) * 1982-05-10 1984-02-21 Rockwell International Corporation Process for in-situ formation of niobium-insulator-niobium Josephson tunnel junction devices
GB2140203B (en) * 1983-03-15 1987-01-14 Canon Kk Thin film transistor with wiring layer continuous with the source and drain

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909319A (en) * 1971-02-23 1975-09-30 Shohei Fujiwara Planar structure semiconductor device and method of making the same
US4681666A (en) * 1986-11-13 1987-07-21 Microelectronics And Computer Technology Corporation Planarization of a layer of metal and anodic aluminum
EP0301571A2 (fr) * 1987-07-30 1989-02-01 Sharp Kabushiki Kaisha Matrice de transistors en couche mince
EP0329274A1 (fr) * 1988-02-19 1989-08-23 International Business Machines Corporation Procédé de formation de régions anodisées sur une couche métallique anodisable

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN. vol. 16, no. 3, Août 1973, NEW YORK US pages 1010 - 1011 G. LHOTE *

Also Published As

Publication number Publication date
US5240868A (en) 1993-08-31
DE4143116A1 (de) 1992-11-05
FR2676143B1 (fr) 1994-05-20
GB9127095D0 (en) 1992-02-19
TW237555B (fr) 1995-01-01
DE4143116C2 (de) 1996-07-18
JPH04338677A (ja) 1992-11-25
GB2255443A (en) 1992-11-04
GB2255443B (en) 1995-09-13
JPH0793420B2 (ja) 1995-10-09
US5306668A (en) 1994-04-26

Similar Documents

Publication Publication Date Title
FR2676143A1 (fr) Procede pour fabriquer une electrode metallique dans un dispositif semi-conducteur.
EP0351001B1 (fr) Procédé pour fabriquer un dispositif semi-conducteur ayant au moins un niveau de prise de contact à travers des ouvertures de contact de petites dimensions
US6391773B2 (en) Method and materials for through-mask electroplating and selective base removal
US4469568A (en) Method for making thin-film transistors
FR2834387A1 (fr) Composant electronique incorporant un circuit integre et un micro-condensateur
FR2774809A1 (fr) Structure de couches barriere comportant deux couches et procede de fabrication
FR2741477A1 (fr) Dispositif d&#39;affichage a cristaux liquides ainsi que son procede de fabrication
FR2761808A1 (fr) Transistor en couche mince et son procede de fabrication
FR2484140A1 (fr) Procede de fabrication d&#39;un dispositif composite, du type metal-oxyde-semi-conducteur, d&#39;electrode de commande a faible resistivite superficielle, et dispositif obtenu
EP1351315A2 (fr) Micro-composant électronique intégrant une structure capacitive, et procédé de fabrication
FR2575332A1 (fr) Dispositif semi-conducteur ayant une couche metallisee de plusieurs epaisseurs et procede pour sa fabrication
EP1328012A1 (fr) Procédé de fabrication d&#39;un composant électronique incorporant un microcomposantinductif
JPH07130736A (ja) 半導体装置およびその製造方法
FR2836597A1 (fr) Micro-composant electronique incorporant une structure capacitive, et procede de realisation
FR2763424A1 (fr) Processus de damasquinage double
FR2572587A1 (fr) Procede de fabrication d&#39;un transistor a effet de champ du type a grille schottky
FR2833411A1 (fr) Procede de fabrication d&#39;un composant electronique incorporant un micro-composant inductif
EP0188946B1 (fr) Elément capacitif intégré sur une pastille de circuit intégré, et procédé de réalisation de cet élément actif
EP0177422A1 (fr) Procédé de réalisation de grilles en siliciure ou en silicium pour circuit intégré comportant des éléments du type grille-isolant-semiconducteur
EP1316974A1 (fr) Procédé de fabrication d&#39;un composant électronique incorporant un micro-composant inductif
EP1724814A2 (fr) Condensateur intégré à tension de claquage élevée
KR100356621B1 (ko) 반도체 소자의 제조 방법 및 이를 이용한 반사형 마이크로액정 표시 장치용 기판의 제조 방법
WO2003088328A2 (fr) Procede de fabrication d&#39;une structure capacitive d&#39;un composant electronique
GB2284710A (en) Fabricating a metal electrode of a semiconductor device
FR2837622A1 (fr) Micro-composant electronique integrant une structure capacitive, et procede de fabrication

Legal Events

Date Code Title Description
ST Notification of lapse