FR2837622A1 - Micro-composant electronique integrant une structure capacitive, et procede de fabrication - Google Patents

Micro-composant electronique integrant une structure capacitive, et procede de fabrication Download PDF

Info

Publication number
FR2837622A1
FR2837622A1 FR0203442A FR0203442A FR2837622A1 FR 2837622 A1 FR2837622 A1 FR 2837622A1 FR 0203442 A FR0203442 A FR 0203442A FR 0203442 A FR0203442 A FR 0203442A FR 2837622 A1 FR2837622 A1 FR 2837622A1
Authority
FR
France
Prior art keywords
electrode
layer
layers
micro
lamellae
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0203442A
Other languages
English (en)
Other versions
FR2837622B1 (fr
Inventor
Lionel Girardie
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Memscap SA
Original Assignee
Memscap SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memscap SA filed Critical Memscap SA
Priority to FR0203442A priority Critical patent/FR2837622B1/fr
Priority to FR0205465A priority patent/FR2834242B1/fr
Priority to CA002415324A priority patent/CA2415324A1/fr
Priority to US10/328,880 priority patent/US20030129446A1/en
Priority to US10/329,115 priority patent/US6713199B2/en
Priority to US10/328,881 priority patent/US20030138611A1/en
Priority to EP02102893A priority patent/EP1323845A1/fr
Priority to JP2002378528A priority patent/JP2003309118A/ja
Priority to JP2002378529A priority patent/JP2003308735A/ja
Priority to EP02102894A priority patent/EP1324379A1/fr
Priority to JP2002378530A priority patent/JP2003303514A/ja
Priority to EP02102892A priority patent/EP1324378A1/fr
Priority to CA002415309A priority patent/CA2415309A1/fr
Priority to CA002415312A priority patent/CA2415312A1/fr
Priority to EP03100542A priority patent/EP1351315A3/fr
Priority to US10/379,754 priority patent/US20030179521A1/en
Priority to CA002421110A priority patent/CA2421110A1/fr
Priority to JP2003076543A priority patent/JP2003303896A/ja
Priority to US10/425,415 priority patent/US20030207097A1/en
Publication of FR2837622A1 publication Critical patent/FR2837622A1/fr
Application granted granted Critical
Publication of FR2837622B1 publication Critical patent/FR2837622B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Micro-composant électronique réalisé à partir d'un substrat, et intégrant une structure capacitive réalisée au-dessus d'un niveau de métallisation (3) présent dans le substrat (2), ladite structure capacitive comportant deux électrodes (4, 7), caractérisé en ce que : - la première électrode (4) comporte une pluralité de lamelles métalliques (14, 24, 34) empilées les unes au-dessus des autres, et séparées les unes des autres par des tronçons (18, 28) de moindre largeur réalisés à partir du même métal, - la seconde électrode (7) recouvre la première électrode (4) en comportant une pluralité de lamelles (31, 32) intercalées entre les lamelles (14, 24, 34) de la première électrode (4).

Description

de circuit en circuit, l' implantation des résistances (R1, R2).
1 2837622
MICRO-COMPOSANT ELECTRONIQUE INTEGRANT UNE
STRUCTURE CAPACITIVEq ET PROCEDE DE FABRICATION Domaine technique L'invention se rattache au domaine technique de la micro-élechonique. Elle vise plus précisément des micro-composants électroniques incorporant une ou plusieurs structures capacitives formant des micro-condensateurs. Ces micro condensateurs sont essentiellement destinés à être réalisés selon des techniques dites de p ost-proce s sing, si gnifiant que ces micro-con dens ateurs p euvent être
réalisés sur la face supérieure de micro-composants existants.
Ces composants peuvent être notamment utilisés dans le cadre d'applications radiotréquences, les micro-condensateurs pouvant être par exemple utilisés en tant
que cap acité de dé coupl age.
L'invention vise plus précisément la structure d'une telle capacité en vue d'en augmenter très fortement sa "capacitance", c'est-à-dire sa capacité par unité de surface, et ce sans augrnenter trop fortement ni les coûts de fabrication, ni la
surface utilisée sur le micro-composant.
Techniques antérieures La réalisation de micro-condensateurs ou de structures capacitives sur des
substrats semi-conducteurs a déjà fait l'objet de certains développements.
Différentes technologies ont déjà été proposces, notamment celles qui permettent de réaliser des structures capacitives constituées de deux électrodes formées par des couches métalliques, séparées par une couche de matériau isolant ou diélectrique. Ce type de capacités est généralement qualifié de structure "MIM", pour "Métal Isolant Métal". L'invention se rattache plus particulièrement à ce type
de structure capacitive.
Parmi les solutions existantes, celle décrite dans le document FR 2 801 425 concerne un micro-condensateur dont les deux électrodes sont formées par des couches métalliques planes. Dans ce cas, la valeur de la capacité du condensateur est essentiellement fonction du type de matériau diélectrique utilisé, ainsi que de la S surface en regard des deux éleckodes métalliques. Autrement dit, la "capacitance", ou la capacité par unité de surface, est fxée de façon prépondérante par l'épaisseur de la couche isolante et sa permittivité relative. Ainsi, pour augmenter la valeur de capacitance, il est nécessaire soit de choisir des matériaux de très forte permittivité relative, soit de réduire les distances entre les électrodes, avec le risque d'apparition de phénomènes de claquage, voire d'effets tunnel. Autrement dit, les condensateurs réalisés selon la structure décrite dans ce document sont limités en
terme de capacitance.
Le Déposant a décrit dans la demande de brevet français No. 02.01618, une nouvelle structure de capacité réalisée sur un niveau de métallisation d'un composant électronique. Chaque électrode de cette structure capacitive comporte
une pluralité de lamelles qui sont perpendiculaires au plan principal du substrat.
Le Déposant a également décrit dans la demande de brevet fran$ais No. 02. 02461, une auke structure de capacité comportant un empilement de lamelles métalliques superposées, et décalées les unes par rapport aux autres, les
parties en contact formant un tronc commun.
Un des objectifs de l'invention est de proposer une structure capacitive qui puisse étre réalisée sur le dernier niveau de métallisation apparent d'un micro composant électronique, et qui possède une valeur de capacitance supérieure aux
valeurs habituellement observées.
Exposé de l'invention L'invention concerne donc un micro-composant électronique réalisé à base d'un substrat, et intégrant une structure capacitive réalisée au-dessus du dernier niveau de métallisation apparent présent sur le substrat. La structure capacitive comporte deux électrodes et se caractérise en ce que: - la première électrode comporte une pluralité de lamelles métalliques empilées les unes au-dessus des autres, et séparées les unes des autres par des konçons de moindre largeur réalisés à partir du méme métal, - la seconde électrode recouvre la première électrode en comportant une pluralité de lamelles intercalées entre les lamelles de la première électrode. Autrement dit, la première électrode forme une structure arborescente dont le tronc est formé par la superposition des parties centrales des lamelles ainsi que des
tronçons de moindre largeur.
La seconde électrode recouvre la première en formant une pluralité de lamelles qui sont intercalées entre les extrémités des lamelles de la première électrode. La surface en regard de chacune des électrodes est donc particulièrement , elevee. Pour une même surface occupée sur le substrat, cette surface en regard peut étre accrue en augmentant le nombre de lamelles de chaque électrode, ce qui
permet donc d'augmenter la capacitance à souhait.
En pratique, les capacités conformes à l'invention présentes d'excellentes propriétés électriques et notamment lorsque l'on utilise un des métaux de très forte conductivité, présentant une résistivité inférieure à 5 IlQ.cm. Les avantages d'une très faible résistivité se traduisent notamment par un faible échauffement du condensateur en mode dynamique, ainsi qu'un bon fonctionnement à haute
fréquence, et une conductivité thermique appréciable.
En pratique, les électrodes sont séparées par une couche diélectrique réalisée à partir de matériaux qui sont avantageusement choisis dans le groupe des oxydes ferroélectriques et/ou pyroélectriques. Parmi ces oxydes ferroélectriques, on connaît le dioxyde d'HaînTum, le pentoxyde de Tantale, le dioxyde de Zirconium, les oxydes de Lanthane, le trioxyde de di-Yttrium, l'alumine, le dioxyde de Titane, ainsi que les titanates et tantalates de Strontium (STO), les titanates de Strontium et Baryum (BST), les Tantalates de Strontium et Bismuth (SBT), ainsi que les titanates de Plomb et de zirconate de Plomb (PZT), les titanates et zirconates de Plomb dopées avec des terres rares (Lanthanides) (PLZT), les nobiates de Strontium et Bismuth (SBN), les tantalates et nlobates de Strontium et Bismuth (SBTN), les cuprates de Baryum et Yttrium, les Alcalinoxydes de Manganèse Me2MnO3 Ce matériau diélectrique peut être déposé soit en couche homogène d'un
méme matériau, ou d'un alliage de plusieurs de ces matériaux.
Néanmoins, dans une forme prétérée, la couche diélectrique peut également être constituée de la superposition de couches élémentaires de matériaux différents formant une structure nanolaminée. Dans ce cas, chacune des couches est de très faible épaisseur, de l'ordre de quelques Angstroms à quelques centaines
d' Angstroms.
Dans une forme préférée, la st_chiométrie des matériaux varie d'une couche élémentaire à l'autre dans la structure nanolaminée. Ainsi, en faisant varier la st_chiométrie de chaque couche, on crée des gradients de concentration d'oxygène (et des autres matériaux utilisés) à travers quelques couches atomiques. La variation de structure de bandes de chaque couche élémentaire de la structure nanolaminée a pour conséquence de modifier la structure de bande globale des alliages et des composés d'oxydes ferro et pyroélectriques à travers seulement
quelques couches atomiques.
On obtient de la sorte des valeurs de permittivité relative particulièrement
importantes, ce qui agit en faveur de l'augmentation de la capacitance.
2837622
En pratique, on prétérera que la surface de chaque électrode soit recouverte d'une couche de matériau barrière à la diffusion de l'oxygène, typiquement à base de nitrure de titane, de nitrure de tungstène, de nitrure de tantale, ou bien encore
l'un des matériaux suivants: TaAlN, TiAlN, MoN, CoW ou TaSiN.
L'invention concerne également un procédé de fabrication d'une telle structure capacitive. Cette structure capacitive est fabriquée sur un micro composant électronique, au-dessus du dernier niveau de métallisation apparent
réalisé dans le substrat.
Conformément à l'invention, un tel procédé comporte les étapes suivantes consistant à: - déposer au-dessus du niveau de métallisation une première couche métallique destinée à former la partie basse d'une des deux électrodes de la structure capacitive, - déposer au-dessus de ladite prernière couche métallique une seconde couche métallique de moindre largeur, - déposer au-dessus de deux couches métalliques une couche de matériau polymère o la face supérieure est apte à servir de support à un dépôt métallique ultérieur, - répéter les trois étapes de dépôt précédentes de manière à obtenir une structure arborescente formant la première électrode comportant un tronc central et une pluralité de lamelles s'étendant à partir dudit tronc central, - éliminer l'ensemble des couches de matériau polymère, - déposer sur toute la surface apparente de la première électrode un matériau dit électrique sous forme d'une structure nanolaminée, - déposer par-dessus la première électrode un matériau conducteur venant s'insérer entre les couches métalliques de la première électrode, de manière
à former la seconde électrode.
6 2837622
Description sommaire des fiures
L a mani ère de réali ser l' invention ainsi que l es avantages qui en dé coulent
ressortiront bien de la description du mode de réalisation qui suit, à l'appui des
fgures 1 à 18 annexées, qui sont des représentations schématiques en coupe de la zone supérieure d'un micro-composant électronique, et de la structure capacitive
conforme à l'invention, au fur et à mesure des étapes du procédé de réalisation.
Bien entendu, ces schémas ne sont donnés qu'à titre illustratif, et les dimensions des différentes couches et éléments réels intervenant dans l'invention peuvent différer de celles qui sont représentées aux figures, uniquement dans le but
de faire comprendre l'invention.
Manière de réaliser l' invention On décrit par la suite un procédé particulier de réalisation qui permet d'obtenir une structure de microcapacité conforme à l'invention. Certaines étapes du procédé décrit peuvent néanmoins 8tre considérées comme accessoires ou simplement utiles et avantageuses pour améliorer certaines performances, sans être
absolument obligatoires pour rester dans le cadre de l'invention. Ainsi, une micro-
capacité conformément à l'invention peut être réalisée sur un microcomposant (1) tel qu'illustré à la figure 1. Le substrat (2) de ce microcomposant comprend en partie supérieure un niveau de métallisation (3) qui peut être relié à des zones actives à l'intérieur du micro-composant ou bien encore à des plots d'interconnexion débouchant sur la face supérieure du substrat. Plus précisément, la face supérieure du substrat est recouverte d'une couche de passivation (8),
typiquement en SiO2 ou SiON.
Ainsi, dans la première étape illustrée à la fgure 1, on procède au dépôt d'une
couche de résine (5) dans laquelle une ouverture (6) est défnie par lithographie.
Cette ouverture permet de procéder à la gravure localisce de la couche de
passivation (8), de manière à laisser apparatre le niveau de métallisation (3) sous-
jacent. La gravure de la couche de passivation (8) peut, lorsque cette dernière est réalisée en SiON, étre effectuée par un procédé classique de gravure chimique
7 2837622
utilisant un mélange CF4:O2 ou CF4:H2 ou bien encore une technique de type
"Reactive Ion Etching" (RIE), voire encore en utilisant un plasma radiofréquence.
On procède par la suite à une étape de nettoyage permettant d'éliminer toute trace restante de SiON ou des produits utilisés pour sa gravure. Ce nettoyage peut par exemple être réalisé en utilisant une solution commercialisce sous la rétérence ACT 970 par la Société ASHLAND. Ce nettoyage peut être suivi d'un pré-rincage avec dissoluti on de dioxyde de carbone ou d' ozone par bullage, avec un aci de
hydroxyle carboxylique tel que de l'acide citrique ou encore de l'acide oxalique.
Par la suite, on procède au dépôt d'une couche (10) barrière à la diffusion du cuivre tel qu'illustré à la figure 2. Cette couche barrière à la diffusion sert à améliorer la rés i stance à l' électro-migrati on et à la diffusion de l'oxygène. Cette couche peut être déposée par une technique de dépôt de couches atomiques de type ALD (Atomic Layer Deposition). Une telle technique confère une bonne uniformité d'épaisseur et une excellente intogrité à cette couche barrière à la diffusion (10). Les matériaux susceptibles d'être utilisés pour réaliser cette couche barrière à la diffusion peuvent être du nitrure de titane ou du nitrure de tungstène, du nitrure de tantale, ou bien un des matériaux suivants: TaAlN, TiAlN, MoN,
CoW ou TaSiN.
Par la suite, on dépose également une couche amorce de cuivre de manière à
permettre un dépôt ultérieur par des techniques électrolytiques.
Par la suite, et comme illustré à la figure 3, on procède au dépôt d'une seconde couche de résine (11) qui est ensuite insolée puis éliminée en partie pour définir un logement (12) dont le fond (13) laisse appara^tre la couche amorce de
cuivre (9).
Par la suite, et comme illustré à la figure 4, on procède à un dépôt électrolytique de cuivre permettant de former la première lamelle large (14) de la première électrode. Le premier dépôt électrolytique s'effectue également jusqu'au
8 2837622
contact du niveau de métallisation (3), de manière à lier électriquement la première électrode au niveau de métallisation par le plot (15) Par la suite, et comme illustré à la figure 5, on procède à l'élimination des s zones de résine définissant le logement qui a permis d'obtenir la première lamelle (14). Par la suite, et comme illustré à la figure 6, on procède au dépôt d'une résine (16), puis à sa gravure par lithographie pour définir un logement (17) correspondant au tronc central de la première électrode. Par exemple, on peut utiliser la résine du fabricant Clariant AZ4620, ayant des spécificités pour résister
aux bains acides de sels de cuivre.
Par la suite, et comme illustré à la figure 7, on procède à un dépôt électrolytique de cuivre, qui s'effectue au-dessus de la zone apparente de la
première lamelle (14) également en cuivre pour former le tronçon central (18).
Par la suite, et comme illustré à la figure 8, la résine (16) est éliminée pour laisser apparente la face supérieure de la première lamelle (14) et le premier
tronçon central (18).
Par la suite, et comme illustré à la figure 9, on procède au dépôt d'un matériau polymère (19), typiquement du polyimide ou du BenzoCycloButene. Ce matériau polymère est déposé par des techniques de dépôt par rotation, également appelées "spin-on deposition". Cette couche polymérique (19) est ensuite planarisée par exemple par CMP. Ce dépôt est effectué de manière à affleurer sur la face supérieure du premier tronçon central et de manière à laisser apparente cette face pour recevoir, comme illustré à la figure 9, le dépôt d'une couche (20) de TiCu, d'une épaisseur de l'ordre de 200. Cette couche sert à la fois de couche de
protection pour la couche polymérique (19), ainsi que de couche amorce de cuivre.
9 2837622
Par la suite, et comme illustré à la figure 10, on effectue le dépôt d'une couche de résine (21). Cette couche de résine est ensuite éliminée dans une zone permettant de défnir un logement (22) pour le dépôt d'une seconde lamelle de
cuivre (24), qui est obtenue par des techniques électrolytiques.
s Les différentes étapes de dépôt des lamelles (14,24,34), des troncons centraux (18,28) et de la couche polymérique (19,29) sont répétées pour aboutir jusqu'à une structure telle qu'illustrée à la figure 12. Bien entendu, le nombre de lamelles illustrées à la figure 12 est indicatif, et il est possible de réaliser des structures
comportant un nombre de lamelles plus important.
On procède ensuite à l'élimination des couches de résine ayant permis de
définir la lamelle supérieure (34) de la première électrode.
Par la suite, et comme illustré à la fgure 13, on procède à l'élimination des différentes couches polymériques (19,29). Cette élimination s'effectue par différentes techniques et notamment par des procédés couramment connus sous le terme de "ashing", en utilisant par exemple des plasmas à oxygène, en combinaison avec des composition chimiques appropriées. I1 est possible, mais pas obligatoire de procéder par la suite à un traitement thermique de recuit. Ce traitement peut être effectué par lots, à une température voisine de 120 C pendant minutes environ. I1 est également possible de procéder à une étape de recuit
rapide (RTP).
Après élimination des matériaux polymériques, la structure obtenue présente les restes des couches amorce de cuivre (9,25,3 5) qui avaient été déposées successivement, et qui sont situées au niveau inférieur de chaque lamelle
(14,24,34).
Ces différentes excroissances de couche amorce sont éliminées, comme illustré à la figure 14, par une gravure sélective du cuivre. La solution utilisée peut par exemple être à base d'ammonium persulLate (APS) à pH acide, employée à l!
2837622
C La sélectivité importante (de l'ordre de 1:50) de cette gravure résulte notamment du fait que la structure cristalline de la couche amorce (9,25,35) diffère de celle des lamelles de cuivre (14,24,34) déposées par voie électrolytique. Après ce traitement chimique, on procède par la suite à un traitement thermique de recuit permettant d'homogénéiser la structure du cuivre, notamment enhe les différents résidus des couches amorce, présents sous les faces inférieures des lamelles, et le reste des lamelles de cuivre., Ce recuit peut être réalisé sous Hydrogène et Argon
à 400 C environ, pendant environ 6 heures.
Par la suite, on procède, comme illustré à la figure 15, au dépôt d'une couche (27) barrière à la diffusion de l'oxygène. Comme expliqué précédemment, cette couche (27) barrière à la diffusion de l'oxygène peut étre obtenue par ALD, en utilisant un matériau choisit parmi TiN, TiW, TaN, TaAlN, TiAlN, MoN, WN, NbN, CoW, TaSiN, TiSiX, WSiX. Cette couche (27) barrière à la diffusion fait
également office de couche amorce pour le dépôt des couches supérieures.
Par la site, comme illustré à la figure 16, on procède au dépôt d'une couche
diélectrique constituée d'une structure nanolaminée (26.
Plus précisément, la structure nanolaminée déposée est réalisée à partir de différentes couches d'oxydes ferroélectriques ou pyroélectriques. Dans un exemple particulier de réalisation, la structure nanolaminée (26) peut comporter un
empilement de huit couches différentes.
À La première couche, possédant une épaisseur de 5 à 10 A est réalisée à
partir de AlXO3 x' avec x compris entre O et 3.
À La seconde couche présente une épaisseur de l'ordre de 10 à 15 A, et
est réalisée à partir de Taz-2o5-zAl2ox,avec z compris entre O et 2.
À La troisième couche d'une épaisseur de l'ordre de 15 à 20 réalisée à
partir de TiO2 AlX 03+y, avec y compris entre 0 et 3.
À La quatrième couche d'une épaisseur de l'ordre de 40 à 100 A est
réalisée à partir de Tioy-xTaz-2o5+z.
11 2837622
À La cinquième couche, d'une épaisseur de 60 à 200 A est réalisée à
partir de TiOyTa3 zOz.
À Les sixième, septième et huitième couches sont identiques
respectivement aux koisième, deuxième et première couches.
La structure nanolaminée ainsi obtenue présente une épaisseur comprise entre
et 400 A. La permittivité relative de cette couche est de l'ordre de 23.
Bien entendu, la structure nanolaminée décrite ci-avant est un exemple non limitatif dans laquelle certains éléments peuvent être substitués sans sortir du cadre
de l'invention.
Par la suite, on procède au-dessus de la structure nanolaminée, au dépôt d'une couche (29) barrière à la diffusion de l'oxygène similaire à celle (27) évoquée
précédemment.
Par la suite, et comme illustré à la figure 17, on procède au dépôt d'une couche structurante (30), typiquement obtenue en benzocyclobutène (BCB), en
polyimide, en Parylène..
Cette couche structurante (30) est gravée pour définir un logement (31)
autour de la première électrode (4).
On procède par la suite au dépôt d'une nouvelle couche amorce sur la surface de la première électrode (4), de manière à permettre par la suite à un dépôt électrolytique pour former une structure damascène formant la seconde électrode
(7) tel qu'illustré à la figure 16.
D'éventuelles étapes supplémentaires de passivation ou de réalisation de
surface de connexion sur la seconde électrode peuvent être mises en _uvre.
12 2837622
A titre d'exemple, la structure de capacité illustrce à la figure 18 peut présenter une capacitance de l'ordre de 100 nanoFarad/mm2. Dans ce cas, les
lamelles présentent des dimensions de l'ordre du micron à la dizaine de microns.
I1 ressort de ce qui précède que les capacités conformes à l'invention peuvent être obtenues avec des valeurs de capacitance très élevoes, sans engendrer de coûts
importants en ce qui concerne leur procédé de réalisation.
:

Claims (4)

REVENDICATIONS
1/ Micro-composant électronique réalisé à partir d'un substrat, et intégant une structure capacitive réalisée au-dessus d'un niveau de métallisation (3) présent dans le substrat (2), ladite structure capacitive comportant deux électrodes (4,7), caractérisé en ce que: - la première électrode (4) comporte une pluralité de lamelles métalliques (14, 24,34) empilées les unes au-dessus des autres, et séparées les unes des autres par des tronçons (18,28) de moindre largeur réalisés à partir du même métal, - la seconde électrode (7) recouvre la première électrode (4) en comportant une pluralité de lamelles (31,32) intercalées entre les lamelles (14,24,34) de
la première électrode (4).
2/ Micro-composant selon la revendication 1, caractérisé en ce que le métal utilisé présente un résistivité inférieure à 5 Q.cm 3/ Microcomposant selon la revendication 1, caractérisé en ce que les électrodes (4,7) sont séparées par une couche (26) en un matériau diélectrique choisi dans le
groupe des oxydes ferro et/ou pyro-électriques.
4/ Micro-composant selon la revendication 3, caractérisé en ce que la couche de matériau diélectrique (26), est réalisée par la superposition de couches
élémentaires de compositions différentes, formant une structure nanolaminée.
/ Micro-composant selon la revendication 4, caractérisé en ce que la st_chiométrie des matériaux varie d'une couche à l'autre de la structure
nanolaminée (26).
6/ Procédé de réalisation d'une structure capacitive sur un microcomposant électronique, ladite structure capacitive étant réalisce audessus du dernier niveau
4 2837622
de métallisation (3) apparent présent dans le substrat (2), caractérisé en ce qu'il comporte les étapes suivantes, consistant à: - déposer au- dessus du niveau de métallisation (3) une première couche métallique (14) destinée à former la partie basse d'une des deux éleckodes de la structure capacitive, - déposer au-dessus de ladite première couche métallique une seconde couche métallique (18) de moindre largeur, - déposer au-dessus de deux couches métalliques (14,18) une couche de matériau polymère (19) dont la face supérieure est apte à servir de support à un dépôt métallique ultérieur, - répéter les trois étapes de dépôt précédentes de manière à obtenir une structure arborescente formant la première électrode (4) comportant un tronc central et une pluralité de lamelles (14,24,34) s'étendant à partir dudit tronc central, - éliminer l'ensemble des couches de matériau polymère (19,29), - déposer sur toute la surface apparente de la première électrode un matériau diélectrique sous forme d'une structure nanolamince (26), - déposer par-dessus la première électrode (4) un matériau conducteur venant s'insérer entre les couches métalliques de la première électrode, de manière
à former la seconde électrode (7).
Déposant: MEMSCAP Mandataire: Cabinet LAURENT ET CHARRAS
FR0203442A 2001-12-31 2002-03-20 Micro-composant electronique integrant une structure capacitive, et procede de fabrication Expired - Fee Related FR2837622B1 (fr)

Priority Applications (19)

Application Number Priority Date Filing Date Title
FR0203442A FR2837622B1 (fr) 2002-03-20 2002-03-20 Micro-composant electronique integrant une structure capacitive, et procede de fabrication
FR0205465A FR2834242B1 (fr) 2001-12-31 2002-04-30 Structure multicouche, utilisee notamment en tant que materiau de forte permittivite relative
CA002415324A CA2415324A1 (fr) 2001-12-31 2002-12-23 Structure multicouche, utilisee notamment en tant que materiau de forte permittivite relative
US10/329,115 US6713199B2 (en) 2001-12-31 2002-12-24 Multilayer structure used especially as a material of high relative permittivity
US10/328,881 US20030138611A1 (en) 2001-12-31 2002-12-24 Multilayer structure used especially as a material of high relative permittivity
US10/328,880 US20030129446A1 (en) 2001-12-31 2002-12-24 Multilayer structure used especially as a material of high relative permittivity
JP2002378530A JP2003303514A (ja) 2001-12-31 2002-12-26 比誘電率が高い物質として特に使用される多層構造体
JP2002378528A JP2003309118A (ja) 2001-12-31 2002-12-26 比誘電率が高い物質として特に使用される多層構造体
JP2002378529A JP2003308735A (ja) 2001-12-31 2002-12-26 比誘電率が高い物質として特に使用される多層構造体
EP02102894A EP1324379A1 (fr) 2001-12-31 2002-12-26 Structure multicouche utilisée notamment en tant que matériau de forte permittivité relative
EP02102893A EP1323845A1 (fr) 2001-12-31 2002-12-26 Structure multicouche
EP02102892A EP1324378A1 (fr) 2001-12-31 2002-12-26 Structure multicouche, utilisée notamment en tant que matériau de forte permittivité relative
CA002415309A CA2415309A1 (fr) 2001-12-31 2002-12-30 Structure multicouche, utilisee notamment en tant que materiau de forte permittivite relative
CA002415312A CA2415312A1 (fr) 2001-12-31 2002-12-30 Structure multicouche, utilisee notamment en tant que materiau de forte permittivite relative
EP03100542A EP1351315A3 (fr) 2002-03-20 2003-03-05 Micro-composant électronique intégrant une structure capacitive, et procédé de fabrication
US10/379,754 US20030179521A1 (en) 2002-03-20 2003-03-05 Electronic microcomponent incorporating a capacitive structure and fabrication process
CA002421110A CA2421110A1 (fr) 2002-03-20 2003-03-12 Micro-composant electronique integrant une structure capacitive et procede de fabrication
JP2003076543A JP2003303896A (ja) 2002-03-20 2003-03-19 容量構造を備えた電子マイクロコンポーネント及びその製造方法
US10/425,415 US20030207097A1 (en) 2001-12-31 2003-04-29 Multilayer structure used especially as a material of high relative permittivity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0203442A FR2837622B1 (fr) 2002-03-20 2002-03-20 Micro-composant electronique integrant une structure capacitive, et procede de fabrication

Publications (2)

Publication Number Publication Date
FR2837622A1 true FR2837622A1 (fr) 2003-09-26
FR2837622B1 FR2837622B1 (fr) 2005-03-25

Family

ID=27799102

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0203442A Expired - Fee Related FR2837622B1 (fr) 2001-12-31 2002-03-20 Micro-composant electronique integrant une structure capacitive, et procede de fabrication

Country Status (1)

Country Link
FR (1) FR2837622B1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240871A (en) * 1991-09-06 1993-08-31 Micron Technology, Inc. Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor
EP0814498A1 (fr) * 1996-05-31 1997-12-29 Texas Instruments Incorporated Condensateur et procédé pour sa fabrication
US6078493A (en) * 1994-12-15 2000-06-20 Samsung Electronics Co., Ltd. Fin-shaped capacitor
FR2801425A1 (fr) * 1999-11-18 2001-05-25 St Microelectronics Sa Capacite integree a dielectrique hybride

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240871A (en) * 1991-09-06 1993-08-31 Micron Technology, Inc. Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor
US6078493A (en) * 1994-12-15 2000-06-20 Samsung Electronics Co., Ltd. Fin-shaped capacitor
EP0814498A1 (fr) * 1996-05-31 1997-12-29 Texas Instruments Incorporated Condensateur et procédé pour sa fabrication
FR2801425A1 (fr) * 1999-11-18 2001-05-25 St Microelectronics Sa Capacite integree a dielectrique hybride

Also Published As

Publication number Publication date
FR2837622B1 (fr) 2005-03-25

Similar Documents

Publication Publication Date Title
US6521494B2 (en) Method of manufacturing semiconductor devices utilizing underlayer-dependency of deposition of capacitor electrode film, and semiconductor device
US5573979A (en) Sloped storage node for a 3-D dram cell structure
EP1324376A1 (fr) Composant electronique incorporant un circuit integre et un micro-condensateur planaire
KR100390952B1 (ko) 커패시터 제조 방법
JP4882457B2 (ja) 薄膜キャパシタおよびこれを有する半導体装置
KR100355948B1 (ko) 반도체 기억장치 및 그 제조방법
KR20040054709A (ko) Ｍｉｍ 캐패시터 구조체 및 ｍｉｍ 캐패시터 구조체 제조방법
FR2676143A1 (fr) Procede pour fabriquer une electrode metallique dans un dispositif semi-conducteur.
EP1351315A2 (fr) Micro-composant électronique intégrant une structure capacitive, et procédé de fabrication
KR100291150B1 (ko) 반도체기억장치및그제조방법
FR2836597A1 (fr) Micro-composant electronique incorporant une structure capacitive, et procede de realisation
US6541332B2 (en) Method for fabricating capacitor containing zirconium oxide dielectric layer
FR2837622A1 (fr) Micro-composant electronique integrant une structure capacitive, et procede de fabrication
EP1320123A1 (fr) Procédé de fabrication d'un composant électronique incorporant un micro-composant inductif
US7268038B2 (en) Method for fabricating a MIM capacitor having increased capacitance density and related structure
KR100406092B1 (ko) 캐패시터 및 그 제조 방법
FR2837624A1 (fr) Micro-composant electronique integrant une structure capacitive, et procede de fabrication
FR2837623A1 (fr) Micro-composant electronique integrant une structure capacitive, et procede de fabrication
FR2801425A1 (fr) Capacite integree a dielectrique hybride
WO2003069655A2 (fr) Micro-composant electronique incluant une structure capacitive.
WO2003088328A2 (fr) Procede de fabrication d'une structure capacitive d'un composant electronique
EP3125293A2 (fr) Electrode pour structure métal-isolant-métal, capacité de type métal- isolant-métal, et procédé de réalisation d'une telle électrode et d'une telle capacité
EP1316974A1 (fr) Procédé de fabrication d'un composant électronique incorporant un micro-composant inductif
KR100438673B1 (ko) 무전해도금법을 이용한 백금막의 형성 방법 및 그를이용한 캐패시터의 제조 방법
KR100519375B1 (ko) 반도체 소자의 캐패시터 및 제조 방법

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20061130

TP Transmission of property