WO2003088328A2 - Procede de fabrication d'une structure capacitive d'un composant electronique - Google Patents

Procede de fabrication d'une structure capacitive d'un composant electronique Download PDF

Info

Publication number
WO2003088328A2
WO2003088328A2 PCT/FR2003/001245 FR0301245W WO03088328A2 WO 2003088328 A2 WO2003088328 A2 WO 2003088328A2 FR 0301245 W FR0301245 W FR 0301245W WO 03088328 A2 WO03088328 A2 WO 03088328A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode
studs
resin
depositing
Prior art date
Application number
PCT/FR2003/001245
Other languages
English (en)
Other versions
WO2003088328A3 (fr
Inventor
Lionel Girardie
Original Assignee
Lionel Girardie
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lionel Girardie filed Critical Lionel Girardie
Priority to AU2003246845A priority Critical patent/AU2003246845A1/en
Publication of WO2003088328A2 publication Critical patent/WO2003088328A2/fr
Publication of WO2003088328A3 publication Critical patent/WO2003088328A3/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/0215—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing tantalum, e.g. TaSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Definitions

  • the invention relates to the field of microelectronics. More specifically, it relates to micro-components incorporating one or more capacitive structures. These capacitive structures can be produced inside the micro-component, above metallization levels directly connected to the terminals of the transistors or other conductive structure.
  • these structures can be used as an embedded DRAM.
  • capacitive structures can also be produced above the last apparent metallization level of the micro-component, and be used as a capacitor, for example to serve as a decoupling capacitor.
  • the invention relates more precisely to the shape and arrangement of the different parts of the capacitive structure which are determined to very greatly increase its "capacitance", that is to say its capacity per unit of area, without increasing this too much. neither the manufacturing costs nor the surface used on the micro-component.
  • the value of the capacitance of the capacitor is essentially a function of the type of dielectric material used, as well as of the facing surface of the two metal electrodes.
  • the "capacitance" or the capacity per unit area is predominantly fixed by the thickness of the insulating layer and its relative permittivity.
  • An objective of the invention is therefore to allow the production of capacitive structures capable of operating at frequencies of the order of the frequencies of the microprocessors, with which the memory cells are intended to be associated.
  • Another objective of the invention is to provide capacitive structures which can be produced either on metallization levels inside the micro-components, or even on quasi-outside levels, by offering clearly capacitance values. higher than the values usually observed.
  • the invention therefore relates to a method of producing a capacitive structure above a metallization level of an electronic component.
  • This process comprises the following stages, consisting above the metallization level, in:
  • - depositing a second layer of material with low relative permittivity depositing a second layer of resin with low relative permittivity; deposit a second layer of resin, and etch it to keep it level with the remaining areas of the first layer of resin, on areas of lesser width, below which the upper sections of future studs will be defined; etching this set of layers of material of low relative permittivity to define studs comprising a lower section and an upper section of lesser width; - deposit a first metallic layer intended to form the first electrode, a first layer covering the studs to adopt a crenellated structure: depositing a layer of dielectric material on top of the first metallic layer; electrolytically deposit a layer of copper on top of the layer of dielectric material by filling the recesses of the crenellated structure, so as to form the second electrode.
  • the pads are produced by making successive deposits of layers of materials of low relative permittivity, between which is carried out the deposition of layers of resin making it possible to protect the material of underlying low permittivity.
  • the patterns of the slots are thus obtained by a single etching step which simplifies the manufacturing process, and ensures perfect positioning accuracy of the different sections of the studs. It is possible to use masks derived from each other for the operations of removing the resin layers located at different heights.
  • the first electrode has a crenellated structure, covering the shape of a plurality of pads of material of low relative permittivity present above the metallization level; the layer of dielectric material covers the first electrode;
  • the second electrode covers the layer of dielectric material, filling the hollows of the structure with slots, and presenting on its upper face a connection pad.
  • the capacitive structure according to the invention has a first electrode which is located at different height levels relative to the metallization level. In the lower parts of the slots, the first electrode is close to the metallization level, while in the upper parts of the slot, the first electrode is separated from the metallization level by a material of low relative permittivity, i.e. say typically less than 2.4.
  • the first electrode therefore having a wavy shape, it therefore defines recessed areas which are joined by the dielectric layer covering it.
  • the second electrode has a characteristic shape since it has a substantially planar upper face and a lower face which follows the square shape of the first electrode.
  • the surface facing the electrodes corresponds to the developed surface of the niche structure which is clearly greater than the equivalent surface of the electrode which will be plane. This facing surface is all the more important as the slots have a high height.
  • the various studs of material of relative permittivity on which the first electrode rests consist of a plurality of superposed sections in which each section has a width less than that of the section on which it rests.
  • each stud forming the niche structure has several height rungs defining at each rung a vertical portion and a horizontal portion for the electrode.
  • the number of overlapping sections can be determined according to technological constraints.
  • the studs can be made up of a single section forming slots made up of a single rung.
  • These studs can also include two superposed sections, the one of which at the upper level is of smaller width.
  • the invention also covers other variants in which the number of sections is higher, with the width progression already mentioned.
  • the second electrode is made of copper, and obtained by electrolytic processes, which makes it possible to obtain a resistivity of less than 5 ⁇ .cm.
  • the advantages of a very low resistivity are reflected in particular by a low heating of the capacitive structure in dynamic mode, as well as good operation at high frequency, of a conductivity appreciable thermal. These properties are both advantageous for the two electrodes.
  • the two electrodes are separated by a layer of dielectric material, which can be deposited either as a homogeneous layer of the same material, or an alloy of several of these materials.
  • ferroelectric and / or pyroelectric oxides will be preferred.
  • metallic or ferroelectric oxides Hafnium dioxide, Tantalum pentoxide, Zirconium dioxide, Lanthanum oxides, di-Yttrium trioxide, alumina, Titanium dioxide, as well as titanates are known.
  • STO strontium tantalates
  • BST strontium and barium titanates
  • SBT strontium and bismuth tantalates
  • PZT lead and lead zirconate titanates
  • PZT lead titanates and zirconates with Lanthanides
  • SBN Strontium and Bismuth nobiates
  • SBTN Strontium and Bismuth tantalates and niobates
  • Barium and Yttrium cuprates Manganese alkaloxides Me 2 Mn0 3.
  • the dielectric layer is produced by the superposition of elementary layers of different materials, forming a nanolaminated structure.
  • each of the layers is very thin, of the order of a few Angstroms to a few hundred Angstroms.
  • the stoichiometry of the materials varies from one elementary layer to another in the nanolaminated structure.
  • the variation in band structure of each elementary layer of the nanolaminated structure has the consequence of modifying the overall band structure of alloys and of ferroelectric oxide compounds through only a few atomic layers.
  • This type of nanolaminated structure therefore comprises alloys having band structures having a gap band greater than 5 eN with a permittivity as high as possible.
  • the electrodes in contact with the oxide must be laminated so as to reduce the migration of oxygen through the metal layers.
  • the damascene structure offers an integration advantage for the metal oxide alloys used in order to obtain higher densities. In this way, particularly significant relative permittivity values are obtained, which acts in favor of increasing the capacitance.
  • the example given below illustrates the manufacture of a capacitive structure above a metallization level, without representation of the surrounding areas.
  • a capacitive structure according to the invention can be produced on a micro-component as illustrated in FIG. 1.
  • the substrate (2) of this microcomponent comprises at least one metallization level (3) which can be connected to active zones inside the micro-component, or alternatively at interconnection pads opening onto the upper face of the substrate.
  • it is a metallization level located at the upper face of the substrate, and which is covered with a passivation layer (4), typically made of Si0 2 or SiON.
  • a material of low relative permittivity is deposited.
  • This material can typically be that marketed by ASM under the reference AURORA.
  • This deposit made by PECND (Plasma Chemical Napor Deposition).
  • This deposit has a thickness of the order of a few microns.
  • a barrier layer (6) is deposited, also serving as a stop layer and a mechanical action on the state of the stresses in the layers (5) and (12 ).
  • This layer (6) can typically be made of carbide or silicon nitride.
  • This layer (6) is deposited by PECVD, and has a thickness less than one micron, and typically of the order of 350 ⁇ .
  • a photopositive resin layer is deposited, which can for example be composed of an anti-reflective layer type SJR AR14 and a DUN resin from the English Deep Ultra Violet, for deep UV, type SJR 210.
  • this resin (7) is lithographed in order to then be eliminated in the zones (8), giving access to certain portions of the barrier layer (6) which is then itself eliminated by chemical etching in using for example a mixture of PFC: 0 2 : N 2 : Ar with a PFC (Perfluoro carbon) such as C 4 F 8; C 3 F 8 ⁇ C 2 H 2 F 2> using radio frequency plasma.
  • PFC Perfluoro carbon
  • a second layer (12) of low-permittivity material is deposited, which may be but not necessarily identical to the first layer (5) deposited above the metallization level .
  • this second layer is also of AURORA material, it is arranged by PECVD and has a thickness typically of the order of two microns.
  • a hard mask layer (13) is deposited.
  • This layer of hard mask comprises several superposed layers, but which are illustrated in the figures only by a single layer.
  • the first layer is typically made of silicon carbide.
  • This hard mask is used as a diffusion barrier for the low permittivity material.
  • This hard mask can also include a layer of silicon nitride (SiN), used to mask the layers located below. It can also include a layer of silicon oxynitride (SiON) serving as BARC (Barrier anti reflective coating). All the layers of the hard mask (13) are deposited by PECVD, over a thickness of the order of 2000 ⁇ .
  • a new resin layer (14) is deposited, composed of an anti-reflective layer type SJR AR 14 and a DUV resin of type SJR 210.
  • this resin (14) is then lithographed in order to then be eliminated using a pattern derived from that which served to define the patterns of the first layer of resin (6) as illustrated in FIG. 4 by a so-called self-alignment lithography with respect to the layer (6)
  • This operation makes it possible to define zones (15) of the second resin layer (14) which are located directly above the remaining zones (10) of the first layer of resin (6). These zones (15) define spaces (16) through which the hard mask layer (13) can be engraved, as illustrated in FIG. 10.
  • This etching allows the upper layer (12) of materials of low relative permittivity to be visible. This etching can take place using mixtures of C 4 F 8 : 0 2 : N 2 : H 2 : Ar.
  • an etching of the layers (12.5) of materials with low relative permittivity is anisotropic and takes place until the remaining zones (10) of the first layer of resin appear to form the upper section (18) and the lower section (19) of the stud (20).
  • This etching is carried out using a mixture of CF 8 : 0 2 : Ar: N 2 : H 2
  • cleaning is carried out with a mixture of oxygen and ammonia.
  • the hard mask areas (21) are removed, it being understood that the SiC layer of the hard mask (13) can be kept in the upper areas. This then leads to a structure as illustrated in FIG. 12 comprising different studs each having height steps.
  • a metallic conductive layer is deposited, intended to form the lower electrode.
  • This layer (22) can be deposited by various conventional techniques, among which there may be mentioned the technique of PND (Plasma Vapor Disposition), E-BEAM, CVD (Chemical Vapor Disposition), ALD (Atomic Layer Disposition), as well as the methods electrolytic growth. Materials suitable for use in forming this lower electrode
  • (22) can be chosen from the group comprising Tungsten, Molybdenum, Ruthenium, Aluminum, Titanium, Nickel, Gallium, Palladium,
  • the thickness thus deposited is typically greater than 10 ⁇ .
  • a nanolaminated structure (23) is deposited, produced from different layers of ferroelectric oxides.
  • the first layer having a thickness of 5 to 10 ⁇ , is made from A1 X 0 3 - X , with x between O. and 3.
  • the second layer has a thickness of the order of 10 to 15 ⁇ , and is produced from Ta z - 2 0 5 - z Al 2 O x , with z between Oet 2.
  • the third layer of a thickness of the order of 15 to 20 ⁇ produced from Ti0 2 Al x 0 3 + y , with including between 0 and 3 .
  • the fourth layer with a thickness of the order of 40 to 100 ⁇ is produced from TiO y . x Ta z - 0 5 + z .
  • the fifth layer is produced from TiO y Ta 3 - z O z .
  • the sixth, seventh and eighth layers are identical to the third, second and first layers respectively.
  • the nanolaminated structure thus obtained has a thickness of greater than 50 ⁇ , and has a permittivity of the order of between 3 and 12.
  • nanolaminated structure (23) described above is a nonlimiting example and in which certain elements can be substituted without departing from the scope of the invention.
  • a barrier layer to the diffusion of oxygen can also act as a primer for the deposition of the upper layers.
  • This layer also serves to improve the resistance to electromigration and diffusion of oxygen.
  • This layer can be deposited by an atomic layer deposition (ALD) technique. Such a technique gives very good thickness uniformity and excellent integrity to this diffusion barrier layer (24).
  • the materials which can be used to produce this diffusion barrier layer can be titanium nitride or tungsten nitride, tantalum nitride or else one of the following materials: TaAIN, TiAIN, MoN, CoW, TaSiN.
  • a primer layer is subsequently deposited to deposit a metal by electrolysis such as copper.
  • This deposit has zones (26) filling the spaces between studs (20) and it is carried out over a thickness making it possible to cover the entire primer layer (25) and therefore all of the studs (20).
  • This deposit has a flat upper face (27) which will be used to define the connection pad to the second electrode.
  • connection pad (32) thereafter and as shown in Figure 16, is deposited layers (29,30) typically BCB, in Parylene ®, to define a central housing within which is provided a second electrolytic deposit of copper ( 31) defining the connection pad (32).
  • This connection pad can receive a passivation layer, typically chromium or nickel or a nickel vanadium or TiN or TaN or WN alloy.
  • the capacity illustrated in FIG. 16 can have a capacitance of the order of 100 nanoFarad per square millimeter.
  • the structure according to the invention has multiple advantages, in particular that of offering a high capacitance, which makes it suitable for multiple applications, in particular to the production of dynamic memory cells integrated in a micro-component such as a microprocessor or even as a capacitor, and typically of decoupling capacitor used in filtering arrangements.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

L'invention concerne une structure capacitive réalisée au dessus d'un niveau de métallisation d'un composant électronique. Une telle structure, comportant deux électrodes séparées par une couche de matériau diélectrique, la première électrode étant électriquement reliée au niveau de métallisation, est caractérisée en ce que :- la première électrode (22) présente une structure en créneau, recouvrant la forme d'une pluralité de plots (20) de matériau de faible permissivité relative présents au dessus du niveau de métallisation (3) ;- la couche de matériau diélectrique (23) recouvre la première électrode ;- la seconde électrode (28) recouvre la couche de matériau diélectrique, en comblant les creux de la structure en créneaux, et en présentant sur sa face supérieure un plot de connexion (33). L'invention concerne également un procédé de fabrication d'une telle structure capacitive.

Description

PROCEDE DE FABRICATION D'UNE STRUCTURE CAPACITIVE REALISEE AU DESSUS D'UN NIVEAU DE METALLISATION D'UN COMPOSANT ELECTRONIQUE.
Domaine technique
L'invention se rattache au domaine de la micro-électronique. Elle vise plus précisément des micro-composants incorporant une ou plusieurs structures capacitives. Ces structures capacitives peuvent être réalisées à l'intérieur même du micro-composant, au-dessus de niveaux de métallisation directement reliés aux bornes des transistors ou autre structure conductrice.
Dans ce cas, ces structures peuvent être utilisées en tant que cellule de mémoire dynamique embarquée (embedded DRAM).
Ces structures capacitives peuvent également être réalisées au-dessus du dernier niveau de métallisation apparent du micro-composant, et être utilisées en tant que condensateur, par exemple pour servir de capacité de découplage.
L'invention vise plus précisément la forme et l'agencement des différentes parties de la structure capacitive qui sont déterminées pour augmenter très fortement sa "capacitance", c'est-à-dire sa capacité par unité de surface, et ce sans augmenter trop fortement ni les coûts de fabrication, ni la surface utilisée sur le micro-composant.
Techniques antérieures
La réalisation de structures capacitives sur ou à l'intérieur de ce substrat semiconducteur a déjà fait l'objet de certains développements.
Différentes technologies ont déjà été proposées, notamment celles qui permettent de réaliser des structures capacitives constituées de deux électrodes métalliques, séparées par une couche de matériau diélectrique. Ce type de capacités est généralement qualifié de structure "MIM", pour "Métal Isolant Métal". L'invention se rattache plus particulièrement à ce type de structure capacitive.
Parmi les solutions existantes, on peut citer celle décrite dans le document FR 2 801 424 correspondant à une structure capacitive dont les électrodes forment des couches métalliques planes. Dans ce cas, la valeur de la capacité du condensateur est essentiellement fonction du type de matériau diélectrique utilisé, ainsi que de la surface en regard des deux électrodes métalliques. Autrement dit, la "capacitance", ou la capacité par unité de surface, est fixée de façon prépondérante par l'épaisseur de la couche isolante et sa permittivité relative. Ainsi, pour augmenter la valeur de capacitance, il est nécessaire soit de choisir des matériaux de très forte permittivité relative, soit de réduire les distances entre les électrodes, avec le risque d'apparition de phénomènes de claquage, notamment lorsque les capacités sont destinées à être utilisées sous des tensions relativement élevées, supérieures en valeur à la dizaine de volts.
Le Déposant a décrit dans les différentes demandes de brevets français portant les Nos. 02.03442, 02.03444, 02.03445, 02.02461, non encore publiés à la date de dépôt de la présente demande, différentes structures permettant d'augmenter la capacitance d'une structure capacitive, qu'elle soit destinée à former un condensateur ou une cellule de mémoire embarquée. En effet, les cellules de mémoire embarquée dynamique sont généralement, et comme décrit dans le document US 5 155 657, réalisées à partir d'empilements de couches de silicium alternées avec des couches de silicium dopé, par exemple au germanium.
Les sélectivités de gravures différentes pour ces deux types de matériaux permettent d'obtenir des structures arborescentes formant des électrodes dont la surface est relativement importante. Néanmoins, les conductivités de telles électrodes sont limitées, et ne permettent pas de faire fonctionner ces cellules de mémoire à des fréquences importantes, typiquement supérieures à la centaine de Mégahertz environ. Un objectif de l'invention est donc de permettre la réalisation de structures capacitives susceptibles de fonctionner à des fréquences de l'ordre des fréquences des microprocesseurs, avec lesquelles les cellules de mémoire sont destinées à être associées.
De façon plus générale, un autre objectif de l'invention est de fournir des structures capacitives qui puissent être réalisées soit sur des niveaux de métallisation intérieurs aux micro-composants, soit encore à des niveaux quasi- extérieurs, en offrant des valeurs de capacitance nettement supérieures aux valeurs habituellement observées.
Exposé de l'invention
L'invention concerne donc un procédé de réalisation d'une structure capacitive au dessus d'un niveau de métallisation d'un composant électronique.
Ce procédé comporte les étapes suivantes, consistant au dessus du niveau de métallisation, à :
- déposer une couche de matériau de faible permittivité relative ;
- déposer une première couche de résine, et à la graver pour la conserver sur des zones situées à l'aplomb des tronçons inférieurs des futurs plots ;
- déposer une seconde couche de matériau à faible permittivité relative ; déposer une seconde couche de résine, et à la graver pour la conserver à l'aplomb des zones restantes de la première couche de résine, sur des zones de moindre largeur, en dessous desquelles seront définis les tronçons supérieurs des futurs plots ; graver cet ensemble de couches de matériau de faible permittivité relative pour définir des plots comportant un tronçon inférieur et un tronçon supérieur de moindre largeur ; - déposer une première couche métallique destinée à former la première électrode, une première couche recouvrant les plots pour adopter une structure en créneaux : déposer une couche de matériau diélectrique au dessus de la première couche métallique ; déposer par voie électrolytique une couche de cuivre au dessus de la couche de matériau diélectrique en comblant les creux de la structure en créneau, de manière à former la seconde électrode.
Autrement dit, les plots sont réalisés en effectuant des dépôts successifs de couches de matériaux de faible permittivité relative, entre lesquelles est réalisé le dépôt de couches de résine permettant de protéger le matériau de faible permittivité relative sous-jacent. Les motifs des créneaux sont ainsi obtenus par une unique étape de gravure ce qui simplifie le procédé de fabrication, et assure une parfaite précision de positionnement des différents tronçons des plots. Il est possible d'utiliser des masques dérivés les uns des autres pour les opérations d'élimination des couches de résine situés à différents niveaux de hauteurs.
L'invention, permet donc de réaliser des structures capacitives qui se caractérise en ce que :
- la première électrode présente une structure en créneaux, recouvrant la forme d'une pluralité de plots de matériau de faible permittivité relative présents au dessus du niveau de métallisation ; la couche de matériau diélectrique recouvre la première électrode ;
- la seconde électrode recouvre la couche en matériau diélectrique, en comblant les creux de la structure en créneaux, et en présentant sur sa face supérieure un plot de connexion.
Autrement dit, la structure capacitive conforme à l'invention présente une première électrode qui se situe à différents niveaux de hauteur par rapport au niveau de métallisation. Dans les parties basses des créneaux, la première électrode est à proximité du niveau de métallisation, tandis que dans les parties hautes du créneau, la première électrode est séparée du niveau de métallisation par un matériau de faible permittivité relative, c'est-à-dire typiquement inférieure à 2,4. La première électrode possédant donc une forme ondulée, elle définit donc des zones en creux qui sont épousées par la couche diélectrique la recouvrant.
La seconde électrode présente quant à elle une forme caractéristique puisqu'elle possède une face supérieure sensiblement plane et une face inférieure qui épouse la forme en créneau de la première électrode.
Ainsi, sur une surface unitaire occupée sur le substrat du composant, la surface en regard des électrodes correspond à la surface développée de la structure en créneau qui est nettement supérieure à la surface équivalente de l'électrode qui sera plane. Cette surface en regard est d'autant plus importante que les créneaux ont une hauteur élevée.
Dans une forme préférée de réalisation, les différents plots en matériau de permittivité relative sur lesquels repose la première électrode, sont constitués d'une pluralité de tronçons superposés dans lesquels chaque tronçon présente une largeur inférieure à celle du tronçon sur lequel il repose. Autrement dit, chaque plot formant la structure en créneau présente plusieurs échelons de hauteur définissant à chaque échelon une portion verticale et une portion horizontale pour l'électrode. Le nombre de tronçons superposés peut être déterminé en fonction de contraintes technologiques. Ainsi, les plots peuvent être constitués d'un unique tronçon formant des créneaux constitués d'un seul échelon. Ces plots peuvent également comporter deux tronçons superposés, dont celui se trouvant au niveau supérieur est de moindre largeur. L'invention couvre également d'autres variantes dans lesquelles le nombre de tronçons est plus élevé, avec la progression de largeur déjà évoquée.
Avantageusement, en pratique, la seconde électrode est réalisée en cuivre, et obtenue par des procédés électrolytiques, ce qui permet d'obtenir une résistivité inférieure à 5μΩ.cm. Les avantages d'une très faible résistivité se traduisent notamment par un faible échauffement de la structure capacitive en mode dynamique, ainsi qu'un bon fonctionnement à haute fréquence, d'une conductivité thermique appréciable. Ces propriétés sont à la fois avantageuses pour les deux électrodes.
Avantageusement, les deux électrodes sont séparées par une couche de matériau diélectrique, qui peut être déposée soit en couche homogène d'un même matériau, ou un alliage de plusieurs de ces matériaux.
Parmi ces matériaux, on préférera les oxydes ferroélectriques et/ou pyroélectriques. Parmi ces oxydes métalliques ou ferroélectriques, on connaît le dioxyde d'Hafnium, le pentoxyde de Tantale, le dioxyde de Zirconium, les oxydes de Lanthane, le trioxyde de di-Yttrium, l'alumine, le dioxyde de Titane, ainsi que les titanates et tantalates de Strontium (STO), les titanates de Strontium et Baryum (BST), les Tantalates de Strontium et Bismuth (SBT), ainsi que les titanates de Plomb et de zirconate de Plomb (PZT) , les titanates et zirconates de Plomb dopées avec des Lanthanides (PLZT), les nobiates de Strontium et Bismuth (SBN), les tantalates et niobates de Strontium et Bismuth (SBTN), les cuprates de Baryum et Yttrium, les Alcalinoxydes de Manganèse Me2Mn03.
Dans une forme préférée, la couche diélectrique est réalisée par la superposition de couches élémentaires de matériaux différents, formant une structure nanolaminée. Dans ce cas, chacune des couches est de très faible épaisseur, de l'ordre de quelques Angstrôms à quelques centaines d'Angstroms.
Avantageusement, la stœchiométrie des matériaux varie d'une couche élémentaire à l'autre dans la structure nanolaminée. Ainsi, en faisant varier la stœchiométrie de chaque couche, on crée des gradients de concentration d'oxygène (et des autres matériaux utilisés), à travers quelques couches atomiques. La variation de structure de bandes de chaque couche élémentaire de la structure nanolaminée a pour conséquence de modifier la structure de bande globale des alliages et des composés d'oxydes ferro-électriques à travers seulement quelques couches atomiques. Ce type de structure nanolaminée comporte donc des alliages ayant des structures de bandes ayant un bande gap supérieur à 5 eN avec une permittivité relative la plus élevée possible. Les électrodes en contact avec l'oxyde doivent être laminées de façon à réduire les migrations d'oxygène à travers les couches métalliques. La structure damascène offre un avantage d'intégration pour les alliages d'oxyde métalliques utilisés afin d'obtenir des densités plus élevées .On obtient de la sorte des valeurs de permittivité relative particulièrement importantes, ce qui agit en faveur de l'augmentation de la capacitance.
Description sommaire des figures La manière de réaliser l'invention ainsi que les avantages qui en découlent ressortiront bien de la description et du mode particulier de réalisation qui suit, donné à titre d'exemple non limitatif, à l'appui des figures 1 à 16 annexées, qui sont des représentations schématiques en coupe de la zone supérieure d'un microcomposant électronique, et de la structure capacitive conforme à l'invention, au fur et à mesure des étapes du procédé de réalisation.
Pour faciliter la description du procédé, l'exemple donné par la suite illustre la fabrication d'une structure capacitive au dessus d'un niveau de métallisation, sans représentation des zones avoisinantes.
Il peut donc s'agir d'un niveau de métallisation situé à l'intérieur du microcomposant, ou bien encore, le dernier niveau de métallisation apparent sous la couche de passivation.
Bien entendu, ces schémas ne sont donnés qu'à titre illustratif, et les dimensions des différentes couches et éléments réels intervenant dans l'invention peuvent différer dans la pratique de celles qui sont représentées aux figures, et qui sont, on le répète, uniquement données dans le but de faire comprendre l'invention.
Manière de réaliser l'invention
On décrit par la suite un procédé particulier de réalisation qui permet d'obtenir une structure de micro-capacité conforme à l'invention. Certaines étapes du procédé décrit peuvent néanmoins être considérées comme accessoires ou simplement utiles et avantageuses, sans être absolument obligatoires pour rester dans le cadre de l'invention.
Ainsi, une structure capacitive conformément à l'invention peut être réalisée sur un micro-composant tel qu'illustré à la figure 1. Le substrat (2) de ce microcomposant comprend au moins un niveau de métallisation (3) qui peut être relié à des zones actives à l'intérieur du micro-composant, ou bien encore à des plots d'interconnexion débouchant sur la face supérieure du substrat. Dans la forme illustrée, il s'agit d'un niveau de métallisation situé au niveau de la face supérieure du substrat, et qui est recouvert d'une couche de passivation (4), typiquement en Si02 ou SiON.
Dans une première étape illustrée à la figure 1, on procède au dépôt d'un matériau de faible permittivité relative. Ce matériau peut typiquement être celui commercialisé par la Société ASM sous la référence AURORA. Ce dépôt effectué par PECND (Plasma Chemical Napor Déposition). Ce dépôt présente une épaisseur de l'ordre de quelques microns. Par la suite, comme illustré à la figure 3, on procède au dépôt d'une couche barrière (6) servant aussi de couche d'arrêt et d'action mécanique sur l'état des contraintes dans les couches (5) et (12). Cette couche (6) peut être typiquement réalisée en carbure ou nitrure de silicium. Cette couche (6) est déposée par PECVD, et présente une épaisseur inférieure au micron, et typiquement de l'ordre de 350 Â .
Par la suite, on procède au dépôt d'une couche de résine photopositive, qui peut par exemple être composée d'une couche anti-réflective type SJR AR14 et d'une résine DUN de l'anglais Deep Ultra Violet, pour UV profond, du type SJR 210.
Par la suite, et comme illustré à la figure 4, cette résine (7) est lithographiée pour être ensuite éliminée dans les zones (8), donnant accès à certaines portions de la couche barrière (6) qui est ensuite elle-même éliminée par gravure chimique en utilisant par exemple un mélange de PFC:02 : N2 : Ar avec un PFC (Perfluoro carbone) tel que C4F8; C3F8ι C2H2F2> utilisant un plasma radio-fréquence .
Par la suite, on procède comme illustré à la figure 5, à une étape de nettoyage permettant d'éliminer les restes de la résine (7), et de nettoyer la surface apparente de la couche de faible permittivité relative (5) dans les zones (9) situées entre les portions restâtes de résine (10) dont notamment un procédé à base de plasma de
02 : NH3 .
Par la suite, et comme illustré à la figure 6, on procède au dépôt d'une seconde couche (12) de matériau de faible permittivité qui peut être mais pas obligatoirement identique à la première couche (5) déposée au dessus du niveau de métallisation. Dans le cas où cette seconde couche est également du matériau AURORA, celle-ci est disposée par PECVD et présente une épaisseur typiquement de l'ordre de deux microns.
Par la suite, on procède au dépôt d'une couche de masque dur (13). Cette couche de masque dur comporte plusieurs couches superposée, mais qui ne sont illustrée dans les figures que par une couche unique. La première couche est typiquement réalisée en carbure de silicium. Ce masque dur est utilisé comme barrière de diffusion du matériau de faible permittivité. Ce masque dur peut également comporter une couche de nitrure de silicium (SiN) , utilisée pour masquiner les couches situées en dessous. Il peut également comporter une couche d'oxynitrure de silicium (SiON) servant de BARC (Barrier anti reflective coating). L'ensemble des couches du masque dur (13) est déposé par PECVD, sur une épaisseur de l'ordre de 2000 Â .
Par la suite, et comme illustré à la figure 8, on procède au dépôt d'une nouvelle couche de résine (14), composée d'une couche anti-réflective type SJR AR 14 et d'une résine DUV du type SJR 210. Comme illustré à la figure 9, cette résine (14) est ensuite lithographiée pour être ensuite éliminée en utilisant un motif dérivé de celui qui a servi à définir les motifs de la première couche de résine (6) tel qu'illustré à la figure 4 par une lithographie dite d'auto alignement par rapport à la couche (6)Cette opération permet de définir des zones (15) de la seconde couche de résine (14) qui sont situées à l'aplomb des zones restantes (10) de la première couche de résine (6). Ces zones (15) définissent des espaces (16) à travers lesquels peut, comme illustré à la figure 10, être gravée la couche de masque dur (13).
Cette gravure permet de laisser apparente la couche supérieure (12) de matériaux de faible permittivité relative. Cette gravure peut avoir lieu en utilisant des mélanges de C4F8 :02 :N2:H2:Ar.
Par la suite, on peut procéder comme illustré à la figure l i a une gravure des couches (12,5) de matériaux à faible permittivité relative. Cette gravure est anisotrope et s'effectue jusqu'à ce que les zones restantes (10) de la première couche de résine apparaissent pour former le tronçon supérieur (18) et le tronçon inférieur (19) du plot (20). Cette gravure s'effectue en utilisant un mélange de C F8 :02 :Ar:N2 :H2 On procède par la suite à un nettoyage par un mélange d'oxygène et d'ammoniaque.
.Par la suite, on procède à l'élimination des zones (21) de masque dur, étant entendu que la couche de SiC du masque dur (13) peut être conservée dans les zones supérieures. On aboutit alors à une structure telle qu'illustrée à la figure 12 comportant différents plots présentant chacun des échelons de hauteur. Par la suite, comme illustré à la figure 13, on procède au dépôt d'une couche conductrice métallique, destinée à former l'électrode inférieure. Cette couche (22) peut être déposée par différentes techniques classiques, parmi lesquelles on peut citer la technique de PND (Plasma Vapor Disposition), E-BEAM, CVD (Chemical Vapor Disposition), ALD (Atomic Layer Disposition), ainsi que les procédés de croissance électrolytiques. Les matériaux aptes à être employés pour former cette électrode inférieure
(22) peuvent être choisis dans le groupe comprenant le Tungstène, le Molybdène, le Ruthénium, l'Aluminium, le Titane, le Nickel, la Gallium, le Palladium, le
Platine, l'Or, l'Argent, le Niobium, l'Iridium, le dioxyde d'Iridium, le dioxyde de Ruthénium, l'Yttrium, le dioxyde d'Yttrium, ainsi que le Cuivre. L'épaisseur ainsi déposée est typiquement supérieure à 10Â.
Par la suite, toujours comme illustré à la figure 13, on procède au dépôt d'une structure nanolaminée (23), réalisée à partir de différentes couches d'oxydes ferroélectriques.
• La première couche, possédant une épaisseur de 5 à 10 Â est réalisée à partir de A1X03-X, avec x compris entre O.et 3.
• La seconde couche présente une épaisseur de l'ordre de 10 à 15 Â, et est réalisée à partir de Taz-205-zAl2Ox ,avec z compris entre Oet 2. • La troisième couche d'une épaisseur de l'ordre de 15 à 20 Â réalisée à partir de Ti02 Alx 03+y , avec y compris entre 0et3.
• La quatrième couche d'une épaisseur de l'ordre de 40 à 100 Â est réalisée à partir de TiOy.xTaz- 05+z.
• La cinquième couche, d'une épaisseur de 60 à 200 Â est réalisée à partir de TiOyTa3-zOz.
• Les sixième, septième et huitième couches sont identiques respectivement aux troisième, deuxième et première couches.
La structure nanolaminée ainsi obtenue présente une épaisseur comprise supérieure à 50 Â, et présente une permittivité de l'ordre comprise entre 3 et 12 .
Bien entendu, la structure nanolaminée (23) décrite ci-avant est un exemple non limitatif et dans laquelle certains éléments peuvent être substitués sans sortir du cadre de l'invention.
Par la suite et comme illustré à la figure 14, on procède au dépôt d'une couche barrière à la diffusion de l'oxygène (24). Cette couche barrière à la diffusion peut faire également office de couche amorce pour le dépôt des couches supérieures. Cette couche sert également à améliorer la résistance à l' électromigration et à la diffusion de l'oxygène. Cette couche peut être déposée par une technique de dépôt de couches atomiques (ALD). Une telle technique confère une très bonne uniformité d'épaisseur et une excellente intégrité à cette couche barrière à la diffusion (24). Les matériaux susceptibles d'être utilisés pour réaliser cette couche barrière à la diffusion peuvent être du nitrure de Titane ou du nitrure de Tungstène, du nitrure de Tantale ou bien encore un des matériaux suivants : TaAIN, TiAIN, MoN, CoW, TaSiN .. On dépose par la suite une couche d'amorce pour déposer un métal par électrolyse tel que du cuivre.
Par la suite, comme illustré à la figure 15, on procède à un dépôt électrolytique de cuivre. Ce dépôt présente des zones (26) comblant les espaces entre plots (20) et il est effectué sur une épaisseur permettant de recouvrir l'intégralité de la couche amorce (25) et donc l'ensemble des plots (20). Ce dépôt possède une face supérieure plane (27) qui servira à définir le plot de connexion à la seconde électrode.
Par la suite et comme illustré à la figure 16, on procède au dépôt de couches (29,30) typiquement en BCB, en Parylène®, permettant de définir un logement central à l'intérieur duquel est réalisé un second dépôt électrolytique de cuivre (31) définissant le plot de connexion (32).
Ce plot de connexion peut recevoir une couche de passivation, typiquement en chrome ou en nickel ou en un alliage de Nickel Vanadium ou de TiN ou bien de TaN ou de WN.
A titre d'exemple, la capacité illustrée à la figure 16 peut présenter une capacitance de l'ordre de 100 nanoFarad par millimètre carré.
La structure conforme à l'invention présente de multiples avantages, notamment celui d'offrir une capacitance élevée, ce qui la destine à de multiples applications, notamment à la réalisation de cellules de mémoire dynamique intégrée dans un micro-composant tel qu'un microprocesseur ou bien encore en tant que condensateur, et typiquement de condensateur de découplage utilisé dans les montages de filtrage.

Claims

REVENDICATIONS
1/ Procédé de réalisation d'une structure capacitive au dessus d'un niveau de métallisation (3) d'un composant électronique, caractérisé en ce qu'il comporte les étapes suivantes, consistant à : - déposer une couche de matériau de faible permittivité relative (5) ; déposer une première couche de résine (6), et à la graver pour la conserver sur des zones (10) situées à l'aplomb des tronçons inférieurs (19) des futurs plots
(20) ; déposer une seconde couche (12) de matériau à faible permittivité relative; - déposer une seconde couche de résine (13), et à la graver pour la conserver à l'aplomb des zones restantes (10) de la première couche de résine, sur des zones (15) de moindre largeur, en dessous desquelles seront définis les tronçons supérieurs (18) des futurs plots (20) ; graver cet ensemble de couches de matériau de faible permittivité relative, pour définir des plots (20) comportant un tronçon inférieur (19) et un tronçon supérieur (18) de moindre largeur ; déposer une première couche métallique (22) destinée à former la première électrode, ladite première couche recouvrant les plots (20) pour adopter une structure en créneaux ; - déposer une couche de matériau diélectrique (23) par dessus la première couche métallique ; déposer par voie électrolytique une couche de cuivre (28) au dessus de la couche de matériau diélectrique (23), en comblant les creux de la structure en créneau, de manière à former la seconde électrode.
2/ Procédé selon la revendication 1, caractérisé en ce que la couche de matériau diélectrique (23) est réalisée par la superposition de couches élémentaires d'oxydes ferro-électriques de composition différente, formant une structure nanolaminée.
3/ Procédé selon la revendication 2, caractérisé en ce que la stœchiométrie des matériaux varie d'une couche à l'autre de la structure nanolaminée.
PCT/FR2003/001245 2002-04-17 2003-04-17 Procede de fabrication d'une structure capacitive d'un composant electronique WO2003088328A2 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU2003246845A AU2003246845A1 (en) 2002-04-17 2003-04-17 Method for production of a capacitive structure above a metallisation level of an electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR02/04782 2002-04-17
FR0204782A FR2838868B1 (fr) 2002-04-17 2002-04-17 Structure capacitive realisee au dessus d'un niveau de metallisation d'un composant electronique, composants electroniques incluant une telle structure capacitive, et procede de realisation d'une telle structure capacitive

Publications (2)

Publication Number Publication Date
WO2003088328A2 true WO2003088328A2 (fr) 2003-10-23
WO2003088328A3 WO2003088328A3 (fr) 2004-04-01

Family

ID=28686124

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2003/001245 WO2003088328A2 (fr) 2002-04-17 2003-04-17 Procede de fabrication d'une structure capacitive d'un composant electronique

Country Status (3)

Country Link
AU (1) AU2003246845A1 (fr)
FR (1) FR2838868B1 (fr)
WO (1) WO2003088328A2 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0515824A2 (fr) * 1991-05-31 1992-12-02 Sumitomo Electric Industries, Ltd Elément de condensateur
US5817555A (en) * 1996-05-02 1998-10-06 Lg Semicon Co., Ltd. Method for fabricating capacitor of semiconductor device using hemispherical grain (HSG) polysilicon
EP1022783A2 (fr) * 1999-01-12 2000-07-26 Lucent Technologies Inc. Dispositif de circuit intégré avec un condensateur à double damasquinage et son procédé de fabrication
US6211063B1 (en) * 1999-05-25 2001-04-03 Taiwan Semiconductor Manufacturing Company Method to fabricate self-aligned dual damascene structures

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5807777A (en) * 1997-11-03 1998-09-15 Texas Instruments - Acer Incorporated Method of making a double stair-like capacitor for a high density DRAM cell
US5895239A (en) * 1998-09-14 1999-04-20 Vanguard International Semiconductor Corporation Method for fabricating dynamic random access memory (DRAM) by simultaneous formation of tungsten bit lines and tungsten landing plug contacts

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0515824A2 (fr) * 1991-05-31 1992-12-02 Sumitomo Electric Industries, Ltd Elément de condensateur
US5817555A (en) * 1996-05-02 1998-10-06 Lg Semicon Co., Ltd. Method for fabricating capacitor of semiconductor device using hemispherical grain (HSG) polysilicon
EP1022783A2 (fr) * 1999-01-12 2000-07-26 Lucent Technologies Inc. Dispositif de circuit intégré avec un condensateur à double damasquinage et son procédé de fabrication
US6211063B1 (en) * 1999-05-25 2001-04-03 Taiwan Semiconductor Manufacturing Company Method to fabricate self-aligned dual damascene structures

Also Published As

Publication number Publication date
AU2003246845A8 (en) 2003-10-27
FR2838868B1 (fr) 2005-06-03
AU2003246845A1 (en) 2003-10-27
FR2838868A1 (fr) 2003-10-24
WO2003088328A3 (fr) 2004-04-01

Similar Documents

Publication Publication Date Title
FR2834387A1 (fr) Composant electronique incorporant un circuit integre et un micro-condensateur
EP2963695B1 (fr) Dispositif électrique multicouches
FR2676143A1 (fr) Procede pour fabriquer une electrode metallique dans un dispositif semi-conducteur.
EP1351315A2 (fr) Micro-composant électronique intégrant une structure capacitive, et procédé de fabrication
EP2772943B1 (fr) Procédé de réalisation d'un dispositif microélectronique et dispositif correspondant
FR2808919A1 (fr) Microcomposant electronique du type capacite variable ou microswitch, ou procede de fabrication d'un tel composant
FR2836597A1 (fr) Micro-composant electronique incorporant une structure capacitive, et procede de realisation
US8298909B2 (en) Semiconductor device and method for fabricating the same
WO2006057775A2 (fr) Procede de fabrication de condensateur mim possedant une densite de capacite accrue et structure associee
WO2003088328A2 (fr) Procede de fabrication d'une structure capacitive d'un composant electronique
FR3082999A1 (fr) Structure mim et procede de realisation d'une telle structure
EP1320123A1 (fr) Procédé de fabrication d'un composant électronique incorporant un micro-composant inductif
EP0975018A1 (fr) Procédé de formation d'une capacité sur un circuit intégré
FR2837623A1 (fr) Micro-composant electronique integrant une structure capacitive, et procede de fabrication
US6911689B2 (en) Versatile system for chromium based diffusion barriers in electrode structures
FR2801425A1 (fr) Capacite integree a dielectrique hybride
WO2003069655A2 (fr) Micro-composant electronique incluant une structure capacitive.
FR2837622A1 (fr) Micro-composant electronique integrant une structure capacitive, et procede de fabrication
FR2837624A1 (fr) Micro-composant electronique integrant une structure capacitive, et procede de fabrication
EP3125293A2 (fr) Electrode pour structure métal-isolant-métal, capacité de type métal- isolant-métal, et procédé de réalisation d'une telle électrode et d'une telle capacité
JPH0746670B2 (ja) 薄膜キャパシタ
EP1316974A1 (fr) Procédé de fabrication d'un composant électronique incorporant un micro-composant inductif
FR2884649A1 (fr) Procede de fabrication d'un circuit integre comprenant un condensateur avec une electrode en cuivre
EP4060697A1 (fr) Dispositif capacitif a haute densite et procede de fabrication d'un tel dispositif
EP0994506A1 (fr) Procédé de fabrication de condensateur de cellule mémoire

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP