FR2837623A1 - Micro-composant electronique integrant une structure capacitive, et procede de fabrication - Google Patents

Micro-composant electronique integrant une structure capacitive, et procede de fabrication Download PDF

Info

Publication number
FR2837623A1
FR2837623A1 FR0203444A FR0203444A FR2837623A1 FR 2837623 A1 FR2837623 A1 FR 2837623A1 FR 0203444 A FR0203444 A FR 0203444A FR 0203444 A FR0203444 A FR 0203444A FR 2837623 A1 FR2837623 A1 FR 2837623A1
Authority
FR
France
Prior art keywords
electrode
layer
layers
metal
metallic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0203444A
Other languages
English (en)
Other versions
FR2837623B1 (fr
Inventor
Lionel Girardie
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Memscap SA
Original Assignee
Memscap SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memscap SA filed Critical Memscap SA
Priority to FR0203444A priority Critical patent/FR2837623B1/fr
Priority to FR0205465A priority patent/FR2834242B1/fr
Priority to CA002415324A priority patent/CA2415324A1/fr
Priority to US10/329,115 priority patent/US6713199B2/en
Priority to US10/328,880 priority patent/US20030129446A1/en
Priority to US10/328,881 priority patent/US20030138611A1/en
Priority to JP2002378530A priority patent/JP2003303514A/ja
Priority to JP2002378528A priority patent/JP2003309118A/ja
Priority to EP02102892A priority patent/EP1324378A1/fr
Priority to EP02102893A priority patent/EP1323845A1/fr
Priority to JP2002378529A priority patent/JP2003308735A/ja
Priority to EP02102894A priority patent/EP1324379A1/fr
Priority to CA002415309A priority patent/CA2415309A1/fr
Priority to CA002415312A priority patent/CA2415312A1/fr
Priority to US10/425,415 priority patent/US20030207097A1/en
Publication of FR2837623A1 publication Critical patent/FR2837623A1/fr
Application granted granted Critical
Publication of FR2837623B1 publication Critical patent/FR2837623B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

Micro-composant électronique réalisé à partir d'un substrat, et intégrant une structure capacitive pouvant notamment être utilisée comme cellule de mémoire, réalisée au-dessus d'un niveau de métallisation (3) présent dans le substrat (2), ladite structure capacitive comportant deux électrodes (4, 7), caractérisé en ce que : - la première électrode (4) comporte deux ensembles de lamelles métalliques (14, 24a, 24b, 33, 34) empilées les unes au-dessus des autres, les lamelles de chaque ensemble étant reliées à une paroi verticale métallique (22, 23) réalisée à partir du même métal, chacune des parois verticales métalliques étant reliée aux lamelles (14) situées le plus proche du niveau de métallisation (3) sous-jacent, les deux parois verticales (22, 23) définissant une tranchée dans l'espace les séparant;- la seconde électrode (7) recouvre la première électrode (4) en comportant une pluralité de lamelles (41, 42, 43, 44) intercalées entre les lamelles (14, 24a, 24b, 33, 34) de la première électrode (4) ainsi qu'une portion (37) pénétrant la tranchée définie dans la première électrode (4).

Description

.
MICRO-COMPOSANT ELECTRONIQUE INTEGRANT UNE
STRUCTURE CAPACITIVE, ET PROCEDE DE FABRICATION
Domaine technique L'invention se rattache au domaine technique de la micro-électronique. Elle vise plus précisément des micro-composants électroniques ineorporant une ou plusieurs structures capacitives. Ces struetures eapaeitives sont principalement destinées à étre réalisées à l'intérieur même du micro-composant, au-dessus de niveaux de métallisation direetement reliés aux bornes des transistors et autre
strueture semi-conduetrice.
Ces structures eapaeitives peuvent 8ke notamment utilisces en tant que
eellule de mémoire dynamique embarquée (embedded DRAM).
L'invention vise plus précisément la strueture d'une telle capacité en vue d'en augmenter très fortement sa ', capaeitance", e' est-à- dire sa eapacité par unité de surface, et ee sans augmenter trop fortement ni les eoûts de fabrication, ni la
surface utilis ée sur le micro- eomp os ant.
Techniques antérieures La réalisation de miero-condensateurs ou de struetures eapacitives sur des
substrats semi-eonducteurs a déjà fait l'objet de eertains développements.
Différentes technologies ont déjà été proposées, notamment eelles qui permettent de réaliser des struetures capacitives eonstituées de deux éleetrodes formées par des couches métalliques, séparces par une couche de matériau isolant ou diélectrique. Ce type de capacités est généralement qualifié de strueture "MIM", pour "Métal Isolant Métal". L'invention se rattaehe plus particulièrement à ce type
de structure capacitive.
Parmi les solutions existantes, eelle décrite dans le document FR 2 801 425 concerne un miero-condensateur dont les deux éleetrodes sont formées par des
2 2837623
couches métalliques planes. Dans ce cas, la valeur de la capacité du condensateur est essentiellement fonction du type de matériau diélectrique utilisé, ainsi que de la surface en regard des deux électrodes métalliques. Autrement dit, la "capacitance", ou la capacité par unité de surface, est fixée de façon prépondérante par l'épaisseur de la couche isolante et sa permittivité relative. Ainsi, pour augmenter la valeur de capacitance, il est nécessaire soit de choisir des matériaux de très forte permittivité relative, soit de réduire les distances entre les électrodes, avec le risque d'apparition de phénomènes de claquage, voire d'effets tunnel. Autrement dit, les condensateurs réalisés selon la sucture décrite dans ce document sont limités en
terme de capacitance.
Le Déposant a décrit dans la demande de brevet francais No. 02.01618, une nouvelle structure de capacité réalisée sur un niveau de métallisation d'un composant électronique. Chaque élechode de cette structure capacitive comporte
une pluralité de lamelles qui sont perpendiculaires au plan principal du substrat.
Le Déposant a également décrit dans la demande de brevet français No. 02. 02461, une autre structure de capacité comportant un empilement de lamelles métalliques superposées, et décalées les unes par rapport aux autres, les
parties en contact formant un tronc commun.
Un des objectifs de l'invention est de proposer une structure capacitive qui puisse être réalisée sur un niveau de métallisation d'un microcomposant électronique, et qui possède une valeur de capacitance supérieure aux valeurs
habituellement observées.
Par ailleurs, pour obtenir des structures capacitives pouvant être utilisées en tant que cellules de mémoire dynamique, on réalise généralement, et comme décrit dans le document US 5155657, des empilement de couches de silicium alternées avec des couches de silicium dopé, par exemple au germanium. Les sélectivités de gravure différentes pour ces deux types de matériaux permettent d'obtenir des structures arborescentes formant des électrodes dont la surface est relativement
3 2837623
importante. Néanmoins, les conductivités de telles électrodes sont limitées, et ne permettent pas de faire fonctionner ces cellules de mémoire à des fréquences
importantes, typiquement supérieures à la centaine de MégaHertz environ.
Un autre objectif de l'invention est de permettre la réalisation de structures capacitives susceptibles de fonctionner à des fréquences de l'ordre des fréquences des microprocesseurs avec lesquelles les cellules de mémoires sont destinées à être associées. Exposé de l'invention L'invention concerne donc un micro-composant électronique réalisé à base d'un substrat, et intégrant une structure capacitive réalisée au-dessus d'un niveau de métallisation présent sur le substrat. Une telle structure capacitive comporte deux électrodes et se caractérise en ce que: - la première électrode comporte deux ensembles de lamelles métalliques empilées les unes au-dessus des autres, les lamelles de chaque ensemble étant reliées à une paroi métallique réalisée à partir du même métal, chacune des parois métalliques étant reliée aux lamelles situées le plus proche du niveau de métallisation sousjacent, les deux parois verticales définissant une tranchée dans l'espace les séparant; - la seconde électrode recouvre la première électrode en comportant une pluralité de lamelles intercalées entre les lamelles de la première électrode
ainsi qu'une portion pénétrant la tranchée définie dans la première électrode.
Autrement dit, la première électrode forme une structure arborescente comportant un tronc cenha1 évidé, comportant deux parois à partir desquelles
s'étendent des lamelles situées de chaque côté.
La seconde électrode recouvre la première en formant une pluralité de lamelles qui sont intercalées entre les lamelles et entre les parois verticales de la première électrode. La surface en regard de chacune des électrodes est donc particulièrement élevée. Pour une même surface occupée sur le substrat, cette surface en regard peut être accrue en augmentant le nombre de lamelles de chaque
électrode, ce qui permet donc d'augmenter la capacitance à souhait.
En pratique, les capacités conformes à l'invention présentes d'excellentes propriétés électriques et notamment lorsque l' on utilise un des métaux de très forte conductivité, présentant une résistivité inférieure à 5 Q.cm. Les avantages d'une très faible résistivité se traduisent notamment par un faible échauffement de la structure capacitive en mode dynamique, ainsi qu'un bon fonctionnement à haute fréquence. Divers métaux peuvent être utilisés parmi lesquels on compte le Tungstène, le Molybdène, le Nobium et l'Aluminium, le Cuivre, le Ruthénium, l'Iridium, le dioxyde d'Iridium, le Platine, le Palladium, les siliciures de Molybdène, les siliciures de Tungstène, les siliciures de Niobium, les siliciures de
Cobalt, les siliclures de Titanej les siliciures de Platine, les siliciures de Nickel.
En pratique, les électrodes sont séparées par une couche diélectrique réalisée à partir de matériaux qui sont avantageusement choisis dans le groupe des oxydes ferroélectriques et/ou pyroélectriques. Parmi ces oxydes ferroélectriques, on conna^t le dioxyde d'Hafnium, le pentoxyde de Tantale, le dioxyde de Zirconium, les oxydes de Lanthane, le trioxyde de di-Yttrium, l'alumine, le dioxyde de Titane, ainsi que les titanates et tantalates de Strontium (STO), les titanates de Strontium et Baryum (BST), les Tantalates de Strontium et Bismuth (SBT), ainsi que les titanates de Plomb et de zirconate de Plomb (PZT), les titanates et zirconates de Plomb dopées avec des Lanthanides (PLZT), les noblates de Strontium et Bismuth (SBN), les tantalates et niobates de Strontium et Bismuth (SBTN), les cuprates de Baryum et Yttrium, les Alcalinoxydes de Manganèse Me2MnO3 Ce matériau diélectrique peut étre déposé soit en couche homogène d'un
méme matériau, ou d'un alliage de plusieurs de ces matériaux.
Néanmoins, dans une forme préférée, la couche diélectrique peut également être constituée de la superposition de couches élémentaires de matériaux différents formant une structure nanolaminée. Dans ce cas, chacune des couches est de très
2837623
faible épaisseur, de l'ordre de quelques Angstroms à quelques centaines
d' Angstroms.
Dans une forme préférée, la st_chiométrie des matériaux varie d'une couche élémentaire à 1'autre dans la structure nanolaminée. Ainsi, en faisant varier la - st_chiométrie de chaque couche, on crée des gradients de concentration d'oxygène (et des autres matériaux utilisés) à travers quelques couches atomiques. La variation de structure de bandes de chaque couche élémentaire de la structure nanolaminée a pour conséquence de modifier la structure de bande globale des alliages et des composés d'oxydes ferro et pyroélectriques à travers seulement
quelques couches atomiques.
On obtient de la sorte des valeurs de permittivité relative particulièrement
importantes, ce qui agit en faveur de l'augmentation de la capacitance.
En pratique, on préférera que la surface de chaque électrode soit recouverte d'une couche de matériau barrière à la diffusion de l'oxygène, typiquement à base de nitrure de titane, de nitrure de tungstène, de nitrure de tantale, ou bien encore l'un des matériaux suivants: TaAlN, TiAlN, MoN, CoW ou TaSiN, des alliages des métaux de transitions avec du Bore du type TiB2, des alliages de métaux de
transitions avec du Carbone du type TiC.
L'invention concerne également un procédé de fabrication d'une telle
structure capacitive. Cette structure capacitive est fabriquée sur un micro-
composant électronique, au-dessus d'un niveau de métallisation réalisé dans le substrat. Conformément à l'invention, un tel procédé comporte les étapes suivantes consistant à: - déposer au-desss du niveau de métallisation une première couche métallique destinée à former la partie basse d'une des deux électrodes de la structure capacitive, - déposer audessus de la couche métallique une couche de matériau polymère dont la face supérieure est apte à servir de support à un dépôt métallique ultérieur, - répéter les deux étapes de dépôt précédentes de manière à obtenir un empilement de couches métalliques séparées par une couche de matériau polymère, - réaliser au centre de l'empilement une tranchée creusée jusqu'à faire apparatre la première couche métallique, - déposer de façon enrobante dans ladite tranchée un métal identique à celui des couches empilées, de manière à former deux parois verticales sur chacune desquelles sont reliées un ensemble de lamelles résultant de portions des couches métalliques précédemment déposées, et ainsi obtenir une structure arborescente formant la première électrode; - éliminer l'ensemble des couches de matériau polymère, - déposer sur toute la surface apparente de la première électrode un matériau diélectrique sous forme d'une structure nanolaminée, - déposer par-dessus la première électrode un matériau conducteur venant s'insérer entre les couches métalliques de la première électrode, et entre les parois verticales de la première électrode, de manière à former la seconde électrode.
DescriPtion sommaire des fiures
La manière de réaliser l'invention ainsi que les avantages qui en découlent
ressortiront bien de la description du mode de réalisation qui suit, à l'appui des
figures 1 à 17 annexées, qui sont des représentations schématiques en coupe de la zone supérieure d'un micro-composant électronique, et de la structure capacitive
conforme à l'invention, au fur et à mesure des étapes du procédé de réalisation.
- 7 2837623
Pour faciliter la description du procédé de réalisation de l'invention,
l'exemple donné par la suite illustre la fabrication d'une structure capacitive au
dessus d'un niveau de métallisation, sans représentation des zones avoisinantes.
Bien entendu, ces schémas ne sont donnés qu'à titre illustratif, et les dimensions des différentes couches et éléments réels intervenant dans l'invention peuvent différer de celles qui sont représentées aux figures, uniquement dans le but
de faire comprendre l'invention.
Manière de réaliser l'invention On décrit par la suite un procédé particulier de réalisation qui permet d'obtenir une structure de microcapacité conforme à l'invention. Certaines étapes du procédé décrit peuvent néanmoins être considérées comme accessoires ou simpl ement utile s et avantageus es p our améliorer c ertaines performances, sans être
absolument obligatoires pour rester dans le cadre de l'invention.
Ainsi, une micro-capacité conformément à l'invention peut être réalisée sur
un micro-composant (1) tel qu'illustré à la figure 1. Le substrat (2) de ce micro-
composant comprend différents niveaux de métallisation (3) qui peuvent étre reliés 2 0 à des zones active s à l'intérieur du micro- c omp o sant ou bien encore à des plots d'interconnexion détouchant sur la face supérieure du substrat. Dans la forme illustrce, il s'agit d'un niveau de métallisation situé au niveau de la face supérieure du sub strat. Plus préci s ément, la face supérieure du sub strat est recouverte d'une
c ouche de passivati on ( 8), typiquement en SiO2 ou Si ON.
Ainsi, dans la première étape illustrée à la figure 1, on procède au dépôt d'une
couche de résine (5) dans laquelle une ouverture (6) est défnie par lithographie.
Cette ouverture permet de procéder à la gravure localisée de la couche de passivation (8), de manière à laisser appara^tre le niveau de métallisation (3) sous jacent. La gravure de la couche de passivation (8) peut, lorsque cette dernière est réalisée en SiON, être effectuée par un procédé classique de gravure chimique
8 2837623
utilisant un mélange CF4:O2 ou CF4:H ou bien encore une technique de type
"Reactive Ion Etching" (RIE), voire encore en utilisant un plasma radiofréquence.
On procède par la suite à une étape de nettoyage permettant d'éliminer toute trace restante de SiON ou des produits utilisés pour sa gravure. Ce nettoyage peut par exemple être réalisé en utilisant une solution commercialisée sous la référence ACT 970 par la Société ASHLAND. Ce nettoyage peut être suivi d'un pré-rin$age avec dissolution de dioxyde de carbone ou d'ozone par bullage, avec un acide
hydroxyle carboxylique tel que de l'acide citrique ou encore de l'acide oxalique.
Par la suite, on procède au dépôt d'une couche (10) barrière à la diffusion de l'oxygène tel qu'illustré à la figure 2. Cette couche peut être déposée par une technique de dépôt de couches atomiques de type ALD (Atomic Layer Deposition). Une telle technique confère une bonne uniformité d'épaisseur et une excellente intégrité à cette couche barrière à la diffusion (10). Les matériaux susceptibles d'être utilisés pour réaliser cette couche barrière à la diffusion peuvent étre choisis parmi les matériaux suivants: TiN, Ta, TaN, W. WN, Mo, MoN,
TiW, TiVVN, Os, Re, Rh, Ru.
Par la suite, et comme illustré à la figure 3, on procède au dépôt d'une seconde couche de résine (11) qui est ensuite insolée puis élimince en partie pour définir un logement (12) dont le fond (13) laisse appara^tre la couche barrière à la
diffusion (10).
Par la suite, et comme illustré à la figure 4, on procède à un dépôt métallique de Tungstène, Molybdène, Nobium ou d'Aluminium, par CVD (Chemical Vapour Deposition) permettant de former la première lamelle large (14) de la première électrode. Le premier dépôt métallique s'effectue également jusqu'au contact du niveau de métallisation (3), de manière à lier électriquement la première électrode au niveau de métallisation par le plot (15) Par la suite, et comme illustré à la figure 5, on procède à 1'élimination des zones de résine définissant le logement qui a permis d'obtenir la première lamelle (14). Par la suite, et comme illustré à la fgure 6, on procède au dépôt d'une couche nonmétallique(19). Cette couche peut être réalisée à base de divers matériaux tels que notamment le polyimide, le benzocycloDutène, mais également du silicium, du polysilicium, ou bien encore du dioxyde de silicium ou du nitrure de silicium. On peut également utiliser de l'oxynitrure de silicium (SiON). Ce matériau polymère est déposé par une technique de dépôt par rotation, également appelée "spin-on deposition". Ce dépôt est effectué sur une épaisseur correspondant sensiblement à l'espace que l'on souhaite former enkre les lamelles successives de la première éleckode. 1S Par la suite, et comme illuské à la figure 7, on effectue le dépôt d'une couche de résine (21). Cette couche de résine est ensuite éliminée dans une zone permettant de définir un logement pour le dépôt d'une seconde lamelle de cuivre
(24), qui est obtenue par dépôt CVD.
On procède par la suite comme illustré à la figure 8, au dépôt d'une nouvelle couche non métallique (29). Les opérations de dépôt d'une couche métallique, et de dépôt d'une couche non métallique peuvent êke répétées successivement autant de fois que souhaité. Bien entendu, le nombre de lamelles illuskées à la figure 8 est indicatif, et il est possible de réaliser des structures comportant un nombre de
lamelles plus important.
Par la suite, on procède comrne illustré à la figure 9, au dépôt d'une couche de masque dur (18). Cette couche de masque dur est ensuite éliminée dans une
zone centrale (16) située à l'aplomb du futur konc central de la première électrode.
Comme illustré à la figure 10, les couches non métalliques (19, 29) et la lamelle métallique (24) sont ensuite gravées par itérations successives pour former une ouverture (17) telle qu'illustrée à la figure 10. Cette ouverture (17) laisse
appara^tre la face supérieure de la première lamelle métallique (14).
Par la suite, on procède au dépôt d'une couche de résine (25) sur la couche non métallique (29), de manière à définir le logement de la future lamelle
supérieure de la première électrode.
Par la suite, et comme illustré à la figure 11, on procède au dépôt par CVD d'un métal identique à celui des lamelles, de manière à recouvrir les flancs du logement (17) et former les parois verticales (22,23) de la première électrode, ainsi
que les deux fractions (33,34) de la lamelle supérieure.
On procède ensuite à l'élimination des couches de résine (25) ayant permis de
défnir la lamelle supérieure (33, 34) de la première électrode.
Par la suite, et comme illustré à la fgure 12, on procède à l'élimination des différentes couches non métalliques (19, 29), de manière à libérer la première électrode (4). Cette élimination s'effectue par différentes techniques et notamment par des procédés couramment connus sous le terme de "ashing", en utilisant par exemple des plasma à oxygène, en combinaison avec des compositions chimiques approprices. I1 est possible, mais pas obligatoire de procéder par la suite à un traitement thermique de recuit. Ce traitement peut être effectué par lots, à une température voisine de 120 C pendant 30 minutes environ. I1 est également possible de procéder à une étape de recuit rapide (RTP), Par la suite, on procède, comme illustré à la figure 13, au dépôt d'une couche (28) barrière à la diffusion de l'oxygène. Comrne expliqué précédemment, cette couche (27) barrière à la diffusion de l'oxygène peut être obtenue par ALD, en utilisant un matériau choisi parmi TaAlN, TiAlN, MoN, CoW ou TaSiN, des alliages des métaux de transitions avec du Bore du type TiB2, des alliages de métaux de transitions avec du Carbone du type TiC Cette couche (28) barrière à la diffusion fait également offce de couche amorce pour le dépôt des couches supéneures. Par la suite, comme illuské à la fgure 14, on procède au dépét d'une couche diélectrique constituée d'une structure nanolaminée (26). Plus précisément, la structure nanolaminée déposée est réalisée à partir de différentes couches d'oxydes ferroélechiques ou pyroélectnques. Dans un exemple particulier de réalisation, la structure nanolamnée (26) peut comporter un empilement de
cinq couches différentes.
À La première couche, possédant une épaisseur de 5 à 10 À est réalisée à
partir de AlXO3 X, avec x compris entre O et 3.
À La seconde couche présente une épaisseur de l'ordre de 4 à 15 A, et est réalisée à partir de Zrz 2AlyOx,avec z compris entre O et 2, x compris
entre 1 et 12, z compris enke 1 et 2.
À La troisième couche présente une épaisseur de l'ordre de 4 à 20 A, et est réalisée à partir de Zry+2nAlz-no3-x,avec z compris entre O et 2, x compris enke l+n et 3+n, y compris enke l+n et 2+n, et n étant compris enke 1 et À La quatrième couche présente une épaisseur de l'ordre de 4 à 15 A, et est réalisoe à partir de Zry+nAlzo3-x,avec z compris enke O et 2, x compris enke l+n et 3+n, y compris enke l+n et 2+n, et n étant compris enke 1 et 8 À La cinquième couche, possédant une épaisseur de 5 à 10 À est réalisée à partir de ZryAlzO3 x' avec x compris enke O et 3 et y compris enke 0
et 2 et z compris entre 1 et 10.
Dans un autre exemple de formulation d'alliages et de composés pour former une skucture nano-laminées de couches atomiques est le suivant: À La première couche, possédant une épaisseur de 5 à 10 A est réalisée à
partir de AlXO3 x' avec x compris entre O et 3.
À La seconde couche présente une épaisseur de l'ordre de 4 à 15 , et est réalisée à partir de TiZ-2AlyOx,avec z compris entre O et 2, x compris
entre 1 et 12, z compris entre 1 et 2.
À La troisieme couche présente une épaisseur de l'ordre de 4 à 20 A, et est réalisée à partir de TiZox,avec z compris entre 1 et 2, x compris entre l+n et 3+n, y compris entre l+n et 2+n et n étant compris entre 1 et2 À La quatrième couche présente une épaisseur de l'ordre de 4 à 15 L, et est réalisée à partir de Tiz2AlyOx,avec z compris entre O et 2, x
coms entre 1 et 12, z compris entre 1 et 2.
À La dernière couche, possédant une épaisseur de 5 à 10 est réalisée à
partir de AlXO3 x, avec x compris entre O et 3.
La structure nanolaminée ainsi obtenue présente une épaisseur comprise entre
20 et 250A. La permittivité relative de cette couche est de l'ordre de 23.
B i en entendu, la structure nanolamince décrite ci- avant est un exemple non limitatif dans laquelle certains éléments peuvent être substitués sans sortir du cadre
de l'invention.
Par la suite, on procède au-dessus de la structure nanolaminée, au dépôt d'une couche (32) barrière à la diffusion de l'oxygène similaire à celle (28) évoquée précédemment. Par la suite, et comme illustré à la figure 16, on procède au dépôt d'une couche structurante (30), typiquement obtenue en benzocyclobutène (BCB), en
polyimide, en Parylène ou en cyclotène.
Cette couche structurante (30) est gravée pour définir un logement (31)
autour de la première électrode (4).
On procède par la suite à un dépôt damascène du métal formant la seconde électrode (7) tel qu'illustré à la figure 17. Cette seconde électrode comporte donc des lamelles (41,42,43,44) intercalées entre les lamelles (14,24a,34) de la première électrode (4). La seconde électrode comporte également une paroi supérieure (38) sous laquelle se prolonge une portion centrale (37) située entre les parois verticales
(22,23) de la première électrode (4).
D'éventuelles étapes supplémentaires de passivation ou de réalisation de
surface de connexion sur la seconde électrode peuvent être mises en ceuvre.
A titre d'exemple, la structure de capacité illustrée à la figure 17 peut présenter une capacitance de l'ordre de 300 nanoFarad/mm2. Dans ce cas, les
lamelles présentent des dimensions de l'ordre ou inférieures au micron.
1 S Il ressort de ce qui précède que les capacités conformes à l'invention peuvent être obtenues avec des valeurs de capacitance très élevées, sans engendrer de coûts importants en ce qui concerne leur procédé de réalisation. Elles peuvent donc être utilisées en tant que cellules de mémoire dynamique, à des fréquences de fonctionnement compatibles avec les fréquences d'horloge des microprocesseurs. Il est également possible de réaliser ce type de structure capacitive à l'intérieur même
des circuits intégrés, à proximité immédiate des transistors.

Claims (5)

REVENDICATIONS
1/ Micro-composant électronique réalisé à partir d'un substrat, et intégrant une structure capacitive pouvant notamment être utilisée comme cellule de mémoire, réalisée au-dessus d'un niveau de métallisation (3) présent dans le substrat (2), ladite structure capacitive comportant deux électrodes (4,7), caractérisé en ce que: - la première électrode (4) comporte deux ensembles de lamelles métalliques (14,24a,24b,33,34) empilées les unes au-dessus des autres, les lamelles de chaque ensemble étant reliées à une paroi verticale métallique (22,23) réalisée à partir du même métal, chacune des parois verticales métalliques étant relice aux lamelles (14) situées le plus proche du niveau de métallisation (3) sousjacent, les deux parois verticales (22,23) définissant une tranchée dans l'espace les séparant; - la seconde électrode (7) recouvre la première électrode (4) en comportant une pluralité de lamelles (41,42,43, 44) intercalées entre les lamelles (14,24a,24b,33,34) de la première électrode (4) ainsi qu'une portion (37)
pénétrant la tranchée défnie dans la première électrode (4).
2/ Micro-composant selon la revendication 1, caractérisé en ce que le métal utilisé présente un résistivité inférieure à 5 Q.cm 3/ Microcomposant selon la revendication 1, caractérisé en ce que les électrodes (4,7) sont séparées par une couche (26) en un matériau diélectrique choisi dans le
groupe des oxydes ferro et/ou pyro-électriques.
4/ Micro-composant selon la revendication 3, caractérisé en ce que la couche de matériau diélectrique (26), est réalisée par la superposition de couches
élémentaires de compositions différentes, formant une structure nanolaminée.
5/ Micro-composant selon la revendication 4, caractérisé en ce que la stcechiométrie des matériaux varie d'une couche à l'autre de la structure
nanolaminée (26).
6/ Procédé de réalisation d'une structure capacitive sur un microcomposant électronique, ladite structure capacitive étant réalisée audessus du dernier niveau de métallisation (3) apparent présent dans le substrat (2), caractérisé en ce qu'il comporte les étapes suivantes, consistant à: - déposer au-dessus du niveau de métallisation (3) une première couche métallique (14) destinée à forrner la partie basse d'une des deux électrodes de la structure capacitive, - déposer au-dessus de la couche métallique (14) une couche de matériau polymère (19) dont la face supérieure est apte à servir de support à un dépôt métallique ultérieur, répéter les deux étapes de dépôt précédentes de manière à obtenir un empilement de couches métalliques séparées par une couche de matériau non métallique, - réaliser au centre de l'empilement une tranchée (17) creusée jusqu'à faire appara^tre la première couche métallique (14), - déposer de façon enrobante dans ladite tranchée un métal identique à celui des couches empilées, de manière à former deux parois verticales (22,23) sur chacune desquelles sont relices un ensemble de lamelles (14, 24a,24b,33,34) résultant de portions des couches métalliques (14,24) précédemment déposées, et ainsi obtenir une structure arborescente formant la première électrode (4); - éliminer l'ensemble des couches de matériau non métallique (19, 29), - déposer sur toute la surface apparente de la première électrode un matériau diélectrique sous forme d'une structure nanolaminée (26), - déposer par-dessus la première électrode (4) un matériau conducteur venant s'insérer entre les couches métalliques de la première électrode, et entre les parois verticales de la première électrode, de manière à former la seconde
électrode (7).
Déposant: MEMSCAP
FR0203444A 2001-12-31 2002-03-20 Micro-composant electronique integrant une structure capacitive, et procede de fabrication Expired - Fee Related FR2837623B1 (fr)

Priority Applications (15)

Application Number Priority Date Filing Date Title
FR0203444A FR2837623B1 (fr) 2002-03-20 2002-03-20 Micro-composant electronique integrant une structure capacitive, et procede de fabrication
FR0205465A FR2834242B1 (fr) 2001-12-31 2002-04-30 Structure multicouche, utilisee notamment en tant que materiau de forte permittivite relative
CA002415324A CA2415324A1 (fr) 2001-12-31 2002-12-23 Structure multicouche, utilisee notamment en tant que materiau de forte permittivite relative
US10/328,880 US20030129446A1 (en) 2001-12-31 2002-12-24 Multilayer structure used especially as a material of high relative permittivity
US10/328,881 US20030138611A1 (en) 2001-12-31 2002-12-24 Multilayer structure used especially as a material of high relative permittivity
US10/329,115 US6713199B2 (en) 2001-12-31 2002-12-24 Multilayer structure used especially as a material of high relative permittivity
EP02102893A EP1323845A1 (fr) 2001-12-31 2002-12-26 Structure multicouche
EP02102892A EP1324378A1 (fr) 2001-12-31 2002-12-26 Structure multicouche, utilisée notamment en tant que matériau de forte permittivité relative
JP2002378530A JP2003303514A (ja) 2001-12-31 2002-12-26 比誘電率が高い物質として特に使用される多層構造体
JP2002378529A JP2003308735A (ja) 2001-12-31 2002-12-26 比誘電率が高い物質として特に使用される多層構造体
EP02102894A EP1324379A1 (fr) 2001-12-31 2002-12-26 Structure multicouche utilisée notamment en tant que matériau de forte permittivité relative
JP2002378528A JP2003309118A (ja) 2001-12-31 2002-12-26 比誘電率が高い物質として特に使用される多層構造体
CA002415309A CA2415309A1 (fr) 2001-12-31 2002-12-30 Structure multicouche, utilisee notamment en tant que materiau de forte permittivite relative
CA002415312A CA2415312A1 (fr) 2001-12-31 2002-12-30 Structure multicouche, utilisee notamment en tant que materiau de forte permittivite relative
US10/425,415 US20030207097A1 (en) 2001-12-31 2003-04-29 Multilayer structure used especially as a material of high relative permittivity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0203444A FR2837623B1 (fr) 2002-03-20 2002-03-20 Micro-composant electronique integrant une structure capacitive, et procede de fabrication

Publications (2)

Publication Number Publication Date
FR2837623A1 true FR2837623A1 (fr) 2003-09-26
FR2837623B1 FR2837623B1 (fr) 2004-12-31

Family

ID=27799104

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0203444A Expired - Fee Related FR2837623B1 (fr) 2001-12-31 2002-03-20 Micro-composant electronique integrant une structure capacitive, et procede de fabrication

Country Status (1)

Country Link
FR (1) FR2837623B1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897383A (ja) * 1994-09-28 1996-04-12 Fujitsu Ltd 半導体装置の製造方法
US6064085A (en) * 1998-06-03 2000-05-16 Texas Instruments-Acer Incorporated DRAM cell with a multiple fin-shaped structure capacitor
US6344392B1 (en) * 1998-11-16 2002-02-05 Vanguard International Semiconductor Corporation Methods of manufacture of crown or stack capacitor with a monolithic fin structure made with a different oxide etching rate in hydrogen fluoride vapor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897383A (ja) * 1994-09-28 1996-04-12 Fujitsu Ltd 半導体装置の製造方法
US6064085A (en) * 1998-06-03 2000-05-16 Texas Instruments-Acer Incorporated DRAM cell with a multiple fin-shaped structure capacitor
US6344392B1 (en) * 1998-11-16 2002-02-05 Vanguard International Semiconductor Corporation Methods of manufacture of crown or stack capacitor with a monolithic fin structure made with a different oxide etching rate in hydrogen fluoride vapor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 1996, no. 08 30 August 1996 (1996-08-30) *

Also Published As

Publication number Publication date
FR2837623B1 (fr) 2004-12-31

Similar Documents

Publication Publication Date Title
FR2834387A1 (fr) Composant electronique incorporant un circuit integre et un micro-condensateur
US5489548A (en) Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
US6777776B2 (en) Semiconductor device that includes a plurality of capacitors having different capacities
TW560047B (en) Semiconductor device having a ferroelectric capacitor and fabrication process thereof
KR100355948B1 (ko) 반도체 기억장치 및 그 제조방법
JP4882457B2 (ja) 薄膜キャパシタおよびこれを有する半導体装置
FR2676143A1 (fr) Procede pour fabriquer une electrode metallique dans un dispositif semi-conducteur.
EP1351315A2 (fr) Micro-composant électronique intégrant une structure capacitive, et procédé de fabrication
KR100291150B1 (ko) 반도체기억장치및그제조방법
JP4280006B2 (ja) 半導体装置
FR2897467A1 (fr) Condensateur mim
FR2836597A1 (fr) Micro-composant electronique incorporant une structure capacitive, et procede de realisation
FR2890783A1 (fr) Circuit electronique integre incorporant un condensateur
US8298909B2 (en) Semiconductor device and method for fabricating the same
US6579753B2 (en) Method of fabricating a semiconductor storage device having a transistor unit and a ferroelectric capacitor
KR100279787B1 (ko) 반도체메모리
FR2837623A1 (fr) Micro-composant electronique integrant une structure capacitive, et procede de fabrication
US7268038B2 (en) Method for fabricating a MIM capacitor having increased capacitance density and related structure
FR2837624A1 (fr) Micro-composant electronique integrant une structure capacitive, et procede de fabrication
FR2837622A1 (fr) Micro-composant electronique integrant une structure capacitive, et procede de fabrication
EP3125293A2 (fr) Electrode pour structure métal-isolant-métal, capacité de type métal- isolant-métal, et procédé de réalisation d'une telle électrode et d'une telle capacité
WO2003088328A2 (fr) Procede de fabrication d'une structure capacitive d'un composant electronique
WO2003069655A2 (fr) Micro-composant electronique incluant une structure capacitive.
JPH0746670B2 (ja) 薄膜キャパシタ
JP2004235645A (ja) ヘーズの無い、鉛に富むｐｚｔフィルムの製造方法

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20061130

TP Transmission of property