KR100279787B1 - 반도체메모리 - Google Patents

반도체메모리 Download PDF

Info

Publication number
KR100279787B1
KR100279787B1 KR1019980044478A KR19980044478A KR100279787B1 KR 100279787 B1 KR100279787 B1 KR 100279787B1 KR 1019980044478 A KR1019980044478 A KR 1019980044478A KR 19980044478 A KR19980044478 A KR 19980044478A KR 100279787 B1 KR100279787 B1 KR 100279787B1
Authority
KR
South Korea
Prior art keywords
film
noble metal
semiconductor memory
metal film
suppressed
Prior art date
Application number
KR1019980044478A
Other languages
English (en)
Other versions
KR19990044896A (ko
Inventor
도미오 이와사키
히데오 미우라
Original Assignee
가나이 쓰도무
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰도무, 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가나이 쓰도무
Publication of KR19990044896A publication Critical patent/KR19990044896A/ko
Application granted granted Critical
Publication of KR100279787B1 publication Critical patent/KR100279787B1/ko

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

반도체메모리에 관한 것으로서, 강유전체막 또는 고유전율을 갖는 산화막을 유전체로 하는 정보축적용 용량소자에 있어서의 도통불량의 발생이 억제되어 안정하게 동작하는 반도체메모리를 실현하기 위해, 반도체메모리는 게이트산화막(3), 게이트전극(4) 및 확산층(5), (6)으로 구성되고, 트랜지스터의 상부에는 절연막(9)가 형성되고, 그의 상부에는 정보축적용 용량소자(17)이 형성되고, 확산층(6)에 다결정실리콘막(10)을 거쳐서 접속되며, 소자(17)은 도전성막(11) 및 귀금속막(12)가 적층된 하부전극(16), 산화물막(13) 및 상부전극(14)를 갖고, 귀금속막(12)는 주구성원소인 귀금속원소 이외에 귀금속원소의 원자반경보다 작은 원자반경을 갖는 첨가원소를 갖고, 이 원소와 귀금속원소 사이의 원자간결합 에너지가 귀금속원소간의 원자간결합 에너지의 상하20%이내로 되어 있다.
이것에 의해, 귀금속막(12)에서의 산소의 입자경계확산을 억제할 수 있어 도전성막(11)의 산화를 억제할 수 있고 도전성막(11)과 귀금속막(12) 사이에 있어서의 박리를 방지하여 도통불량을 방지할 수 있다는 효과가 얻어진다.

Description

반도체메모리
본 발명은 반도체메모리에 관한 것으로서, 특히 정보축적용 용량소자가 적어도 귀금속 전극막과 강유전체막 또는 고유전율을 갖는 산화물막으로 이루어지는 반도체메모리에 관한 것이다.
근래, 반도체장치의 미세화에 따라 정보축적용 용량소자의 면적이 감소하고 용량의 절대값도 감소하는 경향에 있다. 용량C는 예를 들면 평행평판 전극구조의 경우에는 다음식 1에 의해 결정된다.
C=ε·S/d
여기서, ε는 유전체의 유전율, S는 전극의 면적, d는 유전체의 막두께(전극간의 거리)이다.
정보축적용 용량소자에 사용되는 전극의 면적S를 증대시키지 않고 용량을 확보하기 위해서는 유전율ε가 높은 유전체를 사용하거나 또는 유전체의 막두께d를 얇게 하는 것이 필요하다.
그러나, 유전체의 막막화에는 한도가 있기 때문에 정보축적용 용량소자에 사용되는 절연막의 평면형상의 면적을 증대시키지 않고 용량을 확보하는 기술로서는 예를 들면 일본국 특허공개공보 평성3-256358호에 개시되어 있는 바와 같이 유전체로서 PZT(Pb(ZrXTi1-X)O3) 등의 강유전체를 사용한 반도체메모리가 제안되어 있다.
이들 강유전체 재료는 산화물로서, 성막은 수100℃이상에서 실행되므로 예를 들면 트랜지스터를 형성하는 단결정실리콘기판을 용량전극으로서 사용할 수 없다. 이것은 성막중 또는 후의 공정에 있어서 실리콘과 강유전체 재료와의 계면에 있어서 산화환원반응이 일어나며 강유전체막의 막질이 열화해 버릴 우려가 크기 때문이다.
따라서, 강유전체 재료의 전극으로서 고온에 있어서도 잘 산화되지 않는 재료를 사용할 필요가 있다. 또, PZT 등의 재료는 결정구조가 퍼로브스카이트(perovskite) 구조일 때에 강유전성을 발휘한다. 일반적으로, 퍼로브스카이트 구조를 갖는 박막의 결정성은 하지(下地)기판의 영향을 크게 받는 것이 경험적으로 알려져 있다.
즉, 하부전극재료에는 퍼로브스카이트 박막이 에피택셜성장 또는 c축성장하는 기능도 요구되므로 결정구조의 점에서 하부전극재료는 한정된다.
이상과 같은 배경으로부터 하부전극재료로서 예를 들면 백금 등의 면심입방구조를 갖는 귀금속재료가 검토되고 있다. 그러나, 귀금속전극을 반도체에 사용하는 경우에는 실리사이드반응(실리콘과 그 밖의 금속과의 화학반응)을 저지하기 위해 실리콘의 확산을 방지하는 층으로서 TiN(질화티탄)이나 Ti(티탄) 등의 도전성막이 필요하다.
그런데, 퍼로브스카이트 구조의 PZT박막을 형성하기 위해서는 500℃정도 이상의 고온이 필요하게 된다.
그러나, 500℃정도 이상에서 PZT 등의 강유전체 박막을 성막한 정보축적용 용량소자구조에 있어서는 종래 도통불량이 발생하고 있었다.
종래기술에 있어서는 정보축적용 용량소자에 발생하는 도통불량의 발생원인이 해명되어 있지 않았기 때문에 이 도통불량을 방지하기 위한 유효한 해결책이 없었다.
본 발명의 목적은 강유전체막 또는 고유전율을 갖는 산화막을 유전체로 하는 정보축적용 용량소자에 있어서의 도통불량의 발생이 억제되어 안정하게 동작하는 반도체메모리를 실현하는 것이다.
도 1은 본 발명의 제1 실시예인 반도체메모리의 주요부 단면도,
도 2는 백금을 주구성원소로서 사용한 막의 입자경계 확산계수에 대한 첨가원소의 효과를 도시한 도면,
도 3은 금을 주구성원소로서 사용한 막의 입자경계 확산계수에 대한 첨가원소의 효과를 도시한 도면,
도 4는 은을 주구성원소로서 사용한 막의 입자경계 확산계수에 대한 첨가원소의 효과를 도시한 도면,
도 5는 백금을 주구성원소로서 사용한 막의 입자경계 확산계수의 비D/Do에 대한 첨가원소농도의 영향을 도시한 도면,
도 6은 금을 주구성원소로서 사용한 막의 입자경계 확산계수의 비D/Do에 대한 첨가원소농도의 영향을 도시한 도면,
도 7은 은을 주구성원소로서 사용한 막의 입자경계 확산계수의 비D/Do에 대한 첨가원소농도의 영향을 도시한 도면,
도 8은 본 발명에 있어서의 제2 실시예인 반도체메모리의 주요부 단면도.
[1] 상기의 목적을 달성하기 위해 본원은 다음과 같이 구성된다. 즉, 적어도 1층이상의 귀금속층을 포함하는 하부전극상에 접하도록 강유전체막 또는 고유전율을 갖는 산화물막이 형성되고, 또 상기 강유전체막 또는 상기 산화물막 상에 상부전극이 형성되어 있는 정보축적용 용량소자가 실리콘(Si)기판과 직접 또는 도전성막을 거쳐서 전기적으로 접속되어 있는 반도체메모리에 있어서, 상기 귀금속층이 적어도 1종류의 첨가원소를 함유하고, 이 첨가원소 중의 적어도 1종류가 상기 귀금속원소의 원자반경보다 작은 원자반경을 갖는 원소이고 또한 상기 원소와 상기 귀금속원소 사이의 원자간결합 에너지가 상기 귀금속원소간의 원자간결합 에너지의 상하 20%이내이다.
[2] 바람직하게는 상기 [1]에 있어서, 상기 귀금속층이 니켈(Ni), 코발트(Co), 바나듐(V), 철(Fe), 크롬(Cr) 중의 적어도 1종류의 원소를 함유하는 백금(Pt)로 이루어진다.
[3] 또, 바람직하게는 상기 [1]에 있어서, 상기 귀금속층이 동(Cu), 팔라듐(Pd), 크롬(Cr), 철(Fe), 코발트(Co), 니켈(Ni)중의 적어도 1종류의 원소를 함유하는 금(Au)로 이루어진다.
[4] 또, 바람직하게는 상기 [1]에 있어서, 상기 귀금속층이 동(Cu), 팔라듐(Pd), 크롬(Cr), 금(Au) 중의 적어도 1종류의 원소를 함유하는 은(Ag)로 이루어진다.
[5] 또, 바람직하게는 상기 [1]에 있어서, 상기 첨가원소의 상기 귀금속원소에 대한 농도가 0. 05원자%∼50원자%이다.
본원 발명자들에 의해서 비로서 정보축적용 용량소자에 발생하는 도통불량의 발생원인이 해명되었다.
즉, 본원 발명자들은 500℃정도 이상의 고온에서 산화물박막을 성막할 때에 귀금속막의 결정입자경계로 산소원자가 확산시키기 때문에 귀금속막과 Si 기판 사이에 존재하는 배리어층으로서의 도전성막이 산화되어 귀금속막과의 사이에 박리가 발생하므로 도통불량이 발생하는 것을 해명하였다.
따라서, 상기 해명에 의해 도통불량을 방지하기 위해서는 귀금속막에 있어서의 산소원자의 입자경계확산을 억제하면 좋다는 것이 판단된다.
그래서, 본원 발명자들은 귀금속막에 첨가원소를 함유시킨 경우, 이 첨가원소 중의 적어도 1종류가 귀금속막의 주구성원소의 원자반경보다 작은 원자반경을 갖는 원소이고, 또한 이 원소와 상기 주구성원소 사이의 원자간 결합 에너지가 주구성원소 간의 원자간결합 에너지의 상하20%이내인 경우에 귀금속막에 있어서의 입자경계확산을 억제할 수 있다는 것을 명확하게 하였다.
여기서, 귀금속막의 주구성원소라는 것은 귀금속막에 가장 많이 함유되는 원소를 의미한다.
이하, 본 발명의 실시예에 대해서 도면을 참조해서 설명한다.
우선, 본 발명에 있어서의 제1 실시예인 반도체메모리의 주요부 단면구조를 도 1에 도시한다.
제1 실시예의 반도체메모리는 도 1에 도시한 바와 같이, 실리콘기판(1)의 주면의 활성(액티브)영역에 형성된 MOS(Metal Oxide Semiconductor)형 트랜지스터와 그의 상부에 배치된 1개의 정보축적용 용량소자(17)로 구성되어 있다. 각각의 MOS 트랜지스터는 소자분리막(2)에 의해서 소자분리되어 있다.
메모리셀의 MOS 트랜지스터는 게이트산화막(3), 게이트전극(4) 및 1쌍의 확산층(5), (6)(소스, 드레인영역)로 구성되어 있다. 게이트산화막(3)은 예를 들면 실리콘산화막, 질화규소막 또는 강유전체막 또는 이들의 적층구조로 이루어진다.
또, 게이트전극(4)는 예를 들면 다결정 실리콘막이나 금속박막 또는 금속실리사이드막 또는 이들의 적층구조로 이루어진다. 게이트전극(4)의 상부 및 측벽에는 산화실리콘막(7)이 형성되어 있다. 메모리셀 선택용 MOS 트랜지스터의 한쪽의 확산층(5)에는 비트선(8)이 접속되어 있다. MOS 트랜지스터의 상부전면에는 예를 들면 BPSG(Boron-doped Phospho Silicate Glass)막이나 SOG(Spin On Glass)막 또는 화학기상증착법이나 스퍼터법에 의해 형성한 실리콘산화막이나 질화막 등으로 이루어지는 절연막(9)가 형성되어 있다.
MOS 트랜지스터를 덮는 절연막(9)의 상부에는 정보축적용 용량소자(17)이 형성되어 있고, 정보축적용 용량소자(17)은 메모리셀 선택용 MOS 트랜지스터의 다른쪽의 확산층(6)에 다결정실리콘막(10)을 거쳐서 접속되어 있다. 정보축적용 용량소자(17)은 하층부터 순차 예를 들면 TiN(질화티탄)막이나 Ti(티탄)막 등의 도전성막(11) 및 귀금속막(12)가 적층된 하부전극(16), 강유전체막 또는 고유전율을 갖는 산화물로 이루어지는 산화물막(13) 및 상부전극(14)를 적층한 구조로 구성되어 있다. 정보축적용 용량소자(17)은 절연막(15)로 덮여져 있다.
여기서, 귀금속막(12)는 주구성원소인 귀금속원소 이외에 적어도 1종류의 첨가원소를 함유하고, 이 첨가원소 중의 적어도 1종류가 상기 귀금속원소의 원자반경보다 작은 원자반경을 갖는 원소이고, 또 이 원소와 상기 귀금속원소 사이의 원자간결합 에너지가 상기 귀금속원소간의 원자간결합 에너지의 상하20%이내로 되어 있다.
구체적으로는 귀금속막(12)의 주구성원소로서 백금을 사용한 경우에는 니켈, 코발트, 바나듐, 크롬 중의 적어도 1종류의 첨가원소를 함유시키면 좋다.
또, 귀금속막(12)의 주구성원소로서 금을 사용한 경우에는 동, 바나듐, 크롬, 철, 코발트, 니켈 중의 적어도 1종류의 첨가원소를 함유시키면 좋다.
또, 귀금속막(12)의 주구성원소로서 은을 사용한 경우에는 동, 바나듐, 크롬, 금중의 적어도 1종류의 첨가원소를 함유시키면 좋다.
이와 같은 귀금속막(12)는 예를 들면 주구성원소로 이루어지는 타겟(target)과 첨가원소로 이루어지는 타겟을 사용한 2원 스퍼터법에 의해 성막된다.
이하, 본 발명의 제1 실시예의 반도체메모리의 효과에 대해서 설명한다.
종래의 반도체메모리에 있어서는 강유전체막 또는 고유전율을 갖는 산화물로 이루어지는 산화물막(13)을 형성하기 위한 500℃정도 이상으로의 승온과정에서는 도전성막(11)이 산화되어 도전성막(11)과 귀금속막(12) 사이에 박리가 발생하는 것이 실험적으로 명확하게 되었다.
이 도전성막(11)의 산화는 귀금속막(12)의 입자경계로 산소가 확산하는 것에 의해서 야기되므로 입자경계확산을 억제하는 것에 의해서 산화는 방지된다.
따라서, 귀금속막(12)에 첨가원소를 함유시키는 것에 의한 입자경계확산계수의 감소율에 의해서 첨가원소의 효과가 나타난다.
귀금속막(12)의 주구성원소로서 백금, 금, 은을 사용한 경우의 입자경게 확산계수D를 계산기의 시뮬레이션에 의해 계산하고, 첨가원소의 원자반경과 결합에너지에 착안해서 첨가원소의 효과를 표시한 결과를 각각 도 2, 도 3, 도 4에 도시한다.
도 2, 도 3, 도 4의 각각에 있어서의 입자경계확산계수D의 계산은 600℃에 있어서 첨가원소를 0. 2원자% 함유시켜 실행한 것으로서, Do는 첨가원소를 함유하지 않은 경우에 있어서의 입자경계확산계수를 나타낸다.
이들의 도면으로부터 첨가원소가 귀금속막(12)의 주구성원소의 원자반경보다 작은 원자반경을 갖는 원소이고, 또한 이 원소와 상기 주구성원소 사이의 이종(異種)원자간 결합 에너지가 상기 주구성원소간의 동종(同種)원자간 결합 에너지에 가까운 값을 갖는 경우에 입자경계확산계수D가 작게 억제된다는 것을 알 수 있었다.
또, 상기 이종 원자간 결합 에너지와 상기 동종 원자간 결합 에너지의 차가 약 20%로 되는 영역에서 D/Do가 1에서 7까지 급격히 감소하고 입자경계확산의 억제효과가 현저하게 된다.
따라서, 상기 실시예에서 설명한 바와 같이, 귀금속막(12)의 주구성원소의 원자반경보다 작은 원자반경을 갖는 원소이고 또한 이 원소와 상기 주구성원소 사이의 원자간 결합 에너지가 상기 주구성원소간의 원자간 결합 에너지의 상하 20%이내로 되는 원소를 귀금속막(12)에 함유시키면, 귀금속막(12)에 있어서의 산소의 입자경계확산을 억제할 수 있어 도전성막(11)의 산화를 억제할 수 있다.
이것에 의해, 도전성막(11)과 귀금속막(12) 사이에 있어서의 박리를 방지하고 결과로서 도통불량이 없는 안정적으로 동작하는 반도체메모리를 제조할 수 있게 된다. 도 2, 도 3, 도 4에는 첨가원소를 0. 2원자%함유시킨 경우의 효과를 도시하였지만, 도 5, 도 6, 도 7에 각각 주구성원소가 백금, 금, 은인 경우에 있어서의 입자경계확산계수의 비D/Do에 대한 첨가원소농도의 영향을 나타낸다. 이들의 도면에서 입자경계확산을 억제하는 효과는 첨가원소가 0. 05원자%정도 이상인 경우에 현저하게 된다. 따라서, 첨가원소의 농도는 0. 05원자%∼50원자%이면, 입자경계확산을 억제하는 효과를 얻을 수 있다.
이상과 같이, 본 발명의 제1 실시예에 있어서는 귀금속막(12)의 주구성원소의 원자반경보다 작은 원자반경을 갖는 원소이고 또한 이 원소와 상기 주구성원소 사이의 원자간 결합 에너지가 상기 주구성원소간의 원자간 결합 에너지의 상하20%이내로 되는 원소를 귀금속막(12)에 첨가 또는 함유시킨다.
따라서, 귀금속막(12)에 있어서의 산소의 입자경계확산을 억제할 수 있어 도전성막(11)의 산화를 억제할 수 있고, 도전성막(11)과 귀금속막(12) 사이에 있어서의 박리를 방지하고, 결과로서 도통불량이 없는 안정적으로 동작하는 반도체메모리를 제조할 수 있게 된다.
또, 첨가원소농도를 0. 05원자%정도이상으로 하면, 입자경계확산을 억제하는 효과를 더욱 향상시킬 수 있다.
또한, 상술한 제1 실시예에 있어서는 정보축적용 용량소자의 하부전극(16)의 하부에 형성되는 도전성막(11)과 실리콘기판(1)이 다결정실리콘(10)을 거쳐서 접속되어 있는 경우에 대해서 설명했지만, 하부전극과 실리콘기판을 전기적으로 접속하는 재료는 이것에 한정되는 것은 아니고, 금속박막, 금속실리사이드막 또는 도전성 고분자막 또는 다결정실리콘막도 포함해서 이들의 여러 재료로 이루어지는 적층구조라도 상관없다. 또, 실리콘기판(1)과 도전성막(11)이 직접 접해 있어도 좋다.
다음에, 본 발명에 있어서의 제2 실시예인 반도체메모리의 주요부 단면구조를 도 8에 도시한다.
이 제2 실시예에 있어서의 반도체메모리와 도 1에 도시한 반도체메모리의 차이점은 이 도 8의 예에 있어서는 하부전극(16)이 하층부터 순차 예를 들면 TiN(질화티탄)막이나 Ti(티탄)막 등의 도전성막(11), 귀금속막 제1층(12a), 귀금속막 제2층(12b)가 적층되어 구성되어 있는 점이다. 다른 구성에 대해서는 도 1의 예와 도 8의 예는 마찬가지로 되어 있으므로 상세한 설명은 생략한다.
귀금속막 제1층(12a)에는 주구성원소인 귀금속원소 이외의 원소는 첨가되어 있지는 않다. 이것에 반해, 귀금속막 제2층(12b)는 주구성원소인 귀금속원소 이외에 적어도 1종류의 첨가원소를 함유하고, 이 첨가원소중의 적어도 1종류가 상기 귀금속원소의 원자반경보다 작은 원자반경을 갖는 원소이고, 또한 이 원소와 상기 귀금속원소 사이의 원자간 결합 에너지가 상기 귀금속원소 간의 원자간 결합 에너지의 상하20%이내이다.
구체적으로는 귀금속막 제2층(12b)의 주구성원소로서 백금을 사용한 경우, 니켈, 코발트, 바나듐, 크롬 중의 적어도 1종류의 첨가원소를 함유시키면 좋다. 또, 귀금속막 제2층(12b)의 주구성원소로서 금을 사용한 경우, 동, 바나듐, 크롬, 철, 코발트, 니켈 중의 적어도 1종류의 첨가원소를 함유시키면 좋다.
또, 귀금속막 제2층(12b)의 주구성원소로서 은을 사용한 경우 동, 팔라듐, 크롬, 금 중의 적어도 1종류의 첨가원소를 함유시키면 좋다. 이와 같은 귀금속막 제2층(12b)는 예를 들면 주구성원소로 이루어지는 타겟과 첨가원소로 이루어지는 타겟을 사용한 2원 스퍼터법에 의해 성막된다.
본 발명의 제2 실시예의 반도체메모리의 효과로서는 귀금속막 제2층(12b)에 있어서의 산소의 확산을 억제할 수 있으므로, 제1 실시에에서 얻어진 효과와 마찬가지로 산화물막(13)을 성막할 때 고온으로 되는 경우에도 도전성막(11)의 산화를 억제하고, 산화에 의한 박리를 방지할 수 있다. 따라서, 정보축적용 용량소자가 안정하게 동작하는 반도체메모리를 실현할 수 있다.
또, 귀금속막 제1층(12a)에는 주구성원소인 귀금속원소 이외의 원소를 첨가하지 않으므로 첨가원소에 의한 전극저항의 증가를 제1 실시에의 경우에 비해 작게 할 수 있다.
또한, 제1 실시예와 마찬가지로 이 제2 실시예에 있어서도 첨가원소농도를 0. 05원자%정도 이상으로 하면, 입자경계확산을 억제하는 효과를 향상시킬 수 있다.
또, 이 제2 실시예에 있어서는 정보축적용 용량소자(17)의 하부전극(16) 하부에 형성되는 도전성막(11)과 실리콘기판(1)이 다결정실리콘(10)을 거쳐서 접속되어 있는 경우에 대해서 설명했지만, 하부전극(16)과 실리콘기판(1)을 전기적으로 접속하는 재료는 이것에 한정되는 것은 아니고 금속박막, 금속실리사이드막 또는 도전성고분자막 또는 다결정실리콘막도 포함해서 이들 여러재료로 이루어지는 적층구조라도 상관없다. 또, 실리콘기판(1)과 도전성막(11)이 직접 접속되어 있어도 좋다.
본 발명은 이상 설명한 바와 같이 구성되어 있으므로, 다음과 같은 효과가 있다. 귀금속막과 강유전체막 또는 고유전율을 갖는 산화물막으로 이루어지는 정보축적용 용량소자가 실리콘기판과 직접 또는 도전성막을 거쳐서 전기적으로 접속되어 있는 반도체메모리에 있어서, 귀금속막의 주구성원소의 원자반경보다 작은 원자반경을 갖는 원소이고, 또한 이 원소와 상기 주구성원소 사이의 원자간 결합 에너지가 주구성원소간의 원자간 결합 에너지의 상하20%이내로 되는 원소를 귀금속막(12)에 첨가 또는 함유시킨다.
이것에 의해 강유전체막 또는 고유전율을 갖는 산화물막을 성막시에 고온으로 되는 경우에도 귀금속막에 있어서의 산소의 입자경계확산을 억제할 수 있어 도전성막의 산화를 억제할 수 있고, 도전성막과 귀금속막 사이에 있어서의 박리를 방지하고 결과로서 도통불량이 없는 안정하게 동작하는 반도체메모리를 실현할 수 있다.
또, 첨가원소농도를 0. 05원자%정도 이상으로 하면, 입자경계확산을 억제하는 효과를 더욱 향상시킬 수 있다.

Claims (5)

  1. 적어도 1층이상의 귀금속층을 포함하는 하부전극상에 접하도록 강유전체막 또는 고유전율을 갖는 산화물막이 형성되고, 또 상기 강유전체막 또는 상기 산화물막 상에 상부전극이 형성되어 있는 정보축적용 용량소자가 실리콘(Si)기판과 직접 또는 도전성막을 거쳐서 전기적으로 접속되어 있는 반도체메모리에 있어서,
    상기 귀금속층이 적어도 1종류의 첨가원소를 함유하고, 이 첨가원소 중의 적어도 1종류가 상기 귀금속원소의 원자반경보다 작은 원자반경을 갖는 원소이고 또한 상기 원소와 상기 귀금속원소 사이의 원자간결합 에너지가 상기 귀금속원소간의 원자간결합 에너지의 상하 20%이내인 것을 특징으로 하는 반도체메모리.
  2. 제1항에 있어서,
    상기 귀금속층은 니켈(Ni), 코발트(Co), 바나듐(V), 철(Fe), 크롬(Cr) 중의 적어도 1종류의 원소를 함유하는 백금(Pt)로 이루어지는 것을 특징으로 하는 반도체메모리.
  3. 제1항에 있어서,
    상기 귀금속층은 동(Cu), 팔라듐(Pd), 크롬(Cr), 철(Fe), 코발트(Co), 니켈(Ni)중의 적어도 1종류의 원소를 함유하는 금(Au)로 이루어지는 것을 특징으로 하는 반도체메모리.
  4. 제1항에 있어서,
    상기 귀금속층은 동(Cu), 팔라듐(Pd), 크롬(Cr), 금(Au) 중의 적어도 1종류의 원소를 함유하는 은(Ag)로 이루어지는 것을 특징으로 하는 반도체메모리.
  5. 제1항에 있어서,
    상기 첨가원소의 상기 귀금속원소에 대한 농도가 0. 05원자%∼50원자%인 것을 특징으로 하는 반도체메모리.
KR1019980044478A 1997-11-04 1998-10-23 반도체메모리 KR100279787B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP30198597A JP3917272B2 (ja) 1997-11-04 1997-11-04 半導体メモリ
JP1997-301985 1997-11-04

Publications (2)

Publication Number Publication Date
KR19990044896A KR19990044896A (ko) 1999-06-25
KR100279787B1 true KR100279787B1 (ko) 2001-02-01

Family

ID=17903504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980044478A KR100279787B1 (ko) 1997-11-04 1998-10-23 반도체메모리

Country Status (4)

Country Link
US (1) US6271559B1 (ko)
JP (1) JP3917272B2 (ko)
KR (1) KR100279787B1 (ko)
TW (1) TW396589B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4221100B2 (ja) * 1999-01-13 2009-02-12 エルピーダメモリ株式会社 半導体装置
JP3353833B2 (ja) * 1999-07-09 2002-12-03 日本電気株式会社 半導体装置およびその製造方法
US6885570B2 (en) * 2001-11-09 2005-04-26 Interuniversitair Microelektronica Centrum vzw (IMEC vzw) Simplified bottom electrode-barrier structure for making a ferroelectric capacitor stacked on a contact plug
JP4622213B2 (ja) * 2003-07-04 2011-02-02 株式会社日立製作所 半導体装置
US6872669B1 (en) 2003-12-19 2005-03-29 Texas Instruments Incorporated PZT (111) texture through Ir texture improvement
JP4998337B2 (ja) * 2008-03-11 2012-08-15 Tdk株式会社 誘電体素子の製造方法
CN108417574B (zh) * 2018-03-12 2020-05-12 复旦大学 基于soi的铁电存储器的制造方法
US11792996B2 (en) * 2021-04-13 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Bottom-electrode interface structure for memory

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2898686B2 (ja) 1990-03-06 1999-06-02 株式会社日立製作所 半導体記憶装置およびその製造方法
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
JPH0793969A (ja) * 1993-09-22 1995-04-07 Olympus Optical Co Ltd 強誘電体容量素子
JP3279453B2 (ja) * 1995-03-20 2002-04-30 シャープ株式会社 不揮発性ランダムアクセスメモリ
US5612574A (en) * 1995-06-06 1997-03-18 Texas Instruments Incorporated Semiconductor structures using high-dielectric-constant materials and an adhesion layer
US6020233A (en) * 1997-06-30 2000-02-01 Hyundai Electronics Industries Co., Ltd. Ferroelectric memory device guaranteeing electrical interconnection between lower capacitor electrode and contact plug and method for fabricating the same

Also Published As

Publication number Publication date
TW396589B (en) 2000-07-01
JP3917272B2 (ja) 2007-05-23
KR19990044896A (ko) 1999-06-25
JPH11145407A (ja) 1999-05-28
US6271559B1 (en) 2001-08-07

Similar Documents

Publication Publication Date Title
TW560047B (en) Semiconductor device having a ferroelectric capacitor and fabrication process thereof
WO1991016731A1 (en) Semiconductor device having ferroelectric material and method of producing the same
KR20000007786A (ko) 커패시터 및 그의 제조 방법
JPH06188386A (ja) 強誘電体集積回路及びその製造方法
JPH08274256A (ja) 半導体装置及びその製造方法
EP0893832A2 (en) Semiconductor device including a capacitor device and method for fabricating the same
KR100279787B1 (ko) 반도체메모리
JPH07302888A (ja) 半導体集積回路コンデンサおよびその電極構造
JP2982855B2 (ja) 半導体装置とその製造方法
KR100392155B1 (ko) 반도체장치의제조방법
KR100590536B1 (ko) 반도체 장치의 커패시터, 이를 포함하는 메모리 소자 및커패시터 제조 방법
EP1376662A2 (en) Semiconductor device and method for fabricating the same
TW202226535A (zh) 整合總成及形成整合總成之方法
US20080061334A1 (en) Semiconductor memory device and method for forming the same
US6781172B2 (en) Semiconductor device with adhesion-improvement capacitor and process for producing the device
US6483691B1 (en) Capacitor and method for manufacturing the same
JP2002203948A (ja) 半導体装置
JPH088407A (ja) 強誘電体容量とその製造方法及びメモリセル
JP3389845B2 (ja) 誘電体メモリ
JP2002305288A (ja) キャパシタ電極構造及び半導体記憶装置
JPH03153084A (ja) 半導体装置
KR100216866B1 (ko) 누설전류를 방지하기 위한 강유전체 램 및 그 제조방법
JPH0864767A (ja) 半導体装置
JPH09289297A (ja) 半導体記憶装置
JP4622213B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111019

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee