FR2890783A1 - Circuit electronique integre incorporant un condensateur - Google Patents
Circuit electronique integre incorporant un condensateur Download PDFInfo
- Publication number
- FR2890783A1 FR2890783A1 FR0509286A FR0509286A FR2890783A1 FR 2890783 A1 FR2890783 A1 FR 2890783A1 FR 0509286 A FR0509286 A FR 0509286A FR 0509286 A FR0509286 A FR 0509286A FR 2890783 A1 FR2890783 A1 FR 2890783A1
- Authority
- FR
- France
- Prior art keywords
- layer
- armature
- capacitor
- substrate
- insulating material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 37
- 238000001465 metallisation Methods 0.000 claims abstract description 33
- 239000011810 insulating material Substances 0.000 claims description 29
- 230000004888 barrier function Effects 0.000 claims description 26
- 239000003989 dielectric material Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 claims description 13
- 238000001459 lithography Methods 0.000 claims description 11
- 239000012777 electrically insulating material Substances 0.000 claims description 9
- 230000002787 reinforcement Effects 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 8
- 230000008569 process Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 155
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000006872 improvement Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- IATRAKWUXMZMIY-UHFFFAOYSA-N strontium oxide Inorganic materials [O-2].[Sr+2] IATRAKWUXMZMIY-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Un circuit électronique intégré comprend des connexions électriques (15, 23, 25) disposées dans des couches de métallisation (101, 102) superposées au dessus d'un substrat (1001). Le circuit incorpore en outre un condensateur F1 à deux armatures (1, 2) disposées dans deux des couches de métallisation qui sont adjacentes et qui contiennent chacune, en outre, des connexions électriques. Le condensateur est compatible avec un niveau d'intégration élevé du circuit et peut être réalisé en utilisant le procédé Damascène.
Description
CIRCUIT ELECTRONIQUE INTEGRE INCORPORANT UN CONDENSATEUR
La présente invention concerne un circuit électronique intégré qui incorpore un condensateur. Elle concerne aussi un procédé de réalisation d'un tel circuit.
Il existe déjà de nombreux circuits électroniques intégrés qui incorporent un ou plusieurs condensateurs. On peut citer notamment des circuits de mémoire statique à accès aléatoire, ou SRAM pour Static Random Access Memory en anglais, dans lesquels deux condensateurs sont généralement associés à chaque cellule de mémoire de stockage d'un bit. Lorsque la capacité de stockage d'un tel circuit est élevée, un grand nombre de condensateurs doivent être incorporés au circuit.
Usuellement, un circuit électronique intégré comprend un substrat à la surface duquel sont réalisés des transistors, et des couches de métallisation qui sont superposées au dessus de la surface du substrat. Les condensateurs qui sont incorporés dans un tel circuit sont disposés au sein de couches de métallisation spécifiques, qui sont intercalées entre des couches de métallisation dédiées à la formation de connexions électriques. Ces connexions relient entre eux différents composants électroniques du circuit, ainsi que des bornes de connexions extérieures du circuit intégré, destinées par exemple à l'alimentation électrique ou à des entrées/sorties du circuit. Mais, le volume au sein du circuit qui est occupé par un condensateur intégré peut être relativement important, notamment par rapport à la portion de la surface du substrat qui est occupée par chaque transistor, pour les technologies récentes de réalisation de transistors MOS (pour Métal-Oxyde-Semiconducteur).
Or les capacités de stockage des circuits SRAM qui sont requises pour certaines applications augmentent encore, en même temps que le niveau d'intégration des transistors. Il est donc nécessaire de réaliser des condensateurs intégrés dans des circuits électroniques, qui ne limitent pas, ou peu, le niveau d'intégration de ces circuits.
Un but de la présente invention est de proposer une configuration de 2890783 -2- circuit électronique intégré incorporant un condensateur, qui est compatible avec un niveau d'intégration élevé du circuit et, éventuellement, avec l'intégration d'un grand nombre de condensateurs dans le circuit.
Pour cela, l'invention propose un circuit électronique intégré qui comprend un substrat et des connexions électriques disposées dans des couches de métallisation superposées au dessus d'une surface du substrat, le circuit incorporant au moins un condensateur à deux armatures superposées et parallèles à la surface du substrat. Selon l'invention, les deux armatures du condensateur sont disposées dans des couches de métallisation adjacentes qui contiennent chacune, en outre, des connexions électriques.
Ainsi, une couche de métallisation qui contient une armature du condensateur contient aussi des connexions électriques. Ces connexions électriques sont disposées dans la couche de métallisation à distance de l'armature, de sorte que la couche de métallisation peut être utilisée dans toute son étendue parallèlement à la surface du substrat.
En outre, la disposition de connexions électriques dans les mêmes couches de métallisation que celles qui contiennent les armatures du condensateur permet de relier facilement chaque armature à d'autres composants du circuit. Une optimisation supplémentaire du circuit lors de sa conception en résulte, ainsi qu'un niveau d'intégration supérieur pour le circuit. L'encombrement du circuit, parallèlement à la surface du substrat, qui est provoqué par le condensateur et les connexions qui le relient électriquement est réduit. En particulier, une piste peut relier directement une armature à l'intérieur d'une même couche. L'une des deux armatures du condensateur peut aussi posséder un prolongement qui déborde d'un côté de l'autre armature, parallèlement à la surface du substrat. Un via réalisé dans un niveau adjacent et aboutissant sur le prolongement peut alors former très simplement une connexion électrique de l'armature.
L'invention est compatible avec les procédés Damascène et dual-Damascène, qui sont bien maîtrisés à l'heure actuelle, si bien que des rendements élevés sont obtenus pour la production de circuits à condensateurs selon l'invention. Ainsi, les couches de métallisation sont avantageusement des 2890783 -3- couches Damascène ou dual-Damascène. Les deux armatures sont alors à base de cuivre et sont situées dans des cavités respectives des couches de métallisation correspondantes.
Avantageusement, l'armature la plus proche du substrat peut être située dans une couche Damascène, c'est-à-dire dans une couche de métallisation qui ne comporte qu'un niveau unique, de pistes et/ou de vias. Cette armature peut alors être reliée électriquement par des pistes gravées dans la même couche en même temps que l'armature. Le prix de revient du circuit est ainsi réduit.
L'armature la plus éloignée du substrat est de préférence située dans un niveau de vias d'une couche dual-Damascène, c'est-à-dire d'une couche de métallisation qui comporte ce niveau de vias ainsi qu'un niveau de pistes situé juste au dessus du niveau de vias, ces pistes et ces vias étant gravés en une seule étape puis remplis simultanément d'un ou plusieurs matériau(x) conducteur(s). Le prix de revient du circuit peut ainsi être encore réduit.
Selon un mode préféré de réalisation de l'invention, le condensateur comprend, dans l'ordre en partant d'un côté du condensateur le plus proche du substrat: une première armature, éventuellement une première couche formant barrière contre une diffusion d'atomes, une couche de matériau diélectrique, une seconde couche formant barrière contre une diffusion d'atomes et une seconde armature. Le circuit n'est alors pas altéré par des atomes provenant des armatures, qui pourraient diffuser en dehors de celles-ci lorsque le circuit est chauffé pendant sa réalisation ou son utilisation. De préférence, les première et seconde couches formant barrières sont constituées de matériaux identiques. Les deux armatures présentent alors des propriétés d'interface, notamment électroniques, vis-à-vis de la couche de matériau diélectrique qui sont identiques. Une symétrie de fonctionnement électrique du condensateur en résulte, lorsque la polarisation du condensateur est inversée. Avantageusement, le ou les matériau(x) de la ou des deux couche(s) formant barrière(s) est (sont) conducteur(s) électriquement, afin d'obtenir une capacité plus élevée pour le condensateur. En effet, l'épaisseur de l'espace isolant électriquement qui est situé entre les armatures est alors limitée à l'épaisseur de la couche de matériau diélectrique seulement. Néanmoins, pour certaines configurations de condensateur, les première et seconde couches formant barrières peuvent être respectivement isolante et conductrice électriquement.
Le circuit électronique intégré peut comprendre un empilement de 2n armatures superposées et parallèles à la surface du substrat, comptées à partir de l'armature la plus proche du substrat, n étant un nombre entier strictement supérieur à 1, les armatures 2i et 2i-1 formant ensemble un condensateur tel que décrit précédemment pour chaque nombre entier i de 1 à n. Un tel circuit possède les liaisons électriques suivantes: - les armatures 2j et 2j+1 sont reliées électriquement entre elles, pour chaque nombre entier j strictement positif et inférieur à n; - les armatures 1 et 4k+1 sont reliées électriquement entre elles pour former une première entrée d'un système capacitif comprenant les 2n 15 armatures, pour tout nombre entier k strictement positif et inférieur ou égal à n/2; et - les armatures 3 et 41+3 sont reliées électriquement entre elles pour former une seconde entrée du système capacitif, pour tout nombre entier I strictement positif et inférieur à n/2.
Dans un tel circuit, les condensateurs formés par les armatures 2i et 2i1 sont connectés en série et/ou en parallèle. L'empilement d'armatures obtenu est compact et compatible avec un niveau d'intégration élevé du circuit. Il constitue un système capacitif dont la capacité peut être variée facilement en augmentant le nombre n. Avantageusement, les armatures 2j et 2j+1 sont disposées dans des couches de métallisation adjacentes et sont en contact électrique l'une avec l'autre selon une aire de contact sensiblement égale à une aire de l'armature 2j parallèle à la surface du substrat. Ainsi, les armatures 2j et 2j+1 sont connectées électriquement entre elles sans nécessiter de connexions supplémentaires. Le système capacitif est alors simplifié et encore plus compact, notamment selon la direction de l'empilement.
Eventuellement, les armatures 2i et 2i' sont identiques, i et i' étant deux nombres entiers strictement positifs et inférieurs ou égaux à n. Dans ce cas, la 2890783 -5- forme et les dimensions des armatures 2i et 2i' peuvent être définies par un même masque lithographie. Toutes les armatures 2i peuvent être identiques, et réalisées en utilisant un masque de lithographie unique qui est repris lors de la réalisation de chacune d'elles. Il en résulte un surcoût minimal du circuit provoqué par l'incorporation du système capacitif dans les couches de métallisation.
L'invention propose enfin un procédé de réalisation d'un circuit électronique qui incorpore un condensateur. Un tel procédé comprend les étapes suivantes: /a/ former une première couche d'un matériau isolant électriquement au dessus de et parallèlement à une surface d'un substrat du circuit; /b/ creuser, dans la première couche de matériau isolant, des premières cavités qui correspondent respectivement à des premières connexions électriques et à au moins une première armature de condensateur; /c/ combler les premières cavités avec un premier matériau conducteur électriquement de façon à former les premières connexions et la première armature; /d/ retirer le premier matériau conducteur entre les premières connexions et autour de la première armature au dessus de la première couche de matériau isolant; /e/ former une seconde couche d'un matériau isolant électriquement sur la première couche; /f/ creuser, dans la seconde couche de matériau isolant, au moins seconde cavité qui correspond à une seconde armature du condensateur, disposée au dessus de la première armature; /g/ former une couche d'un matériau diélectrique recouvrant un fond et des parois de la seconde cavité correspondant à la seconde armature; /h/ creuser, dans la seconde couche de matériau isolant, des secondes cavités qui correspondent à des secondes connexions électriques; /i/ combler les secondes cavités avec au moins un second matériau conducteur électriquement de façon à former les secondes connexions et la seconde armature; et 2890783 -6- /j/ retirer le second matériau conducteur entre les secondes connexions et/ou autour de la seconde armature au dessus de la seconde couche de matériau isolant.
Certaines de ces étapes peuvent être réalisées conformément aux procédés Damascène ou dual-Damascène. Elles sont donc bien maîtrisées par l'Homme du métier, de sorte qu'un rendement de fabrication élevé peut être obtenu. En outre, les outils de production et les composés chimiques nécessaires sont disponibles commercialement.
Le procédé peut avantageusement comprendre certains au moins des perfectionnements suivants, qui peuvent chacun être mis en oeuvre séparément ou en combinaison avec d'autres perfectionnements: - les étapes /d/ et/ou /j/ peuvent comprendre chacune au moins un polissage mécano-chimique; - la seconde cavité correspondant à la seconde armature du condensateur, creusée à l'étape /f/, peut traverser la seconde couche de matériau isolant entre deux côtés opposés de celle-ci, selon une direction perpendiculaire à la surface du substrat; - la première cavité correspondant à la première armature du condensateur peut posséder un prolongement qui s'étend au delà d'un bord de la seconde armature du condensateur parallèlement à la surface du substrat, et une des secondes cavités correspondant à une seconde connexion peut être creusée à l'étape /h/ dans la seconde couche de matériau isolant pour former une connexion électrique qui relie la première armature sur le prolongement; - certaines des premières connexions électriques formées en même temps que la première armature du condensateur à l'étape /c/ peuvent comprendre des pistes; - le procédé peut comprendre en outre les étapes suivantes: entre les étapes /f/ et /g/, former une première couche d'un matériau réalisant une barrière contre une diffusion d'atomes, en recouvrant un fond et des parois de la seconde cavité correspondant à la seconde armature; et entre les étapes /g/ et /i/, former une seconde couche d'un matériau réalisant une barrière contre une diffusion d'atomes, en recouvrant le fond et les parois de la seconde cavité correspondant à la seconde armature et déjà munie de la couche de matériau diélectrique; - les matériaux respectifs des première et seconde couches formant barrières peuvent être identiques, conducteurs électriquement, ou être 10 respectivement isolant et conducteur électriquement; - le procédé peut comprendre encore les étapes suivantes: /k/ former une troisième couche d'un matériau isolant électriquement sur la seconde couche de matériau isolant; /I/ creuser, dans la troisième couche de matériau isolant, des troisièmes cavités qui correspondent respectivement à des troisièmes connexions électriques et à au moins une électrode de contact avec la seconde armature du condensateur, la troisième cavité qui correspond à l'électrode étant disposée au dessus de la seconde armature et traversant la troisième couche de matériau isolant entre deux côtés opposés de celle-ci, selon la direction perpendiculaire à la surface du substrat; et /m/ remplir les troisièmes cavités d'un troisième matériau conducteur électriquement de façon à former les troisièmes connexions et l'électrode de contact avec la seconde armature.
Eventuellement, l'étape /h/ peut être effectuée en même temps que l'étape /1/, après l'étape /k/. L'étape /i/ est alors effectuée en même temps que l'étape /m/. Les secondes et troisièmes connexions peuvent alors être respectivement des vias et des pistes d'une couche de métallisation de type dual-Damascène.
Une des troisièmes cavités qui correspond à une troisième connexion peut être creusée à l'étape /I/ à travers la troisième couche de matériau isolant 20 2890783 -8- pour former une connexion électrique qui prolonge celle qui relie la première armature du condensateur à travers la seconde couche de matériau isolant.
La troisième cavité qui correspond à l'électrode de contact avec la seconde armature du condensateur peut posséder un prolongement parallèle à la surface du substrat qui s'étend au delà d'un bord de la seconde armature du condensateur, d'un côté de la seconde armature opposé au prolongement de la première cavité correspondant à la première armature. Un tel prolongement de la troisième cavité correspondant à l'électrode permet de relier facilement cette électrode par un via disposé à travers la deuxième couche de matériau isolant, ou à travers une quatrième couche de matériau isolant formée sur la troisième couche de matériau isolant.
Pour obtenir un empilement à plus de deux armatures, les étapes /e/ à /j/ peuvent encore être répétées, à partir de l'électrode de contact avec la seconde armature remplissant la fonction de la première armature du condensateur. Notamment, un masque de lithographie qui a été utilisé lors de la première exécution de l'étape /f/ peut être repris pour les répétitions de cette étape, afin d'obtenir des armatures qui sont identiques dans les couches de métallisation correspondantes.
D'autres particularités et avantages de la présente invention apparaîtront dans la description ci-après d'exemples de réalisation non limitatifs, en référence aux dessins annexés, dans lesquels: - les figures 1 à 6 illustrent différentes étapes d'un procédé de réalisation d'un circuit électronique intégré selon un mode particulier de mise en ceuvre de l'invention; et - les figures 7 à 10 illustrent différentes étapes d'un procédé de réalisation d'un circuit électronique intégré selon un perfectionnement de l'invention.
Dans ces figures, pour raison de clarté, les dimensions des différentes parties de composants représentées ne sont pas en proportion avec leurs dimensions réelles. Ces figures sont des vues en coupe d'un substrat sensiblement plan sur lequel est élaboré un condensateur de type MIM (pour Métal-Isolant-Métal ). Les vues en coupe sont considérées dans un plan perpendiculaire à la surface du substrat. Le substrat est placé dans la partie inférieure de chaque figure, et N désigne une direction perpendiculaire à la surface du substrat, orientée vers le haut des figures. L désigne la direction parallèle à la surface du substrat contenue dans le plan des figures. Dans la suite, les termes sur , sous , inférieur et supérieur sont utilisés en référence à cette orientation. Par ailleurs, sur toutes les figures, des références identiques correspondent à des éléments identiques.
Dans ce qui suit, les étapes élémentaires de procédé de fabrication d'un circuit électronique intégré qui sont connues de l'Homme du métier ne sont pas décrites en détail. On s'attache seulement à décrire une succession d'étapes élémentaires qui permet de réaliser un circuit selon l'invention.
Selon la figure 1, un substrat 1001, par exemple de silicium, porte différents composants électroniques, tels que des transistors 1002, au niveau de sa surface supérieure, notée S. Les transistors 1002 peuvent être séparés les uns des autres par des portions isolantes électriquement 1003, qui peuvent être du type STI (pour Shallow Trench Isolator en anglais). Une couche intermédiaire isolante 1010 est disposée sur la surface S, à travers laquelle des connexions électriques 1004 relient des grilles des transistors 1002. Le substrat 1000 et la couche 1010, avec les composants qui y sont formés, constituent ensemble une partie inférieure du circuit électronique intégré, qui est référencée globalement 1000. En général, la partie inférieure 1000 du circuit comprend les composants actifs de celui-ci.
Une première couche de métallisation est alors réalisée sur la couche intermédiaire 1010. Pour cela, une couche isolante électriquement 101 est déposée sur la couche 1010. Selon le procédé Damascène, la couche 101 est essentiellement à base de silice (SiO2), et comporte des cavités formées par gravure. Les cavités C11 représentées correspondent à des pistes, par exemple, dont certaines peuvent être disposées au dessus des connexions 1004. II est entendu que les cavités C11 peuvent être réalisées en nombre quelconque dans la couche 101, avoir des formes quelconques et être positionnées librement parallèlement à la surface S en dehors de l'emplacement prévu pour le condensateur, en fonction de la conception du circuit. - 10-
Une cavité Cl est formée en même temps que les cavités C11, à l'emplacement prévu pour une première armature de condensateur. Les dimensions de la cavité Cl peuvent être comprises entre 1 pm (micromètre) et 100 pm, parallèlement à la surface S. La profondeur de la cavité Cl, parallèlement à la direction N, est identique à celle des cavités C11 et correspond à l'épaisseur de la couche 101.
Une couche 10 de nitrure de titane (TiN), de nitrure de tantale (TaN), de tungstène (W) ou de nitrure de silicium (Si3N4), par exemple, puis une couche conductrice 100, par exemple en cuivre (Cu), sont successivement déposées sur l'ensemble du circuit. L'épaisseur de la couche 10 peut être inférieure à 5 nm (nanomètres), par exemple, et l'épaisseur de la couche 100 est suffisante pour combler les cavités Cl et C11. La couche 10 forme une barrière contre la diffusion d'atomes de la couche 100 dans le matériau de la couche 101. Enfin, le circuit est poli sur sa surface supérieure pour retirer les matériaux des couches 10 et 100 présents entre les cavités C11 et Cl. Ce polissage peut être effectué en utilisant le procédé mécano-chimique CMP, pour Chemical-Mechanical Polishing , en anglais. Un premier niveau de connexions du circuit est ainsi obtenu, qui comprend une armature de condensateur 1 (figure 2) formée dans la cavité Cl par une portion résiduelle de la couche 100, et des pistes 15 formées dans les cavités C11. Il est précisé que dans le mode de réalisation de l'invention qui est décrit ici, la formation de l'armature 1 ne nécessite pas d'étapes de procédé supplémentaire, ni de masque de lithographie supplémentaire, par rapport au procédé connu de réalisation d'un niveau de métallisation de circuit électronique intégré. Dans le mode de réalisation de l'invention décrit ici, le procédé de formation du premier niveau de métallisation, qui contient l'armature 1, est le procédé Damascène.
Une seconde couche de matériau isolant 102 est alors formée sur le circuit, puis un masque de résine lithographique M1. La couche 102 peut être en silice et présenter une épaisseur d'environ 50 nm selon la direction N. Une ouverture 01 est réalisée dans le masque M1, par lithographie, puis la couche 102 est sélectivement gravée, par exemple en dirigeant un flux FI de particules de plasma accélérées contre la surface supérieure du circuit, parallèlement à la direction N et en sens opposé à celle-ci. Un tel procédé de gravure est connu sous l'appellation de gravure sèche directionnelle ( anisotropic dry etching en anglais). La gravure est poursuivie jusqu'à ce que le matériau de la couche 102 soit entièrement retiré à l'endroit de l'ouverture 01, et arrêtée lorsqu'une partie de l'armature 1 est découverte. Une cavité C2 (figure 3) est ainsi formée dans la couche 102, qui traverse entièrement cette dernière selon la direction N. Des couches 20 puis 21 sont ensuite déposées sur le circuit, dans des conditions adaptées pour obtenir des dépôts conformes: les couches 20 et 21 sont continues et recouvrent en particulier le fond et les parois latérales de la cavité C2. La couche 20 peut être identique à la couche 10, et la couche 21 est constituée d'un matériau diélectrique qui peut présenter une valeur élevée de permittivité. A titre d'exemples, la couche 21 peut être en nitrure de silicium (Si3N4), en oxyde d'hafnium (HfO2), en oxyde de tantale (Ta2O5), en alumine (AI2O3) ou en oxyde de strontium et de titane (SrTiO3), notamment. La couche 21 peut aussi être constituée de plusieurs couches élémentaires superposées.
La configuration du circuit illustrée par la figure 3 est alors obtenue.
En utilisant le procédé Damascène, on dépose alors successivement des couches 22 puis 200 sur le circuit (figure 4), qui peuvent être respectivement identiques aux couches 20 et 100. La couche 20 recouvre d'une façon conforme le circuit dans sa configuration illustrée par la figure 3 et la couche 200 comble la cavité C2. Le circuit est alors poli sur sa surface supérieure, par exemple en utilisant le procédé CMP, jusqu'à retirer les matériaux des couches 200, 22, 21 puis 20 entre et autour de la cavité C2.
La configuration du circuit illustrée par la figure 5 est obtenue. La cavité C2 contient alors des portions résiduelles respectives des couches 20, 21, 22 et 200. La portion résiduelle de couche 200 forme une seconde armature de condensateur, référencée 2. Elle est située au dessus de l'armature 1 et est séparée de celle-ci par les portions résiduelles des couches 20-22. Les armatures 1 et 2 forment ainsi, avec les portions résiduelles des couches 20-22, un condensateur noté FI.
Des vias 23 et 25 (figure 6) sont ensuite formés dans la couche 102, en nombre quelconque en fonction de la conception du circuit. Ces vias, la portion de matériau diélectrique 21 et l'armature 2 font partie d'un second niveau de connexions du circuit, qui est situé au dessus du premier niveau de connexions. Ce second niveau de connexions a été réalisé en adaptant le procédé Damascène tel que connu de l'Homme du métier. Cette adaptation n'a nécessité qu'un unique masque de lithographie supplémentaire pour définir les dimensions de l'armature 2.
Les vias 23 et 25 peuvent réaliser des connexions électriques qui relient certaines des pistes 15 du premier niveau de connexions. En outre, selon la figure 6, l'armature 1 possède un prolongement P1 qui déborde d'un côté de l'armature 2, parallèlement à la surface S. Le via 23, qui est en contact électrique avec l'armature 1 sur le prolongement P1, peut constituer une borne de connexion de l'armature 1.
Dans ce mode particulier de réalisation de l'invention, les portions résiduelles de la couche 20 dans les cavités C23 et C25 assurent des contacts électriques entre les vias 25 et les pistes 15 d'une part, et entre le via 23 et l'armature 1 d'autre part. Pour cela, le matériau de la couche 20 est conducteur électriquement.
Les portions résiduelles des couches 20 et 22 dans la cavité C2 forment des barrières contre la diffusion d'atomes de cuivre des armatures 1 et 2 dans la portion de matériau diélectrique 21. De cette façon, la portion 21 reste essentiellement dépourvue d'impuretés, ce qui contribue à l'obtention d'une tension de claquage élevée du condensateur FI. Pour cela, les matériaux des couches 20 et 22 sont étanches aux atomes des couches 100 et 200.
Par ailleurs, les couches 20 et 22 sont préférablement constituées d'un même matériau, de sorte que le condensateur r1 présente un comportement électrique identique quelque soit sa polarité. Le nitrure de titane, le nitrure de tantale et le tungstène sont alors des matériaux particulièrement appropriés pour les couches 20 et 22.
Lorsque le matériau diélectrique de la portion 21 est du nitrure de silicium, la couche formant barrière 20 n'est pas indispensable et peut être supprimée. Dans ce cas, la portion 21 remplit simultanément les fonctions de barrière contre la diffusion d'atomes et de diélectrique du condensateur.
La réalisation du circuit électronique intégré peut alors être poursuivie d'une façon usuelle, connue de l'Homme du métier, en formant des niveaux de connexions supérieurs, disposés au dessus du second niveau de connexions.
Un perfectionnement de l'invention est maintenant décrit, qui permet de réaliser plusieurs condensateurs superposés perpendiculairement à la surface du substrat, tout en conservant un niveau d'intégration élevé.
On suppose qu'un circuit électronique intégré en cours de réalisation correspond à la configuration illustrée à la figure 5, la couche 20 étant supprimée ou en matériau isolant électriquement. Pour cette raison, la couche 20 n'est pas représentée avec des hachures sur les figures 7 à 10.
Une troisième couche de matériau isolant électriquement, référencée 103 sur la figure 7, est formée au dessus de la couche 102. La couche 103 peut avoir une épaisseur, selon la direction N, identique à celle de la couche 101. On forme alors des cavités C3, C33, C35, C23 et C25 de la façon suivante: les cavités C3, C33 et C35 sont situées dans la couche 103 uniquement et traversent cette dernière sur toute son épaisseur; les cavités C3 et C33, disjointes, sont situées au dessus de l'armature 1, les cavités C33 et C35 présentent des dimensions, parallèlement à la surface S, qui correspondent à des pistes; la cavité C3 présente des dimensions,parallèlement à la surface S, qui correspondent à une armature de condensateur; - les cavités C23 et C25 sont situées dans la couche 102 et traversent cette dernière sur toute son épaisseur; - les cavités C23 et C25 présentent des dimensions, parallèlement à la surface S, qui correspondent à des vias; et certaines des cavités C33 et C35 peuvent être situées au dessus de cavités C23 et C25, selon la direction N. Conformément à la figure 8, on dépose alors successivement sur le 3o circuit une couche formant barrière 30, puis une couche de matériau conducteur 300. Les matériaux des couches 30 et 300 peuvent être respectivement identiques à ceux des couches 10 et 100. La couche 30 - 14 - possède une épaisseur de 5 nm, par exemple, et est déposée dans des conditions adaptées pour obtenir une couche conforme. La couche 300 possède une épaisseur suffisante pour remplir les cavités C23, C25, C3, C33 et C35 jusqu'au niveau de la surface supérieure de la couche 103.
Le circuit est alors poli sur sa surface supérieure, de façon à obtenir une surface plane et à retirer le matériau conducteur de la couche 300 entre les cavités C3, C33 et C35.
La configuration du circuit illustrée par la figure 9 est alors obtenue. La deuxième couche de connexions du circuit correspond maintenant à la réunion des couches 102 et 103, et possède la structure d'une couche dualDamascène. La couche 102 contient des vias 23 et 25 respectivement formés dans les cavités C23 et C25, et la couche 103 contient des pistes 33 et 35 respectivement formées dans les cavités C33 et C35. Les vias 23, 25 et les pistes 33 et 35 ont été réalisées en utilisant le procédé dual- Damascène. La couche 103 contient en outre une électrode 3 de matériau conducteur formée dans la cavité C3. L'armature 2 est située dans le même niveau de couche que les vias 23 et 25, et l'électrode 3 est située dans le même niveau de couche que les pistes 33 et 35. L'électrode 3 peut être définie par le même masque de lithographie que les pistes 33 et 35, de sorte qu'elle n'engendre pas de surcoût significatif pour le circuit.
Une troisième couche de métallisation peut être réalisée sur la couche 103, de la même façon que la deuxième couche de métallisation sur la couche 101. Cette troisième couche de métallisation, encore de type dualDamascène, regroupe des couches élémentaires 104 et 105 de matériau isolant (figure 10).
Des vias 43, 44, ainsi qu'une une armature 4 disposée au dessus de l'électrode 3, sont formés dans la couche 104. L'armature 4 est séparée de l'électrode 3 par une portion de matériau diélectrique 41, qui peut être elle-même enserrée entre deux portions de couches formant barrières contre la diffusion d'atomes provenant de l'électrode 3 et/ou de l'armature 4. Ces couches formant barrières peuvent être en matériaux isolant et conducteur électriquement, respectivement pour la couche située en dessous et la couche située au dessus de la portion de matériau diélectrique 41. Eventuellement, la couche 2890783 -15- formant barrière située en dessous de la portion de matériau diélectrique 41 peut être supprimée.
En particulier, le masque de lithographie qui a été utilisé pour définir l'armature 2 peut être repris pour définir l'armature 4, ce qui permet de réduire le prix de revient du circuit. Néanmoins, les couches 104 et 105 peuvent comprendre des connexions, i.e. des pistes et/ou des vias, en nombre et de formes quelconques. Ces connexions des couches 104 et 105 peuvent être situées au dessus du substrat à des endroits variables, et notamment à des endroits différents de ceux des connexions des couches 102 et 103, en utilisant des masques de lithographie dédiés à chaque couche.
Dans le circuit ainsi obtenu, l'électrode 3 possède deux fonctions électriques distinctes. D'une part, elle constitue une connexion électrique qui relie l'armature 2, étant donné qu'elle est en contact avec cette dernière par sa face inférieure. Ce contact, qui est formé sur toute la surface supérieure de l'armature 2, présente une résistance électrique très faible. D'autre part, l'électrode 3 forme, par sa surface supérieure, un second condensateur avec l'armature 4 et la portion de matériau diélectrique 41. Ce second condensateur est noté 12 sur la figure 10. L'électrode 3 constitue donc aussi une armature inférieure du condensateur F2.
Le via 43 et la piste 33 peuvent être superposés au dessus du via 23 pour prolonger la connexion électrique de l'armature 1 à travers les couches 103 et 104. Par ailleurs, l'électrode 3 peut avantageusement présenter un prolongement P3 qui s'étend latéralement au delà d'un bord de l'armature 2. Le prolongement P3 est situé d'un côté de l'armature 2 différent de celui du prolongement P1 de la cavité Cl. Le via 44 peut alors former une connexion électrique qui relie l'électrode 3 sur le prolongement P3, à travers la couche 104. Sur la figure 10, les prolongements P1 et P3 sont situés sur deux côtés opposés des condensateurs I-1 et F2 selon la direction L, mais toute autre disposition de ces prolongements peut être adoptée, selon laquelle les prolongement P1 et P3 ne sont pas superposés selon la direction N. La couche 105 contient une piste 54 et une électrode 5, qui ont été formées de la même façon que la piste 33 et l'électrode 3. Eventuellement, 2890783 -16- l'électrode 5, qui est en contact avec l'armature 4, peut présenter un prolongement analogue au prolongement P1 de l'armature 1, qui vient alors en contact avec le via 43. L'électrode 5 peut ainsi être reliée électriquement à l'armature 1.
La figure 10 illustre un circuit électronique intégré pour lequel le procédé de réalisation des couches 104 et 105 qui vient d'être décrit a été répété deux autres fois. La couche 106 comprend l'armature 6, la portion de matériau diélectrique 61 et les vias 63, 64. De même, la couche 108 comprend l'armature 8, la portion de matériau diélectrique 81 et les vias 83, 84.
Eventuellement, les armatures 6 et 8 peuvent être réalisées en reprenant le masque de lithographie utilisé pour définir les dimensions de la cavité C2 correspondant à l'armature 2. Les couches 107 et 109 comprennent des électrodes 7, 9 et des vias 73, 94. Du fait de la superposition des électrodes 3, 5, 7, 9 et des armatures 1, 2, 4, 6, 8, un condensateur r3 est obtenu qui comprend une partie supérieure de l'électrode 5, la portion de matériau diélectrique 61 et l'armature 6. Un condensateur r4 est aussi obtenu qui comprend une partie supérieure de l'électrode 7, la portion de matériau diélectrique 81 et l'armature 8. Pour raison de clarté de la figure 10, les portions de couches formant barrières contre d'éventuelles diffusions atomiques n'ont pas été représentées dans les couches 102 à 109. De même, des connexions peuvent être formées dans les couches 102-109, autres que celles représentées sur la figure 10, en dehors de la partie du circuit occupée par les condensateurs r1 r4.
Les condensateurs r1 - r4 ainsi réalisés peuvent être assemblés électriquement de différentes façons, en fonction de la disposition des vias et des pistes dans chaque niveau de connexions. Le système capacitif qui regroupe l'ensemble des condensateurs r1 r4 peut alors présenter des valeurs variables de capacité, tout en conservant des dimensions identiques pour les parties des niveaux de connexions qui sont occupées par le système.
Ces dimensions sont réduites, grâce à la superposition des différents éléments du système capacitif au sein du circuit électronique intégré, et à la double fonction électrique des électrodes 3, 5 et 7. Lorsque les vias des troisième, cinquième, septième et neuvième niveaux, respectivement référencés 33, 54, 2890783 -17- 73 et 94, sont alternativement situés à l'aplomb des prolongements P1 et P3, comme représenté sur la figure 10, un assemblage mixte en série et parallèle des condensateurs r1 r4 est obtenu.
Il est entendu que de nombreuses modifications peuvent être introduites dans les circuits électroniques intégrés qui ont été décrits en détail cidessus, tout en conservant certains au moins des avantages de l'invention. En particulier, certaines des portions de couches formant barrières contre des diffusions atomiques peuvent avoir des compositions différentes de celles qui ont été indiquées en exemples. De même, le nombre de couches de o métallisation dans lesquelles sont formés des éléments de condensateur selon l'invention peut aussi être changé ou augmenté, par exemple pour obtenir des capacités supérieures.
2890783 -18-
Claims (26)
1. Circuit électronique intégré comprenant un substrat (1001) et des connexions électriques (15, 23, 25) disposées dans des couches de métallisation (101, 102) superposées au dessus d'une surface dudit substrat (S), ledit circuit incorporant au moins un condensateur à deux armatures (1, 2) superposées et parallèles à la surface du substrat, caractérisé en ce que les deux armatures du condensateur sont disposées dans des couches de métallisation adjacentes contenant chacune, en outre, des connexions électriques.
2. Circuit selon la revendication 1, dans lequel l'une des deux armatures du condensateur (1) possède un prolongement (P1) débordant d'un côté de l'autre armature du condensateur (2), parallèlement à la surface du substrat (S).
3. Circuit selon la revendication 1 ou 2, dans lequel les couches de métallisation (101, 102) sont des couches Damascène ou dual-Damascène, et dans lequel les deux armatures (1, 2) sont à base de cuivre et sont situées dans des cavités respectives des couches de métallisation correspondantes (Cl, C2).
4. Circuit selon la revendication 3, dans lequel l'armature la plus proche du substrat (1) est située dans une couche Damascène.
5. Circuit selon la revendication 3 ou 4, dans lequel l'armature la plus éloignée du substrat (2) est située dans un niveau de vias d'une couche dual-Damascène.
6. Circuit selon l'une quelconque des revendications précédentes, dans lequel le condensateur comprend, dans l'ordre en partant d'un côté du condensateur le plus proche du substrat: une première armature (1), une couche de matériau diélectrique (21), une couche (22) formant barrière contre une diffusion d'atomes et une seconde armature (2).
2890783 -19-
7. Circuit selon la revendication 6, dans lequel la couche (22) formant barrière est constituée de matériau conducteur électriquement.
8. Circuit selon la revendication 6 ou 7, comprenant une autre couche (20) formant barrière contre une diffusion d'atomes, située entre la première armature (1) et la couche de matériau diélectrique (21), et dans lequel les matériaux respectifs des deux couches (20, 22) formant barrières sont identiques.
9. Circuit selon l'une quelconque des revendications précédentes, comprenant un empilement de 2n armatures (1-8) superposées et parallèles à la surface du substrat (S), comptées à partir de l'armature la plus proche du substrat, n étant un nombre entier strictement supérieur à 1, les armatures 2i et 2i-1 formant ensemble un condensateur pour chaque nombre entier i de 1 à n, dans lequel: - les armatures 2j et 2j+1 sont reliées électriquement entre elles, pour 15 chaque nombre entier j strictement positif et inférieur à n; - les armatures 1 et 4k+1 sont reliées électriquement entre elles pour former une première entrée d'un système capacitif comprenant les 2n armatures, pour tout nombre entier k strictement positif et inférieur ou égal à n/2; et - les armatures 3 et 41+3 sont reliées électriquement entre elles pour former une seconde entrée du système capacitif, pour tout nombre entier I strictement positif et inférieur à n/2.
10. Circuit selon la revendication 9, dans lequel les armatures 2j et 2j+ 1 sont disposées dans des couches de métallisation adjacentes et sont en contact électrique l'une avec l'autre, pour chaque nombre entier j strictement positif et inférieur à n, selon une aire de contact sensiblement égale à une aire de l'armature 2j parallèle à la surface du substrat.
11. Circuit selon la revendication 9 ou 10, dans lequel les armatures 2i et 2i' sont identiques, i et i' étant deux nombres entiers strictement positifs et 30 inférieurs ou égaux à n.
- 20 -
12. Procédé de réalisation d'un circuit électronique incorporant un condensateur, le procédé comprenant les étapes suivantes: /a/ former une première couche (101) d'un matériau isolant électriquement au dessus de et parallèlement à une surface (S) d'un substrat du circuit; /b/ creuser, dans la première couche de matériau isolant (101), des premières cavités (C11, Cl) correspondant respectivement à des premières connexions électriques (15) et à au moins une première armature de condensateur (1) ; /c/ combler les premières cavités (C11, Cl) avec un premier matériau conducteur électriquement (100) de façon à former les premières connexions (15) et la première armature (1) ; /d/ retirer le premier matériau conducteur (100) entre les premières connexions (15) et autour de la première armature (1) au dessus de la première couche de matériau isolant (101) ; /e/ former une seconde couche (102) d'un matériau isolant électriquement sur la première couche (101) ; /f/ creuser, dans la seconde couche de matériau isolant (102), au moins seconde cavité (C2) correspondant à une seconde armature du condensateur (2), disposée au dessus de la première armature (1) ; /g/ former une couche d'un matériau diélectrique (21) recouvrant un fond et des parois de la seconde cavité correspondant à la seconde armature (C2) ; /h/ creuser, dans la seconde couche de matériau isolant (102), des secondes cavités (C23, C25) correspondant à des secondes connexions électriques (23, 25) ; /i/ combler les secondes cavités (C23, C25, C2) avec au moins un second matériau conducteur électriquement (200, 300) de façon à former les secondes connexions (23, 25) et la seconde armature (2) ; et - 21 - /j/ retirer le second matériau conducteur (200, 300) entre les secondes connexions (23, 25) et/ou autour de la seconde armature (2) au dessus de la seconde couche de matériau isolant (102).
13. Procédé selon la revendication 12, suivant lequel les étapes /d/ et/ou /j/ comprennent chacune au moins un polissage mécano-chimique.
14. Procédé selon la revendication 12 ou 13, suivant lequel la seconde cavité correspondant à la seconde armature du condensateur (C2), creusée à l'étape traverse la seconde couche de matériau isolant (102) entre deux côtés opposés de ladite seconde couche, selon une direction (N) perpendiculaire à la surface du substrat (S).
15. Procédé selon l'une quelconque des revendications 12 à 14, suivant lequel la première cavité correspondant à la première armature du condensateur (Cl) possède un prolongement (P1) s'étendant au delà d'un bord de la seconde armature du condensateur (2) parallèlement à la surface du substrat (S), et suivant lequel une des secondes cavités correspondant à une seconde connexion (C23) est creusée à l'étape /h/ dans la seconde couche de matériau isolant (102) pour former une connexion électrique (23) reliant ladite première armature (1) sur ledit prolongement (P1).
16. Procédé selon l'une quelconque des revendications 12 à 15, suivant lequel certaines des premières connexions électriques (15) formées en même temps que la première armature du condensateur (1) à l'étape /c/ comprennent des pistes.
17. Procédé selon l'une quelconque des revendications 12 à 16, comprenant en outre les étapes suivantes: - entre les étapes /f/ et /g/, former une première couche (20) d'un matériau réalisant une barrière contre une diffusion d'atomes, en recouvrant un fond et des parois de la seconde cavité correspondant à la seconde armature (C2) ; et - entre les étapes /g/ et /i/, former une seconde couche (22) d'un matériau réalisant une barrière contre une diffusion d'atomes, en recouvrant le - 22 - fond et les parois de la seconde cavité correspondant à la seconde armature (C2) et déjà munie de la couche de matériau diélectrique (21).
18. Procédé selon la revendication 17, suivant lequel les matériaux respectifs des première (20) et seconde (22) couches formant barrières sont identiques.
19. Procédé selon la revendication 17 ou 18, dans lequel les matériaux respectifs des première (20) et seconde (22) couches formant barrières sont conducteurs électriquement.
20. Procédé selon l'une quelconque des revendications 12 à 19, comprenant en outre les étapes suivantes: /k/ former une troisième couche d'un matériau isolant électriquement (103) sur la seconde couche de matériau isolant (102) ; /l/ creuser, dans la troisième couche de matériau isolant (103), des troisièmes cavités correspondant respectivement à des troisièmes connexions électriques (33, 35) et à au moins une électrode (3) de contact électrique avec la seconde armature du condensateur (2), la troisième cavité correspondant à l'électrode étant disposée au dessus de la seconde armature (2) et traversant la troisième couche de matériau isolant (103) entre deux côtés opposés de ladite troisième couche, selon la direction perpendiculaire à la surface du substrat (N) ; et /m/ remplir les troisièmes cavités d'un troisième matériau conducteur électriquement (300) de façon à former les troisièmes connexions (33, 25 35) et l'électrode de contact avec la seconde armature (3).
21. Procédé selon la revendication 20, suivant lequel l'étape /h/ est effectuée en même temps que l'étape /1/, après l'étape /k/, et suivant lequel l'étape /i/ est effectuée en même temps que l'étape /m/.
- 23 -
22. Procédé selon la revendication 21, suivant lequel les secondes (23, 25) et troisièmes connexions (33, 35) sont respectivement des vias et des pistes d'une couche de métallisation de type dual-Damascène.
23. Procédé selon la revendication 15 ensemble l'une quelconque des revendications 20 à 22, suivant lequel une des troisièmes cavités correspondant à une troisième connexion est creusée à l'étape /1/ à travers la troisième couche de matériau isolant (103) pour former une connexion électrique (33) prolongeant la connexion (23) qui relie la première armature du condensateur (1) à travers la seconde couche de matériau isolant (102).
24. Procédé selon la revendication 23, suivant lequel la troisième cavité correspondant à l'électrode de contact avec la seconde armature du condensateur (3) possède un prolongement (P3) parallèle à la surface du substrat (S) s'étendant au delà d'un bord de la seconde armature du condensateur (2), d'un côté de ladite seconde armature (2) opposé au prolongement (P1) de la première cavité correspondant à la première armature (Cl).
25. Procédé selon la revendication 23 ou 24, suivant lequel les étapes /e/ à /j/ sont répétées, à partir de l'électrode de contact avec la seconde armature (3) remplissant la fonction de la première armature du condensateur (1)-
26. Procédé selon la revendication 25, suivant lequel un masque de lithographie utilisé lors de la première exécution de l'étape /f/ est repris pour certaines au moins des répétitions de cette étape, afin d'obtenir des armatures (2, 4, 6, 8) identiques dans les couches de métallisation correspondantes (102, 104, 106, 108).
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0509286A FR2890783B1 (fr) | 2005-09-12 | 2005-09-12 | Circuit electronique integre incorporant un condensateur |
| US11/518,539 US20070063240A1 (en) | 2005-09-12 | 2006-09-07 | Integrated electronic circuit incorporating a capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0509286A FR2890783B1 (fr) | 2005-09-12 | 2005-09-12 | Circuit electronique integre incorporant un condensateur |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2890783A1 true FR2890783A1 (fr) | 2007-03-16 |
| FR2890783B1 FR2890783B1 (fr) | 2007-11-30 |
Family
ID=36384293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0509286A Expired - Fee Related FR2890783B1 (fr) | 2005-09-12 | 2005-09-12 | Circuit electronique integre incorporant un condensateur |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20070063240A1 (fr) |
| FR (1) | FR2890783B1 (fr) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101374338B1 (ko) * | 2007-11-14 | 2014-03-14 | 삼성전자주식회사 | 관통 전극을 갖는 반도체 장치 및 그 제조방법 |
| US8536676B2 (en) * | 2007-12-19 | 2013-09-17 | Lockheed Martin Corporation | Corona prevention in high power MMICs |
| US7968460B2 (en) | 2008-06-19 | 2011-06-28 | Micron Technology, Inc. | Semiconductor with through-substrate interconnect |
| US9799562B2 (en) * | 2009-08-21 | 2017-10-24 | Micron Technology, Inc. | Vias and conductive routing layers in semiconductor substrates |
| US8907457B2 (en) | 2010-02-08 | 2014-12-09 | Micron Technology, Inc. | Microelectronic devices with through-substrate interconnects and associated methods of manufacturing |
| US9276057B2 (en) * | 2014-01-27 | 2016-03-01 | United Microelectronics Corp. | Capacitor structure and method of manufacturing the same |
| TWI685980B (zh) * | 2017-04-25 | 2020-02-21 | 聯華電子股份有限公司 | 導體-絕緣體-導體電容器及其製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1143513A1 (fr) * | 2000-04-03 | 2001-10-10 | Nec Corporation | Dispositif semi-conducteur à mémoire et son procédé de fabrication |
| US20020179955A1 (en) * | 2001-05-30 | 2002-12-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device comprising MIM-type capacitor and method of manufacturing the same |
| US20030027386A1 (en) * | 2001-08-04 | 2003-02-06 | Samsung Electronics Co., Ltd. | Method for manufacturing semiconductor device having capacitor and via contact |
| US20040009640A1 (en) * | 2001-08-17 | 2004-01-15 | Mukul Saran | High capacitance damascene capacitors |
| US20040188748A1 (en) * | 2000-06-26 | 2004-09-30 | Hideaki Matsuhashi | Method of manufacturing a capacitor with copper electrodes and diffusion barriers |
| US20050118797A1 (en) * | 2001-12-05 | 2005-06-02 | Samsung Electronics, Co., Ltd. | Semiconductor devices with capacitors of metal/insulator/metal structure and methods for forming the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6088258A (en) * | 1998-05-28 | 2000-07-11 | International Business Machines Corporation | Structures for reduced topography capacitors |
| EP1182708A3 (fr) * | 2000-08-18 | 2002-03-27 | Texas Instruments Incorporated | Condensateur à damasquinage à haute capacité |
| US7176082B2 (en) * | 2003-04-08 | 2007-02-13 | Lsi Logic Corporation | Analog capacitor in dual damascene process |
| US6680521B1 (en) * | 2003-04-09 | 2004-01-20 | Newport Fab, Llc | High density composite MIM capacitor with reduced voltage dependence in semiconductor dies |
| US7317221B2 (en) * | 2003-12-04 | 2008-01-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | High density MIM capacitor structure and fabrication process |
| KR100549002B1 (ko) * | 2004-02-04 | 2006-02-02 | 삼성전자주식회사 | 복층 엠아이엠 커패시터를 갖는 반도체소자 및 그것을제조하는 방법 |
| JP2006019692A (ja) * | 2004-06-03 | 2006-01-19 | Toshiba Corp | 半導体装置 |
-
2005
- 2005-09-12 FR FR0509286A patent/FR2890783B1/fr not_active Expired - Fee Related
-
2006
- 2006-09-07 US US11/518,539 patent/US20070063240A1/en not_active Abandoned
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1143513A1 (fr) * | 2000-04-03 | 2001-10-10 | Nec Corporation | Dispositif semi-conducteur à mémoire et son procédé de fabrication |
| US20040188748A1 (en) * | 2000-06-26 | 2004-09-30 | Hideaki Matsuhashi | Method of manufacturing a capacitor with copper electrodes and diffusion barriers |
| US20040190220A1 (en) * | 2000-06-26 | 2004-09-30 | Hideaki Matsuhashi | Capacitor having copper electrodes and diffusion barrier layers |
| US20020179955A1 (en) * | 2001-05-30 | 2002-12-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device comprising MIM-type capacitor and method of manufacturing the same |
| US20030027386A1 (en) * | 2001-08-04 | 2003-02-06 | Samsung Electronics Co., Ltd. | Method for manufacturing semiconductor device having capacitor and via contact |
| US20040009640A1 (en) * | 2001-08-17 | 2004-01-15 | Mukul Saran | High capacitance damascene capacitors |
| US20050118797A1 (en) * | 2001-12-05 | 2005-06-02 | Samsung Electronics, Co., Ltd. | Semiconductor devices with capacitors of metal/insulator/metal structure and methods for forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070063240A1 (en) | 2007-03-22 |
| FR2890783B1 (fr) | 2007-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2890783A1 (fr) | Circuit electronique integre incorporant un condensateur | |
| FR2782415A1 (fr) | Dipositif de memoire a semiconducteur haute densite et son procede de fabrication | |
| EP2878002B1 (fr) | Procédé pour la réalisation d'une capacité | |
| FR2911432A1 (fr) | Interconnexions d'un circuit electronique integre | |
| FR2957717A1 (fr) | Procede de formation d'une structure de type metal-isolant-metal tridimensionnelle | |
| EP1346405A1 (fr) | Procede de fabrication d'un ilot de matiere confine entre des electrodes, et applications aux transistors | |
| EP3151296B1 (fr) | Procédé de réalisation d'une cellule mémoire résistive | |
| EP1351315A2 (fr) | Micro-composant électronique intégrant une structure capacitive, et procédé de fabrication | |
| FR2836597A1 (fr) | Micro-composant electronique incorporant une structure capacitive, et procede de realisation | |
| FR3076076A1 (fr) | Assemblage ameliore pour circuit 3d a niveaux de transistors superposes | |
| FR2910704A1 (fr) | Procede de realisation d'un dispositif a circuit integre interconnecte | |
| EP0975018A1 (fr) | Procédé de formation d'une capacité sur un circuit intégré | |
| EP1953778B1 (fr) | Condensateur dans un circuit monolithique | |
| EP3537489B1 (fr) | Procédé de fabrication d'un dispositif traversant | |
| EP3586360A2 (fr) | Composant electronique muni d'un transistor et de doigts interdigites pour former au moins une partie d'un composant capacitif au sein du composant electronique | |
| FR2967299A1 (fr) | Circuit intégré avec protection contre des extrusions de cuivre | |
| FR2789803A1 (fr) | Procede de realisation d'une connexion metallique verticale dans un circuit integre | |
| EP0999585A1 (fr) | Fabrication de mémoire dram et de transistors mos | |
| FR3141284A1 (fr) | Dispositif mémoire résistive et procédé de réalisation | |
| FR2752491A1 (fr) | Structure d'electrode de condensateur de stockage pour un dispositif de memoire | |
| FR2884968A1 (fr) | Circuit electronique integre a etat electrique stabilise | |
| FR2832854A1 (fr) | Fabrication de memoire dram et de transistor mos | |
| FR3143198A1 (fr) | Dispositif semi-conducteur comprenant un empilement capacitif et un pilier et son procédé de fabrication | |
| FR2828766A1 (fr) | Circuit integre comprenant des elements actifs et au moins un element passif, notamment des cellules memoire dram et procede de fabrication | |
| EP3965177A1 (fr) | Memoire resistive a zone de commutation entre deux regions dielectriques de dopages et/ou constantes dielectriques different(e)s |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20110531 |