DE4040054A1 - Datenzugriffsschaltung und -verfahren fuer einen speicher mit seriellem zugriff - Google Patents

Description

Die Erfindung betrifft eine Datenzugriffsschaltung für einen Speicher mit seriellem Zugriff SAM, die einen niedrigen Betriebsstrom ermöglicht, sowie ein entsprechendes Verfahren und befaßt sich insbesondere mit einer SAM-Datenzugriffs­ schaltung und einem SAM-Datenzugriffsverfahren, bei denen der Spitzenstrom dadurch verringert werden kann, daß die Datenlesezeit und die Datenausgabezeit von einander getrennt werden, und bei denen der Betriebsstrom verringert werden kann, indem ein unnötiger Stromverbrauch während des seriellen Zugriffs vermieden wird.

Bei einem dynamischen Zweikanalspeicher mit direktem Zugriff DRAM hat ein erster Anschlußbauteil den gleichen Aufbau wie ein normaler DRAM und besteht ein zweiter Anschlußbauteil aus einem seriellen Datenregister und einer Schaltung zum seriellen Eingeben/Ausgeben der Daten.

Anders als bei einem normalen DRAM kann ein derartiger Zweikanal-DRAM Daten unabhängig von einander ausgeben und erfolgt der Datenzugriff über den doppelten Anschlußbaustein, was zur Folge hat, daß der Energieverbrauch verglichen mit dem normalen DRAM außerordentlich hoch wird.

Wenn daher bei einem Zweikanal-DRAM ernsthafte Probleme bezüglich des Energieverbrauchs verglichen mit dem normalen DRAM vermieden werden sollen, dann ist es notwendig, daß der Datenzugriff mit einem möglichst geringen Energieverbrauch erfolgt.

Durch die Erfindung sollen daher eine SAM-Datenzugriffs­ schaltung und ein SAM-Datenzugriffsverfahren geschaffen werden, bei denen der Energieverbrauch herabgesetzt werden kann, indem die Datenlesezeit und die Datenausgabezeit getrennt werden.

Dazu zeichnet sich das erfindungsgemäße Verfahren dadurch aus, daß eine Adresse nach Maßgabe eines seriellen Zähltaktes erzeugt wird, daß die Spaltenadresse decodiert wird, um die Daten zu wählen, daß das Datenlesen im Modell nachgebildet wird, bis die gewählten Daten über eine Dateneingabe/-ausgabeleitung einem Eingabe/Ausgabelesever­ stärker zugeführt werden, der Datenlesevorgang und der Datenausgabevorgang entsprechend der Zeit der Modellnachbil­ dung getrennt werden und dann auf die Daten vom SAM zugegrif­ fen wird.

Die erfindungsgemäße SAM-Datenzugriffsschaltung umfaßt einen seriellen Zähler, der eine serielle Adresse ausgibt, indem er ein serielles Zähltaktsignal zählt, einen Spalten­ decodierer, der ein Eingabe/Ausgabegatter wählt, einen Eingabe/Ausgabeleseverstärker zum Verstärken der Daten, die über das Eingabe/Ausgabegatter und eine Eingabe/Ausgabelei­ tung kommen, und einen Datenausgabepufferspeicher, der die durch den Leseverstärker verstärkten Daten einem Eingabe/Aus­ gabedatenweg zuführt.

Die erfindungsgemäße Schaltung zeichnet sich weiterhin dadurch aus, daß sie einen Spaltenvordecodierer, der nach dem Empfang einer seriellen Adresse vom seriellen Zähler ein Spaltendecodierer-Wählsignal ausgibt, eine serielle Decodier­ sperrschaltung, die ein Sperrsignal dem Spaltenvordecodierer auf den Empfang eines Laufsignals von einer Laufschaltung und ein Freigabesignal dem Spaltenvordecodierer nach dem Empfang eines seriellen Zähltaktsignals ausgibt, und eine Laufschal­ tung umfaßt, die das Ausgangssignal des seriellen Zählers nach dem Empfang eines seriellen Zähltaktsignals vorcodiert, um ein Eingabe/Ausgabegatter zu wählen, wenn ein Ausgangs­ signal des Spaltenvordecodierers einem Spaltendecodierer geliefert wird, die Zeit im Modell nachzubilden, bis die Daten des SAM über die Eingabe/Ausgabeleitung dem Lesever­ stärker zugeführt werden, und Laufsignale dem Eingabe/Aus­ gabeleseverstärker, der seriellen Decodiersperrschaltung und dem Spaltenvorcodierer zuzuführen.

Im folgenden wird anhand der zugehörigen Zeichnung ein besonders bevorzugtes Ausführungsbeispiel der Erfindung näher beschrieben. Es zeigen

Fig. 1A in einem Zeitdiagramm die Ausgabe der Daten nach einem seriellen Zugriff auf die Daten eines SAM nach dem herkömmlichen Verfahren,

Fig. 1B in einem Zeitdiagramm die Ausgabe der Daten nach einem seriellen Zugriff auf die Daten eines SAM gemäß eines Ausführungsbeispiels der Erfindung,

Fig. 2 die Stromwerte gemessen während des SAM-Daten­ zugriffs und der SAM-Datenausgabe bei dem herkömmlichen Verfahren und gemäß der Erfindung in Form eines Vergleiches,

Fig. 3 das Blockschaltbild eines Ausführungsbeispiels der erfindungsgemäßen SAM-Datenzugriffsschaltung mit niedrigem Betriebsstrom,

Fig. 4 in einem Zeitdiagramm den Zugriff und die Ausgabe von SAM-Daten bei niedrigem Betriebsstrom unter Anwendung des erfindungsgemäßen Verfahrens,

Fig. 5 bis 7 im einzelnen den Aufbau der Laufschaltung, der seriellen Decodiersperrschaltung und des Spaltenvor­ codierers, die in Fig. 3 dargestellt sind, und

Fig. 8 im einzelnen den Schaltungsaufbau eines Ein­ gabe/Ausgabeleseverstärkers und eines Ausgabepufferspeichers.

Fig. 1 zeigt in Zeitdiagrammen die Datenlesezeit und die Datenausgabezeit bei einem Zweikanal-DRAM mit zwei Anschluß­ bausteinen.

Wie es in Fig. 1A dargestellt ist, werden in herkömm­ licher Weise die Daten gelesen und gleichzeitig an der ansteigenden Flanke eines seriellen Zähltaktsignals SC ausgegeben, so daß sich an dem Teil, an dem sich das Datenlesen und das Datenausgeben überlappen, d. h. an der ansteigenden Flanke des Taktsignals SC die Spitzenströme überlappen, wie es durch eine ausgezogene Linie in Fig. 2 dargestellt ist, was zu einem problematischen Anstieg des Spitzenstromes führt.

Durch die erfindungsgemäße Ausbildung soll ein Anstieg der Spitzenströme verhindert werden, der durch ein gleich­ zeitiges Lesen und Ausgeben der Daten verursacht wird. Wie es in Fig. 1B dargestellt ist, wird 3/2 Zyklen vor der Ausgabe, d. h. an der abfallenden Flanke des Taktsignals SC, auf die auszugebenden Daten S1 zugegriffen und werden diese Daten leseverstärkt, woraufhin die Daten in einem ersten Teil eines zweiteiligen Pufferspeichers im sogenannten Pipeline- Verfahren, d. h. fließbandartig, gespeichert werden.

Danach werden an der ansteigenden Flanke des Taktsignals SC die Daten DO ausgegeben, die in einem zweiten Teil des Pipeline-Pufferspeichers gespeichert wurden, nachdem sie 3/2 Zyklen vorher gelesen wurden.

Anschließend werden an der abfallenden Flanke des Taktsignals SC neue Daten S2 gelesen, verstärkt und dem ersten Teil des Pipeline-Pufferspeichers zugeführt und werden die Daten S1, die im ersten Teil gespeichert sind, auf den zweiten Teil übertragen, während bei Ankunft an einer weiteren ansteigenden Flanke die Daten S1 als Daten D1 ausgegeben werden, die im zweiten Teil gespeichert waren.

Gemäß der Erfindung sind daher die Lesezeitpunkte und die Ausgabezeitpunkte für die seriellen Daten von einander verschieden, so daß in der durch unterbrochene Linien in Fig. 2 dargestellten Weise die Spitzenströme verteilt sind und somit eine Abnahme des Energieverbrauches erzielt wird.

Wie es oben beschrieben wurde, soll durch die erfin­ dungsgemäße Ausbildung eine Abnahme des Energieverbrauchs erreicht werden, indem das Datenlesen und das Datenausgeben getrennt werden, wobei die erfindungsgemäße Ausbildung im folgenden mehr im einzelnen anhand der Fig. 3 und 4 beschrieben wird.

Fig. 3 zeigt das Schaltbild einer Schaltung zum seriellen Zugriff auf die Daten eines Zweikanalspeichers oder eines Speichers mit zwei Anschlußbauteilen gemäß eines Ausführungsbeispiels der Erfindung. In Fig. 3 ist mit 1 ein RAM-Anschlußspeicherfeld und mit 2 ein SAM-Anschlußspeicher­ feld bezeichnet.

Die erfindungsgemäße SAM-Datenzugriffsschaltung umfaßt einen seriellen Zähler 3, der eine serielle Adresse SADDRi nach dem Empfang eines seriellen Zähltaktsignals SC ausgibt, einen Spaltenvordecodierer 4, der eine serielle Adresse PSAi den Spaltendecodierern 5 ₁ bis 5 _N nach dem Decodieren der seriellen Adresse SADDRi vom seriellen Zähler 3 ausgibt, Spaltendecodierer 5 ₁ bis 5 _N, die Signale zum Ansteuern eines Eingabe/Ausgabegatters oder I/O-Gatters nach dem Empfang einer Adresse PSAi vom Spaltenvordecodierer 4 ausgeben, eine Laufschaltung, die Laufsignale TRACK an den Eingabe/Ausgabe­ oder I/O-Leseverstärker 8, den Spaltenvordecodierer 4 und eine serielle Decodiersperrschaltung 6 ausgibt, indem sie die Zeit im Modell nachbildet, bis ausgehend von der abfallenden Flanke des seriellen Zähltaktsignals SC der Spaltenvor­ decodierer 4 das Ausgangssignal des seriellen Zählers SC vordecodiert, bis die Spaltendecodierer 5 ₁ bis 5 _N die Ausgangssignale des Spaltenvordecodierers 4 für ein I/O- Gatter empfangen, das zu wählen ist, und bis die im SAM- Anschlußspeicher 2 gespeicherten Daten vom RAM-Anschlußspei­ cherfeld 1 über eine Eingabe/Ausgabe- oder I/O-Leitung dem I/O-Leseverstärker 8 zugeführt werden, eine serielle Decodiersperrschaltung 6, die ein serielles Decodierfreigabe­ signal dem Spaltenvordecodierer 4 nach dem Empfang eines seriellen Zähltaktsignals SC und ein serielles Decodiersperr­ signal SDD dem Spaltenvordecodierer 4 nach dem Empfang eines Laufsignals TRACK von der Laufschaltung ausgibt, einen I/O- Leseverstärker 8, der die vom SAM-Anschlußspeicherfeld 2 über ein I/O-Gatter und eine I/O-Leitung, die durch den Spalten­ decodierer 5 ₁ bis 5 _N gewählt sind, kommenden Daten verstärkt, und einen Datenausgabepuffer 9, der die durch den Lesever­ stärker verstärkten Daten einem Eingabe/Ausgabepuffer 10 ausgibt.

Wenn dabei die Ausgangsdaten einer vom RAM-Anschlußspei­ cherfeld 1 gewählten Zeile aus N Bits bestehen, dann ist die Anzahl der erforderlichen Spaltenleitungen gleich N.

Im folgenden wird der Arbeitsvorgang des Zugriffes auf die Daten gemäß der Erfindung anhand des in Fig. 4 darge­ stellten Zeitdiagramms beschrieben. Wenn auf die Daten des RAM-Anschlußspeicherfeldes seriell zugegriffen werden soll, dann müssen die Daten einer Zeile des RAM-Anschlußspeicher­ feldes gelesen werden und müssen die gelesenen Daten über ein Übertragungsgatter vorher oder zunächst auf das SAM-Anschluß­ speicherfeld 2 übertragen werden.

Wenn ein serielles Zähltaktsignal SC von einer externen Steuerung dem seriellen Zähler 3 geliefert wird, dann erzeugt der serielle Zähler 3 der Reihe nach serielle Adressensig­ nale, um die sequentielle Erzeugung von Signalen zum Wählen einer Spaltenleitung nach Maßgabe des Taktsignals SC auszulösen.

An der abfallenden Flanke des Signals SC wird gemäß Fig. 4 der serielle Zähler 3 nach einem Zeitintervall t1 ak­ tiviert, so daß der serielle Zähler ein serielles Adressen­ signal SADDRi gemäß Fig. 4B an den Spaltenvordecodierer 4 legt. Gleichzeitig gibt die serielle Decodiersperrschaltung 6 ein serielles Decodierfreigabesignal SDD (siehe Zeitdiagramm von Fig. 4C) an den Spaltenvordecodierer 4 aus, so daß der Spaltenvordecodierer 4 freigegeben wird und die serielle Adresse decodiert.

Anschließend decodiert der Spaltenvordecodierer 4 das Adressensignal SADDRi, um ein vordecodiertes serielles Adressensignal PSAi den Spaltendecodierern 5 ₁ bis 5 _N nach einem Zeitintervall t2 zu liefern, wie es im Zeitdiagramm von Fig. 4D dargestellt ist.

Die Spaltendecodierer 5 ₁ bis 5 _N erzeugen Signale zum Wählen eines I/O-Gatters nach dem Empfang des seriellen Adressensignals PSAi, das vom Spaltenvordecodierer 4 vordecodiert ist.

Wenn ein I/O-Gatter durch die Ausgangssignale der Spaltendecodierer 5 ₁ bis 5 _N angesteuert wird, dann werden die Daten, die vom RAM-Anschlußspeicherfeld 1 auf das SAM- Anschlußspeicherfeld 2 über ein Datenübertragungsgatter übertragen wurden, über die I/O-Leitung ausgegeben.

Die Laufschaltung 7 dient dazu, das Zeitintervall t5, d. h. t5 = t1 + t2 + t3 + t4, im Modell nachzubilden, das für die Arbeitsvorgänge während der Zeit benötigt wird, während der die Daten, die auf das SAM-Anschlußspeicherfeld 2 übertragen wurden, über eine I/O-Leitung dem I/O-Leseverstär­ ker 8 zugeführt werden. Diese Laufschaltung 7 dient ins­ besondere dazu, das Zeitintervall t1 im Modell nachzubilden, das benötigt wird, eine serielle Adresse SADDRi durch den seriellen Zähler 3 nach dem Empfang eines seriellen Zähltakt­ signals SC auszugeben, das Zeitintervall t2 im Modell nachzubilden, das benötigt wird, um ein vordecodiertes serielles Adressensignal PSAi nach dem Decodieren der seriellen Adresse SADDRi durch den Spaltenvordecodierer 4 auszugeben, das Zeitintervall t3 im Modell nachzubilden (siehe Zeitdiagramm von Fig. 4E), das benötigt wird, um eine I/O-Leitung nach dem Empfang des vordecodierten seriellen Adressensignals PSAi durch die Spaltendecodierer 5 ₁ bis 5 _N durchzuschalten, und das Zeitintervall t4 im Modell nach­ zubilden (siehe Zeitdiagramm von Fig. 4F), das benötigt wird, um die Daten über die I/O-Leitung dem Leseverstärker 8 zu liefern, nachdem die Daten über das gewählte I/O-Gatter vom SAM-Anschlußspeicherfeld 2 abgegeben wurden.

Wenn somit nach dem Nachlauf der Zeitintervalle t5 = t1 + t2 + t3 + t4 durch die Laufschaltung 7 ein Laufsignal TRACK gemäß Fig. 4G dem I/O-Leseverstärker 8 geliefert wird, um diesen zu aktivieren, dann liest und verstärkt der I/O- Leseverstärker 8 die über die I/O-Leitung kommenden Daten und liefert der Leseverstärker 8 serielle Daten dem Datenaus­ gangspuffer 9.

Inzwischen liegt auch das Laufsignal an der seriellen Decodiersperrschaltung 6, so daß nach einem Zuführen von den durch den I/O-Leseverstärker 8 verstärkten Daten zum Datenausgangspuffer 9 gemäß Fig. 4H die serielle Decodier­ sperrschaltung 6 ein Sperrsignal SDD mit hohem Pegel (Fig. 4C) dem Spaltenvordecodierer 4 nach einem Zeitintervall t6 ausgibt. Wie es in Fig. 4D dargestellt ist, wird daher der Spaltenvordecodierer 4 deaktiviert, da das serielle Adressen­ signal auf einen hohen Pegel verschoben wird, und wird der Lesevorgang, der oben beschrieben wurde, nicht mehr aus­ geführt.

Das heißt, das bis zur nächsten abfallenden Flanke des seriellen Zähltaktes das Lesen der Daten vom SAM-Anschluß­ speicherfeld 2 unterbrochen ist.

Nachdem das Datenlesen in der oben beschriebenen Weise beendet worden ist, werden an der ansteigenden Flanke des Taktsignals SC die Daten, die in der oben beschriebenen Weise 1 1/2 Zyklen vor dem Zeitpunkt t7 in Fig. 4A gelesen und im Datenausgangspuffer 9 gespeichert wurden, über den I/O-Weg 10 ausgegeben. Natürlich sollen die gelesenen Daten 1 1/2 Zyklen vom Beginn des Zeitintervalles t1 in Fig. 4 ausgegeben werden, was in Fig. 1B dargestellt ist.

Eine Beschreibung der Datenausgabe im einzelnen anhand der detaillierten Schaltbilder wird später gegeben.

In dieser Weise wird es möglich, den Datenlesezeitpunkt und den Datenausgabezeitpunkt beim Zugriff auf die Daten des SAM-Anschlußspeicherfeldes zu trennen.

Im folgenden wird ein weiteres Verfahren gemäß der Erfindung anhand von Fig. 4F beschrieben, mit dem der Strom herabgesetzt werden kann.

Wenn Daten über die I/O-Leitung dem I/O-Leseverstärker zugeführt werden, und die I/O-Leitung vollständig auf den Zustand der Versorgungsspannung Vcc gebracht ist, dann ist die Spannungsaufbauzeit verlängert und fließt ein Strom über das verlängerte Zeitintervall durch das nicht dargestellte Register des SAM-Anschlußbausteins.

Zur Vermeidung eines Stromverbrauches gemäß der Erfindung wird die I/O-Leitung für ein Zeitintervall geöffnet, das so lang ist, daß der I/O-Leseverstärker 8 die I/O-Leitung in ausreichendem Maße aufbauen kann, wie es in Fig. 4F dargestellt ist, wobei der Rest der Zeit dazu verwandt wird, die Voraufladung auszuführen.

Wie es im einzelnen in Fig. 3 dargestellt ist, werden dann, wenn die I/O-Leitung voraufgeladen wird, zur Vermeidung eines Gleichstromverbrauches die Decodierschaltungen 4, 5 ₁ bis 5 _N zum Ansteuern des I/O-Gatters durch den Sperrtakt gesperrt, der von der oben beschriebenen seriellen Decodier­ sperrschaltung 6 erzeugt wird. Daher arbeiten die I/O-Leitung und die Decodierschaltungen während des Zeitintervalls von der abfallenden Flanke des seriellen Zählsignals SC bis zum Ende des Lesevorgangs. Während der übrigen Zeit sind alle seriellen Zugriffsschaltungen mit der Ausnahme des Datenaus­ gangspuffers 9 durch das Signal SDD der Sperrschaltung inaktiviert.

Fig. 5 zeigt den Schaltungsaufbau des Spaltenvor­ decodierers 4 von Fig. 3 im einzelnen. Wenn gemäß Fig. 5 das serielle Decodiersperrsignal SDD, das von der seriellen Decodiersperrschaltung 6 kommt, einen niedrigen Pegel hat, dann wird die Spaltenvordecodierschaltung 4 aktiviert oder freigegeben, so daß sie das serielle Adressensignal SADDRi vom seriellen Zähler 3 decodiert und ein serielles Spal­ tenadressensignal PSAi ausgibt. Wenn andererseits das serielle Decodiersperrsignal einen hohen Pegel hat, dann wird der Spaltenvordecodierer 4 gesperrt, so daß der Spaltenvor­ decodierer 4 nicht mehr arbeitet.

Fig. 6 zeigt im einzelnen den Aufbau der seriellen Decodiersperrschaltung 6, wobei diese Schaltung 6 aus einem Teil zum Verzögern des seriellen Zähltaktsignals SC bis ein serielles Adressensignal SADDRi nach dem Empfang des seriellen Zähltaktsignals SC ausgegeben wird,und aus einem Teil besteht, der die Zeit im Modell nachbildet, bis ein Laufsignal TRACK von der Laufschaltung kommt, nachdem ein serielles Adressensignal SADDRi ausgegeben wurde, und bis der Datenlesevorgang abgeschlossen ist.

Das Signal C3 ist ein Steuersignal, das von außen kommt und einen niedrigen Pegel während des seriellen Datenzugriffs hat.

Fig. 7 zeigt im einzelnen den Aufbau der Laufschaltung, wobei diese Schaltung in der gleichen Weise wie der Signalweg ausgelegt ist, der dem Abschnitt zwischen der Eingabe des seriellen Zähltaktsignals SC und der Zuführung der Daten zum I/O-Leseverstärker 8 nach dem Lesen der Daten vom SAM­ Anschlußspeicherfeld 2 entspricht.

Die Laufschaltung 7 bildet daher die Zeit im Modell nach, bis die gelesenen Daten dem I/O-Leseverstärker 8 zugeführt werden, nachdem das serielle Zähltaktsignal SC eingegeben wurde. Die Laufschaltung 7 gibt ein Laufsignal TRACK zum Steuern des I/O-Leseverstärkers 8 zu dem Zeitpunkt aus, an dem die Daten dem I/O-Leseverstärker 8 zugeführt werden.

Wie es in Fig. 4H dargestellt ist, führt der I/O- Leseverstärker 8 eine Verstärkung nur solange aus, bis die durch das Laufsignal TRACK von der Laufschaltung 7 gelesenen Daten zugeführt werden. Nach dem Ende des Verstärkungsvorgan­ ges durch den I/O-Leseverstärker 8 gibt die serielle Decodiersperrschaltung 6 ein serielles Decodiersperrsignal SDD nach Maßgabe des Laufsignals aus, woraufhin die Spalten­ vorcodierung beendet wird.

Das Signal C1 dient zum Einstellen des seriellen Zugriffsbetriebes oder des Datenübertragungsbetriebes, wobei dieses Signal auf einem hohen Pegel gehalten wird, wenn auf die Daten seriell zugegriffen wird, wie es bei der vorliegen­ den Erfindung der Fall ist. Das Signal C2 ist ein Steuersig­ nal, das von außen kommt und auf einem hohen Pegel während des seriellen Zugriffes auf die Daten gehalten wird.

Ein Signal C3 liegt an der Rückseite der Laufschaltung und steuert das Übertragungsgatter an, damit ein Laufsignal unter Bezug auf den seriellen Datenzugriff ausgegeben wird, nachdem das Signal C3 während des seriellen Zugriffs auf die Daten des Zweikanalspeichers auf einen niedrigen Pegel gekommen ist. Während der Datenübertragung steuert das Signal C3 das Übertragungsgatter andererseits so an, daß das Übertragungsgatter ein Laufsignal in Bezug auf die Datenüber­ tragung ausgibt.

Im folgenden wird die Arbeitsweise der oben beschriebe­ nen Schaltungen mehr im einzelnen anhand der Fig. 4 und 8 beschrieben. Fig. 8 zeigt den Schaltungsaufbau des I/O- Leseverstärkers 8 und des Ausgangspuffers 9 im einzelnen, während Fig. 4 die Zeitdiagramme der in Fig. 8 dargestellten Schaltungen zeigt.

Wie es durch den Schaltungsaufbau gemäß Fig. 5 im einzelnen dargestellt ist, liegen die Ausgangssignale PSAi des Spaltenvordecodierers 4 jeweils an den Spaltendecodierern 5 ₁ bis 5 _N, so daß der entsprechende Spaltendecodierer das I/O-Gatter aktiviert. Daten werden daher vom SAM-Anschluß­ speicherfeld 2 dem I/O-Leseverstärker 8, der später be­ schrieben wird, in Form von I/O- und I/O-Signalen zugeführt.

Wie es in Fig. 8 dargestellt ist, bestehen der I/O- Leseverstärker 8 und der entsprechende Ausgangspuffer 9 aus einer ersten und einer zweiten Halteschaltung, die miteinan­ der verbunden sind.

Wie es eingangs erwähnt wurde, erfolgt die Datenausgabe derart, daß an der abfallenden Flanke des SC-Taktes auf die auszugebenden Daten zugegriffen wird und diese Daten leseverstärkt werden und daß die Daten anschließend in einem zweistufigen Puffer, um nach dem sogenannten Pipeline- Verfahren ausgegeben zu werden, d. h. in der ersten Stufe (erste Halteschaltung) 81 der ersten und zweiten Halteschal­ tungen 81, 82 gespeichert werden. Anschließend werden an der ansteigenden Flanke des SC-Taktes andere Daten ausgegeben, die 1 1/2 Zyklen vorher gelesen und in der zweiten Stufe des Pipeline-Puffers, d. h. in der zweiten Halteschaltung 82, gespeichert wurden.

Dann werden an der abfallenden Flanke des SC-Taktes andere Daten gelesen und verstärkt und der ersten Halteschal­ tung 81 zugeführt, während die Daten, die in der ersten Halteschaltung 81 gespeichert waren, auf die zweite Halte­ schaltung 82 übertragen werden. An der ansteigenden Flanke werden danach die Daten, die in der zweiten Halteschaltung 82 gespeichert sind, ausgegeben. Dieser Arbeitsvorgang ergibt sich aus den Fig. 8 und 4.

Die erste Halteschaltung 81 weist ein erstes Übertra­ gungsgatter 811, einen ersten Puffer 812, der aus zwei Invertern besteht, und ein zweites Übertragungsgatter 813 auf, die der Reihe nach miteinander verbunden sind, wobei am zweiten Übertragungsgatter ein Signal Φ_PSOT als Steuersignal von außen liegt.

Die zweite Halteschaltung 82 weist einen zweiten Puffer 821, der aus zwei Invertern besteht, und ein drittes und ein viertes Übertragungsgatter 822, 823 auf, an denen das nicht invertierte Ausgangssignal und das invertierte Ausgangssignal des Puffers jeweils liegen. Das dritte und das vierte Übertragungsgatter 822, 823 empfangen Signale Φ_SOT von außen als Steuersignale.

Wie es in Fig. 4 dargestellt ist, wird an der abfallen­ den Flanke des SC-Taktes, d. h. zu Beginn des Zeitintervalls t1, ein Signal Φ_PSOT mit hohem Pegel (Fig. 4I) als Steuersig­ nal der ersten Halteschaltung des I/O-Leseverstärkers geliefert.

Anschließend wird an der abfallenden Flanke des SC- Taktes ein Signal mit hohem Pegel als Steuersignal vom ersten Übertragungsgatter 811 der ersten Halteschaltung 81 (Zeit­ diagramm von Fig. 4H) eingegeben, während der I/O-Lesever­ stärker 8 die eingegebenen Daten, d. h. die Daten hält, die durch die erste Halteschaltung 81 gelesen werden. An der ansteigenden Flanke des SC-Taktes (Zeitpunkt t7 in Fig. 4) kommen die Signale Φ_PSOT und Φ_SOT auf einen niedrigen und einen hohen Pegel jeweils, so daß die Daten, die in der zweiten Halteschaltung gespeichert waren, d. h. die Daten SDB′, die seit 1 1/2 Zyklen vor dem Zeitpunkt t7 vorliegen, durch den Puffer B am Ausgang SPOUT in Form von Daten SDB′′, die aus den Daten SDB′ transformiert wurden, nach Maßgabe der Arbeit des dritten und vierten Übertragungsgatters ausgegeben werden. Das Signal Φ_PSOT hat andauernd einen niedrigen Pegel, so daß die Daten, die beim Lesen erhalten werden, nicht auf die zweite Halteschaltung 82 übertragen werden, sondern in der ersten Halteschaltung 81 gehalten werden.

Fig. 4 zeigt den Vorgang der Ausgabe der Daten zum Ausgabeweg 10 an der ansteigenden Flanke des SC-Taktes und zum Zeitpunkt t7.

Anschließend erfolgt zum Zeitpunkt t8 ein erneutes Lesen von Daten, wobei in diesem Zustand die Daten, die 1 1/2 Zyklen vor dem Zeitpunkt t7 vorhanden waren, bereits ausgegeben sind. Wenn in diesem Zustand das Signal Φ_PSOT auf einen hohen Pegel kommt, dann werden die Daten, die 1 1/2 Zyklen vor dem Zeitpunkt t8 gelesen wurden, auf die zweite Halteschaltung 82 in Form von Daten SDB′ übertragen, während die neu gelesenen Daten in der ersten Halteschaltung 81 in Form von Daten SDB gehalten werden.

Anschließend werden an der ansteigenden Flanke des SC- Taktes 1 1/2 Zyklen nach dem Beginn des Zeitintervalls t1 die Daten ausgegeben, die nach dem Beginn des Zeitintervalls t1 gelesen wurden.

Wie es oben beschrieben wurde, sind gemäß der Erfindung der Zeitpunkt des Lesens der Daten durch Zugriff auf die Daten des SAM und der Zeitpunkt der Ausgabe der Daten nach außen jeweils getrennt, wodurch der Spitzenstrom herabgesetzt wird. Eine Laufschaltung zum Nachbilden des Datenlesevorgangs im Modell wird weiterhin dazu benutzt, den Eingabe/Ausgabe- Leseverstärker und den Spaltenvordecodierer nur während der erforderlichen Zeit zu betreiben, so daß der Betriebsstrom­ verbrauch so gering wie möglich ist.

Claims (5)

1. Datenzugriffsverfahren für einen Speicher mit seriellem Zugriff SAM bei niedrigem Betriebsstrom, wenn auf die Daten zugegriffen wird, die von einem RAM-Anschlußspei­ cherfeld über ein Übertragungsgatter zu einem SAM-Anschluß­ speicherfeld übertragen werden, um darin gespeichert zu werden, dadurch gekennzeichnet, daß an der abfallenden Flanke eines seriellen Zähltaktsignals, d. h. 1 1/2 Zyklen vor der Datenausgabe die Daten vom SAM-Speicherfeld gelesen werden, um sie in einem ersten Teil eines zweiteiligen Pipeline- Pufferspeichers zu speichern, an der abfallenden Flanke des seriellen Zähltaktsignals, d. h. einen halben Zyklus vor der Datenausgabe, die im ersten Teil des zweiteiligen Puf­ ferspeichers gespeicherten Daten auf den zweiten Teil des zweiteiligen Pufferspeichers übertragen werden, um darin gespeichert zu werden, und an der ansteigenden Flanke des seriellen Zähltaktsignals die im zweiten Teil des zweiteili­ gen Pufferspeichers gespeicherten Daten ausgegeben werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß beim Lesen der Daten ein serielles Adressensignal nach Maßgabe des seriellen Zähltaktsignals erzeugt wird, eine spaltenvordecodierte Adresse nach dem Decodieren des seriellen Adressensignals ausgegeben wird, die Daten von dem SAM-Anschlußspeicherfeld nach dem Decodieren der Spal­ tenadresse und nach dem Ansteuern eines Eingabe/Ausgabegat­ ters gewählt werden, eine Laufsignal ausgegeben wird, indem die Arbeitsvorgänge von der Erzeugung der seriellen Adresse bis zur Verstärkung der vom SAM-Anschlußspeicherfeld gewählten Daten im Modell nachgebildet werden, und die nach Maßgabe des Laufsignals gelesenen Daten verstärkt werden.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß dann, wenn die vom SAM gelesenen Daten über eine Eingabe/Ausgabeleitung einem Eingabe/Ausgabeleseverstärker zugeführt werden, diese Eingabe/Ausgabeleitung nur während eines Zeitintervalls offen ist, das so lang ist, wie es für den vollständigen Aufbau der Eingabe/Ausgabeleitung durch den Eingabe/Ausgabeleseverstärker notwendig ist, und für den Rest der Zeit eine Voraufladung erfolgt, sowie die Decodierung zum Durchschalten der Eingabe/Ausgabeleitung gesperrt ist, um dadurch einen Stromverbrauch zu verhindern.

4. Datenzugriffsschaltung für einen Speicher mit seriellem Zugriff SAM, die mit niedrigem Betriebsstrom arbeitet und einen seriellen Zähler, der eine serielle Adresse dadurch ausgibt, daß er serielle Zähltaktsignale zählt, Spaltendecodierer zum Wählen eines Eingabe/Ausgabegat­ ters, einen Eingabe/Ausgabeleseverstärker zum Verstärken der Daten, die über das Eingabe/Ausgabegatter und eine Ein­ gabe/Ausgabeleitung kommen, und einen Datenausgabepuf­ ferspeicher umfaßt, der die vom Eingabe/Ausgabeleseverstärker verstärkten Daten einem Eingabe/Ausgabeweg zuführt, gekenn­ zeichnet durch einen Spaltenvordecodierer (4), der ein Spaltendecodierwählsignal nach dem Empfang einer seriellen Adresse (SADDRi) vom seriellen Zähler (3) ausgibt, eine serielle Decodiersperrschaltung (6), die ein Freigabesignal an den Spaltenvordecodierer (4) nach dem Empfang eines seriellen Zähltaktsignals SC und ein Sperrsignal SDD an den Spaltenvordecodierer (4) nach dem Empfang eines Laufsignals (TRACK) ausgibt, und eine Laufschaltung (7), die das Lauf­ signal (TRACK) nach dem Empfang eines seriellen Zähltakt­ signals (SC) ausgibt, um den Eingabe/Ausgabeleseverstärker (8) zu steuern, indem eine Auslegung in der gleichen Form wie die Auslegung des Signalweges zwischen der Eingabe des seriellen Zähltaktsignals (SC) und der Zuführung der Daten vom SAM-Anschlußspeicherfeld (2) zum Eingabe/Ausgabelesever­ stärker (8) gebildet ist.

5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Laufschaltung (7) die Ausgangsdaten des seriellen Zählers (3) nach dem Empfang eines seriellen Zähltaktsignals (SC) vordecodiert, die Laufschaltung (7) die Zeit bis zur Zuführung der SAM-Daten über eine Eingabe/Ausgabeleitung zum Eingabe/Ausgabeleseverstärker (8) nach dem Wählen eines Ein­ gabe/Ausgabegatters durch die Spaltendecodierer (5 ₁ bis 5 _N) auf den Empfang des Ausgangssignals vom Spaltenvordecodierer (4) im Modell nachbildet und die Laufschaltung (7) gleich­ falls ein Laufsignal (TRACK) sowohl der seriellen Decodier­ sperrschaltung (6) als auch dem Spaltendecodierer (4) ausgibt, wenn die gelesenen Daten dem Eingabe/Ausgabelesever­ stärker (8) zugeführt werden.