DE4029826C2 - - Google Patents

Info

Publication number
DE4029826C2
DE4029826C2 DE4029826A DE4029826A DE4029826C2 DE 4029826 C2 DE4029826 C2 DE 4029826C2 DE 4029826 A DE4029826 A DE 4029826A DE 4029826 A DE4029826 A DE 4029826A DE 4029826 C2 DE4029826 C2 DE 4029826C2
Authority
DE
Germany
Prior art keywords
platinum
wafer
layer
silicon body
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4029826A
Other languages
English (en)
Other versions
DE4029826A1 (de
Inventor
Herbert J. Sherman Oaks Calif. Us Gould
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE4029826A1 publication Critical patent/DE4029826A1/de
Application granted granted Critical
Publication of DE4029826C2 publication Critical patent/DE4029826C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/904Charge carrier lifetime control

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Manufacture And Refinement Of Metals (AREA)
  • Inert Electrodes (AREA)

Description

Die Erfindung betrifft Verfahren entsprechend dem Oberbegriff des Anspruchs 1 bzw. des Anspruchs 9.
Aus der EP 01 65 547 A2 ist ein Platindiffusionsverfahren bekannt, bei dem auf ein Siliziumsubstrat eine Platin- und eine Polysilizidschicht aufgebracht werden. Durch Erhitzen dieser Schichten können Platinatome in das Siliziumsubstrat eingebracht werden.
Aus der US 43 98 344 ist ein Platindiffusionsverfahren bekannt, bei dem auf einem Halbleitersubstrat eine in Palladium eingekapselte Platinschicht aufgebracht wird, danach beide Schichten zur Bildung einer Platin- und einer Palladiumsilizidschicht gesintert und diese Schichten dann entfernt werden. Die in die Oberfläche des Halbleitersubstrates diffundierte Schicht bildet dann eine Platin- und Platinsiliziumlegierung.
Die Diffusion von Platin wird angewandt, um die Minoritätsträger-Lebensdauer in Halbleitersubstraten bzw. -wafern zu reduzieren.
Es ist häufig erwünscht, die Minoritätsträger-Lebensdauer in Halbleiterwafern oder dergleichen Körpern zu reduzieren. Häufig wird Gold als Lebensdauerbegrenzer verwendet, jedoch hat Gold die Tendenz, den Leckstrom von Halbleiteranordnungen bei hohen Temperaturen zu erhöhen. Es ist auch bekannt, die Wafer zu bestrahlen, um die Minoritätsträger-Lebensdauer zu reduzieren, es wurde jedoch festgestellt, daß die Lebensdauersteuerung durch Bestrahlung nicht stabil ist und mit der Zeit und während des Formbefestigungsvorganges abnehmen kann.
In einem Halbleiterwafer dispergierte Platinatome bewirken eine extrem wirksame Lebensdauersteurung von Minoritätsträgern, ihre Wirkung würde nicht wie im Falle der strahlungsbehandelten Wafer abnehmen, und erzeugen keinen Wärmeleckstrom wie im Falle von Gold. Bei der gleichen Form, der gleichen Siliziumspezifizierung und für etwa die gleiche Lebensdauerreduzierung werden Wärmeleckströme von 20 µA, 400 µA und 3500 µA für Platin, Elektronenbestrahlung und Gold erhalten.
Die Verwendung von Platin als Lebensdauerbegrenzer ist auch aus der US-PS 36 40 783 bekannt, gemäß der ein Siliziumwafer auf eine Temperatur erhitzt werden kann, die ausreicht, um Platin durch den Siliziumwaferkörper diffundieren zu lassen, die jedoch nicht ausreicht, um eine wesentliche Sperrschichtbewegung zu verursachen. Platin zur Lebensdauerbegrenzung ist auch aus der US-PS 39 63 523 bekannt. Es ist auch bekannt, daß Platin durch Zerstäuben oder durch Verdampfung zusammen mit Wolframsilizid aufgebracht werden kann (US-PS 43 22 453), wobei jedoch Platin nicht als Lebensdauerbegrenzer verwendet wird, sondern nur beabsichtigt ist, die Leitfähigkeit einer Wolframsilizidschicht zu erhöhen. Aus der US PS-47 77 149 ist es bekannt, zur Lebensdauerbegrenzung Platin direkt auf die Oberfläche eines Siliziumkörpers aufzubringen.
Bei der Durchführung von Verfahren, bei denen Platin in einen Siliziumwafer diffundiert wird, wurde festgestellt, daß eine sehr dünne Oxidschicht, selbst eine von nur wenigen Atomen Dicke, die effektive Platindiffusion in einen Siliziumkörper sperrt. Es wird angenommen, daß dieses Problem die Verwendung von Platin als Lebensdauerbegrenzer bei handelsüblichen Produkten verhindert hat.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zu schaffen, durch das Platin in einen Siliziumkörper unter Vermeidung der Möglichkeit der Bildung einer sperrenden Siliziumdioxidschicht diffundiert werden kann.
Gelöst wird diese Aufgabe gemäß der Erfindung durch die im kennzeichnenden Teil des Anspruchs 1 bzw. des Anspruchs 9 angegebenen Merkmale. Zweckmäßige Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Bei dem vorgeschlagenen Verfahren diffundiert das Platin in das Silizium ohne die Möglichkeit einer Oxidgrenzschicht an der Siliziumoberfläche. Zweckmäßigerweise erhitzt man den Halbleiterkörper und das Palladiumsilizid auf etwa 900°C für etwa 15 min. Die Temperatur von 900°C ist etwa die Grenze, bei der die Sperrschichtverschiebung beginnt, die kurze Zeitdauer verhindert jedoch jede merkliche Sperrschichtverschiebung.
Es ist auch möglich, das Palladiumsilizid direkt auf der Oberfläche des Siliziums zu bilden. Wenn Platin auf das Silizium durch Elektronenstrahlverdampfung aufgebracht und sofort in einen Ofen gebracht wird, um Silizid zu bilden, wird kein störendes Sperroxid zwischen dem Silizium und dem Silizid gebildet. Das Substrat mit dem durch Elektronenstrahlverdampfung beschichteten Platin kann danach sofort in einen Ofen mit etwa 500°C in eine Gas- bzw. Wasserstoffatmosphäre gebracht werden, um das Silizid zu bilden. Anschließend kann das Substrat aus dem Ofen entfernt und beliebig gelagert werden. Zur späteren Behandlung zur Diffusion von Platinatomen in das Substrat wird dieses auf etwa 900°C während etwa 15 min. erhitzt, eine Temperatur, bei der sich zwar die Sperrschichten verschieben können, eine solche Verschiebung aber wegen der kurzen Zeitdauer nicht eintritt.
Gemäß einer ersten Ausführungsform der Erfindung wird eine Palladiumsilizidschicht, in der Platin gelöst ist, auf einer oxidfreien Oberfläche eines Siliziumwafers gebildet. Vorzugsweise wird diese Platin enthaltende Palladiumsilizidschicht durch eine erste Ablagerung einer Palladium-Metallschicht auf dem Silizium durch eine Elekronenstrahlverdampfung und anschließende Ablagerung einer Platinschicht auf der Palladiumschicht gebildet. Diese Schichten werden dann zur Bildung von Palladiumsilizid erhitzt, das Platinatome dispergiert enthält. Der Wafer wird dann auf eine Temperatur erhitzt, die ausreichend hoch ist, damit Platinatome in das Silizium diffundieren, jedoch ausreichend niedrig und/oder für eine ausreichend kurze Zeitdauer, um eine Verschiebung von zuvor im Wafer gebildeten Sperrschichten zu verhindern. Das Platin diffundiert somit in das Silizium ohne irgendeine mögliche Oxidgrenzschicht an der Siliziumwaferoberfläche. Z. B. kann der Wafer auf etwa 900°C für etwa 15 Minuten erhitzt werden. Die Temperatur von 900°C ist etwa die Grenze, bei der die Sperrschichtverschiebung beginnt, die kurze Zeitdauer verhindert jedoch jede merkliche Sperrschichtverschiebung.
Entsprechend einer zweiten Ausführungsform der Erfindung kann Palladiumsilizid direkt auf der Oberfläche des Silizums gebildet werden. Wenn Platin auf das Silizium durch Elektronenstrahlverdampfung aufgebracht und der beschichtete Wafer sofort in einen Ofen gebracht wird, um Silizid zu bilden, wird kein störendes Sperroxid zwischen dem Silizium und dem Silizid gebildet. Der Wafer mit dem durch Elektronenstrahlverdampfung beschichteten Platin wird sofort in einen Ofen mit etwa 500°C in eine Gas- bzw. Wasserstoffatmosphäre gebracht, um das Silizid zu bilden. Der Wafer kann dann aus dem Ofen entfernt und beliebig gelagert werden. Zur späteren Behandlung zur Diffusion von Platinatomen in den Wafer wird dieser auf etwa 900°C während etwa 15 Minuten erhitzt, was gerade die Temperatur oder gerade unter der Temperatur ist, bei der sich die Sperrschichten verschieben und auch zu kurz ist, um die Sperrschichtverschiebung zu bewirken.
Ein Ausführungsbeispiel der Erfindung wird nachstehend anhand der Fig. 1 bis 3 näher erläutert. Es zeigt
Fig. 1 einen vergrößerten Querschnitt einiger Zellen eines Silizium- Wafers oder -Chips mit Sperrschichten zur Bildung eines IG-Bipolartransistors,
Fig. 2 eine Seitenansicht eines Wafers, in dem der Bereich, der mit einem Kreis "A" markiert ist, der vergrößerte Bereich der Fig. 1 ist, und
Fig. 3 den Wafer der Fig. 2, nachdem die Behandlung durchgeführt wurde und das Silizid auf der Rückseite entfernt und ein Kontakt angebracht wurde.
Fig. 1 zeigt vergrößert ein Sperrschichtmuster ähnlich dem Sperrschichtmuster für den Leistungs-MOSFET der US-PS 43 76 286 und 45 93 302 in einem Wafer 9 für einen Isolierschicht-Bipolartransistor. Die Erfindung ist auf jede Halbleiteranordnung anwendbar, die eine Reduzierung der Minoritätsträger-Lebensdauer erfordert, und kann in MOSFETS, Isolierschicht-Transistoren, schnellen Dioden, Thyristoren, Bipolartransistoren und dergleichen verwendet werden.
Bei der in Fig. 1 gezeigten Anordnung ist auf einem Substrat 10 vom P-Typ eine dünnen Epitaxialschicht 11 gebildet, die verschiedene Übergänge aufnimmt, die sich von ihrer oberen Oberfläche aus in den Wafer erstrecken.
Schematisch im Querschnitt gezeigt sind hexagonale Basis- bzw. Kanalzonen 13 bis 16, von denen jede jeweils ringförmige Source-Zonen 17 bis 20 enthält, die vom N-Typ sind, wenn eine Anordnung mit N-Kanal gebildet wird. Der Leitfähigkeitstyp der verschiedenen Zonen kann für eine Anordnung mit P-Kanal umgekehrt werden. Alle Übergänge sind planar und erstrecken sich zur oberen Oberfläche 21 des Wafers.
Die Anordnung enthält Polysilizium-Gate-Elektrodensegmente 25 bis 29, die z. B. in der zuvor erwähnten US-PS 45 93 302 erläuterten Weise hergestellt sind, mit einem geeigneten Gateoxid, das die Segmente 25 bis 29 von der Siliziumoberfläche 21 trennt. Eine gemeinsame Source- oder Kathodenelektrode 30 wird dann auf der gesamten Anordnung gebildet und kontaktiert die Sourcezoneen 17 bis 20 und die P+ Basiszonen 13 bis 16. Die gesamte Frontfläche des Wafers wird durch ein geeignetes Zwischenschichtoxid 31 abgedichtet, das durch chemisches Aufdampfen oder dergleichen gebildet werden kann. Nur einige Zellen der Anordnung sind in Fig. 1 gezeigt; mehrere tausend solcher Zellen können in der oberen Oberfläche 21 des Wafers 9 enthalten sein.
Die Fig. 2 und 3 zeigen eine Seitenansicht des oberen Wafers, wobei wiederum die Abmessungen der Anordnung der Deutlichkeit halber stark vergrößert sind.
Es wird nun die Art beschrieben, in der es möglich ist, Platinatome im gesamten Wafer 9 der Fig. 1 gleichmäßig zu dispergieren, um die Minoritätsträger-Lebensdauer zu reduzieren, ohne irgendeine Bewegung der vorgeformten Sperrschichtmuster im Wafer 9 zu verursachen.
Es wurde festgestellt, daß eine extrem dünne Oxidschicht die Diffusion von Platinatomen in den Wafer 9 sperrt. Die Erfindung schafft ein Verfahren, durch das das Vorhandensein einer dünnen Siliziumdioxid-Sperrschicht vermieden und die Diffusion von Platinatomen in den Wafer 9 bei einer Temperatur ermöglicht wird, die zu niedrig ist, um vorhandene Sperrschichtmuster zu verschieben.
Entsprechend einer ersten Ausführungsform wird eine Palladiumschicht 40 zunächst auf einer gereinigten Bodenfläche des Wafers 9 bis zu einer unkritischen Dicke von z. B. etwa 500 A gebildet. Die Palladiumschicht wird vorzugsweise durch einen Elektronenstrahl-Aufdampfvorgang gebildet. Das Palladium haftet an dem Wafer 9 selbst bei Vorhandensein eines Oxidfilms auf dem Wafer. Danach wird eine Platinschicht 41 auf der Palladiumschicht 40 wiederum bis zu einer unkritischen Dicke von etwa 500 Å gebildet.
Der Wafer mit den Schichten 40 und 41 wird dann einem Silizidformvorgang unterworfen und dann z. B. auf eine Temperatur von 500°C in einer Atmosphäre aus Wasserstoff und Stickstoff etwa 30 Minuten lang erhitzt. Am Ende dieses Silizidformvorganges wird Palladiumsilizid auf der Bodenfläche des Wafers 9 gebildet, das durch und durch gleichmäßig verteilte Platinatome enthält.
Der Wafer wird dann einem Platindiffusionsvorgang unterworfen und auf eine Temperatur von etwa 900°C in einer Stickstoff- oder kombinierten Stickstoff- und Sauerstoffatmosphäre etwa 15 Minuten lang erhitzt.
Der Platindiffusionsvorgang wird mit der schnellst­ möglichen Abkühlgeschwindigkeit beendet. Es wurde festgestellt, daß je schneller die Abkühlung erfolgt, desto besser die Arbeitsweise der sich ergebenen Anordnungen hinsichtlich eines kleineren Durchlaßwiderstandes und geringeren Schaltverlustes ist. Während der Erhitzung diffundiert Platin aus dem Silizid in und gleichmäßig durch den Wafer 9. Das Platin wird daher im gesamten Wafer in geeigneter Weise verteilt, um die Minoritätsträger- Lebensdauer während des Betriebs der Anordnung zu reduzieren.
Da das Platin bei 900°C diffundiert, werden die im Wafer zuvor gebildeten Sperrschichten während der Platindiffusion nicht verschoben. Weiterhin wurde festgestellt, daß das Palladium im Silizid während dieser Diffusion nicht in den Wafer 9 diffundiert, da Palladium nur bei etwa 1120°C diffundiert. Wenn Palladium als Schwermetall zur Lebensdauersteuerung gewählt wird, ist die erforderliche Diffusionstemperatur so hoch, daß auch eine Verschiebung der zuvor gebildeten Sperrschichten in der Anordnung hervorgerufen werden würde.
Das Vorhandensein der Zwischenschicht 31 verhindert die Kontaminierung der oberen Oberfläche der Anordnung durch Palladium oder Platin.
Das Silizid und das Palladium auf der Bodenfläche des Wafers 9 werden durch Sandstrahlen und Ätzen entfernt, und ein üblicher hinterer Kontakt 42, den Fig. 3 zeigt, wird auf die Rückseite der Anordnung aufgebracht. Alternativ kann die Bodenfläche bzw. hintere Fläche des Wafers geschliffen werden, um das Silizid zu entfernen. Vor diesem Vorgang wird die Waferfrontschicht in geeigneter Weise mit einer Schutzschicht überzogen, und diese Schicht wird danach entfernt. Das Palladiumsilizid sollte entfernt werden, da übliche Rückseitenmetallisierungen an der störungsfreien Rückseite nach der Platindiffusion nicht mehr zuverlässig haften. Der hintere Kontakt 42 entspricht dem Drainkontakt, den die US-PS 45 93 302 zeigt, und kann als Anodenkontakt für einen IGBT wirken.
Entsprechend einer zweiten Ausführungsform wird die zuvor beschriebene Palladiumstufe übersprungen, und Platin wird durch Elektronenstrahl-Verdampfung direkt auf die oxidfreie Rückseite des Wafers 10 aufgebracht. Unmittelbar danach und ohne die üblichen Herstellungsprogramm-Verzögerungen wird der Wafer dann in einen auf 500°C erhitzten und mit einem zur Bildung von Palladiumsilizid geeigneten Gas gefüllten Ofen gebracht. Der Wafer kann dann in gewünschter Weise gelagert werden, und die Silizid-Silizium-Zwischenschicht ist gegen eine Oxidbildung geschützt. Der Wafer kann dann in der zuvor beschriebenen Weise behandelt werden, um Platinatome aus dem Platinsilizid in den Waferkörper z. B. durch Erhitzen des Wafers auf über 850°C und vorzugsweise auf 900°C, d. h. auf eine Temperatur etwas niedriger als die, die eine Verschiebung der zuvor gebildeten Sperrschichten hervorruft, zu diffundieren. Obwohl sich Sperrschichten bei 900°C verschieben, ist die Zeit von 15 Minuten zu kurz, um eine merkliche Sperrschichtbewegung hervorzurufen.
Der exakte Zeitpunkt im Waferherstellungsprozeß, zu dem Platin angewandt wird, liegt unmittelbar vor dem Schneiden der Fenster für die Source- und Gatemetallisierung, da zu diesem Zeitpunkt die gesamte obere Oberfläche des Wafers mit einer dicken aufgebrachten Glasschicht 31 abgedeckt ist. Diese wird vorzugsweise durch einen weiteren dicken organischen Film (nicht gezeigt) erhöht, der aus in einem Lösungsmittel gelöstem Wachs besteht, das auf die Waferfrontschicht 31 aufgebracht wird. Das Lösungsmittel wird durch Lufttrocknen entfernt, dem ein Einbrennvorgang folgt. Alternativ kann ein musterfreier Photowiderstand auf die Schicht 31 aufgebracht werden.
Um eine sauerstofffreie Rückseite sicherzustellen, bevor Platin aufgebracht wird, wird das Oxid zuerst von der Rückseite des Wafers durch eine geeignete gepufferte Oxidätzung entfernt. Alternativ kann eine verdünnte HF- Ätzung angewandt werden. Von der Rückseite werden dann durch eine nachfolgende Ätzung einige µm Silizium entfernt.
Z. B. können 8 µm Silizium durch eine 60 Sekunden lange Ätzung mit einer Salpetersäure/Fluorwasserstoffsäure/Essigsäure-Lösung im Verhältnis 9:2:4 entfernt werden. Die Entfernung dieser Oberflächenschicht stellt die Entfernung gelösten Sauerstoffs und von Spuren von Phosphor und Arsen und struktureller Unregelmäßigkeiten auf der Oberfläche sicher. Hierdurch wird auch die flache, borarme Oberflächenzone entfernt, die durch Herausdiffundieren von Bor während des Anwachsens thermischer Oxide gebildet werden kann. Dieser Ätzvorgang stellt die Wirksamkeit der nachfolgenden Silizidbildung sicher.
Nach der Ätzung wird der Wachsfilm abgezogen. Eine zunächst durchgeführte Dampfentfettung entfernt nahezu das gesamte Wachs; darauf folgen einige geeignete Lösungsbäder, um das gesamte Restwachs zu entfernen.
Ein üblicher Vorverdampfungs-Reinigungsvorgang wird danach durchgeführt. Z. B. kann der Wafer in einem frischen Gemisch von 1:1 konzentrierter Schwefelsäure zu 30%igem Wasserstoffperoxid während 15 Minuten getränkt werden. Dieses Gemisch erhitzt sich selbst beim Mischen auf etwa 120° und hat starke Oxidierungseigenschaften. Der Wafer wird dann in entionisiertem Wasser gespült.
Dünne chemische Oxide wachsen auf der Silizium- Waferrückseite während der Vorverdampfungsreinigung, und diese werden durch eine kurze Ätzung in stark verdünnter HF, z. B. 1 zu 100 (HF zu Wasser) während 15 Sekunden entfernt. Der Wafer wird dann in entionisiertem Wasser gespült und nach einer Schleudertrocknung sofort in den Verdampfer gegeben, und das Abpumpen für die nachfolgende Platin- und/oder Palladium/Platin-Ablagerung wird sofort begonnen.
Nach dem Einbringen des Wafers in den Verdampfer und nach Vakuumbildung wird der Wafer vorzugsweise auf etwa 150°C erhitzt. Dieser Vorgang desorbiert Feuchtigkeit und Gase und ermöglicht einen intensiveren Kontakt zwischen dem Silizium und dem abgelagerten Metall. Auch wird die kinetische Energie der sich ablagernden Platinatome durch die thermische Energie des Siliziumsubstrats erhöht. Das abgelagerte Metall wird dann auf etwa 500°C erhitzt, um auf der Rückseite, die von einer Oxidbarriere gegenüber dem Siliziumwafer frei ist, Silizid zu bilden.
Es ist äußerst wichtig, daß die Schritte zwischen der endgültigen Reinigung der Siliziumrückseite bis zur Silizidbildung nicht unterbrochen werden und unmittelbar aufeinanderfolgen. Der Platindiffusionsschritt folgt danach.
Anschließend wird die Rückseite sandgestrahlt und geätzt, wobei die Frontseite während dieses Vorganges mit einer Schutzschicht überzogen ist. Alternativ kann die Rückseite auch geschliffen werden. In jedem Falle kann eine übliche Chrom-Nickel-Silber Rückseitenkontaktschicht auf die hintere Oberfläche des Wafers aufgebracht werden.

Claims (12)

1. Verfahren zum Einbringen von Platinatomen in einen Siliziumkörper zur Reduzierung der Minoritätsträgerlebensdauer dadurch gekennzeichnet, daß eine Palladiumschicht auf einer Oberfläche des Siliziumkörpers gebildet wird, daß danach eine Platinschicht auf der Palladiumschicht gebildet und der Siliziumkörper erhitzt wird, daß die Palladium- und die Platinschichten auf eine erste Temperatur erhitzt werden, die ausreicht, um Palladiumsilizid zu bilden, in der Platinatome gleichmäßig verteilt sind, und daß danach der Siliziumkörper und das Palladiumsilizid auf eine zweite, höhere Temperatur erhitzt werden, ausreichend hoch und für eine ausreichend kurze Zeit, um Platinatome in den Siliziumkörper diffundieren zu lassen, die jedoch zu niedrig ist, um Palladiumatome in den Siliziumkörper diffundieren zu lassen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Temperatur etwa 900°C beträgt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Siliziumkörper wenigstens einen PN-Übergang enthält, der in dem Siliziumkörper durch einen Verfahrensschritt gebildet wird, der dem Verfahrensschritt der Erhitzung des Siliziumkörpers vorausgeht, um die Diffusion der Platinatome in den Siliziumkörper zu bewirken.
4. Verfahren nach einem der Ansprüche 1 oder 3, dadurch gekennzeichnet, daß die Palladium- und Platinschichten durch Elektronenstrahlverdampfung auf dem Siliziumkörper gebildet werden.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Siliziumkörper aus einem dünnen, flachen Wafer aus monokristallinem Silizium besteht.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Siliziumkörper mehrere PN-Übergänge enthält.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Lage der PN-Übergänge bei der zweiten Temperatur stabil bleibt.
8. Verfahren nach einem der Ansprüche 1, 3 oder 7, dadurch gekennzeichnet, daß das Palladiumsilizid vom Siliziumkörper nach Diffusion der Platinatome in den Siliziumkörper entfernt wird.
9. Verfahren zum Einbringen von Platinatomen in einen Siliziumwafer zur Reduzierung der Minoritätsträger- Lebensdauer, dadurch gekennzeichnet, daß eine Platinschicht auf der Rückseite eines Siliziumwafers gebildet wird, der ein Muster von PN-Übergängen enthält, die in seiner gegenüberliegenden Oberfläche gebildet sind, und daß unmittelbar nach dem Aufbringen der Platinschicht und bevor sich eine Oxidschicht zwischen der Platinschicht und dem Silizium bildet, der Wafer erhitzt wird, um eine Platinsilizidschicht auf der Rückseite zu bilden, die frei von einer störenden Oxidschicht ist, und daß danach Platinatome aus der Silizidschicht in den Wafer durch Erhitzen des Wafers auf eine Temperatur über etwa 850°C, jedoch niedriger als eine Temperatur, bei der die PN- Übergänge im Wafer verschoben werden, diffundiert werden.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Platinschicht durch Elektronenstrahlverdampfung gebildet wird.
11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß der Wafer zur Silizidbildung in einer Gasatmosphäre erhitzt wird.
12. Verfahren nach einem der Ansprüche 9 oder 11, dadurch gekennzeichnet, daß das Silizid nach Diffusion der Platinatome in den Wafer von diesem entfernt wird.
DE4029826A 1989-09-21 1990-09-20 Platindiffusionsverfahren fuer einen halbleiterkoerper Granted DE4029826A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/410,323 US4925812A (en) 1989-09-21 1989-09-21 Platinum diffusion process

Publications (2)

Publication Number Publication Date
DE4029826A1 DE4029826A1 (de) 1991-04-04
DE4029826C2 true DE4029826C2 (de) 1993-09-09

Family

ID=23624227

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4029826A Granted DE4029826A1 (de) 1989-09-21 1990-09-20 Platindiffusionsverfahren fuer einen halbleiterkoerper

Country Status (6)

Country Link
US (1) US4925812A (de)
JP (1) JP2728147B2 (de)
AT (1) AT398014B (de)
DE (1) DE4029826A1 (de)
GB (1) GB2236119B (de)
IT (1) IT1246685B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262336A (en) * 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
JP2752184B2 (ja) * 1989-09-11 1998-05-18 株式会社東芝 電力用半導体装置
IT1247293B (it) * 1990-05-09 1994-12-12 Int Rectifier Corp Dispositivo transistore di potenza presentante una regione ultra-profonda, a maggior concentrazione
IT1244119B (it) * 1990-11-29 1994-07-05 Cons Ric Microelettronica Processo di introduzione e diffusione di ioni di platino in una fetta di silicio
US6624477B1 (en) 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
JP3637069B2 (ja) 1993-03-12 2005-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100203982B1 (ko) * 1993-03-12 1999-06-15 야마자끼 순페이 반도체장치 및 그의 제작방법
US5635426A (en) * 1993-08-26 1997-06-03 Fujitsu Limited Method of making a semiconductor device having a silicide local interconnect
EP0675527B1 (de) * 1994-03-30 1999-11-10 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Verfahren zur Herstellung von bipolaren Transistoren mit kontrollierter Speicherzeit
US6426248B2 (en) * 2000-02-15 2002-07-30 International Rectifier Corporation Process for forming power MOSFET device in float zone, non-epitaxial silicon
US6358825B1 (en) 2000-11-21 2002-03-19 Fairchild Semiconductor Corporation Process for controlling lifetime in a P-I-N diode and for forming diode with improved lifetime control
US20020195613A1 (en) * 2001-04-02 2002-12-26 International Rectifier Corp. Low cost fast recovery diode and process of its manufacture
WO2003088280A1 (en) * 2002-04-08 2003-10-23 Council Of Scientific And Industrial Research Process for the production of neodymium-iron-boron permanent magnet alloy powder
US7749877B2 (en) * 2006-03-07 2010-07-06 Siliconix Technology C. V. Process for forming Schottky rectifier with PtNi silicide Schottky barrier
DE102007020039B4 (de) * 2007-04-27 2011-07-14 Infineon Technologies Austria Ag Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement
CN105814694B (zh) 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN109671625A (zh) * 2017-10-13 2019-04-23 华润微电子(重庆)有限公司 快恢复二极管的制备方法
CN112002761A (zh) * 2020-09-07 2020-11-27 深圳市美浦森半导体有限公司 一种集成frd的dmos器件的制造方法及dmos器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3728592A (en) * 1969-05-09 1973-04-17 Ibm Semiconductor structure having reduced carrier lifetime
US3640783A (en) * 1969-08-11 1972-02-08 Trw Semiconductors Inc Semiconductor devices with diffused platinum
US3963523A (en) * 1973-04-26 1976-06-15 Matsushita Electronics Corporation Method of manufacturing semiconductor devices
DE2735769C3 (de) * 1977-08-09 1980-03-27 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur Einstellung der Minoritätsladungsträgerlebensdauer in Halbleiterbauelementen aus einkristallinem Silizium
JPS54106178A (en) * 1978-02-08 1979-08-20 Mitsubishi Electric Corp Thyristor and its manufacture
US4206540A (en) * 1978-06-02 1980-06-10 International Rectifier Corporation Schottky device and method of manufacture using palladium and platinum intermetallic alloys and titanium barrier
JPS5939898B2 (ja) * 1978-09-26 1984-09-27 三菱電機株式会社 半導体装置の製造方法
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
US4593302B1 (en) * 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
US4322453A (en) * 1980-12-08 1982-03-30 International Business Machines Corporation Conductivity WSi2 (tungsten silicide) films by Pt preanneal layering
US4398344A (en) * 1982-03-08 1983-08-16 International Rectifier Corporation Method of manufacture of a schottky using platinum encapsulated between layers of palladium sintered into silicon surface
JPS6084881A (ja) * 1983-10-17 1985-05-14 Toshiba Corp 大電力mos fetとその製造方法
JPS618916A (ja) * 1984-06-21 1986-01-16 インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン ド−プ領域の形成方法
US4791074A (en) * 1986-08-29 1988-12-13 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor apparatus
US4855799A (en) * 1987-12-22 1989-08-08 Kabushiki Kaisha Toshiba Power MOS FET with carrier lifetime killer

Also Published As

Publication number Publication date
AT398014B (de) 1994-08-25
IT9021494A0 (it) 1990-09-17
IT1246685B (it) 1994-11-25
DE4029826A1 (de) 1991-04-04
IT9021494A1 (it) 1992-03-17
JP2728147B2 (ja) 1998-03-18
JPH03138926A (ja) 1991-06-13
US4925812A (en) 1990-05-15
GB2236119A (en) 1991-03-27
GB2236119B (en) 1994-05-25
GB9018319D0 (en) 1990-10-03
ATA192490A (de) 1993-12-15

Similar Documents

Publication Publication Date Title
DE4029826C2 (de)
DE68911702T2 (de) Halbleitervorrichtung mit zusammengesetztem Substrat, hergestellt aus zwei Halbleitersubstraten in engem Kontakt.
DE19704996C2 (de) Verfahren zur Herstellung eines IGBT-Bauelementes
DE69425632T2 (de) Verfahren zur Herstellung einer kristallisierten Halbleiterschicht und diese verwendender Halbleitervorrichtungen
DE69724317T2 (de) Herstellungsverfahren für eine Vorrichtung bei dem eine dünne Kobaltsilizidschicht geformt wird
DE2056124C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3019850C2 (de)
DE69617952T2 (de) Verfahren zur herstellung von einem halbleiterbauelement
DE2707693C3 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
DE2509315A1 (de) Feldeffekt-halbleiterbauelement und verfahren zu dessen herstellung
EP0001550A1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2553838A1 (de) Verfahren zur herstellung von anreicherungs-feldeffekttransistoren
DE2615754C2 (de)
DE69117889T2 (de) Verfahren zur Einführung und Diffundierung von Platin-Ionen in einem Siliziumplättchen
DE19639697C2 (de) Bipolar- oder MOS-Transistor mit vergrabener Diffusionsbarriere und Herstellungsverfahren dafür
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
EP0025854A1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE69230988T2 (de) Verfahren zum Herstellen einer Anordnung, bei dem ein Stoff in einen Körper implantiert wird
DE1932590A1 (de) Monolithische Schaltung mit eingegliederten Schalttransistoren und stark nichtlineare Widerstandscharakteristiken aufweisenden Schottkydioden und Verfahren zu ihrer Herstellung
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE3650573T2 (de) Leitfähigkeitsmodulations-Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2448478A1 (de) Verfahren zum herstellen von pn-halbleiteruebergaengen
DE2152298A1 (de) Verfahren zur Herstellung von Feldeffekt-und bipolaren Transistoreinrichtungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee