DE3931711A1 - Dynamische random-access-speicherzelle und verfahren zur herstellung - Google Patents

Description

Die Erfindung betrifft eine dynamische Random-Access- Speicherzelle (DRAM) für einen hochintegrierten Halb­ leiterspeicherbaustein sowie ein Verfahren zu deren Herstellung.

In der U.S.Patentanmeldung S/N 07/3 81 288 mit der Über­ schrift "Verfahren zum Herstellen eines Grabenkonden­ sators unter Verwendung einer Fotolack-Ätztechnik" ist ein Verfahren zum Herstellen einer selektiv dotierten Diffusions-Region beschrieben. Außerdem erläutert die U.S.Patentanmeldung S/N 07/3 81 289 einen selbstaus­ richtenden Kontaktierungsprozeß.

Beim Stand der Technik ist die Kapazität des Graben­ kondensators beschränkt, weil nur eine einzige Oxid- Filmschicht in dem Grabenkondensator der DRAM-Zelle mit einer SDT-Struktur (Side Wall Doped Trench) ver­ wendet wird.

Weil der Prozeß zur Herstellung der Source- und der N+ Drain-Regionen des MOSFET sowie der Prozeß zum Verbinden der Bit-Leitung mit der Source-Region eine selbstkontaktierende Maske verwenden, besteht außer­ dem die Schwierigkeit darin, daß minimale Toleranzen zwischen den Maskenschichten eingehalten werden sollten, wenn die bei der Erzeugung der Maskenschicht auftretenden Toleranzen zum Verhindern des Leckstromes zwischen dem Transfer-Gate und der Kontaktmaske und die Toleranz bei dem Ausrichtungsprozeß für die Maskenschicht berücksichtigt werden.

Außerdem besteht ein weiteres Problem darin, daß der Flächenbedarf der Zelle anwächst, weil eine getrennte Kontaktmaske zum Verbinden der N+ Drain-Region und der Speicherkondensator-Ladeelektrode verwendet wird.

Es ist deswegen Aufgabe der Erfindung, eine dynamische Random-Access-Speicherzelle zu schaffen, die eine SDTAS- Struktur aufweist, wobei die Kapazität des Kondensators auf der gegebenen Fläche vergrößert ist, während der Flächenbedarf für den MOSFET vermindert ist. Außerdem ist es Aufgabe der Erfindung, ein wirtschaftliches Verfahren zur Herstellung dieser Speicherzelle zu schaffen.

Diese Aufgabe wird erfindungsgemäß durch die Speicher­ zelle mit den Merkmalen des Anspruches 1 bzw. durch das Verfahren mit den Merkmalen des Anspruches 5 gelöst.

Durch die Verwendung von übereinander verlaufenden Oxid-Schichten in dem Graben und durch den parallelen Anschluß der erhaltenen Kapazitäten an die N+ Drain- Region kann der Kapazitätswert des erhaltenen Konden­ sators gesteigert werden.

Die Fläche des MOSFET wird dadurch verringert, daß die N+ Source-Region an die dritte Poly-Schicht in einem selbstausrichtenden Kontaktierungsprozeß ange­ schlossen wird, während der Anschluß der N+ Drain- Region an die Speicherkondensator-Ladeelektrode in dem Substrat erfolgt.

Die Speicherzelle enthält ein P-Typ-Silizium-Substrat, auf dem sich eine P-Mulden-Region befindet, die mit einem Graben versehen ist, der durch die P-Mulden-Region bis in das P-Typ-Silizium-Substrat hineinreicht. Der Graben weist eine Wand mit einer nach innen und einer nach außen weisenden Seite auf. Auf der nach innen weisenden Seite der Grabenwand ist eine die Kapazität definierende Oxid-Filmschicht aufgebracht, die nur einen oberen Abschnitt der nach innen weisenden Seite der Wand des Grabens ausspart, da die N+ Drain-Region dort angeordnet ist. Eine isolierende Oxid-Filmschicht zum Separieren der Speicherzelle ist auf der P-Mulden- Region an jener Stelle aufgebracht, die dem oberen Abschnitt der nach innen weisenden Seite der Wand des Grabens gegenüberliegt. Es ist ein im Graben be­ findlicher geschichteter Kondensator vorhanden, der erstens eine Speicherkondensator-Ladeelektrode, die in physischem Kontakt mit der N+ Drain-Region steht und an diese elektrisch angeschlossen ist, sowie zweitens eine VCC/2-Elektrode enthält, die mittels einer ONO-Schicht elektrisch isoliert ist, die zwischen der Speicherkondensator-Ladeelektrode und der VCC/2-Elektrode angeordnet ist. An der nach außen weisenden Seite der Wand des Grabens ist eine P- Diffusions-Region vorhanden, die sich teilweise in der P-Mulden -Region und teilweise in dem P-Typ- Silizium-Substrat befindet. Auf der VCC/2-Elektrode ist eine erste LTO-Filmschicht erzeugt. Eine Gate- Elektrodenleitung liegt auf der ersten LTO-Film­ schicht. Neben dem Graben ist ein N-MOSFET auf der P-Mulden-Region vorhanden, wobei der N-Kanal-MOSFET eine Gate-Elektrode, eine N+ Drain-Region und eine N+ Source-Region aufweist, die beide jeweils eine LDD-Region enthalten. Abstandselemente aus einem Oxid-Film sind zu beiden Seiten der Gate-Elektrode und der Gate-Elektrodenleitung angeordnet. Eine zweite LTO-Schicht liegt auf der Gate-Elektrode sowie der Gate-Elektrodenleitung. Eine IPOLY- Schicht führt von der Oberseite der N+ Region auf einen Teil der Oberseite der zweiten LTO-Schicht, die auf der Gate-Elektrode liegt. Eine dritte LTO- Schicht ist auf der gesamten Oberfläche mit Ausnahme eines Teiles der IPOLY-Schicht, die sich auf der N+ Region befindet, aufgebracht. Eine dritte Poly- Schicht für eine Bit-Leitung ist auf der dritten LTO-Schicht vorhanden und an die IPOLY-Schicht auf der N+ Source-Region angeschlossen.

Eine dotierte Oxid-Filmschicht wird auf der dritten Poly-Schicht für die Bit-Leitung erzeugt. Metall­ schichten befinden sich auf einem Teil der dotierten Oxid-Filmschicht. Die gesamte Oberfläche ist schließ­ lich von einer Schutzschicht überzogen.

Das Verfahren zur Herstellung der Speicherzelle be­ steht darin, daß ein P-Typ-Silizium-Substrat ver­ wendet wird und auf dem P-Typ-Silizium-Substrat eine P-Mulden-Region erzeugt wird, die eine Ober­ seite aufweist. Eine isolierende Oxid-Filmschicht zur Separation der Speicherzelle wird auf einem Teil der Oberseite der P-Mulden-Region durch einen LOCOS-Prozeß erzeugt, um die isolierende Oxid-Film­ schicht an der vorbestimmten Stelle der P-Mulden- Region zu positionieren. Mit Hilfe des reaktiven Ionen-Ätz-Prozesses wird ein Graben gebildet, der zum Teil durch die isolierende Oxid-Filmschicht auf der Oberseite der P-Mulden-Region hindurchreicht und zum Teil sich in dem P-Typ-Silizium-Substrat befindet. Der Graben weist eine Wand mit einer nach innen weisen­ den und einer nach außen weisenden Seite auf. Eine selektiv dotierte P+ Diffusions-Region, die sich von der nach außen weisenden Seite der Wand des Grabens zum Teil in die P-Mulden-Region und zum anderen Teil in das P-Typ-Silizium- Substrat hinein erstreckt, wird mittels des Fotolack-Ätzprozesses (Photoresist Etch Back Process) erzeugt. Eine kapazitive Oxid-Film­ schicht wird sodann auf dem Rand der isolierenden Oxid-Filmschicht aufgebracht, der durch die Bildung des Grabens freigelegt wurde, und ferner wird die ein Dielektrikum bildende Oxid-Filmschicht auf der P-Mulden-Region sowie der nach innen wei­ senden Seite der Wand des Grabens erzeugt. Auf der das Dielektrikum bildenden Oxid-Filmschicht in dem Graben sowie in einem Bereich, der der isolieren­ den Oxid-Filmschicht gegenüberliegt, wird eine N-Typ-Poly-Silizium-Schicht aufgebracht. Die N-Typ- Poly-Silizium-Schicht wird sodann aus dem Flächen­ bereich entfernt, der der isolierenden Oxid-Film­ schicht gegenüberliegt. Die das Dielektrikum bildende bzw. die kapazitive Oxid-Filmschicht wird ebenfalls aus dieser der isolierenden Oxid- Filmschicht gegenüberliegenden Fläche entfernt, um so die P-Mulden-Region an dieser Stelle gegenüber der isolierenden Oxid-Filmschicht freizulegen. Auf der N-Typ-Poly-Silizium-Schicht der P-Mulden-Region gegenüber der isolierenden Oxid-Filmschicht und auf der das Dielektrikum bildenden Oxid-Filmschicht wird eine erste Poly-Schicht aufgebracht. Die Ver­ unreinigungen, die in der ersten Poly-Schicht ent­ halten sind, werden dann durch Wärmebehandlung in die P-Mulden-Region der isolierenden Oxid-Filmschicht gegenüberliegend eindiffundiert, um eine N+ Drain- Region zu erzeugen. In dem Graben wird ein ge­ schichteter grabenförmiger Kondensator erzeugt, der eine Speicherkondensator-Ladeelektrode enthält, die in physischem Kontakt mit der N+ Drain-Region steht und an diese elektrisch angeschlossen ist; ferner wird eine VCC/2-Elektrode gebildet, die mittels einer ONO-Schicht zwischen der Kondensator-Ladeelektrode und der VCC/2-Elektrode elektrisch isoliert ist. Eine erste LTO-Oxid-Film­ schicht wird anschließend auf der VCC/2-Elektrode aufgebracht, und es wird die ONO-Schicht entfernt, die auf der kapazitiven Oxid-Filmschicht der Drain- Region und der Oberseite der Speicherkondensator- Ladeelektrode gebildet ist. Außerdem wird die kapazitive Oxid-Filmschicht auf der Oberseite der P-Mulden-Region an der Stelle entfernt, die der Oxid-Filmschicht gegenüberliegt. Auf der P-Mulden- Region wird an der der isolierenden Oxid-Filmschicht gegenüberliegenden Stelle eine Gate-Elektrode er­ zeugt, wobei eine zweite LTD-Filmschicht auf die Gate-Elektrode kommt. Eine Gate-Elektrodenleitung wird auf der LTD-Filmschicht über dem Graben gebil­ det, wobei die zweite LTD-Filmschicht auf der Gate- Elektrode erzeugt wird. Mittels Ionen-Implantation werden zujeder Seite der Gate-Elektrode in der P- Mulden-Region LDD-Regionen gebildet. Oxidische Ab­ standselemente werden an jeder Seite der Gate-Elektrode und der Gate-Elektrodenleitung angebracht. Auf der N+ Source-Region, die später erzeugt wird, wird eine IPOLY-Schicht aufgebracht, ebenso wie auf einem Teil der Gate-Elektrode, auf der sich die zweite LTO-Filmschicht befindet. Die N+ Source-Region wird dadurch erzeugt, daß die Verunreinigungen, die in der IPOLY-Schicht enthalten sind, durch Wärmebe­ handlung in die P-Mulden-Region eindiffundiert werden. Ein Teil der dritten LTO-Filmschicht wird von der IPOLY-Schicht auf der N+ Source-Region entfernt,nachdem die dritte LTO-Filmschicht auf der gesamten Oberfläche aufgebracht ist. Eine dritte Poly-Schicht für eine Bit- Leitung wird auf der dritten LTO-Filmschicht und der IPOLY-Schicht dort aufgebracht, wo ein Teil der dritten LTO-Filmschicht entfernt ist, um so die N+ Source-Region für die Bit-Leitung mit der dritten Poly-Schicht zu verbinden. Anschließend wird eine dotierte Oxid-Filmschicht auf der dritten Poly- Schicht sowie eine Metallschicht auf der dotierten Oxid-Filmschicht erzeugt. Schließlich deckt eine Schutzschicht die dotierte Schicht und die Metall­ schicht ab.

Vorzugsweise wird die N+ Drain-Region dadurch erzeugt, daß eine N-Typ-Poly-Silizium-Schicht auf der kapazi­ tiven Oxid-Filmschicht und eine Schicht eines ersten Fotolacks über der N-Typ-Poly-Silizium-Schicht auf­ gebracht werden, um den Graben mit dem ersten Foto­ lack zu füllen. Der erste Fotolack und die N-Typ- Poly-Silizium-Schicht werden sodann bspw. durch einen Tief-Ätz-Process (Etch Back Process) von der kapazi­ tiven Oxid-Filmschicht bis zu einer Stelle "D" inner­ halb des Grabens heruntergenommen, so daß ein Teil der N-Typ-Poly-Silizium-Schicht und des ersten Foto­ lacks in dem Graben verbleiben. Der bis zu der Stelle "D" durchgeführte Fotolack-Ätzprozeß legt die P-Mulden-Region frei, um einen elektrischen Kontakt zwischen der N+ Drain-Region und der Speicherkon­ densator-Ladeelektrode zu schaffen, die später aus­ gebildet wird. Über die kapazitive Oxid-Filmschicht, die isolierende Oxid-Filmschicht und den Graben wird sodann ein zweiter Fotolack aufgebracht. Ein Teil des zweiten Fotolackes wird geätzt, um ein Masken­ muster zu erzeugen, das das Ätzen des kapazitiven Oxid-Filmes ermöglicht, der unter dem zweiten Foto­ lack liegt, um die P-Mulden-Region an der Stelle freizulegen, die der isolierenden Oxid-Filmschicht gegenüberliegt. Der erste Fotolack sowie der zweite Fotolack werden dann beide entfernt. Eine erste Poly- Schicht wird anschließend auf der Oberfläche der isolierenden Oxid-Filmschicht,auf der kapazitiven Oxid-Filmschicht und auf der P-Mulden-Region auf­ gebracht. An der der isolierenden Oxid-Filmschicht gegenüberliegenden Stelle wird die N+ Drain-Region erzeugt, indem Verunreinigungen, die in der ersten Poly-Schicht enthalten sind, mittels Wärmebehandlung in die P-Mulden-Region eindiffundiert werden.

Der im Graben geschichtete Kondensator wird dadurch erzeugt, daß die erste, in dem Graben aufgebrachte Poly-Schicht erhalten bleibt, während der gesamte übrige Teil der sonst abgelagerten ersten Poly- Schicht entfernt wird, um so eine Speicherkondensator- Ladeelektrode zu schaffen, die in physischem Kontakt mit der N+ Drain-Region steht und an diese elektrisch angeschlossen ist. Dann wird eine ONO-Schicht auf der isolierenden Oxid-Filmschicht, auf der ersten Poly-Schicht und auf der kapazitiven Oxid-Filmschicht sowie der P-Mulden-Region erzeugt. Ein erstes N-Typ- Poly-Material wird auf die ONO-Schicht, die sich auf der P-Mulden-Region befindet, sowie auf die N+ Drain- Region aufgebracht, während gleichzeitig der Graben mit dem ersten N-Typ-Poly-Material ausgefüllt wird. Das erste N-Typ-Poly-Material wird tiefgeätzt, um die ONO-Schicht freizulegen, die sich auf der N+ Drain-Region der Oberseite der ersten N-Typ-Poly- Schicht und der P-Mulden-Region an der der isolieren­ den Oxid-Filmschicht gegenüberliegenden Stelle befin­ det, worauf ein zweites Poly-Material auf die erste Poly-Schicht, die den Graben füllt, und auf die ONO- Schicht aufgebracht wird, die auf der isolierenden Oxid-Filmschicht liegt, um so die VCC/2-Elektrode zu schaffen.

Die P+ Diffusions-Region wird bevorzugt durch einen Fotolack-Ätzprozeß erzeugt, der folgende Schritte umfaßt:
Aufgeben einer Dotantenquelle auf der nach innen weisenden Seite der Grabenwand,
Füllen des Grabens mit einem Fotolack und selektives Tiefätzen des Fotolacks bis zu der gewünschten Ätztiefe,
Entfernen des Teils der Dotantenquelle, der durch das selektive Ätzen des Fotolacks freige­ legt ist, mit anschließendem Beseitigen des ge­ samten Fotolackrestes,
Bilden der selektiven P+ Diffusions-Region an der nach außen weisenden Seite der Grabenwand durch Wärmebehandlung der restlichen verbliebenen Dotantenquelle und
anschließendes Entfernen der verbliebenen Do­ tantenquelle aus dem Graben.

Die dynamische Random-Access-Zelle wird vorzugs­ weise unter Anwendung des selbstausrichtenden Kontaktierungsprozesses zur Herstellung der N+ Source-Region und der dritten Poly-Schicht für die Bit-Leitung hergestellt, die über die IPOLY-Schicht mit der N+ Region verbunden ist.

In der Zeichnung ist ein Ausführungsbeispiel des Gegenstandes der Erfindung dargestellt. Es zeigt

Fig. 1 eine dynamische Random-Access-Speicherzelle mit einer STDAS-Struktur, in einem Querschnitt,

Fig. 2 einen Querschnitt durch ein Silizium-Substrat, das einen eingeformten Graben enthält, der an seiner Außenseite zum Teil mit einer P+ Diffusions-Region umgeben ist und der auf seiner Innenseite einen ein Dielektrikum bildenden Oxid-Film trägt,

Fig. 3 die Anordnung nach Fig. 2, mit einer Poly- Silizium-Schicht auf der Oxid-Filmschicht, sowie einer aufgetragenen Fotolack-Schicht,

Fig. 4 die Anordnung nach Fig. 3, mit einer weiteren Fotolack-Schicht, wobei ein Teil der Oxid- Filmschicht zusammen mit einem Teil der Fotolack-Schicht entfernt ist,

Fig. 5 die Anordnung nach Fig. 4, wobei der Fotolack entfernt ist und auf der Innenseite des Grabens eine Poly-Schicht aufgebracht ist,

Fig. 6 die Anordnung nach Fig. 5, in einem Zustand nach dem Einfüllen eines ersten Poly-Materials, nachdem auf der gesamten Oberfläche des Grabens, einschließlich der Oberseite der ersten Poly-Schicht eine ONO-Schicht erzeugt wurde, und

Fig. 7 die Anordnung nach Fig. 6, in der eine LTO-Filmschicht (Low Temperature Oxide) auf der Oberseite des zweiten Poly-Materials gebildet ist.

Fig. 1 veranschaulicht einen Querschnitt durch eine DRAM-Zelle mit einer SDTAS-Struktur gemäß der Erfindung.

Kurz gesagt ist eine DRAM-Zelle eine Zelle, in der, nachdem eine P-Mulden-Region 17 auf einem P-leitenden Siliziumsubstrat 1 hergestellt ist, ein N-leitender MOSFET 21 und ein geschichteter Grabenkondensator 30 miteinander verbunden sind, der eine P+ Diffusions­ region 15 aufweist, die auf einem Teil der nach außen weisenden Seite 20 B der Wand 20 C des Grabenkondensators 20 ausgebildet ist.

In der P- Mulden-Region 17 sind eine Source-Region 16 sowie eine Drain-Region 16′ des MOSFET 21 ausgebildet. Eine zweite, als Gate-Elektrode 6 A verwendete poly­ kristalline Schicht 6 ist auf einem Gate-Oxid-Film 9 hergestellt, der auf der P-Mulden- Region 17 er­ zeugt ist, während eine zweite polykristalline Schicht 6′ als Gate-Elektroden-Leitung 6 B verwendet wird und auf einer ersten LTD-Filmschicht 8 A hergestellt wird, die ihrerseits auf dem geschichteten Grabenkondensa­ tor 13 erzeugt ist. Eine dritte polykristalline Schicht 5 ist mit der N+ Source-Region 16 über eine IPOLY-Schicht 7 verbunden, die auf der N+ Source-Region 16 hergestellt ist. Die dritte polykristalline Schicht 5 ist von der zweiten, für die Gate-Elektrode verwendeten polykristallinen Schicht 6 und der zweiten, für die Gate-Elektroden-Leitung verwendeten polykristallinen Schicht 6′ durch die LTO-Filmschicht 8 isoliert. Ferner ist die im einzelnen unten beschriebene N+ Drain-Region 16′ unmittelbar mit einer Speicher­ kondensator-Ladeelektrode 12 A in dem Siliziumsubstrat 1 verbunden. Hierbei umfaßt die LTO-Filmschicht 8 eine erste LTO-Filmschicht 8 A, eine zweite LTO-Filmschicht 8 B, eine dritte LTO-Filmschicht 8 D, die zur Isolation verwendet werden, sowie oxidische Abstandsstücke 8 C, die an jeder Seite der Gate- Elektrode 6 A sowie der Gate-Elektroden-Leitung 6 B erzeugt sind. Die Struktur der LTO-Filmschicht 8 mit den oben erwähnten Elementen ist unten im ein­ zelnen beschrieben.

Auf der dritten polykristallinen Schicht 5, die als eine Bit-Leitung verwendet wird, sind außerdem ein dotierter Oxid-Film 4,eine Metallschicht 3 und eine Schutzschicht 2 nacheinander erzeugt. Die Struktur des geschichteten Grabenkondensators 30 wird im einzel­ nen beschrieben, und insbesondere wird das Verfahren zum Herstellen des geschichteten Grabenkondensators unter Bezugnahme auf die Fig. 2 bis 7 erläutert.

Fig. 2 zeigt eine Struktur, bei der eine P-Mulden- Region 17 auf einem P-leitenden Siliziumsubstrat 1 unter Verwendung des Verfahrens zum Herstellen von CMOS (Complementary Metal Exide Silicon) hergestellt ist, um die Leistungsaufnahme des fertigen Speicher­ bausteines zu vermindern. Eine isolierende Oxid-Film­ schicht 11 zur Elementtrennung wird auf einem Teil der P-Mulden-Region 17 durch das bekannte LOCOS-Verfahren (Local Oxidation of Silicon) herge­ stellt. Dabei ist ersichtlich, daß die P-Mulden-Region 17, auf der die isolierende Oxid-Filmschicht 11 erzeugt wird, nach innen stärker oxidiert ist, als in den Figuren dargestellt.

Nach der Erzeugung eines Maskenmusters zum Her­ stellen eines Grabens mittels bekannter Techniken, das selbst nicht auf der P-Mulden-Region auf der isolierenden Oxid-Filmschicht 11 gezeigt ist, wird mit Hilfe des bekannten RIE-Ätzens (Reaktives Ionen-Ätzen) ein Graben von der Oberseite 22 der P-Mulden-Region 17 bis in das P-leitende Siliziumsubstrat 1 entsprechend dem Maskenmuster herausgeätzt. An der äußeren Seite 20 B der Wand 20 C des Grabens 20 wird eine P+ Diffusions-Region 15 mittels selektivem Dotieren unter Verwendung der bekannten Fotolack-Rückätz-Technik (Photoresist Etch Back) hergestellt. Obwohl das Verfahren zum selektiven Herstellen der P+ Diffusions-Region 15 an der äußeren Seite 20 B der Wand 20 C des Grabens 20 unter Verwendung der Fotolack-Rückätz- Technik nicht in den Figuren gezeigt ist, soll das Verfahren zum Bilden der P+ Diffusions-Region 15 kurz erläutert werden. Nachdem eine Dotantenquelle, bspw. BSG ( Bor-Silizium-Glas) und PSG (Phosphor- Silizium-Glas) an der inneren Seite 20 A der Wand 20 C des Grabens 20 mit der gewünschten Dicke aufgebracht ist, wird der Graben 20 mit einem Foto­ lack gefüllt und eingeebnet. Nach dem Wegätzen des Fotolacks und der BSG-Schicht bis zu der Rückätz­ stelle wird der verbliebene Fotolack aus dem Graben 20 entfernt. Durch Wärmeeinwirkung auf die auf der inneren Seite 20 A der Wand 20 C des Grabens 20 verbliebenen Dotantenquelle, bspw. BSG, wird die P+ Diffusions-Region 15 erzeugt. Sodann wird der Rest der Dotantenquelle entfernt und eine kapazitive Oxid-Filmschicht 13 auf der inneren Seite 20 A der Wand 20 C des Grabens 20 sowie der P-Mulden-Region 17 aufgebracht.

Fig. 3 zeigt eine Struktur, bei der eine N-leitende polykristalline Silizium-Schicht 19 auf die kapazi­ tive Oxid-Filmschicht 13 mit der gewünschten Dicke aufgebracht und der Graben 20 mit einem ersten Foto­ lack 18 A gefüllt ist. Daran anschließend wird ein Rückätz-Prozeß ausgeführt, um den ersten Fotolack 18 A von der Oberseite 22 der P-Mulden- Region 17 bis hin zu dem in Fig. 3 gezeigten Punkt D zu ent­ fernen. Gleichzeitig wird ein Teil der N-leitenden polykristallinen Silizium-Schicht 19 bis zu derselben Tiefe, d.h. bis zu dem Punkt "D" entfernt.

Fig. 4 zeigt einen Zustand, bei dem ein zweiter Foto­ lack 18 B die in Fig. 3 gezeigte Anordnung füllt, um eine N+ Drain-Region 16′ des in Fig. 1 gezeigten MOSFET 21 zu erzeugen. Sodann wird ein Fotolack-Mas­ kenmuster 23 erzeugt, indem ein Teil des zwei­ ten Fotolacks 18 B unter Verwendung der bekannten Fotolack-Rückätz-Technik entfernt wird, wobei die N+ Drain-Region 16′ hergestellt wird. Ein Teil der kapazitiven Oxid-Filmschicht 13, die durch den Rück­ ätz-Prozeß freigelegt ist, wird entfernt, nachdem der zweite Fotolack 18 B, wie oben erläutert, beseitigt ist.

Fig. 5 zeigt eine Anordnung, aus der der erste Foto­ lack 18 A und der zweite Fotolack 18 B im Anschluß an den in Verbindung mit Fig. 4 beschriebenen Prozeß vollständig entfernt sind. Nachdem eine N-leitende polykristalline Schicht 12, die bspw. mit N-leitenden Verunreinigungen dotiert ist, auf der N-leitenden poly­ kristallinen Silizium-Schicht 19 mit der gewünschten Dicke aufgebracht ist, werden anschließend die P-Mulden-Region 17, die isolierende Oxid-Filmschicht 11 so­ wie die N+ Drain-Region 16′ in der P-Mulden-Region 17, wie durch eine gestrichelte Linie in Fig. 4 ge­ zeigt, durch Wärmebehandlung erzeugt. Sodann wird durch Entfernen eines Teils der N-leitenden ersten polykristallinen Schicht 12, die mit den bspw. N-leitenden Verunreinigungen dotiert ist, bis hin zum oberen Rand des Grabens 20, d.h. der Oberseite 22 der P-Mulden- Region 17, die N+ Drain-Region 16′ mit der N-leitenden ersten polykristallinen Schicht 12 verbunden. Es ist ersichtlich, daß die N-leitende polykristalline Silizium-Schicht 19 und die N-leitende erste polykristalline Schicht 12 zu einer Ladungsspeicherelektrode 12 A für den gestapelten Grabenkondensator 30 werden.

Fig. 6 zeigt die Anordnung, auf der nach der Her­ stellung einer ONO-Schicht (Oxid-Nitrid-Oxid) oder einer Oxid-Filmschicht 14 auf der Anordnung nach Fig. 5 das erste N-leitende polykristalline Material 10 A für eine VCC/2-Elektrode aufgebracht ist. Das erste N-leitende polykristalline Material 10 A für die VCC/2-Elek­ trode wird durch den bekannten Rückätz-Prozeß entfernt. Derjenige Teil des N-leitenden ersten poly­ kristallinen Materials 10 A, der die ONO-Schicht 14 überlagert, wird mit Ausnahme des N-leitenden ersten polykristallinen Materials 10 A an dem Graben 20, wie in Fig. 7 ersichtlich ist, entfernt.

Fig. 7 läßt die Anordnung erkennen, bei der ein Teil des ersten N-leitenden polykristallinen Materials 10 A für die VCC/2-Elektrode auf der ONO-Schicht 14 neben der N+ Drain-Region 16′, d.h. der Teil,der gegenüber dem Abschnitt 22 A an der isolierenden Oxid-Filmschicht 11 liegt, durch den Rückätz-Prozeß weggeätzt ist. Ein zweites N-leitendes polykristallines Material 10 B wird auf dem ersten N-leitenden polykristallinen Material 10 A und der ONO-Schicht 14, die auf der isolierenden Oxild-Filmschicht 11 erzeugt ist, aufgebracht. Sodann wird eine erste LTO-Filmschicht 8 A auf der erzeugten Struktur abgelagert und ein Teil der ersten LTO-Filmschicht 8 A durch bekannte Ätz­ techniken weggeätzt, wobei der auf dem zweiten N- leitenden polykristallinen Material 10 B liegende Teil verbleibt. Dies führt zur Bildung einer ersten N-leitenden polykristallinen Schicht 8 A lediglich auf dem zweiten N-leitenden polykristallinen Material 10 B. Hierdurch entsteht eine VCC/2-Elektrode 10. Als nächstes werden die kapazitive Oxid-Filmschicht 13 und die freiliegende ONO-Schicht oder Oxid-Film­ schicht 14, die ausschließlich gegenüber der iso­ lierenden Oxid-Filmschicht liegen, entfernt, wie dies in Fig. 1 zu erkennen ist.

Wenn, wie oben beschrieben, das neue Verfahren zum Herstellen des im Graben befindlichen Kondensators 30 schrittweise ausgeführt wird, wird zwischen der poly­ kristallinen Schicht 12 und der P+ Diffusions-Region 15 ein Kondensator und außerdem ein weiterer Kon­ densator zwischen der Speicherkondensator-Lade­ elektrode 12 A und der VCC/2-Elektrode 10 erhalten, so daß zwei Kondensatoren parallel an die N+ Drain-Region 16′ angeschlossen sind. Die Kapazität des erhaltenen Elementes ist deswegen erheblich ver­ größert. Außerdem wird ein fehlerhafter Betrieb des Elementes infolge eines Spannungsdurchbruches der Oxid-Filmschichten verhindert, indem die Dicke der kapazitiven Oxid-Filmschicht 13 und der ONO-Schicht 14 groß gemacht wird.

Ein Verfahren zum Herstellen des MOSFET 21 wird anhand von Fig. 1 beschrieben.

Eine Gate-Oxid-Filmschicht 9 wird auf der P-Mulden-Region 17 neben dem im Graben eingelegten Kondensator 30 erzeugt. Eine zweite polykristalline Schicht 6 für eine N-leitende Gate-Elektrode wird auf der Gate-Oxid-Filmschicht 9 aufgebracht. Eine zweite polykristalline Schicht 6′ für die Gate-Leitung wird auf einer ersten LTO-Filmschicht 8 A erzeugt. Sodann wird eine zweite LTO-Filmschicht 8 B auf der zweiten polykristallinen Schicht 6 für die Gate-Elektrode sowie der zweiten polykristallinen Schicht 6′ für die Gate-Elektroden-Leitung gebildet. Während eines Oxidations- oder Ätzprozesses wird, um ein Hochwachsen der Oxid-Filmschicht zu verhindern, ein nicht gezeigter Nitrid-Film auf der zweiten LTO-Filmschicht 8 B abgelagert. Sodann werden die Gate-Elektrode 6 A und die Gate-Elektroden-Leitung 6 B mit Hilfe eines Gate-Muster erzeugenden Prozesses, wie in der Zeichnung gezeigt, erzeugt, und der andere Teil der zweiten polykristallinen Schichten 6 und 6′ wird, mit Ausnahme der Teile, die für die Gate-Elektrode und die Gate-Elektronen-Leitung 6 B be­ nötigt werden, entfernt. Der Einfachheit halber wird der Prozeß zum Herstellen der Gate-Elektrode 6 A und der Gate-Elektroden-Leitung 6 B nicht weiter erläutert, ebensowenig wie der Prozeß in den Fi­ guren dargestellt ist, um eine Überladung zu ver­ meiden.

Nachdem eine Oxid-Filmschicht 9 auf der P-Mulden-Region 17 gebildet ist, werden dünne N-leitende LDD-Regionen 16 A und 168 (Lightly Doped Drain) durch Ionen-Implantation in der P-Mulden-Region 17 zu beiden Seiten der Gate-Elektrode 17 erzeugt. Außerdem wird, um Abstandselemente an beiden Seiten der Gate-Elektrode 6 A und der Gate-Elektrodenleitung 6 B zu erzeugen, eine Oxid-Schicht aufgebracht. Es wird sodann ein iso­ tropes Ätzen durchgeführt, wodurch die Abstandsele­ mente 8 C erhalten werden, die die LDD-Region 16 A und 16 B schützen, wenn eine IPOLY-Schicht 7 diffun­ diert wird, um eine später erzeugte N+ Source-Region 16 entstehen zu lassen.

Als nächstes wird der auf der Gate-Elektrode 6 A und der Gate-Elektroden-Leitung 6 B befindliche Nitrid-Film entfernt und eine IPOLY-Schicht 7, die N- leitende Verunreinigungen enthält, auf der gesamten Oberfläche der Struktur abgelagert, um ohne Verwendung eines Masken-Prozesses die N+ Source-Region zu bilden. An­ schließend wird der größte Teil der IPOLY-Schicht entfernt, wobei derjenige Teil verbleibt, der die N+ Source-Region entstehen lassen soll. Eine N+ Source-Region 16 wird dadurch hergestellt, daß die in der IPOLY-Schicht 7 enthaltenen Verunreinigungen in die P-Mulden-Region 17 infolge einer Wärmebe­ handlung hineindiffundieren.

Da keine Notwendigkeit besteht, ein Maskenmuster zu verwenden, wenn die N+ Source-Region 16 erzeugt wird, ist es infolge des oben beschriebenen Prozesses möglich, die Toleranzen zu vermindern, die von einer Fehlausrichtung des Maskenmusters herrühren, was notgedrungen während der Maskenausrichtung auftritt. Anschließend wird eine dritte LTO-Filmschicht 8 D abgelagert, wodurch eine Isolation zwischen der Gate-Elektrode 6 A und der Gate-Elektrodenleitung 6 B sowie einer dritten polykristallinen Schicht 5 für eine Bit-Leitung geschaffen wird, die ent­ sprechend dem nachfolgenden Prozeß hergestellt wird. Nachdem ein Teil der dritten LTO-Filmschicht 8 D auf der IPOLY-Schicht 7 entfernt ist, wird die dritte polykristalline Schicht 5 aufgebracht, wo­ durch die IPOLY-Schicht 7 unmittelbar mit der dritten polykristallinen Schicht 5 für die Bit-Leitung verbunden ist.

Nachdem, wie oben beschrieben, die Gate-Elektrode 6 A sowie die LDD-Regionen 16 A und 16 B hergestellt sind, wird die N+ Source-Region 16 durch Wärmebehandlung der N-leitenden, mit Verunreinigungen dotierten IPOLY-Schicht 7 hergestellt und die polykristalline Schicht 4 für die Bit-Leitung durch einen selbst­ ausrichtenden Kontaktprozeß erzeugt. Es ist deshalb kein Maskenausrichtungsprozeß zum Herstellen der N+ Source-Region erforderlich, und es kann auch die Kontaktfläche vollständig von der Oberseite der Gate-Elektrode 16 A während des Ablagerns der polykristallinen Schicht 4 für die Bit-Leitung eingenommen werden, was zu einer Verminderung des Flächenbedarfs für den MOSFET führt.

Sodann, nachdem eine dotierte Oxid-Filmschicht 4 auf der dritten polykristallinen Schicht 5 und der Metallschicht 3 für die Wortleitungs-Anwahl hergestellt ist, wird eine Schutzfilmschicht 2 darauf angebracht. Die gemäß dem oben beschriebenen Verfahren erzeugte Stuktur ist die erfindungsgemäße DRAM-Zelle, deren schematischer Querschnitt in Fig. 1 ersichtlich ist.

Der Betrieb der erfindungsgemäßen Speicherzelle ist dergestalt, daß der N-Kanal-MOSFET 21 den in dem Graben befindlichen Kondensator 30 lädt bzw. ent­ lädt. Wenn beispielsweise die Gate-Elektrode 6 A des N-Kanal-MOSFET 21 über die Wortleitung aus­ gewählt ist, um den im Graben befindlichen Konden­ sator 30 zu laden, werden die N+ Source-Region 16 und die N+ Drain-Region 16′ elektrisch leitend. Deshalb ist dies der informationsspeichernde Zu­ stand, da die über die dritte polykristalline Schicht 5 für die Bit-Leitung kommenden Ladungs­ träger in dem im Graben befindlichen Kondensator 30 gespeichert werden. Die Gate-Elektrode 6 A wird dann elektrisch abgeschaltet, so daß der im Graben befindliche Kondensator 30 im geladenen Zustand ge­ halten wird. Um die Ladungsträger aus dem im Graben befindlichen Kondensator 30 C zu entladen, wird eben­ falls die Gate-Elektrode mit einer niedrigen Spannung angewählt, die niedriger ist als jene Spannung, die zum Laden des im Graben befindlichen Kondensators 30 angelegt wird, wodurch die N+ Source-Region 6 und die N+ Drain-Region 6′ wiederum leitend werden. Das heißt, wenn eine niedrige Spannung an die dritte polykristalline Schicht 5 für die Bit-Leitung ange­ legt wird, die an die N+ Source-Region 16 angeschlossen ist, wird die in dem im Graben befindlichen Kondensa­ tor 30 gespeicherte Ladung zu der dritten poly­ kristallinen Schicht 5 für die Bit-Leitung über die N+ Source-Region 16 und die N+ Drain-Region 16′ entladen. Der im Graben befindliche Kondensator 30 gelangt so in den "0"-Zustand.

Durch die Erfindung wird die Kapazität des Graben- Kondensators um den Faktor 2 durch die Verwendung des im Graben geschichteten Kondensators 30 vergrößert, bei dem in gestapelter Anordnung in der bekannten STD-Struktur (Side-Wall Doped Trench) Oxid-Film­ schichten ausgebildet sind, verglichen mit dem bekannten Graben mit nur einer einzigen Oxid-Filmschicht. Außerdem ist gemäß der Erfindung die N+ Drain-Region des MOSFET mit der Speicherkon­ densator-Ladeelektrode in dem Silizium-Substrat verbunden. Es ist deswegen im Gegensatz zu der be­ kannten Struktur keine Kontaktfläche zum Anschluß der N+ Drain Region an die Speicherkondensator-Lade­ elektrode erforderlich.

Außerdem ist der Abstand zwischen der dritten poly­ kristallinen Schicht 5 für die Bit-Leitung und jeder Elektrode des MOSFET minimiert, indem ein selbstaus­ richtender Kontaktierungsprozeß verwendet wird.

Als Folge der oben erwähnten Vorteile können beim Entwurf der Zelle die Länge der dritten polykristallinen Schicht 5 für die Bit-Leitung in Querrichtung der Zell­ struktur durch Verwendung einer gefalteten Bit-Leitungs-An­ ordnung minimiert werden. Da mit anderen Worten bei der Methode mit einer gefalteten Bit-Leitungs-Anordnung zwei MOSFET-Elektroden benötigt werden, um die Größe der Speicherzelle zu verringern, sollte das Prozeß-Muster, das die Ausdehnung des MOSFET und den Abstand zwischen den MOSFETs festlegt, auf die minimale Größe ausgelegt sein. Wenn bspw. die Größe des minimalen Prozeßmusters X beträgt, ist die Gesamtlänge der Speicherzelle in Querrichtung 4 X. Wenn deswegen die Länge der Speicherzelle in Längsrichtung (in Wort­ richtung) Y beträgt, ergibt sich die Fläche A der Speicherzelle wie folgt:

A=4X×Y (1)

Aus Gleichung (1) ergibt sich Y wie folgt, wenn Y so bemessen ist, daß es die minimale Prozeßmuster­ größe aufweist (bspw. sei angenommen, daß jede Länge in dem aktiven Bereich sowie die isolierende Fläche so festgelegt sind, daß sie X aus der nicht gezeigten Draufsicht von Fig. 1 sind):

Y=2× (2)

Gemäß der Erfindung ist folglich die minimale Fläche A der Speicherzelle unter Verwendung des Verfahrens der Anordnung mit gefalteter Bit-Leitung:

A=4X×2X=8X² (3)

Es ist ersichtlich, daß wenn bspw. die minimale Prozeß­ mustergröße 10 µm beträgt, die Fläche A so bemessen sein kann, daß sie A = 4×1 µm×2×1 µm = 8 µm² beträgt und daß, wenn die minimale Prozeßmustergröße 0,5 µm beträgt, die Fläche A sein kann: A = 4×0,5 µm×2×0,5 µm=2 µm².

Obwohl die Erfindung im Hinblick auf die bevorzugten Ausführungsbeispiele des Prozesses unter Verwendung eines N-Kanal-MOSFET nach der Bildung einer P-Mulden- Region auf dem P-leitenden Substrat beschrie­ ben ist, ist es ohne weiteres ersichtlich, daß der­ selbe Prozeß auch so angewendet werden kann, daß eine N-Mulden-Region auf dem P-leitenden Silizium-Substrat und ein P-Kanal-MOSFET auf der N-Mulden-Region gebildet wird, während die selektiv dotierte Diffusions-Region N-leitend und das Material für die Ladeelektrode des Speicherkondensators und das Material für die VCC/2-Elektrode P-leitendes polykristallines Material sind.

Claims (10)

1. Dynamische Random-Access-Speicherzelle, die eine SDTAS-Struktur aufweist, mit:
einem P-leitenden Silizium-Substrat (1), auf dem eine P-Mulden-Region (17) gebildet ist;
einem durch die P-Mulden=Region (17) reichenden Graben, der sich bis in das P-Typ-Silizium-Substrat (1) erstreckt und eine Wand (20 A) mit einer innen- und einer außenliegenden Seite aufweist;
einer kapazitiven Oxid-Filmschicht (13), die auf der inneren Seite der Wand (20 A) des Grabens (20), mit Ausnahme eines oberen Abschnittes (D) der inne­ ren Seite der Wand (20 A) des Grabens (20) ausgebildet ist;
einer zum Abtrennen der Speicherzelle dienenden isolierenden Oxid-Filmschicht (11), die auf der P-Muldenregion (17) gegenüber dem oberen Abschnitt (D) der innenliegenden Seite der Wand (20 A) des Grabens (20) ausgebildet ist;
einem in dem Graben (20) geschichteten Kondensator (30), der eine Speicherkondensator-Ladeelektrode (12), die in physischem Kontakt mit einer N+ Drain-Region (16) steht und mit dieser elektrisch verbunden ist, sowie eine VCC/2-Elektrode (10 A) aufweist, die mittels einer zwischen der Speicherkondensator-Ladeelektrode (12) und der VCC/2-Elektrode (10 A) ausgebildeten ONO-Schicht (14) elektrisch isoliert ist;
einer selektiv dotierten P+ Diffusions-Region (15), die von der äußeren Seite der Wand (20 A) des Grabens (20) ausgehend,in einem Teil der P-Mulden-Region (17) sowie einem Teil des P-Typ Silizium-Substrates (1) ausgebildet ist;
einer auf der VCC/2-Elektrode (10 A) gebildeten ersten LTO-Filmschicht (8 A);
einer auf der ersten LTO-Filmschicht (8 A) ausge­ bildeten Gate-Elektrodenleitung (6 B);
einem neben dem Graben (20) und auf der P-Mulden-Region (17) ausgebildeten N-MOSFET (21), der eine Gate-Elektrode (6), eine N+ Drain-Region (16′) und eine N+ Source-Region (16) aufweist, wobei die N+ Source-Region (16) und die N+ Drain-Region (16′) jeweils eine LDD-Region umfassen;
Oxid-Film-Abstandselementen (8 C), die an beiden Seiten der Gate-Elektrode (6) und der Gate-Elektroden­ leitung (6 B) ausgebildet sind;
einer zweiten auf der Gate-Elektrode (6) und der Gate-Elektrodenleitung (6 B) ausgebildeten LTO-Schicht (8 B);
einer auf der Oberseite der N+ Source-Region (16) ausgebildeten und bis zu einem Teil der Oberseite der zweiten LTO-Schicht (8 B), die die Gate-Elektrode (6) bildet, reichenden IPOLY-Schicht (7);
einer dritten LTO-Schicht (8 D), die mit Ausnahme eines Teiles der auf der N+ Source-Region (16) ausge­ bildeten IPOLY-Schicht (7) auf der gesamten Oberfläche aufgebracht ist;
einer dritten polykristallinen Schicht für eine Bit-Leitung (5), die auf der dritten LTO-Schicht (8 D) gebildet ist und mit der IPOLY-Schicht (7), die auf der N+ Source-Region (16) ausgebildet ist, verbunden ist;
einer auf der dritten polykristallinen Schicht für die Bit-Leitung (5) ausgebildeten dotierten Oxid-Filmschicht (4);
auf einem Teil der dotierten Oxid-Filmschicht (4) ausgebildeten Metallschichten (3) und
einer auf der gesamten Oberfläche ausgebildeten Schutzschicht (2).

2. Speicherzelle nach Anspruch 1, bei der die Speicher- Kondensator-Ladeelektrode (12)
eine N-Typ Poly-Silizium-Schicht (19), die auf der kapazitiven Oxid-Filmschicht (13) auf der inneren Seite der Wand (20 A) des Grabens (20) ausgebildet ist; und
eine erste N-Typ-Polyschicht (12 A) aufweist, die auf einem Niveau mit der P-Mulden-Region ausgebildet ist, wodurch die erste N-Typ-Polyschicht (12 A) mit der N+ Drain-Region (16′) über den oberen Bereich der inneren Seite der Wand (20 A) des Grabens (20) verbunden ist, dort wo ein Teil der kapazitiven Oxid-Filmschicht entfernt ist.

3. Speicherzelle nach Anspruch 1, bei der die VCC/2- Elektrode (10 A)
ein erstes Polymaterial, das den Graben füllt und sich bis zu der Höhe der ONO-Schicht (14), die auf der isolierenden Oxid-Filmschicht ausgebildet ist, erhebt; sowie
eine zweite Polymaterialschicht aufweist, die auf der ersten Polymaterialschicht sowie der isolierenden Oxidfilmschicht ausgebildet ist.

4. Speicherzelle nach Anspruch 1, bei der die N-Mulden-Region (17) auf dem P-Typ-Silizium-Substrat (1) und ein P-leitender MOSFET (21) auf der N-Mulden-Region ausgebildet ist, und bei der die selektiv dotierte Diffusionsregion (15) N-leitend ist und das die Ladekondensator-Speicherelektrode (12) bildende Material sowie das die VCC/2-Elektrode (10 B) bildende Material P-Typ-Polymaterial sind.

5. Verfahren zum Herstellen einer dynamischen Random-Access-Speicherzelle, die eine SDTAS-Struktur auf­ weist, mit den Schritten:
Bereitstellen eines P-Typ-Silizium-Substrates;
Ausbilden einer P-Mulden Region auf dem P-TYP-Silizium-Substrat, wobei die P-Mulden-Region eine Oberseite aufweist;
Ausbilden einer isolierenden Oxid-Filmschicht auf einem Teil der Oberseite der P-Mulden-Region mit Hilfe des LOCOS-Prozesses, um das Element zu separieren;
Ausbilden eines Grabens, der durch einen Teil der auf der Ober­ seite der P-Mulden-Region gebildeten isolierenden Oxid-Filmschicht und in einen Bereich des Poly-Typ-Silizium-Substrates reicht, wo­ bei der Graben eine Wand mit einer inneren und einer äußeren Seite aufweist;
Ausbilden einer selektiv dotierten P+ Diffusions-Region mit Hilfe eines Fotolack-Rückätz-Prozesses, die sich von der äußeren Seite der Wand des Grabens zum Teil in die P-Mulden-Region und zum Teil in das P-Typ-Silizium-Substrat erstreckt;
Ausbilden einer kapazitiven Oxid-Filmschicht auf der isolierenden Oxid-Filmschicht,die durch die Bildung des Grabens freiliegt, auf der P-Mulden-Region und auf der inneren Seite der Wand des Grabens;
Aufbringen einer N-Typ-Poly-Silizium-Schicht auf die kapazitive Oxid-Filmschicht, die sich in dem Graben und gegenüber der isolierenden Oxid-Film­ schicht befindet;
Entfernen der N-Typ-Poly-Silizium-Schicht aus dem Bereich,der der isolierenden Oxid-Filmschicht gegen­ überliegt;
Entfernen der kapazitiven Oxid-Filmschicht aus dem Bereich, der der isolierenden Oxid-Filmschicht gegenüberliegt, um dort die P-Mulden-Region freizu­ legen;
Aufbringen einer ersten Poly-Schicht auf die N-Typ-Poly-Silizium-Schicht, an der der isolierenden Oxid-Filmschicht und der kapazitiven Oxid-Filmschicht gegenüberliegenden Stelle der P-Mulden-Region und Eindiffun­ dieren der in der ersten Poly-Schicht enthaltenen Verunreinigungen mittels Wärmebehandlung in die der isolierenden Oxid-Filmschicht gegenüberliegende Stelle der P-Mulden-Region, um eine N- Drain-Region zu erzeugen;
Herstellen eines im Graben geschichteten Kon­ densators in dem Graben, wobei der Kondensator eine Speicherkondensator-Ladeelektrode, die in physischem Kontakt mit der N+ Drain-Region steht und mit dieser elektrisch verbunden ist, sowie eine VCC/2-Elektrode aufweist, die mittels einer ONO-Schicht elektrisch isoliert ist, die zwischen der Speicherkondensator-Ladeelektrode und der VCC/2-Elektrode liegt;
Aufbringen einer ersten LTO-Oxid-Filmschicht auf die VCC/2-Elektrode;
Entfernen der auf der kapazitiven Oxid-Filmschicht gebildeten ONO-Schicht von der Drain-Region und der Oberseite der Speicherkondensator-Ladeelektrode;
Entfernen der auf der Oberseite der P-Mulden-Region ausgebildeten kapazitiven Oxid-Filmschicht an der Stel­ le, die der isolierenden Oxid-Filmschicht gegenüber­ liegt;
Erzeugen einer Gate-Elektrode, die sich auf der P-Mulden-Region an der der isolierenden Oxid-Film­ schicht gegenüberliegenden Stelle befindet mittels einer zweiten LTD-Filmschicht, die auf der Gate- Elektrode zu bilden ist;
Herstellen einer Gate-Elektrodenleitung, die sich auf der LTD-Filmschicht auf dem Graben befindet, wo­ bei die zweite LTD-Filmschicht auf der Gate-Elektrode gebildet ist;
Erzeugen von LDD-Regionen in der P-Mulden-Region mittels Ionen-Implantation an beiden Seiten der Gate-Elektrode;
Herstellen von Oxid-Abstandselementen an beiden Seiten der Gate-Elektrode sowie der Gate-Elektroden-Lei­ tung;
Herstellen einer IPOLY-Schicht auf einer nach­ träglich herzustellenden N+ Source-Region sowie auf einem Teil der Gate-Elektrode, auf dem sich die zweite LTD-Filmschicht befindet;
Erzeugen der N+ Source-Region mittels Diffusion der in der IPOLY-Schicht enthaltenen Verunreinigungen in die P-Mulden-Region durch Wärmebehandlung;
Entfernen eines Teils einer dritten LTO-Filmschicht, die auf der IPOLY-Schicht über der N+Source-Region erzeugt ist, nachdem die dritte LTO-Filmschicht auf der ge­ samten Oberfläche erzeugt ist;
Aufbringen einer dritten Poly-Schicht für eine Bit-Lei­ tung auf der dritten LTO-Filmschicht und der IPOLY-Schicht, dort wo ein Teil der dritten LTO-Film­ schicht entfernt ist, um die N- Source-Region mit der dritten Poly-Schicht für die Bit-Leitung zu verbinden;
Erzeugen einer dotierten Oxid-Filmschicht auf der dritten Poly-Schicht;
Erzeugen einer Metallschicht auf der dotierten Oxid-Filmschicht und
Erzeugen einer Schutzschicht auf der dotierten Oxid-Filmschicht und der Metallschicht.

6. Verfahren nach Anspruch 5, bei dem die P- Diffusions-Region durch den Fotolack-Rückätz-Prozeß mit den Schritten erhalten wird:
Aufbringen einer Dotantenquelle auf der inneren Seite der Wand des Grabens;
Füllen des Grabens mit einem Fotolack und selektives Rückätzen des Fotolacks bis zu der gewünschten Ätztiefe;
Entfernen desjenigen Teils der Dotantenquelle, der durch das selektive Ätzen des Fotolacks freigelegt ist;
Entfernen des gesamten restlichen Fotolacks;
Erzeugen der selektiven P+ Region an der äußeren Seite der Wand des Grabens mittels Wärmebehandlung der verbliebenen Dotantenquelle und
Entfernen des Restes der Dotantenquelle aus dem Graben.

7. Verfahren nach Anspruch 5 zum Herstellen der N+ Drain-Region mit den Schritten:
Aufbringen einer N-Typ-Poly-Silizium-Schicht auf der kapazitiven Oxid-Filmschicht;
Füllen des mit dem Poly-Silizium versehenen Grabens mit dem ersten Fotolack und Entfernen des ersten Foto­ lacks bis zu einer Tiefe gemessen ab der Oberseite der P-Mulden-Region, um so den freigelegten Teil des Poly-Siliziums abzutragen;
Aufbringen eines zweiten Fotolacks auf dem im Graben befindlichen ersten Fotolack sowie gleichzeitiges Auf­ bringen des zweiten Fotolacks auf die isolierende Oxid- Filmschicht und die auf der P-Mulde befindliche kapa­ zitive Oxid-Filmschicht;
Erzeugen eines Maskenmusters durch Ätzen eines Teils des zweiten Fotolacks, um die kapazitive Oxid-Film­ schicht freizulegen;
Entfernen der freigelegten kapazitiven Oxid-Film­ schicht und Entfernen des gesamten Restes des ersten und des zweiten Fotolacks;
Erzeugen der ersten N-Typ-Poly-Schicht auf der auf dem Teil der P-Mulden-Region befindlichen Poly-Silizium-Schicht, in dem ein Teil der kapazitiven Oxid-Filmschicht ent­ fernt ist, sowie auf der kapazitiven Oxid-Filmschicht, die auf P-Mulden-Region vorhanden ist; und
Eindiffundieren der in der ersten N-Typ-Poly-Schicht enthaltenen Verunreinigungen mittels Wärmebehandlung, um die N+ Drain-Region in dem Teil der P-Mulden-Region zu erzeugen, in dem der entsprechende Teil der kapazi­ tiven Oxid-Filmschicht entfernt ist.

8. Verfahren nach Anspruch 5, bei dem der im Graben geschichtete Kondensator dadurch erhalten wird, daß die in dem Graben aufgebrachte erste Poly-Schicht beibehalten wird, während alles übrige der aufgebrachten ersten Poly-Schicht entfernt wird, um die Speicherkondensator-Ladeelektrode zu schaffen, die in physischem Kontakt mit der N+ Drain-Region steht und mit dieser elektrisch verbunden ist, mit den Schritten:
Erzeugen einer ONO-Schicht auf der isolierenden Oxid-Filmschicht auf der ersten Poly-Schicht,auf der kapazitiven Oxid-Filmschicht und auf der P-Mul­ den-Region;
Aufbringen eines ersten N-Typ-Poly-Materials auf der ONO-Schicht, die sich auf der P-Mulden-Region befindet, und der N+ Drain-Region, während gleich­ zeitig der Graben mit dem ersten N-Typ-Poly-Ma­ terial gefüllt wird;
Ausätzen des ersten N-Typ-Poly-Materials,um die ONO-Schicht freizulegen, die sich auf der N+ Drain-Region der Oberseite der ersten N-Typ-Poly-Schicht und auf der Stelle der P-Mulden-Region befindet, die der iso­ lierenden Oxid-Filmschicht gegenüber liegt; und
Aufbringen eines zweiten Poly-Materials auf die erste, den Graben füllende Poly-Schicht sowie auf die ONO-Schicht, die sich auf der isolierenden Oxid-Film­ chicht befindet, um die VCC/2-Elektrode zu er­ zeugen.

9. Verfahren nach Anspruch 5, bei dem die N+ Source-Region und die dritte Poly-Schicht für die Bit-Lei­ tung, die durch die IPOLY-Schicht an die N+ Source-Region angeschlossen ist, mittels eines selbstaus­ richtenden Kontaktprozesses aufgebracht werden.

10. Verfahren zum Herstellen einer dynamischen Random-Access-Speicherzelle, die eine SDTAS-Struktur auf­ weist, mit den Schritten:
Bereitstellen eines P-Typ -Silizium-Substrates;
Ausbilden einer P-Mulden-Region auf dem P-TYP-Silizium-Substrat, wobei die P-Mulden-Region eine Oberseite aufweist;
Ausbilden einer isolierenden Oxidfilmschicht auf einem Teil der Oberseite der P-Mulden-Region, um mit Hilfe des LOCOS-Prozesses auf einem Teil der Ober­ seite der P-Mulden-Region das Element zu separieren;
Ausbilden eines Grabens, der durch einen Teil der auf der Oberseite der P-Mulden-Region gebildeten isolierenden Oxid-Filmschicht,durch die P-Mulden-Re­ gion und in einen Bereich in dem P-Typ-Silizium-Sub­ strat reicht, wobei der Graben eine Wand mit einer inneren Seite und einer äußeren Seite aufweist;
Ausbilden einer selektiv dotierten P⁺-Diffusions-Region, die sich von der äußeren Seite der Wand des Grabens zum Teil in die P-Mulden-Region und zum Teil in das P-Typ-Silizium-Substrat erstreckt, mit Hilfe des Fotolack-Rückätz-Prozesses;
Ausbilden einer kapazitiven Oxid-Filmschicht auf einem Randbereich der isolierenden Oxid-Filmschicht, die durch die Bildung des Grabens freiliegt, auf der P-Mulden-Region und der inneren Seite der Wand des Grabens;
Aufbringen einer N-Typ-Poly-Silizium-Schicht auf die kapazitive Oxid-Filmschicht;
Aufbringen einer Schicht eines ersten Fotolacks über die N-Typ-Poly-Silizium-Schicht, um so den Graben zu füllen;
Entfernen des ersten Fotolacks und der N-Typ-Poly-Sili­ zium-Schicht von der kapazitiven Oxid-Filmschicht bis zu einem in dem Graben gelegenen Punkt, wobei ein Teil der N-Typ-Poly-Silizium-Schicht und des ersten Fotolacks im Graben verbleibt;
Aufbringen eines zweiten Fotolacks über die kapa­ zitive Oxid-Filmschicht, die isolierende Oxid-Film­ schicht und den Graben;
Ätzen eines Teiles des zweiten Fotolacks, um so ein Maskenmuster zu erzeugen, um das Ätzen der kapaziti­ ven Oxid-Filmschicht zu ermöglichen, die unter dem zweiten Fotolack liegt und so einen gegenüber der isolierenden Oxid-Filmschicht liegenden Teil der P-Mulden-Region freizulegen;
Entfernen des ersten Fotolacks und des zweiten Foto­ lacks;
Aufbringen einer ersten Poly-Schicht auf die Ober­ fläche der isolierenden Oxid-Filmschicht; die kapa­ zitive Oxid-Filmschicht; und die P-Mulden-Region;
Erzeugen einer der isolierenden Oxid-Filmschicht gegenüberliegenden N+ Drain-Region durch Eindiffun­ dieren einer in einer ersten Poly-Schicht enthaltenen Verunreinigung in die P-Mulden-Region mittels Wärme­ behandlung;
Beibehalten der in dem Graben aufgebrachten ersten Poly-Schicht, während alles übrige der aufgebrachten ersten Poly-Schicht entfernt wird, um eine Speicher­ kondensator-Ladeelektrode zu schaffen;
Erzeugen einer ONO(oder Oxid-Film)-Schicht auf der isolierenden Oxid-Filmschicht, der ersten Poly-Schicht, der kapazitiven Oxid-Filmschicht und auf der P-Mulden-Region;
Aufbringen eines ersten N-Typ-Poly-Materials auf der ONO(oder Oxid-Film)-Schicht, die sich auf der P-Mulden-Region befindet, und auf der N+ Drain-Region, während gleichzeitig der Graben mit dem ersten N-Typ-Poly-Mate­ rial gefüllt wird;
Ausätzen des ersten N-Typ-Poly-Materials, um die ONO(oder Oxid-Film)-Schicht freizulegen, die sich auf der N+ Drain-Region auf der Oberseite der ersten N-Typ-Poy-Schicht und auf der Stelle der P-Mulden-Region befindet, die der isolierenden Oxid-Filmschicht gegenüber liegt;
Aufbringen eines zweiten Poly-Materials auf die erste, den Graben füllenden Poly-Schicht sowie auf die ONO(oder Oxid-Film)-Schicht, die sich auf der isolierenden Oxid-Filmschicht befindet, um die VCC/2-Elektrode zu erzeugen;
Aufbringen einer ersten LTO-Oxid-Filmschicht auf die VCC/2-Elektrode,
Entfernen der auf der kapazitiven Oxid-Filmschicht gebildeten ONO(oder Oxid-Film) -Schicht von der Drain-Region und der Oberseite der Speicherkondensator- Ladeelektrode;
Entfernen der kapazitiven Oxid-Filmschicht, die auf der Oberseite der P-Mulden-Region an der der isolierenden Oxid-Filmschicht gegenüberliegenden Stelle ausgebildet ist;
Erzeugen einer Gate-Elektrode, die sich auf der P-Mulden-Region an der der isolierenden Oxid-Filmschicht gegenüberliegenden Stelle befindet, wobei eine zweite LTD-Filmschicht auf der Gate-Elektrode gebildet wird;
Herstellen einer Gate-Elektrodenleitung, die sich auf der LTD-Filmschicht und dem Graben befindet, wo­ bei die zweite LTD-Filmschicht auf der Gate-Elektrode gebildet ist;
Erzeugen von LDD-Regionen in der P-Mulden-Region mittels Ionen-Implantation an beiden Seiten der Gate-Elektrode;
Herstellen von Oxid-Abstandselementen an beiden Seiten der Gate-Elektrode, sowie der Gate-Elektroden-Lei­ tung;
Herstellen einer IPOLY-Schicht auf einer nachträg­ lich herzustellenden N+ Source-Region sowie auf einem Teil der Gate-Elektrode, auf dem sich die zweite LTD-Film­ schicht befindet;
Erzeugen der N+ Source-Region mittels Diffusion der in der IPOLY-Schicht enthaltenen Verunreinigungen in die P-Mulden-Region durch Wärmebehandlung;
Entfernen eines Teils der dritten LTO-Filmschicht, die auf die IPOLY-Schicht über der N+ Region erzeugt ist, nachdem die dritte LTO-Filmschicht auf der ge­ samten Oberfläche erzeugt ist;
Aufbringen einer dritten Poly-Schicht für eine Bit-Lei­ tung auf der dritten LTO-Filmschicht und der IPOLY-Schicht, wobei ein Teil der dritten LTO-Filmschicht entfernt ist, um die N+ Source-Region mit der dritten Poly-Schicht für die Bit-Leitung zu verbinden;
Erzeugen einer dotierten Oxid-Filmschicht auf der dritten Poly-Schicht;
Erzeugen einer Metallschicht auf der dotierten Oxid-Film­ schicht und
Erzeugen einer Schutzschicht auf der dotierten Oxid-Film­ schicht und der Metallschicht.