NL8902366A - Dram element met een sdtas struktuur, alsmede werkwijze voor het vervaardigen daarvan. - Google Patents

Description

DRAM element met een SDTAS struktuur, alsmede werkwijze voor het vervaardigen daarvan.

De uitvinding heeft betrekking op een DRAM (Dynamic Random Access Memory; dynamisch vrij toegankelijk geheugen) element van een hoog geïntegreerde halfgeleider-geheugeninrichting, en een werkwijze voor het vervaardigen daarvan, en meer in het bijzonder op een DRAM cel met een SDTAS (Side-Wall Doped Trench and Stacked Capacitor; gestapelde condensator met aan de zijwand gedoteerde groef) struktuur, welke de capacitantie van de condensator kan verhogen en het gebied van het element verminderen door de breedte van de MOSFET (metal oxyde Silicon field effect transistor; metaaloxyde-siliciumveldeffekttransistor) te reduceren, en een werkwijze voor het vervaardigen van zo'n element.

Een werkwijze voor het vormen van een selectief gedoteerd diffusiegebied onder gebruikmaking van een fotoresist-terugetstechnologie is volledig beschreven in de Amerikaanse octrooiaanvrage Serial Nr. 07/381.288, getiteld: A Method For Manufacturing A Trench Capacitor üsing A Photoresist Etch Back Process, en een zelf-richtend contactproces wordt volledig beschreven in de Amerikaanse octrooiaanvrage Serial Nr. 07/381.289, getiteld: Dynamic Random Access Memory Cell and Method, welke beide aanvragen zijn ingediend op 18 juli 1989 en hier uitdrukkelijk zijn geïncorporeerd door referentie.

In de bekende techniek is, aangezien er slechts één oxydefilmlaag is in de groefcondensator van het DRAM element met een SDT (Side Wall Doped Trench; aan de zijwand gedoteerde groef) struktuur, de capacitantie van de groefcondensator beperkt.

Aangezien het proces voor het vormen van de toevoer- en N+ afvoergebieden van de MOSFET (Metal Oxyde Silicon Field Effect Transistor; metaaloxyde-silicium-veldeffekttransistor) en het proces voor het verbinden van de bit-lijn en het toevoergebied gebruik maken van het zelfcontactmasker, is er verder het probleem, dat minimum- toleranties moeten worden gehandhaafd tussen de maskerlagen wanneer de procestoleranties optreden gedurende het vormen van maskerlagen, teneinde lekstroom te voorkomen tussen de overdrachtspoort en het eontactmasker, en de toleranties voor het maskerlaagrichtproces zijn aanzienlijk.

Een ander probleem is daarin gelegen, dat, aangezien een afzonderlijk eontactmasker voor het verbinden van het N+ afvoergebied en de ladingsgeheugenelektrode wordt gebruikt, het oppervlak van de cel toeneemt.

Daarom is het een doei van de onderhavige uitvinding om een DRAM cel te verschaffen met een SDTAS struktuur, waarin de capacitantie van de condensator tot een maximum kan worden gebracht bij het gegeven oppervlak door het vormen van gestapelde oxydelagen in de groef en de groefcondensator parallel te verbinden met het N+ afvoergebied.

Het is een verder doel van de onderhavige uitvinding om een economische methode te verschaffen voor het vervaardigen van een DRAM element met een SDTAS struktuur.

Het is een verder doel van de onderhavige uitvinding om een DRAM element met een SDTAS struktuur te verschaffen, waarin het oppervlak van de MOSFET is verminderd door het N+ toevoergebied met de derde polylaag te verbinden met het zelfrichtcontactproces, en door het N+ afvoergebied te verbinden met de condensator een ladingsgeheugenelektrode wordt verkregen in het siliciumsubstraat, alsmede een werkwijze voor het vervaardigen van zo'n DRAM-element.

De uitvinding heeft betrekking op een DRAM element met een SDTAS struktuur en een werkwijze voor het vervaardigen van zo'n cel. De uitvinding samenvattende heeft het DRAM element een P type siliciumsubstraat, waarop een P brongebied is gevormd met een groef gevormd door het P brongebied en zich uitstrekkende in het P type siliciumsubstraat. De groef heeft verder een wand met een binnen-oppervlak en een buitenoppervlak. Een capacitieve oxyde-filmlaag is gevormd op het binnenoppervlak van de wand van de groef, uitgezonderd een bovengedeelte van het binnenoppervlak van de wand van de groef, aangezien het N+ afvoergebied daar gelegen is. Een isolerende oxydefilm-laag voor elementscheiding is gevormd op het P brongebied tegenover gelegen aan het bovengedeelte van het binnen-oppervlak van de wand van de groef. Een groef-gestapelde condensator, welke omvat: 1. een condensatorladïngsgeheugen-elektrode, die in fysisch contact is met en elektrisch verbonden 'met het N+ afvoergebied, en 2. een VCC/2 elektrode, die elektrisch geïsoleerd is door een 0N0 laag, gevormd tussen de condensatorladingsgeheugenelektrode en de VCC/2 elektrode. Een selectief gedoteerd P+ diffusie-gebied is gevormd vanaf het buitenoppervlak van de wand van de groef in een gedeelte van het P brongebied en een gedeelte van het P type siliciumsubstraat. Een eerste LTO filmlaag is gevormd op de VCC/2 elektrode. Een poort-elektrodelijn is gevormd op de eerste LTO laag. Een N MOSFET is gevormd op het P brongebied naast de groef, waarbij de N MOSFET een poortelektrode, een N+ afvoergebied en een N+ toevoergebied heeft, waarbij het N+ toevoergebied en het N+ afvoergebied elk een LDD gebied hebben. Oxyde-filmafstandhouders zijn gevormd aan elke zijde van de poortelektrode en de poortelektrodelijn. Een tweede LTO laag is gevormd op de poortelektrode en de poortelektrodelijn. Een IPOLY laag is gevormd vanaf de top van het N+ toevoergebied naar een gedeelte van de top van de tweede LTO laag, gevormd op de poortelektrode. Een derde LTO laag is afgezet op het gehele oppervlak uitgezonderd voor een gedeelte van de IPOLY laag, gevormd op het N+ toevoergebied. Een derde polylaag voor een bit-lijn is gevormd op de derde LTO laag en verbonden met de IPOLY laag, gevormd op het N+ toevoergebied.

Een gedoteerde oxydefilmlaag is gevormd op de derde polylaag voor een bit-lijn. Metaallagen zijn gevormd op een gedeelte van de gedoteerde oxydefilmlaag.

Een beschermende laag is gevormd op het gehele oppervlak.

De onderhavige uitvinding omvat verder een werkwijze voor het vervaardigen van een DRAM cel met een SDTAS· struktuur. Samenvattende omvat de werkwijze voor het vervaardigen van de DRAM cel het verschaffen van een P type silicium substraat en het vormen van een P brongebied op het P type siliciumsubstraat, welk P brongebied een top heeft. Een isolerende oxydefilmlaag voor element-scheiding is gevormd op een gedeelte van de top van het P brongebied door middel van het LOCOS proces voor het positioneren van de isolerende oxydefilmlaag op een voorbepaalde lokatie op het P bron gebied. Een groef, die zich uitstrekt door een gedeelte van de isolerende oxydefilmlaag, gevormd op de top van het P brongebied en in een gedeelte van het P type siliciumsubstraat, wordt gevormd door het RIE etsproces. De groef heeft verder een wand met een binnenoppervlak en een buitenoppervlak. Een selectief gedoteerd P+ diffusiegebied, dat zich uitstrekt vanaf het buitenoppervlak van de wand van de groef in een gedeelte van het P brongebied en in een gedeelte van het P type siliciumsubstraat, wordt gevormd door het fotoresist-terugetsproces. Een capacitieve oxydatie-filmlaag wordt dan gevormd op de rand van de isolerende oxydefilmlaag, die bloot kwam te liggen door de vorming van de groef, en tevens op het P brongebied en op het binnenoppervlak van de wand van de groef. Een N type polysiliciumlaag wordt afgezet op de capacitieve oxydefilmlaag, gepositioneerd in de groef en een gebied, dat tegenover gelegen is aan de isolerende oxydefilmlaag. De N type polysiliciumlaag wordt dan verwijderd van het gebied tegenover gelegen aan de isolerende oxydefilmlaag.

De capacitieve oxydefilmlaag wordt verwijderd van het gebied tegenover gelegen aan de isolerende oxydefilmlaag, waardoor het P brongebied wordt blootgelegd aan dit gebied tegenover gelegen aan de isolerende oxydefilmlaag. Een eerste polylaag wordt afgezet op de N type polysiliciumlaag, op het P brongebied tegenover gelegen aan de isolerende oxydefilmlaag en op de capacitieve oxydefilmlaag. De verontreiniging, aanwezig in de eerste polylaag, wordt dan gediffundeerd in het P brongebied tegenover gelegen aan de isolerende oxydefilmlaag door warmtebehandeling, teneinde een N+ afvoergebied te vormen. In de groef wordt een groef-gestapelde condensator gevormd, die een condensatorladingsgeheugenelektrode heeft, welke in fysisch contact is en elektrisch verbonden is met het N+ afvoergebied, en een VCC/2 elektrode, die elektrisch geïsoleerd is door een 0N0 laag, gevormd tussen de conden- satorladingsgeheugenelektrode en de VCC/2 elektrode.

Een eerste LTO oxydefilmlaag wordt dan afgezet op de VCC/2 elektrode en de 0N0 laag, gevormd op de capacitieve oxydefilmlaag, op het afvoergebied en op de top 22A van de condensatorladingsgeheugenelektrode, wordt verwijderd.

De capacitieve oxydefilmlaag, gevormd op de top van het P brongebied tegenover gelegen aan de isolerende oxydefilmlaag, wordt verwijderd. Een poortelektrode wordt gevormd op het P brongebied tegenover gelegen aan de isolerende oxydefilmlaag, met een tweede LTD filmlaag gevormd op de poortelektrode. Een poortelektrodelijn wordt gevormd op de LTD filmlaag op de groef met de tweede LTD filmlaag gevormd op de poortelektrode. LDD gebieden worden gevormd in het P brongebied aangrenzend aan elke zijde van de poortelektrode door ionenimplantatie. Oxyde-afstandshouders worden gevormd aan elke zijde van de poortelektrode en de poortelektrodelijn. Een IPOLY laag wordt gevormd op het N+ toevoergebied, om later te worden gevormd en op een gedeelte van de poortelektrode, waarop de tweede LTO filmlaag is gevormd. Het N+ toevoergebied wordt gevormd door een verontreiniging, aanwezig in de IPOLY laag, te diffunderen in het P brongebied door de warmtebehandeling. Een gedeelte van een derde LTO filmlaag wordt verwijderd van de IPOLY op het N+ toevoergebied, nadat de derde LTO filmlaag is gevormd op het gehele oppervlak.

Een derde polylaag voor een bitlijn wordt afgezet op de derde LTO filmlaag en de IPOLY laag, waar een gedeelte van de derde LTO filmlaag is verwijderd, waardoor het N+ toevoergebied voor een bitlijn wordt verbonden met de derde polylaag. Een gedoteerde oxydefilmlaag wordt dan gevormd op de derde polylaag en een metaallaag wordt gevormd op de gedoteerde oxydefilmlaag. Een beschermingslaag wordt dan gevormd op de gedoteerde laag en de metaallaag.

Bij voorkeur wordt het N+ afvoergebied gevormd door een N type polysiliciumlaag te vormen op de capacitieve oxydefilmlaag en een laag van eerste fotoresist af te zetten over de N type polysiliciumlaag, teneinde de groef te vullen met de eerste fotoresist. De eerste fotoresist en de N type polysiliciumlaag worden dan verwijderd door bijvoorbeeld het terugetsproces van de capacitieve oxyde-filmlaag tot een punt "D”, gelegen in de groef, waardoor een gedeelte N type polysiliciumlaag en de eerste foto-resist in de groef gehandhaafd blijven. Het fotoresist-terugetsproces naar punt "D" legt het P brongebied bloot, teneinde te zorgen voor elektrisch contact tussen het N+ afvoergebied en de condensatorladingsgeheugenelektrode, welke later zal worden gevormd. Een tweede fotoresist wordt afgezet over de capacitieve oxydefilmlaag, de isolerende oxydefilmlaag en de groef. Een gedeelte van de tweede fotoresist wordt geëtst, teneinde daardoor een maskerpatroon te vormen, dat het etsen mogelijk maakt van de capacitieve oxydefilmlaag, die onder de tweede fotoresist ligt, teneinde het P brongebied tegenover gelegen aan de isolerende oxydefilmlaag, bloot te stellen. De eerste fotoresist en de tweede fotoresist worden dan beide verwijderd. Een eerste polylaag wordt dan afgezet op het oppervlak van de isolerende oxydefilmlaag op de capacitieve oxydefilmlaag 13 en op het P brongebied.

Een N+ afvoergebied wordt gevormd tegenover gelegen aan de isolerende oxydefilmlaag door een verontreiniging, aanwezig in een eerste polylaag, te diffunderen in het P brongebied door warmtebehandeling.

Bij voorkeur wordt de groef-gestapelde condensator gevormd door de eerste polylaag, afgezet in de groef, te handhaven, terwijl elke andere eerste polylaag, elders afgezet, wordt verwijderd, waardoor een condensator-ladingsgeheugenelektrode wordt gevormd, die in fysisch contact is met en elektrisch verbonden is met het N+ afvoergebied. Een 0N0 laag wordt dan gevormd op de isolerende oxydefilmlaag, op de eerste polylaag, op de capacitieve oxydefilmlaag, en op het P brongebied. Een eerste N type polymateriaal wordt afgezet op de 0N0 laag, gevormd op het P brongebied, en op het N+ afvoergebied, terwijl tegelijk de groef gevuld wordt met een eerste N type polymateriaal. Het eerste N+ type polymateriaal wordt teruggeëtst teneinde de 0N0 laag, gevormd op het N+ afvoergebied, de top van de N type eerste polylaag en op het P brongebied, tegenover gelegen aan de isolerende oxydefilmlaag, bloot te leggen en dan een tweede poly- materiaal af te zetten op de eerste polylaag, dat de groef vult, en op de 0N0 laag, gevormd op de isolerende oxydefilmlaag, waardoor de VCC/2 elektrode gevormd wordt.

Bij voorkeur wordt het P+ diffusiegebied gevormd door middel van het fotoresist-terugetsproces, dat bestaat uit de volgende stappen:

Het afzetten van een doteermiddelbron op het binnenoppervlak van de wand van de groef,

Het vullen van de groef met een fotoresist en het selectief terugetsen van de fotoresist tot het gewenste teurgetseindpunt,

Het verwijderen van het gedeelte van het doteringsmiddel, blootgelegd door het selectief etsen van de fotoresist, en het verwijderen van al het overige fotoresist,

Het vormen van het selectieve P+ gebied op het buitenoppervlak van de wand van de groef door de warmtebehandeling van de overgebleven doteringsmiddelbron, en

Het verwijderen van de overgebleven doteringsmiddelbron uit de groef.

Bij voorkeur omvat de werkwijze voor het vervaardigen van een DRAM element met een SDTAS volgens de onderhavige uitvinding, dat het vormen van het N+ toevoergebied en het vormen van de derde polylaag voor de bitlijn, verbonden met het N+ toevoergebied via de IPOLY laag, geschiedt door middel van het zelfrichtcontact-proces.

De uitvinding wordt thans nader toegelicht onder verwijzing naar de tekening. In de tekening toont: fig. 1 een dwarsdoorsnee van een DRAM element met een SDTAS struktuur volgens de onderhavige uitvinding, fig. 2 een dwarsdoorsnee van een siliciumsubstraat, waarin een groef gevormd is met een P+ diffusiegebied, gevormd aan het buitenoppervlak van de wand van de groef en een capacitieve oxydefilmlaag, gevormd aan het binnenoppervlak van de wand van de groef, fig. 3 een dwarsdoorsnee van de groef, waarbij een polysiliciumlaag is afgezet op de oxydefilmlaag, en een fotoresistlaag is afgezet, fig. 4 een dwarsdoorsnee van de groef, waarbij wederom een fotoresistlaag is afgezet, nadat de struktuur, getoond in fig. 3, gevormd is, en vervolgens een gedeelte van de oxydefilmlaag is verwijderd samengaand met het verwijderen van een gedeelte van de fotoresistlaag, fig. 5 een dwarsdoorsnee van de groef, waarbij een poly 1 laag gevormd is binnen de groef tot een gewenste dikte, nadat de fotoresistlaag is verwijderd, fig. 6 een dwarsdoorsnee van de groef, waarbij deze gevuld is met een eerste polymateriaal, nadat een 0N0 laag gevormd is op het gehele oppervlak van de groef inclusief de top van de eerste polylaag, en fig. 7 een dwarsdoorsnee van de groef, waarbij een LTO (lage-temperatuuroxyde) filmlaag gevormd is op de top van een tweede polymateriaal.

Fig. 1 toont een dwarsdoorsnee van een DRAM element met een SDTAS struktuur volgens de onderhavige uitvinding.

In het kort gaat het om een DRAM element, waarin nadat een P brongebied 17 is gevormd in een P type siliciumsubstraat 1, een N type MOSFET 21 en een groef-gestapelde condensator 30 met een P+ diffusiegebied 15, gevormd op een gedeelte van het buitenoppervlak 20B van wand 20C van de groef 20, met elkaar verbonden zijn.

Een toevoergebied 16 en een afvoergebied 16' van de MOSFET 21 zijn gevormd in het P brongebied 17.

Een tweede polylaag 6, gebruikt voor een poortelektrode 6A, is gevormd op een poortoxydefilm 9, die gevormd is op het P brongebied 17, en een tweede polylaag 6' is gebruikt als poortelektrodelijn 6B, gevormd op een eerste LTD filmlaag 8A, die gevormd is op de groef-gestapelde condensator 30 respectievelijk. Een derde polylaag 5 is verbonden met een N+ toevoergebied 16 via een IPOLY (Interconnection POLY) laag 7, gevormd op het N+ toevoergebied 16. De derde polylaag 5 is geïsoleerd van de tweede polylaag 6, gevormd voor de poortelektrode en de tweede polylaag 6', gebruikt voor de poortelektrodelijn door de LTO filmlaag 8.

Verder is het N+ afvoergebied 16', dat in detail zal worden beschreven, direkt verbonden met een conden- satorladingsgeheugenelektrode 12A in een siliciumsubstraat 1. Hier bestaat de LTO filmlaag 8 uit een eerste LTO filmlaag 8A, een tweede LTO filmlaag 8B, een derde LTO filmlaag 8D, welke gebruikt worden voor isolatie, en oxydeafstandhouders 8C, gevormd aan elke zijde van de poortelektrode 6A en de poortelektrodelijn 6B. De struktuur van LTO filmlaag 8 met de bovengenoemde elementen zal hierna worden beschreven.

Verder zijn een gedoteerde oxydefilm 4, een metaallaag 3 en een beschermingslaag 2 opeenvolgend gevormd op de derde polylaag 5, gebruikt voor een bitlijn. De struktuur van de groef-gestapelde condensator 30 zal in detail worden beschreven, en in het bijzonder een werkwijze voor het vormen van de groef-gestapelde condensator zal worden beschreven met verwijzing naar de fig.

2 tot 7.

Fig. 2 toont een struktuur, waarin een P brongebied 17 is gevormd op een P type siliciumsubstraat 1 door gebruik te maken van het CMOS (complementaire metaal-oxydesilicium) vormproces, teneinde het vermogensverbruik van de resulterende geheugeninrichting te reduceren.

Een isolerende filmlaag 11 voor elementscheiding is gevormd op een gedeelte van het brongebied 17 met behulp van het bekende LCOS (lokale oxydatie van silicium) proces. Intussen valt te zien, dat het P brongebied 17, waarop de isolerende oxydefilmlaag 11 wordt gevormd, meer naar binnen geoxydeerd is, zoals getoond in de tekening.

Na het vormen van een maskerpatroon voor het vormen van een groef volgens de bekende technologie, hoewel dit niet getoond is,op het P brongebied 17, aangrenzend aan de isolerende filmoxydelaag 11, wordt een groef gevormd met behulp van het bekende RIE (reactief ionen etsen) etsen vanaf de top 22 van het brongebied 17 in het P type siliciumsubstraat 1 in overeenstemming met het maskerpatroon. Een P+ diffusiegebied 15 wordt gevormd aan het buitenoppervlak 20B van wand 20C van de groef 20 door een selectief doteren onder gebruikmaking van de bekende fotoresistterugetstechnologie. Zelfs, hoewel het proces voor het selectief vormen van het P+ diffusiegebied 15 op het buitenoppervlak 20B van wand 20C van de groef 20 onder gebruikmaking van de fotoresistterugets-technologie niet getoond is in de tekening, zal de methode voor het vormen van het P+ diffusiegebied 15 later in het kort worden beschreven. Nadat een doteermiddelbron, bijvoorbeeld BSG (boor-siliciumoxyde-glas) en PSG (fosfor-siliciumoxyde-glas) is afgezet op het binnenoppervlak 20A van de wand 20C van de groef 20 tot de gewenste dikte, wordt de groef 20 gevuld met een fotoresist en deze vlak gemaakt. Zoals later in het onderstaande zal worden beschreven, wordt na het verwijderen van de fotoresist en de BSG laag naar beneden tot aan het terugetseindpunt alle overblijvende fotoresist verwijderd uit de groef 20. Door de warmtebehandeling op de doteermiddelbron, bijvoorbeeld BSG, welke overblijft op het binnenoppervlak 20A van wand 20C van de groef 20, wordt het P+ diffusiegebied 15 gevormd. Vervolgens wordt de overblijvende doteermiddelbron verwijderd en wordt een capacitieve oxydefilm-laag 13 afgezet op het binnenoppervlak 20A van wand 20C van de groef 20 en het P brongebied 17.

Fig. 3 illustreert een struktuur, waarin een N type polysiliciumlaag 19 is afgezet op de capacitieve oxydefilmlaag 30 tot de gewenste dikte en de groef 20 is gevuld met een eerste fotoresist 18A. Hierna wordt het terugetsproces uitgevoerd voor het verwijderen van de eerste fotoresist 18A uit de top 22 van het P brongebied 17 tot aan het punt D, getoond in fig. 3. Tegelijk wordt een gedeelte van de N type polysiliciumlaag 19 verwijderd tot dezelfde diepte, dat wil zeggen tot het punt "D".

Fig. 4 toont een struktuur, waarin een tweede fotoresist 18B de struktuur, getoond in fig. 3 opvult teneinde een N+ afvoergebied 16' van de MOSFET 21, getoond in fig. 1 te vormen. Vervolgens wordt een fotoresist-maskerpatroon 23 gevormd door het verwijderen van een gedeelte van de tweede fotoresist 18B met de bekende fotoresistterugetstechnologie, alwaar het N+ afvoergebied 16' moet worden gevormd. Een gedeelte van de capacitieve oxydefilmlaag 13, blootgelegd door het terugetsproces, wordt verwijderd, nadat de tweede fotoresist 18B verwijderd is, zoals boven opgemerkt.

Fig. 5 illustreert een struktuur, waarin de eerste fotoresist 18A en de tweede fotoresist 18B geheel verwijderd zijn na het proces, beschreven in samenhang met fig. 4. Verder wordt, nadat een N type polylaag 12, gedoteerd met een N type verontreiniging, afgezet is tot de gewenste dikte op het N type polysiliciumlaag 19, het P brongebied 17 en de isolerende oxydefilmlaag 11, het N+ afvoergebied 16' gevormd in de P+ bron 17, zoals getoond in stippellijn in fig. 4 met behulp van een bekende warmtebehandeling. Vervolgens wordt door het verwijderen van een gedeelte van de N type eerste polylaag 12, gedoteerd met de N type verontreiniging, naar de top van de groef 20, dat wil zeggen de top 22 van het P brongebied 17, het N+ afvoergebied 16' verbonden met het N type eerste polylaag 12. Er zij op gewezen, dat de N type polysiliciumlaag 19 en de N type eerste polylaag 12 een ladingsgeheugenelektrode 12A worden voor de groef-gestapelde condensator 30.

Fig. 6 toont de struktuur, waarin na het vormen van een ONO (oxyde-nitride-oxyde)laag of oxydefilm laag 14 op de struktuur, getoond in fig. 5, het eerste N type eerste polymateriaal 10A voor een VCC/2 elektrode daarop wordt afgezet. Het N type eerste polymateriaal 10A voor de VCC/2 elektrode wordt verwijderd met behulp van het bekende terugetsproces. Dat gedeelte van het N type eerste polymateriaal 10A, dat over de ONO 14 heen ligt met uitzondering van het N type eerste polymateriaal 10A met de kuil 20, zoals te zien in fig. 7, wordt verwijderd.

Fig. 7 toont een struktuur, waarin een gedeelte van het eerste N type polymateriaal 10A voor de VCC/2 elektrode op de ONO laag 14 aangrenzend aan het N+ afvoergebied 16', dat wil zeggen het gedeelte, gelegen tegenover 22A bij de isolerende oxydefilmlaag 11, weggeëtst is door het terugetsproces.

Een tweede N type tweede polymateriaal 10B wordt afgezet op het eerste N type eerste polymateriaal 10A en op de ONO laag 14, gevormd op de isolerende oxyde-filmlag 11. Een eerste LTO filmlaag 8A wordt vervolgens afgezet op de resulterende struktuur en een gedeelte van de eerste LTO filmlaag 8A wordt weggeëtst met behulp van de bekende etstechnologie, het gedeelte, gelegen op het N type tweede polymateriaal 10B overlatende.

Dit resulteert in de vorming van een eerste N type poly-laag 8A uitsluitend op het tweede N type tweede polymateriaal 10B. Zodoende wordt een VCC/2 elektrode 10 gevormd. Vervolgens worden de capacitieve oxydefilmlaag 13 en de blootgelegde ONO of oxydefilmlaag 14, gelegen uitsluitend tegenover de isolerende oxydefilmlaag, verwijderd, zie fig. 1.

Zoals boven beschreven, wordt, wanneer een proces volgens de onderhavige uitvinding voor het vervaardigen van de groef-gestapelde condensator 30 in volgorde wordt uitgevoerd, een condensator verkregen tussen de polylaag 12 en het P+ diffusiegebied 15, en tevens een andere condensator tussen de condensatorladings-geheugenelektrode 12A en de VCC/2 elektrode 10 wordt verkregen, zodat twee condensatoren verbonden zijn parallel met het N+ afvoergebied 16'. Zodoende is volgens de onderhavige uitvinding de capacitantie van de resulterende inrichting aanmerkelijk vergroot. Verder wordt een foutwerking van de inrichting, veroorzaakt door een spanningsdoorslag van de oxydefilmlagen, voorkomen, door de dikte van de capacitieve oxydefilmlaag 13 en de ONO laag 14 groot te maken.

Een werkwijze voor het vormen van de MOSFET 21 zal worden beschreven met verwijzing naar fig. 1.

Een poortoxydefilmlaag 9 wordt gevormd op het P brongebied 17 aangrenzend aan de groef-gestapelde condensator 30. Een tweede polylaag 6 voor een N type poortelektrode wordt afgezet op de poortoxydefilmlaag 9.

Een tweede polylaag 61 voor de poortelektrodelijn wordt afgezet op een eerste LTO filmlaag 8A. Vervolgens wordt een tweede LTO filmlaag 8B gevormd op de tweede polylaag 6 voor de poortelektrode en de tweede polylaag 6' voor de poortelektrodelijn. Gedurende een oxydatieproces of etsproces wordt, teneinde de oxydefilmlaag te beletten om naar boven te groeien, een nitridefilm, niet getoond, afgezet op de tweede LTO filmlaag 8B. Vervolgens worden de poortelektrode 6A en de poortelektrodelijn 6B gevormd door een roosterpatroonvormingsproces, zoals getoond in de tekening, en het andere gedeelte van de tweede polylagen 6 en 61 met uitzondering van de gedeelten, gebruikt voor de poortelektrode 6A en de poortelektrodelijn 6B, wordt verwijderd. Het proces voor het vormen van de poortelektrode 6A en de poortelektrodelijn 6B zal niet verder hier worden beschreven ter wille van de eenvoud, alsook omdat dit niet getoond is in de tekening, teneinde complexheid te vermijden.

Nadat een oxydefilmlaag 9 is gevormd op het P brongebied 17, worden dunne N type LDD (Lightly Doped Drain; licht-gedoteerde afvoer) gebieden 16A en 16B gevormd door ionenimplantatie in het P brongebied 17 aan beide zijden van de poortelektrode 6A. Teneinde afstandhouders te vormen aan beide zijden van de poortelektrode 6A en de poortelektrodelijn 6B wordt verder een oxydelaag afgezet. Isotroop etsen wordt dan uitgevoerd, waardoor afstandhouders 8C verkregen worden, welke het LDD gebied 16A en 16B beschermen, wanneer een IPOLY laag 7 wordt gediffun-eerd voor het vormen van een N+ toevoergebied 16, dat later moet worden gevormd.

Vervolgens wordt de nitridefilm, gevormd op de poortelektrode 6A en de poortelektrodelijn 6B, verwijderd en een IPOLY laag 7, die een N type verontreiniging bevat, afgezet op het gehele oppervlak van de struktuur voor het vormen van het N+ toevoergebied zonder gebruik van een maskerpatroonproces. Dan wordt het merendeel van de IPOLY laag 7 verwijderd, waarbij het gedeelte overblijft, waar het N+ toevoergebied moet worden gevormd. Een N+ toevoergebied 16 wordt gevormd door het diffunderen van de verontreiniging, aanwezig in deIPOLY laag 7 in het P brongebied 17 met een warmtebehandeling.

Als gevolg van het bovenbeschreven proces is het mogelijk, aangezien er geen noodzaak is om het maskerpatroon te gebruiken, wanneer het N+ toevoergebied 16 wordt gevormd, om een tolerantie, resulterende van het niet juist gericht zijn van het maskerpatroon, dat onvermijdelijk plaatsvindt tijdens het maskerrichten, te reduceren. Vervolgens wordt een derde LTO filmlaag 8D afgezet, waardoor een isolatie wordt verschaft tussen de poortelektrode 6A en de poortelektrodelijn 6B, en een derde polylaag 5 voor een bitlijn, die zal worden gevormd volgens het volgende proces. Nadat een gedeelte van de derde LTO filmlaag 8D op de IPOLY laag 7 is verwijderd, wordt de derde polylaag 5 afgezet, waardoor de IPOLY laag 7 direkt verbonden is met de derde polylaag 5 voor een bitlijn.

Zoals boven beschreven, wordt, nadat de poort-elektrode 6A en de LDD gebieden 16A en 16B gevormd zijn, het N+ toevoergebied 16 gevormd door de warmtebehandeling van de met N type verontreiniging gedoteerde IPOLY laag 7, en de poly 4 laag voor de bitlijn wordt gevormd door een zelfrichtcontactproces. Zodoende is er geen maskerricht-proces voor het vormen van het N+ toevoergebied 16 nodig, en ook het contactgebied kan ruim genomen worden tot aan de top van de poortelektrode 6A gedurende het afzetten van de poly 4 laag voor de polybitlijn, resulterende in reduktie van het oppervlak van de MOSFET.

Daarna wordt, nadat een gedoteerde oxydefilmlaag 4 gevormd is op de derde polylaag 5 en een metaallaag 3 voor woordlijnstroken, een beschermende filmlaag 2 daarop afgezet. De struktuur, vervaardigd volgens de bovengenoemde werkwijze, is dan het DRAM element volgens de onderhavige uitvinding, waarvan de schematische doorsnede getoond is in fig. 1.

De werking van de onderhavige uitvinding vindt plaats op die wijze, dat de N MOSFET 21 de groef-gestapelde condensator 30 laadt of ontlaadt. In het geval, dat de poortelektrode 6A in de N MOSFET 21 is geselecteerd via de woordlijn voor het laden van de groef-gestapelde condensator 30 bijvoorbeeld, worden het N+ toevoergebied 16 en het N+ afvoergebied 16' elektrisch geleidend.

Als de ladingen, komende door de derde polylaag 5 voor de bitlijn worden opgeslagen in de groef-gestapelde condensator 30, is dit derhalve de informatieopslagtoestand. Vervolgens wordt de poortelektrode 6 elektrisch ontkoppeld, zodat de groef-gestapelde condensator 30 in geladen toestand wordt gehandhaafd. Teneinde de ladingen in de groef-gestapelde condensator 30 te ontladen, is de poortelektrode eveneens geselecteerd met een lage spanning, die lager is dan de spanning, aangelegd voor het laden van de groef-gestapelde condensator, waardoor het N+ toevoergebied 6 en het N+ afvoergebied 61 wederom geleidend worden. Dat wil zeggen, wanneer een lage spanning wordt aangelegd aan de polylaag 5 voor de bitlijn, verbonden met het N+ toevoergebied 16, wordt de lading, opgeslagen in de groef-gestapelde condensator 30, ontladen naar de derde polylaag 5 voor bitlijn via het N+ toevoergebied 16 en het N+ afvoergebied 16'. Bijgevolg komt de groef-gestapelde condensator 30 in de "nul"-toestand.

De onderhavige uitvinding verhoogt met een faktor 2 de capacitantie van de groefcondensator door gebruik te maken van de groef-gestapelde condensator 30, waarin oxydefilmlagen in stapel gevormd zijn in de SDT (Side Wall Doped Trench) struktuur van de eerdere techniek, in vergelijking met de eerdere techniek-groef, die een oxydefilmlaag bezit. Verder is volgens de onderhavige uitvinding het N+ afvoergebied van de MOSFET verbonden met de condensatorladingsgeheugenelektrode in het siliciumsubstraat. In tegenstelling tot de struktuur van de eerdere techniek is daarom een contactgebied voor het verbinden van het N+ afvoergebied en de condensator-ladingsgeheugenelektrode niet nodig.

Tevens kan de afstand tussen de derde polylaag 5 voor de bitlijn en elke elektrode van de MOSFET tot een minimum worden teruggebracht door gebruik te maken van het zelfrichtcontactproces.

Als gevolg van de bovengenoemde voordelen bij het construeren van de cel kan de lengte van de derde polylaag 5 voor de bitlijn in transversale richting in de celstruktuur onder gebruikmaking van de gevouwen-bitlijnarrangementmethode tot een minimum worden teruggebracht. Met andere woorden, aangezien bij de gevouwen-bitlijnarrangementmethode twee MOSFET elektroden nodig zijn, teneinde de grootte van het element te reduceren, moet het procespatroon, dat de breedte van de MOSFET en de afstand tussen de MOSFET bepaalt, zodanig worden gekozen, dat dit een minimum grootte heeft. Indien bijvoorbeeld de afmeting van minimum-procespatroon X bedraagt, is de totale lengte van het eenheidselement in dwarsrichting 4 X. Zodoende is, indien de lengte van het eenheidselement in lengterichting (in woordrichting) Y bedraagt, het oppervlak A van het eenheidselement als volgt; A= 4Xx Y ................ (1)

Uit de betrekking (1) is, indien Y gekozen is om een minimum-procespatroongrootte te zijn (bijvoorbeeld wordt aangenomen, dat elke lengte van het actieve oppervlak en het isolerende oppervlak gekozen zijn X te zijn vanuit het bovenaanzicht van fig. 1, dat niet getoond is), de resulterende Y als volgt: Y = 2X ......................(2)

Bijgevolg is het minimum-oppervlak A van het eenheidselement van de uitvinding volgens de gevouwen bitlijnarrangementmethode als volgt; A = 4X x 2X = 8X.............. (3)

Er valt bijvoorbeeld te zien, dat, indien de minimum procespatroongrootte 10 micrometer bedraagt (jam) , het oppervlak A kan worden gekozen te zijn A = 4x1 pm 2 , .

x 2x1 pm = 8 urn , en mdien de mxnimum-procespatroon grootte 0,5 pm bedraagt, kan het oppervlak A bedragen 2 A = 4x0,5 pm x 2x0,5 pm = 2 pm .

Hoewel de uitvinding is beschreven aan de hand van de voorkeursuitvoeringen van de werkwijze onder gebruikmaking van een N MOSFET na het vormen van een P brongebied op het P type substraat, zoals de vakman duidelijk zal zijn, dient te worden opgemerkt, dat dezelfde werkwijze kan worden gebruikt zodanig, dat een N brongebied wordt gevormd op het P type siliciumsubstraat en een P type MOSFET wordt gevormd op het N brongebied, en het selectief gedoteerde diffusiegebied een N type en het materiaal, dat de condensatorladingsgeheugen-elektrode vormt en het materiaal, dat de VCC/2 vormt, P type polymateriaal zijn.

De bovenstaande beschrijving van de onderhavige uitvoering is gegeven ter wille van de toelichting en beschrijving. Zij is niet bedoeld om het kader van de uitvinding te beperken. Tal van modificaties en variaties zijn mogelijk in het licht van bovengenoemde beschrijving. Zo kan bijvoorbeeld, zelfs hoewel de werkwijze voor het vormen van het P brongebied op het P type silicium in genoemde beschrijving is geïllustreerd, ook een P type MOSPET worden gevormd op een N bron, gevormd op het P type silicium substraat.

Claims (10)

1. DRAM element met SDTAS struktuur, geken merkt door: een P type siliciumsubstraat, waarop een P bron-gebied is gevormd, een groef, gevormd door genoemd P bron gebied en zich uitstrekkende in genoemd P type siliciumsubstraat, waarbij de groef verder een wand heeft met een binnen-oppervlak en een buitenoppervlak, een capacitieve oxydefilmlaag, gevormd op het binnenoppervlak van de wand van de groef, met uitzondering van een topgedeelte van genoemd binnenoppervlak van de wand van de groef, een isolerende oxydefilmlaag voor elementsehei-ding, gevormd op genoemd P brongebied tegenover gelegen aan het topgedeelte van genoemd binnenoppervlak van de wand van de groef, een groef-gestapelde condensator, welke een condensatorladingsgeheugenelektrode heeft, die in fysisch contact is met en elektrisch verbonden met een N+ afvoer-gebied, en een VCC/2 elektrode, die elektrisch geïsoleerd is door een 0N0 laag, gevormd tussen de condensatorladings-geheugenelektrode en de VCC/2 elektrode, een selectief gedoteerd P+ diffusiegebied, gevormd vanaf genoemd buitenoppervlak van de wand van genoemde groef in een gedeelte van genoemd P brongebied en een gedeelte van genoemd P type siliciumsubstraat, een eerste LTO filmlaag, gevormd op de genoemde VCC/2 elektrode, een poortelektrodelijn, gevormd op genoemde eerste LTO laag, een N MOSFET, gevormd op genoemd P brongebied naast genoemde groef, waarbij genoemde N MOSFET een poortelektrode, een N+ afvoergebied en een N+ toevoer-gebied heeft, waarbij genoemd N+ toevoergebied en genoemd N+ afvoergebied elk een LDD gebied hebben; oxydefilmafstandhouders, gevormd aan elke zijde van genoemde poortelektrode en genoemde poortelektrodelijn; een tweede LTO laag, gevormd op genoemde poortelektrode en genoemde poortelektrodelijn; een IPOLY laag, gevormd vanaf de top van genoemd N+ toevoergebied naar een gedeelte van de top van genoemde tweede LTO laag, gevormd op genoemde poortelektrode; een derde LTO laag, afgezet op het gehele oppervlak met uitzondering van een gedeelte van genoemde IPOLY laag, gevormd op genoemd N+ toevoergebied; een derde polylaag voor een bitlijn, gevormd op genoemde derde LTO laag en verbonden met genoemde IPOLY laag, gevormd op genoemd N+ toevoergebied, een gedoteerde oxydefilmlaag, gevormd op genoemde derde polylaag voor een bitlijn; metaallagen, gevormd op een gedeelte van genoemde gedoteerde oxydefilmlaag, en een beschermingslaag, gevormd op het gehele oppervlak.

2. DRAM element volgens conclusie 1, m e t het kenmerk, dat de condensatorladingsgeheugenelektrode omvat: een N type polysiliciumlaag, gevormd op genoemde capacitieve oxydefilmlaag, gevormd op het binnenopper-vlak van de wand van de groef; en een N type eerste polylaag, gevormd op een niveau met genoemd P brongebied, waardoor genoemde N type eerste polylaag is verbonden met genoemd N+ afvoergebied via het topgedeelte van genoemd binnenoppervlak van de wand van de groef, waar een gedeelte van genoemde capacitieve oxydefilmlaag ontbreekt.

3. DRAM cel volgens conclusie 1, m e t het kenmerk, dat de VCC/2 elektrode omvat: een eerste polymateriaal, dat de groef opvult en zich uitstrekt tot de hoogte van genoemde 0N0 laag, gevormd op genoemde isolerende oxydefilmlaag, en een tweede polymateriaallaag, gevormd op genoemde eerste polymateriaallaag en genoemde isolerende oxydefilmlaag.

4. DRAM cel volgens conclusie 1, m e t het kenmerk, dat een N brongebied gevormd is op genoemd P type siliciumsubstraat en een P type MOSFET gevormd is op genoemd N brongebied, en dat genoemd selectief gedoteerd diffusiegebied een N type en het materiaal, dat de condensatorladingsgeheugenelektrode en het materiaal, dat de VCC/2 vormt, P type polymateriaal zijn.

5. Werkwijze voor het vervaardigen van een DRAM element met een SDTAS struktuur, gekenmerkt door: het verschaffen van een P type siliciumsubstraat; het vormen van een P brongebied op het P type siliciumsubstraat, waarbij het P brongebied een top heeft; het vormen van een isolerende oxydefilmlaag voor elementscheiding op een gedeelte van de top van het P brongebied door middel van het LOCOS proces; het vormen van een groef, die zich uitstrekt over een gedeelte van de isolerende oxydefilmlaag, gevormd op de top van het P brongebied en in een gedeelte van het P type siliciumsubstraat, waarbij de groef een wand heeft met een binnenoppervlak en een buitenoppervlak; het vormen van een selectief gedoteerd P+ diffusiegebied, dat zich uitstrekt vanaf het buitenoppervlak van de wand van de groef in een gedeelte van het P brongebied en in een gedeelte van het P type siliciumsubstraat met behulp van het fotoresist-terugetsproces; het vormen van een capacitieve oxydefilmlaag op de isolerende oxydefilmlaag, blootgelegd door de vorming van de groef, en op het P brongebied en op het binnenoppervlak van de wand van de groef? het afzetten van een N type polysiliciumlaag op de capacitieve oxydefilmlaag, aangebracht in de groef en tegenover gelegen aan de isolerende oxydefilmlaag; het verwijderen van de N type polysiliciumlaag van het gebied tegenover gelegen aan de isolerende oxydefilmlaag; het verwijderen van de capacitieve oxydefilmlaag van het gebied tegenover gelegen aan de isolerende oxydefilmlaag, waardoor het P brongebied aldaar wordt blootgelegd? het afzetten van een eerste polylaag op de N type polysiliciumlaag, het P brongebied tegenover gelegen aan de isolerende oxydefilmlaag, en de capacitieve oxyde-filmlaag, en het diffunderen van de verontreiniging, aanwezig in de eerste polylaag, in het P brongebied tegenover gelegen aan de isolerende oxydefilmlaag door warmtebehandeling voor het vormen van een N+ afvoergebied; het vormen in de groef van een groef-gestapelde condensator, welke een condensatorladingsgeheugenelektrode heeft, die in fysisch contact is met en elektrisch verbonden is met het N+ afvoergebied, en een VCC/2 elektrode, die elektrisch geïsoleerd is door een 0N0 laag, gevormd tussen de condensatorladingsgeheugenelektrode en de VCC/2 elektrode; het afzetten van een eerste LTO oxydefilmlaag op de VCC/2 elektrode; het verwijderen van de 0N0 laag, gevormd op de capacitieve oxydefilmlaag, het afvoergebied en de top 22A van de condensatorladingsgeheugenelektrode; het verwijderen van de capacitieve oxydefilmlaag, gevormd op de top van het P brongebied tegenover gelegen aan de isolerende oxydefilmlaag; het vormen van een poortelektrode, gevormd op het P brongebied tegenover gelegen aan de isolerende oxydefilmlaag, waarbij een tweede LTD filmlaag wordt gevormd op de poortelektrode; het vormen van een poortelektrodelijn, gevormd op de LTD filmlaag op de groef, waarbij de tweede LTD filmlaag wordt gevormd op de poortelektrode; het vormen van LDD gebieden in het P brongebied aangrenzend aan elke zijde van de poortelektrode door middel van ionenimplantatie; het vormen van oxydeafstandhouders aan elke zijde van de poortelektrode en de poortelektrodelijn; het vormen van een IPOLY laag op een N+ toevoer-gebied, dat later moet worden gevormd, en op een gedeelte van de poortelektrode, waarop de tweede LTO filmlaag is gevormd; het vormen van het N+ toevoergebied door een verontreiniging, aanwezig in de IPOLY laag, te diffunderen in het P brongebied door de warmtebehandeling; het verwijderen van een gedeelte van een derde LTO filmlaag, gevormd op de IPOLY op het N+ toevoergebied, nadat de derde LTO filmlaag is gevormd op het gehele oppervlak? het afzetten van een derde polylaag voor een bitlijn op de derde LTO filmlaag en de IPOLY laag, waar een gedeelte van de derde LTO filmlaag is verwijderd, waardoor het N+ toevoergebied voor de bitlijn verbonden is met de derde polylaag; het vormen van een gedoteerde oxydefilmlaag op de derde polylaag; het vormen van een metaallaag op de gedoteerde oxydefilmlaag, en het vormen van een beschermingslaag op de gedoteerde laag en de metaallaag.

6. Werkwijze voor het vervaardigen van een DRAM cel volgens conclusie 5, welke omvat het vormen van het P+ diffusiegebied door middel van het fotoresist-terugetsproces, omvattende de volgende stappen: het afzetten van een verontreinigingsdoterings-middelbron op het binnenoppervlak van de wand van de groef? het vullen van de groef met een fotoresist, en het selectief terugetsen van de fotoresist tot. het gewenste terugetseindpunt; het verwijderen van het gedeelte van het verontreiniging sdoteringsmiddelr blootgelegd door het selectief etsen van de fotoresist? het verwijderen van alle overblijvende fotoresist; het vormen van het selectieve P+ gebied op het buitenoppervlak van de wand van de groef door de warmtebehandeling van de overgebleven verontreinigingsdoterings-middelbron, en het verwijderen van de overgebleven veront-reinigingsdoteringsbron van de groef.

7. Werkwijze voor het vervaardigen van een DRAM element volgens conclusie 5, gekenmerkt door het vormen van het N+ afvoergebied, omvattende de volgende stappen: het afzetten van een N type polysiliciumlaag op de capacitieve oxydefilmlaag; het vullen van de groef met het polysilicium daarop met de eerste fotoresist, en het verwijderen van de eerste fotoresist tot de diepte "D" vanaf de top van het P brongebied, waardoor het blootgelegde deel van genoemd polysilicium wordt verwijderd; het afzetten van een tweede fotoresist op de eerste fotoresist in de groef en gelijktijdig afzetten van de tweede fotoresist op de isolerende oxydefilmlaag en de capacitieve oxydefilmlaag, gevormd op de P bron; het vormen van een maskerpatroon door het etsen van een gedeelte van de tweede fotoresist, teneinde de capacitieve oxydefilmlaag bloot te leggen; het verwijderen van de blootgelegde capacitieve oxydefilmlaag, en het verwijderen van elke overgebleven eerste en tweede fotoresist; het vormen van de N type eerste polylaag op genoemde polysiliciumlaag, op het P brongebied, waar een gedeelte van de capacitieve oxydefilmlaag is verwijderd, en op de capacitieve oxydefilmlaag, gevormd op het P brongebied, en het diffunderen van de verontreiniging, aanwezig in de N type eerste polylaag door warmtebehandeling voor het vormen van het N+ afvoergebied in het P brongebied, waar het gedeelte van de capacitieve oxydefilmlaag verwijderd is.

8. Werkwijze volgens conclusie 5, m e t het kenmerk, dat de groef-gestapelde condensator wordt gevormd door de eerste polylaag, afgezet in de groef, te handhaven, terwijl enige andere eerste polylagen, afgezet, verwijderd wordt, waardoor een condensatorladings-geheugenelektrode wrodt gevormd, die in fysisch contact is en elektrisch verbonden met het N+ afvoergebied; dat een 0N0 laag gevormd wordt op de isolerende oxydefilmlaag op de eerste polylaag, de capacitieve oxyde- filmlaag en het P brongebied; dat een eerste N type polylaagmateriaal wordt afgezet op de 0N0 laag, gevormd op het P brongebied en het N+ afvoergebied, terwijl tegelijk de groef gevuld wordt met een eerste N type polymateriaal; dat het eerste N+ type polymateriaal wordt teruggeëtst, teneinde de 0N0 laag, gevormd op het N+ afvoergebied, de top van de N type eerste polylaag en het P brongebied tegenover gelegen aan de isolerende oxydefilm-laag, bloot te leggen, en dat een tweede polymateriaal wordt afgezet op de eerste polylaag, welke de groef vult, en op de 0N0 laag, gevormd op de isolerende oxydefilmlaag, waardoor de VCC/2 elektrode wordt gevormd.

9. Werkwijze voor het vervaardigen van een DRAM cel volgens conclusie 5,met het kenmerk, dat het vormen van het N+ toevoergebied en het vormen van een derde polylaag voor de bitlijn, verbonden met het N+ toevoergebied via de IPOLY laag, tot stand gebracht wordt met behulp van het zelfrichtcontactproces.

10. Werkwijze voor het vervaardigen van een DRAM cel met SDTAS struktuur, gekenmerkt door: het verschaffen van een P type silicium-substraat 1; het vormen van een P brongebied 17 op het P type siliciumsubstraat 1, waarbij het P brongebied een top 22 heeft; het vormen van een isolerende oxydefilmlaag 11 op een gedeelte van de top 22 van het P brongebied voor elementscheiding op een gedeelte van de top van het P brongebied door het LOCOS proces; het vormen van een groef 20, die zich uitstrekt door een gedeelte van de isolerende oxydefilmlaag, gevormd op de top 22 van het P brongebied 17, door het P brongebied en in een gedeelte van het P type siliciumsubstraat 1, waarbij de groef 20 een wand 20C heeft met een binnen-oppervlak 20A en een buitenoppervlak 20B; het vormen van een selectief gedoteerd P+ diffusiegebied, dat zich uitstrekt vanaf het buitenoppervlak van de wand van de groef in een gedeelte van het P brongebied en in het gedeelte van het P type silicium-substraat met behulp van het fotoresist terugetsproces? het vormen van een capacitieve oxydefilmlaag 13 op een randgedeelte van de isolerende oxydefilmlaag 11, blootgelegd door de vorming van de groef 20 en op het P brongebied, en het binnenoppervlak van de wand van de groef; het afzetten van een N type polysiliciumlaag 19 op de capacitieve oxydefilmlaag 13; het afzetten van een laag eerste fotoresist ISA over de N type polysiliciumlaag 19, waardoor de groef 20 wordt gevuld; het verwijderen van de eerste fotoresist 18A en de N type polysiliciumlaag 19 van de capacitieve oxydefilmlaag 13 tot een punt "D", gelegen in de groef 20, waardoor een gedeelte van de N type polysiliciumlaag 19 en de eerste fotoresist 18A in groef 20 gehandhaafd blijft; het afzetten van een tweede fotoresist 18B over de capacitieve oxydefilmlaag 13, de isolerende oxydefilmlaag 11 en de groef 20; het etsen van een gedeelte van de tweede fotoresist 18B, waardoor een maskerpatroon gevormd wordt om het etsen mogelijk te maken van de capacitieve oxydefilmlaag 13, welke onder de tweede fotoresist 18B ligt, teneinde een P brongebied bloot te leggen tegenover gelegen aan de isolerende oxydefilmlaag; het verwijderen van de eerste fotoresist 18A en de tweede fotoresist 18B; het afzetten van een eerste polylaag 12 op het oppervlak van de isolerende oxydefilmlaag 11, de capacitieve filmlaag 13, en het P brongebied; het vormen van een N+ afvoergebied tegenover gelegen aan de isolerende oxydefilmlaag door een onzuiverheid, aanwezig in een eerste polylaag 12, te diffunderen in het P brongebied door warmtebehandeling; het handhaven van de eerste polylaag 12, afgezet in de groef, terwijl enig ander eerste polylaag 12, dat afgezet is, wordt verwijderd, waardoor een condensator- ladingsgeheugenelektrode 12A wordt gevormd; het vormen van een 0N0 (of oxydefilm) laag 14 op de isolerende oxydefilmlaag 11, de eerste polylaag 12, de capacitieve oxydefilmlaag 13 en het P brongebied 17; het afzetten van een eerste N type polymateriaal 10A op de 0N0 (of oxydefilm) laag 14, gevormd op het P brongebied en het N+ afvoergebied, terwijl tegelijk de groef gevuld wordt met een eerste N type polymateriaal 10A; het terugetsen van het eerste N+ type polymateriaal 10A, teneinde de 0N0 (of oxydefilm) laag 14 bloot te leggen, gevormd op het N+ afvoergebied, de top 22A van de N type eerste polylaag 12 en op het P brongebied 27B, tegenover gelegen aan de isolerende oxydefilmlaag 11; het afzetten van een tweede polymateriaal 10B op de eerste polylaag 12, dat de groef vult, en op de 0N0 (of oxydefilm) laag 14, gevormd op de isolerende oxydefilmlaag 11, waardoor de VCC/2 elektrode wordt gevormd; het afzetten van een eerste LTO oxydefilmlaag op de VCC/2 elektrode; het verwijderen van de 0N0 (of oxydefilm) laag 14, gevormd op de capacitieve oxydefilmlaag 13, het afvoergebied en de top 22A van de condensatorladings-geheugenelektrode 12A; het verwijderen van de capacitieve oxydefilmlaag 13, gevormd op de top van het P brongebied 22B tegenover gelegen aan de isolerende oxydefilmlaag; het vormen van een poortelektrode, gevormd op het P brongebied tegenover gelegen aan de isolerende oxydefilmlaag met een tweede LTD filmlaag gevormd op de poortelektrode; het vormen van een poortelektrodelijn, gevormd op de LTD filmlaag op de groef met de tweede LTD filmlaag gevormd op de poortelektrode; het vormen van LDD gebieden in het P brongebied aangrenzend aan elke zijde van de poortelektrode door ionenimplantatie; het vormen van oxydeafstandhouders aan elke zijde van de poortelektrode en de poortelektrodelijn; het vormen van een IPOLY laag op een N+ toevoergebied, dat later moet worden gevormd, en een gedeelte van de poortelektrode, waarop de tweede LTO filmlaag is gevormd; het vormen van het N+ toevoergebied door het diffunderen van een verontreiniging, aanwezig in de IPOLY laag, in het P brongebied door middel van de warmtebehandeling; het verwijderen van een gedeelte van een derde LTO filmlaag, gevormd op de IPOLY op het N+ toevoergebied, nadat de derde LTO filmlaag is gevormd op het gehele oppervlak; het afzetten van een derde polylaag 5 voor een bitlijn op de derde LTO filmlaag en IPOLY laag, waar een gedeelte van de derde LTO filmlaag is verwijderd, waardoor het N+ toevoergebied voor de bitlijn verbonden wordt met de derde polylaag 5; het vormen van een gedoteerde oxydefilmlaag op de derde polylaag 5; het vormen van een metaallaag op de gedoteerde oxydefilmlaag, en het vormen van een beschermlaag op de gedoteerde laag en de metaallaag.